JP2000276095A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JP2000276095A
JP2000276095A JP8105899A JP8105899A JP2000276095A JP 2000276095 A JP2000276095 A JP 2000276095A JP 8105899 A JP8105899 A JP 8105899A JP 8105899 A JP8105899 A JP 8105899A JP 2000276095 A JP2000276095 A JP 2000276095A
Authority
JP
Japan
Prior art keywords
voltage
light emitting
display device
data
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8105899A
Other languages
Japanese (ja)
Other versions
JP3931470B2 (en
Inventor
Hideki Aiba
英樹 相羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP8105899A priority Critical patent/JP3931470B2/en
Publication of JP2000276095A publication Critical patent/JP2000276095A/en
Application granted granted Critical
Publication of JP3931470B2 publication Critical patent/JP3931470B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To display a high-luminance image with nearly linear light emission characteristics for an original image by making inverse gamma corrections of a video signal and increasing the light emission intensity. SOLUTION: A display panel 10 has rows and columns of light emitting elements arrayed in matrix. A pulse-width modulating(PWM) circuit 4 and a shift register 7 supply a driving waveform corresponding to image data to be displayed by the light emitting elements to the display panel 10, thereby driving the respective light emitting elements. When the image data are smaller than a reference value, the lamp voltage generated by a waveform generating circuit 8 is cut with a pulse from the PWM circuit 4 to give a gradient to the driving waveform so that light emission characteristics of the respective light emitting elements will be nearly inverse gamma characteristics. When the image data are larger than the reference value, a constant voltage +Vd is supplied to the light emitting elements.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置(いわゆるフィール
ドエミッション表示装置)やエレクトロルミネセンス
(以下、ELと略記する)表示装置等のマトリクス型表
示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix for a display device using an electron emission source such as a cold cathode electron emission device (so-called field emission display device) and an electroluminescence (hereinafter abbreviated as EL) display device. The present invention relates to a type display device.

【0002】[0002]

【従来の技術】マトリクス型表示装置としては、冷陰極
電子放出素子を用いたフィールドエミッション表示装置
やEL表示装置が知られている。図8はこの種の従来の
マトリクス型表示装置を示すブロック図である。図8に
おいて、表示パネル10は例えば冷陰極電子放出素子を
用いた表示パネルであり、一例として図9に示すよう
に、走査電極S1〜Smに接続された複数の行配線と、
データ電極D1〜Dnに接続された複数の列配線とによ
って、画素を構成するセル10sがマトリクス状に配置
されている。なお、セル10sは、電子放出源である電
子放出素子と、この電子放出素子からの電子照射を受け
る蛍光体とで構成される。
2. Description of the Related Art As a matrix type display device, a field emission display device and an EL display device using a cold cathode electron-emitting device are known. FIG. 8 is a block diagram showing a conventional matrix type display device of this kind. 8, a display panel 10 is a display panel using, for example, cold cathode electron-emitting devices. As shown in FIG. 9, as an example, a plurality of row wirings connected to scan electrodes S1 to Sm;
The cells 10s forming the pixels are arranged in a matrix by a plurality of column wirings connected to the data electrodes D1 to Dn. The cell 10s includes an electron-emitting device that is an electron-emitting source and a phosphor that receives electron irradiation from the electron-emitting device.

【0003】端子1に入力された映像信号は、シフトレ
ジスタ2に書き込まれる。シフトレジスタ2において1
行分のデータが書き込まれた後、ラッチ回路3によって
ラッチされる。ラッチ回路3より出力されたデータは、
パルス幅変調(PWM)回路4に入力される。PWM回
路4は、データの大小に応じたパルスでスイッチSd1
〜Sdnを制御する。スイッチSd1〜Sdnは、PW
M回路4より入力されるパルスがハイのときオンとな
り、表示パネル10のデータ電極D1〜Dnに定電圧+
Vdを供給する。
A video signal input to a terminal 1 is written to a shift register 2. 1 in shift register 2
After the data for the row is written, the data is latched by the latch circuit 3. The data output from the latch circuit 3 is
The signal is input to a pulse width modulation (PWM) circuit 4. The PWM circuit 4 switches the switch Sd1 with a pulse corresponding to the magnitude of the data.
To Sdn. Switches Sd1 to Sdn are PW
It is turned on when the pulse input from the M circuit 4 is high, and a constant voltage + is applied to the data electrodes D1 to Dn of the display panel 10.
Vd.

【0004】一方、端子5に入力された同期信号は、タ
イミング制御回路6に入力される。タイミング制御回路
6はシフトレジスタ2にシフトクロックを供給し、ラッ
チ回路3にラッチクロックを供給する。タイミング制御
回路6は、また、シフトレジスタ7に1ライン幅のスキ
ャンパルスを供給する。シフトレジスタ7はそのパルス
でスイッチSs1〜Ssmを制御する。スイッチは、シ
フトレジスタ7より入力されるスキャンパルスがハイの
ときオンとなり、表示パネル10の走査電極S1〜Sm
に定電圧−Vsを供給する。
On the other hand, the synchronization signal input to the terminal 5 is input to the timing control circuit 6. The timing control circuit 6 supplies a shift clock to the shift register 2 and a latch clock to the latch circuit 3. The timing control circuit 6 also supplies a one-line-width scan pulse to the shift register 7. The shift register 7 controls the switches Ss1 to Ssm with the pulse. The switches are turned on when the scan pulse input from the shift register 7 is high, and the scan electrodes S1 to Sm of the display panel 10 are turned on.
Is supplied with a constant voltage −Vs.

【0005】さらに、図8に示すマトリクス型表示装置
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル10の走査電極S1〜Smには、順
次、シフトレジスタ7によってスキャンパルスが印加さ
れる。また、表示パネル10のデータ電極D1〜Dnに
は、PWM回路4によって、選択されたラインに対応し
たデータに応じてパルス幅(PWM)変調されたパルス
が印加される。即ち、i行j列のデータに対しては、走
査電極Siが選択されている期間にデータ電極Djに電
圧を印加する。発光の強弱(階調)は、データ電極D1
〜Dnに印加するパルスの印加時間(パルス幅)で表現
される。
Further, the operation when driving the matrix type display device shown in FIG. 8 will be described in detail. As described above, the scan pulse is sequentially applied to the scan electrodes S1 to Sm of the display panel 10 by the shift register 7. Further, a pulse whose pulse width (PWM) is modulated by the PWM circuit 4 in accordance with data corresponding to the selected line is applied to the data electrodes D1 to Dn of the display panel 10. That is, a voltage is applied to the data electrode Dj for the data in the i-th row and the j-th column while the scanning electrode Si is selected. The intensity (gradation) of the light emission depends on the data electrode D1.
DDn is represented by the application time (pulse width) of the pulse applied to Dn.

【0006】図10は、一例としてj列を表示する際の
動作を示す波形図であり、(A)〜(C)には走査電極
に印加するスキャンパルスを、(D)にはデータ電極に
印加するパルスを、(E)〜(G)には素子(セル10
s)に印加される電圧を示している。ここでは、映像信
号のビット数を8ビットとし、完全な黒は0、完全な白
は255として表現されており、i行j列は黒(0)、
i+1行j列はグレー(128)、i+2行j列は白
(255)である場合について示している。1水平走査
期間は255単位時間で構成されている。単位時間はP
WM回路4のクロック周期であり、単位時間をTで表す
こととする。階調表現は、データ電極D1〜Dnに印加
するパルスのパルス幅を、0T〜255Tで変化させる
ことによって行われる。実際には、1水平走査期間を2
55T以上の単位時間とすればよい。
FIGS. 10A to 10C are waveform diagrams showing the operation when displaying the j-th column as an example. FIGS. 10A to 10C show scan pulses applied to the scan electrodes, and FIG. 10D shows the scan pulses applied to the data electrodes. Pulses to be applied are shown in (E) to (G) in the element (cell 10).
The voltage applied to s) is shown. Here, the number of bits of the video signal is represented as 8 bits, perfect black is represented as 0, complete white is represented as 255, i-th row and j-column are black (0),
The (i + 1) th row and jth column are gray (128), and the (i + 2) th row and jth column are white (255). One horizontal scanning period is constituted by 255 unit times. The unit time is P
This is the clock cycle of the WM circuit 4, and the unit time is represented by T. The gradation expression is performed by changing the pulse width of the pulse applied to the data electrodes D1 to Dn from 0T to 255T. Actually, one horizontal scanning period is 2
The unit time may be 55 T or more.

【0007】図10に示すように、i行の水平走査期間
において、i行の走査電極Siには電圧−Vsがかかっ
ており、その他の走査電極には電圧がかかっていない。
このとき、i行j列の信号は0であるので、j列のデー
タ電極Djは常に0電位である。i行の水平走査期間が
終了すると、i+1行の水平走査期間に移る。
As shown in FIG. 10, during the horizontal scanning period of the i-th row, the voltage -Vs is applied to the scanning electrodes Si of the i-th row, and no voltage is applied to the other scanning electrodes.
At this time, since the signal in the i-th row and the j-th column is 0, the data electrode Dj in the j-th column is always at the 0 potential. When the horizontal scanning period for the i-th row ends, the process proceeds to the horizontal scanning period for the (i + 1) -th row.

【0008】i+1行の水平走査期間においては、i+
1行の走査電極S(i+1)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+1行j列の信号が128であるため、j列
のデータ電極Djには水平走査期間(255T)の約半
分の期間(128T)だけ電圧+Vdがかかり、その後
の約半分の期間は0電位となる。i+1行の水平走査期
間が終了すると、i+2行の水平走査期間に移る。
In the horizontal scanning period of the (i + 1) th row, i +
A voltage -Vs is applied to one row of scan electrodes S (i + 1), and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 1) -th row and the j-th column is 128, the voltage + Vd is applied to the data electrode Dj of the j-th column only for about half (128T) of the horizontal scanning period (255T). It becomes 0 potential. When the horizontal scanning period of the (i + 1) -th row ends, the process proceeds to the horizontal scanning period of the (i + 2) -th row.

【0009】i+2行の水平走査期間においては、i+
2行の走査電極S(i+2)は電圧−Vsがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、i+2行j列の信号が255であるため、j列の
データ電極Djには水平走査期間の全期間(255T)
において電圧+Vdがかかっている。
In the horizontal scanning period of the i + 2 row, i +
The voltage -Vs is applied to the scanning electrodes S (i + 2) in two rows, and no voltage is applied to the other scanning electrodes. At this time, since the signal of the (i + 2) th row and the jth column is 255, the data electrode Dj of the jth column is supplied to the entire horizontal scanning period (255T).
, A voltage + Vd is applied.

【0010】ところで、冷陰極電子放出素子を用いた表
示パネル10の場合は、電子放出素子が電子放出するた
めのしきい値を有している。図11において、実線は、
冷陰極電子放出素子への印加電圧vaに対する放出電流
eの特性を示している。電圧Vthは放出電流ieが生
じるしきい値である。走査期間において走査電極S1〜
Smに印加される電圧(絶対値)Vs及びデータ電極D
1〜Dnに印加される電圧Vdは共に電圧Vth以下に
設定され、電圧(Vd+Vs)は電圧Vthより大きく
設定する。
Meanwhile, in the case of the display panel 10 using the cold cathode electron emitting device, the electron emitting device has a threshold value for emitting electrons. In FIG. 11, the solid line is
Shows the characteristic of emission current i e to the applied voltage v a of the cold cathode electron emission element. Voltage Vth is a threshold for the emission current i e is generated. During the scanning period, the scanning electrodes S1 to S1
Voltage (absolute value) Vs applied to Sm and data electrode D
The voltages Vd applied to 1 to Dn are both set to be equal to or lower than the voltage Vth, and the voltage (Vd + Vs) is set to be higher than the voltage Vth.

【0011】冷陰極電子放出素子(セル10s)にかか
る電圧とは、データ電極D1〜Dnの電位と走査電極S
1〜Smの電位の差であるから、この場合、データ電極
D1〜Dnと走査電極S1〜Smの内の一方のみの電圧
(VdまたはVs)の印加では、冷陰極電子放出素子は
電子を放出せず、データ電極D1〜Dnと走査電極S1
〜Smの双方に電圧が印加された場合のみ、冷陰極電子
放出素子は電子を放出し、そのセル10sは発光する。
The voltage applied to the cold cathode electron-emitting device (cell 10s) includes the potentials of the data electrodes D1 to Dn and the scanning electrodes S
In this case, when a voltage (Vd or Vs) is applied to only one of the data electrodes D1 to Dn and the scan electrodes S1 to Sm, the cold cathode electron-emitting device emits electrons. No data electrode D1 to Dn and scan electrode S1
Only when a voltage is applied to both Sm to Sm, the cold cathode electron-emitting device emits electrons, and the cell 10s emits light.

【0012】図10の例では、i行j列のセル10sに
かかる電圧は常に電圧Vth以下となっているため、セ
ル10sは発光しない。i+1行j列のセル10sにか
かる電圧は、斜線を付した128Tの期間だけ電圧Vt
hを超えているので、セル10sは128Tの期間だけ
発光する。i+2行j列のセル10sにかかる電圧は斜
線を付した255Tの期間で電圧Vthを超えているの
で、セル10sは255Tの期間で発光する。
In the example of FIG. 10, the voltage applied to the cell 10s in the i-th row and the j-th column is always equal to or lower than the voltage Vth, so that the cell 10s does not emit light. The voltage applied to the cell 10s in the (i + 1) -th row and the j-th column is the voltage Vt only for a period of 128T indicated by hatching.
h, the cell 10s emits light only for a period of 128T. Since the voltage applied to the cell 10s in the (i + 2) row and j column exceeds the voltage Vth in the hatched period of 255T, the cell 10s emits light in the period of 255T.

【0013】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極S1〜Smには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DnにPWM変調されたパルス
が印加される。なお、有効画素が480行×640列の
表示の場合には、走査電極が480本、データ電極が6
40本存在し、RGBストライプ構造のカラー表示の場
合には1920本のデータ電極が存在する。
Here, only the display process from the i-th row to the (i + 2) -th row has been described.
0 scanning electrodes S1 to Sm are sequentially arranged from row 1 to row M.
A scan pulse is applied, and a PWM-modulated pulse is applied to the data electrodes D1 to Dn in accordance with the scan timing. In the case of displaying 480 rows × 640 columns of effective pixels, 480 scanning electrodes and 6 data electrodes are used.
There are 40 data electrodes and 1920 data electrodes in the case of color display of the RGB stripe structure.

【0014】[0014]

【発明が解決しようとする課題】このようなPWM変調
による階調表現によれば、画像データに対してほぼリニ
アな発光特性を示すことができる。しかしながら、実際
の映像信号では、元々の画像(原画像)の輝度に対する
画像データの振幅の関係はリニアではなく、ガンマ特性
を有している。従って、リニアな特性を有しているマト
リクス型表示装置においては、映像信号に対して逆ガン
マ補正を施さなければならない。入力された映像信号に
対して予め逆ガンマ補正を施すことも考えられるが、構
成が複雑化してしまう。
According to the gradation expression by the PWM modulation, it is possible to exhibit a substantially linear light emission characteristic with respect to the image data. However, in an actual video signal, the relationship between the brightness of the original image (original image) and the amplitude of the image data is not linear but has a gamma characteristic. Therefore, in a matrix type display device having linear characteristics, it is necessary to perform inverse gamma correction on a video signal. Although it is conceivable to perform inverse gamma correction on the input video signal in advance, the configuration becomes complicated.

【0015】本出願人は、先に、特願平10−3157
42号によって、素子に印加する電圧波形をランプ状と
したり、また、特願平10−349662号によって、
素子に印加する電圧波形をステップ状とすることによっ
て、逆ガンマ補正を施すようにしたマトリクス型表示装
置を提案した。しかしながら、素子に印加する電圧波形
をランプ状やステップ状とすると、PWM回路4より出
力されるパルスのパルス幅が最大になったときの発光強
度が小さくなってしまうという問題点がある。
The present applicant has previously filed Japanese Patent Application No. 10-3157.
No. 42, the voltage waveform applied to the element is made into a ramp shape, and according to Japanese Patent Application No. 10-349662,
We have proposed a matrix type display device in which inverse gamma correction is performed by making the voltage waveform applied to the element into a step shape. However, when the voltage waveform applied to the element is ramp-shaped or step-shaped, there is a problem that the light emission intensity when the pulse width of the pulse output from the PWM circuit 4 is maximized is reduced.

【0016】本発明はこのような問題点に鑑みなされた
ものであり、駆動方法を改良することによって逆ガンマ
補正を施すことができ、かつ、発光強度を大きくするこ
とができるマトリクス型表示装置を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems. A matrix type display device capable of performing inverse gamma correction and improving the light emission intensity by improving a driving method is provided. The purpose is to provide.

【0017】[0017]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の行及び複数の列に
よって発光素子(10s)がマトリクス状に配置された
表示パネル(10)を駆動するマトリクス型表示装置に
おいて、前記発光素子それぞれで表示する画像データに
応じた駆動波形によって、前記発光素子それぞれを駆動
する駆動回路(2〜4,6,7,Sd1〜Sdn,Sx
d1〜Sxdn,Ss1〜Ssm)と、前記画像データ
が所定の基準値より小さいときには、前記発光素子それ
ぞれの発光特性が略逆ガンマ特性となるよう、前記駆動
波形に勾配を形成する勾配形成手段(8)と、前記画像
データが前記所定の基準値以上のときには、前記発光素
子に略一定の電圧もしくは電流を供給する供給手段(4
0,41,Sxd1〜Sxdn)とを備えて構成したこ
とを特徴とするマトリクス型表示装置を提供するもので
ある。
According to the present invention, there is provided a display panel (10) in which light emitting elements (10s) are arranged in a matrix by a plurality of rows and a plurality of columns. In the matrix type display device that drives the light emitting elements, the driving circuits (2 to 4, 6, 7, Sd1 to Sdn, and Sx) that drive the light emitting elements by a driving waveform corresponding to the image data displayed by the light emitting elements.
d1 to Sxdn, Ss1 to Ssm), and when the image data is smaller than a predetermined reference value, a gradient forming means (G) for forming a gradient in the drive waveform so that the light emission characteristics of each of the light emitting elements become substantially inverse gamma characteristics. 8) and a supply unit (4) for supplying a substantially constant voltage or current to the light emitting element when the image data is equal to or more than the predetermined reference value.
0, 41, Sxd1 to Sxdn) are provided.

【0018】[0018]

【発明の実施の形態】以下、本発明のマトリクス型表示
装置について、添付図面を参照して説明する。図1は本
発明のマトリクス型表示装置の第1実施例を示すブロッ
ク図、図2及び図3は本発明のマトリクス型表示装置の
第1実施例の動作を説明するための波形図、図4は本発
明のマトリクス型表示装置の第1実施例を説明するため
の特性図、図5は本発明のマトリクス型表示装置の第2
実施例を示すブロック図、図6は本発明のマトリクス型
表示装置の第2実施例の動作を説明するための波形図、
図7は本発明のマトリクス型表示装置の第2実施例を説
明するための特性図である。なお、図1,図5におい
て、図8と同一部分には同一符号が付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a matrix type display device according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing a first embodiment of the matrix type display device of the present invention. FIGS. 2 and 3 are waveform diagrams for explaining the operation of the first embodiment of the matrix type display device of the present invention. FIG. 5 is a characteristic diagram for explaining a first embodiment of the matrix type display device of the present invention, and FIG. 5 is a second diagram of the matrix type display device of the present invention.
FIG. 6 is a block diagram showing an embodiment, FIG. 6 is a waveform diagram for explaining the operation of the second embodiment of the matrix type display device of the present invention,
FIG. 7 is a characteristic diagram for explaining a second embodiment of the matrix type display device of the present invention. 1 and 5, the same parts as those in FIG. 8 are denoted by the same reference numerals.

【0019】<第1実施例>図1において、表示パネル
10は例えば冷陰極電子放出素子を用いた表示パネルで
あり、その具体的構成は図9を用いて説明した通りであ
る。端子1に入力された映像信号は、シフトレジスタ2
に書き込まれる。シフトレジスタ2において1行分のデ
ータが書き込まれた後、ラッチ回路3によってラッチさ
れる。ラッチ回路3より出力されたデータは、PWM回
路4及び比較回路40に入力される。PWM4回路は、
データの大小に応じたパルスでスイッチSd1〜Sdn
を制御する。スイッチSd1〜Sdnは、PWM回路4
より入力されるパルスがハイのときオンとなる。スイッ
チSd1〜Sdnには、波形発生回路8より後に説明す
るようなランプ状電圧が入力される。
<First Embodiment> In FIG. 1, a display panel 10 is, for example, a display panel using cold cathode electron-emitting devices, and the specific configuration is as described with reference to FIG. The video signal input to the terminal 1 is transmitted to the shift register 2
Is written to. After one row of data is written in the shift register 2, the data is latched by the latch circuit 3. The data output from the latch circuit 3 is input to the PWM circuit 4 and the comparison circuit 40. The PWM4 circuit is
Switches Sd1 to Sdn with pulses corresponding to the magnitude of data
Control. The switches Sd1 to Sdn are connected to the PWM circuit 4
It is turned on when the input pulse is high. To the switches Sd1 to Sdn, a ramp-shaped voltage described later after the waveform generation circuit 8 is input.

【0020】スイッチSd1〜Sdnには、それぞれ、
スイッチSxd1〜Sxdnが縦続接続されている。ス
イッチSxd1〜Sxdnの一方の端子には、スイッチ
Sd1〜Sdnの出力が入力され、他方の端子には、定
電圧+Vdが入力されている。スイッチSxd1〜Sx
dnは、比較回路40の出力に応じて切り換え制御され
る。PWM回路4より入力されるパルスがハイのときス
イッチSd1〜Sdnがオンとなり、スイッチSxd1
〜Sxdnが図中左側の端子に接続しているとき、表示
パネル10のデータ電極D1〜Dnにランプ状電圧を供
給する。スイッチSxd1〜Sxdnが図中右側の端子
に接続しているときには、表示パネル10のデータ電極
D1〜Dnに定電圧+Vdを供給する。
The switches Sd1 to Sdn are respectively
Switches Sxd1 to Sxdn are connected in cascade. The outputs of the switches Sd1 to Sdn are input to one terminal of the switches Sxd1 to Sxdn, and the constant voltage + Vd is input to the other terminal. Switches Sxd1 to Sx
The switching of dn is controlled in accordance with the output of the comparison circuit 40. When the pulse input from the PWM circuit 4 is high, the switches Sd1 to Sdn are turned on, and the switch Sxd1
When Sxdn is connected to the terminal on the left side in the figure, a ramp-shaped voltage is supplied to the data electrodes D1 to Dn of the display panel 10. When the switches Sxd1 to Sxdn are connected to the terminals on the right side in the drawing, a constant voltage + Vd is supplied to the data electrodes D1 to Dn of the display panel 10.

【0021】比較回路40は、入力されたデータと所定
の基準値とを比較し、入力されたデータがその基準値よ
り小さいときは、スイッチSd1〜Sdnの出力を選択
するようスイッチSxd1〜Sxdnを制御し、入力さ
れたデータがその基準値以上のときは定電圧+Vdを選
択するようスイッチSxd1〜Sxdnを制御する。一
例として、基準値を255とすると、入力されたデータ
が0〜254のとき、スイッチSxd1〜Sxdnはス
イッチSd1〜Sdnの出力を選択し、入力されたデー
タが255のとき、スイッチSxd1〜Sxdnは定電
圧+Vdを選択する。基準値は255に限定されない。
The comparison circuit 40 compares the input data with a predetermined reference value, and when the input data is smaller than the reference value, sets the switches Sxd1 to Sxdn to select the outputs of the switches Sd1 to Sdn. When the input data is equal to or higher than the reference value, the switches Sxd1 to Sxdn are controlled to select the constant voltage + Vd. As an example, when the reference value is 255, when the input data is 0 to 254, the switches Sxd1 to Sxdn select the outputs of the switches Sd1 to Sdn. When the input data is 255, the switches Sxd1 to Sxdn are Select the constant voltage + Vd. The reference value is not limited to 255.

【0022】端子5に入力された同期信号は、タイミン
グ制御回路6に入力される。タイミング制御回路6はシ
フトレジスタ2にシフトクロックを供給し、ラッチ回路
3にラッチクロックを供給する。タイミング制御回路6
は、また、シフトレジスタ7に1ライン幅のパルスを供
給する。シフトレジスタ7はそのパルスでスイッチSs
1〜Ssmを制御する。スイッチSs1〜Ssmは、シ
フトレジスタ7より入力されるスキャンパルスがハイの
ときオンとなり、表示パネル10の走査電極S1〜Sm
に定電圧−Vsを供給する。タイミング制御回路6は、
さらに、波形発生回路8がランプ状電圧を発生するタイ
ミングを制御する。
The synchronization signal input to the terminal 5 is input to the timing control circuit 6. The timing control circuit 6 supplies a shift clock to the shift register 2 and a latch clock to the latch circuit 3. Timing control circuit 6
Supplies a pulse of one line width to the shift register 7. The shift register 7 uses the pulse to switch Ss
1 to Ssm are controlled. The switches Ss1 to Ssm are turned on when the scan pulse input from the shift register 7 is high, and the scan electrodes S1 to Sm of the display panel 10 are turned on.
Is supplied with a constant voltage −Vs. The timing control circuit 6
Further, the timing at which the waveform generating circuit 8 generates the ramp voltage is controlled.

【0023】ここで、図1に示す駆動回路の動作を図2
を用いて詳細に説明する。図2においても、一例として
j列を表示する際の動作を示しており、(A)〜(C)
には走査電極に印加するスキャンパルスを、(D)には
波形発生回路8が発生するランプ状電圧を、(E)には
データ電極に印加するパルスを、(F)〜(H)には素
子(セル10s)に印加される電圧を示している。波形
発生回路8が発生するランプ状電圧は、図2(D)に示
すように、1水平走査期間周期の所定の勾配を有する波
形である。ランプ状電圧の最低電圧(傾斜の開始電圧)
は+Vd1であり、最高電圧(傾斜の終了電圧)は+V
d2である。
Here, the operation of the drive circuit shown in FIG.
This will be described in detail with reference to FIG. FIG. 2 also shows the operation when displaying the j-th column as an example, and (A) to (C)
Shows a scan pulse applied to the scan electrode, (D) shows a ramp-like voltage generated by the waveform generating circuit 8, (E) shows a pulse applied to the data electrode, and (F) to (H) show a pulse. The voltage applied to the element (cell 10s) is shown. The ramp voltage generated by the waveform generating circuit 8 is a waveform having a predetermined gradient of one horizontal scanning period cycle as shown in FIG. Minimum voltage of ramp voltage (start voltage of ramp)
Is + Vd1, and the highest voltage (end voltage of the slope) is + Vd1.
d2.

【0024】ここでは、映像信号のビット数を8ビット
とし、完全な黒は0、完全な白は255として表現され
ており、i行j列は黒(0)、i+1行j列はグレー
(128)、i+2行j列は白(255)である場合に
ついて示している。第1実施例では、基準値が255で
あり、1水平走査期間は254単位で構成されている。
単位時間はクロック周期であり、単位時間をTで表すこ
ととする。データ0〜254までの階調表現は、データ
電極D1〜Dnに印加するパルスのパルス幅を、0T〜
254Tで変化させることによって行われる。なお、パ
ルス幅の単位時間Tの変更は、クロック周波数を変更す
ることによって実現できる。
Here, the number of bits of the video signal is 8 bits, perfect black is represented as 0, and perfect white is represented as 255, i-th row and j-th column is black (0), and i + 1-th row and j-th column are gray ( 128), the case where the (i + 2) th row and the jth column are white (255). In the first embodiment, the reference value is 255, and one horizontal scanning period is constituted by 254 units.
The unit time is a clock cycle, and the unit time is represented by T. In the gradation expression of data 0 to 254, the pulse width of the pulse applied to the data electrodes D1 to Dn is set to 0T to
This is done by changing at 254T. The unit time T of the pulse width can be changed by changing the clock frequency.

【0025】図2に示すように、i行の水平走査期間に
おいて、i行の走査電極Siには電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i行j列の信号は0であるので、j列のデータ
電極Djは常に0電位である。i行の水平走査期間が終
了すると、i+1行の水平走査期間に移る。
As shown in FIG. 2, during the horizontal scanning period of the i-th row, the voltage -Vs is applied to the scanning electrodes Si of the i-th row, and no voltage is applied to the other scanning electrodes. At this time, since the signal in the i-th row and the j-th column is 0, the data electrode Dj in the j-th column is always at the 0 potential. When the horizontal scanning period for the i-th row ends, the process proceeds to the horizontal scanning period for the (i + 1) -th row.

【0026】i+1行の水平走査期間においては、i+
1行の走査電極S(i+1)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+1行j列の信号が128であるため、j列
のデータ電極Djには水平走査期間(254T)の約半
分の期間(128T)だけ電圧がかかり、その後の約半
分の期間は0電位となる。データ電極Djに印加される
電圧は、図2(D)に示すランプ状電圧を約半分だけ切
り取ったランプ状波形となる。i+1行の水平走査期間
が終了すると、i+2行の水平走査期間に移る。
In the horizontal scanning period of the (i + 1) th row, i +
A voltage -Vs is applied to one row of scan electrodes S (i + 1), and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 1) -th row and the j-th column is 128, a voltage is applied to the data electrode Dj of the j-th column for about a half (128T) of the horizontal scanning period (254T). Potential. The voltage applied to the data electrode Dj has a ramp-shaped waveform obtained by cutting off the ramp-shaped voltage shown in FIG. When the horizontal scanning period of the (i + 1) -th row ends, the process proceeds to the horizontal scanning period of the (i + 2) -th row.

【0027】i+2行の水平走査期間においては、i+
2行の走査電極S(i+2)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+2行j列の信号が255であるため、比較
回路40の制御によって、スイッチSxd1〜Sxdn
は定電圧+Vdを選択する。従って、j列のデータ電極
Djには水平走査期間の全期間(254T)において定
電圧+Vdがかかる。なお、定電圧+Vdは、ランプ状
電圧の最低電圧+Vd1より大きい任意の電圧である。
データ電極Djに印加される電圧は、ランプ状波形では
なく、矩形波形となる。
In the horizontal scanning period of the i + 2 row, i +
The voltage −Vs is applied to the scanning electrodes S (i + 2) of the two rows, and no voltage is applied to the other scanning electrodes. At this time, since the signal of the (i + 2) th row and the jth column is 255, the switches Sxd1 to Sxdn are controlled by the comparison circuit 40.
Selects the constant voltage + Vd. Therefore, the constant voltage + Vd is applied to the data electrodes Dj in the j-th column in the entire period (254T) of the horizontal scanning period. Note that the constant voltage + Vd is an arbitrary voltage higher than the minimum voltage + Vd1 of the ramp voltage.
The voltage applied to the data electrode Dj has a rectangular waveform instead of a ramp waveform.

【0028】走査期間において走査電極S1〜Smに印
加される電圧(絶対値)Vs及びデータ電極D1〜Dn
に印加される電圧Vd1〜Vd2,Vdは共に、図11
で説明した表示パネル10の電子放出素子が電子放出す
るためのしきい値である電圧Vth以下に設定され、電
圧Vd1〜Vd2,Vdと電圧Vsとの合計は電圧Vt
hより大きく設定する。従って、データ電極D1〜Dn
と走査電極S1〜Smの双方に電圧が印加された場合の
み、冷陰極電子放出素子は電子を放出し、そのセル10
sは発光する。
During the scanning period, the voltage (absolute value) Vs applied to the scanning electrodes S1 to Sm and the data electrodes D1 to Dn
The voltages Vd1 to Vd2 and Vd applied to
Are set to be equal to or lower than the voltage Vth which is the threshold for the electron-emitting device of the display panel 10 to emit electrons, and the sum of the voltages Vd1 to Vd2, Vd and the voltage Vs is equal to the voltage Vt.
Set larger than h. Therefore, the data electrodes D1 to Dn
Only when a voltage is applied to both the scan electrodes S1 to Sm, the cold cathode electron-emitting device emits electrons, and the cell 10
s emits light.

【0029】図2の例では、i行j列の素子(セル10
s)にかかる電圧は常に電圧Vth以下となっているた
め、セル10sは発光しない。i+1行j列のセル10
sにかかる電圧は、斜線を付した128Tの期間だけ電
圧Vthを超えているので、セル10sは128Tの期
間だけ発光する。i+2行j列のセル10sにかかる電
圧は斜線を付した1水平走査期間の全期間である254
Tの期間で電圧Vthを超えているので、セル10sは
254Tの期間で発光する。本実施例においては、デー
タが254以下では、ランプ状電圧が印加され、データ
255では、1水平走査期間一定の矩形状電圧が印加さ
れることが分かる。
In the example of FIG. 2, the element (cell 10
Since the voltage applied to s) is always equal to or lower than the voltage Vth, the cell 10s does not emit light. Cell 10 at i + 1 row and j column
Since the voltage applied to s exceeds the voltage Vth only for a period of 128T indicated by hatching, the cell 10s emits light only for a period of 128T. The voltage applied to the cell 10s in the (i + 2) row and j column is 254, which is the entire period of one hatched horizontal scanning period.
Since the voltage exceeds the voltage Vth during the period T, the cell 10s emits light during the period 254T. In this embodiment, when the data is 254 or less, a ramp voltage is applied, and in the data 255, a constant rectangular voltage is applied for one horizontal scanning period.

【0030】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極S1〜Smには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DnにPWM変調されたパルス
が印加される。このとき、データ電極D1〜Dnに印加
される電圧は、従来のような平坦な波形とは異なり、デ
ータが254までの範囲では、波形発生回路8が発生す
るランプ状電圧をPWM回路4が発生するパルスのパル
ス幅に応じて切り取った波形となる。データが255で
は、データ電極D1〜Dnに印加される電圧は、平坦な
矩形状の波形となる。
Here, only the display process from the i-th row to the (i + 2) -th row has been described.
0 scanning electrodes S1 to Sm are sequentially arranged from row 1 to row M.
A scan pulse is applied, and a PWM-modulated pulse is applied to the data electrodes D1 to Dn in accordance with the scan timing. At this time, the voltage applied to the data electrodes D1 to Dn is different from the conventional flat waveform, and the PWM circuit 4 generates the ramp voltage generated by the waveform generating circuit 8 when the data is in the range up to 254. It becomes a waveform cut out according to the pulse width of the pulse to be generated. When the data is 255, the voltage applied to the data electrodes D1 to Dn has a flat rectangular waveform.

【0031】以上のような波形で駆動したときの発光特
性を具体的に説明する。なお、計算を簡略化するため、
図11で説明した電子放出素子の電圧対放出電流特性を
実線で示す実際の特性ではなく破線で示す直線にて近似
することとする。この直線を数式で表現すると、次の
(1)式となる。なお、ieは放出電流、vaは印加電
圧、gは直線の傾き(コンダクタンス)である。
The light emission characteristics when driven with the above-described waveforms will be specifically described. Note that, to simplify the calculation,
It is assumed that the voltage-emission current characteristics of the electron-emitting device described with reference to FIG. 11 are approximated not by actual characteristics shown by solid lines but by straight lines shown by broken lines. When this straight line is expressed by an equation, the following equation (1) is obtained. Incidentally, i e is the emission current, v a is the applied voltage, g is the slope of the straight line (conductance).

【0032】[0032]

【数1】 (Equation 1)

【0033】また、表示パネル10の各素子に印加され
る電圧vaは、一例として図3(A)のように、時間t
=0の電圧がv1、t=twの電圧がv2になるよう直線
的に昇圧すると考えると、時間0からtpに至るまでの
パルス幅において各素子から放出する電子量qは次の
(2)式により計算することができる。なお、電圧v1
は電圧(Vd1+Vs)であり、電圧v2は電圧(Vd
2+Vs)である。
Further, the voltage v a is applied to each element of the display panel 10, as shown in FIG. 3 (A) as an example, time t
= Given voltage of 0 v 1, t = the voltage of the t w is linearly boosted so as to be v 2, an electronic volume q to be emitted from the elements in the pulse width from time zero up to the t p follows (2) can be calculated. Note that the voltage v 1
Is the voltage (Vd1 + Vs), the voltage v 2 is the voltage (Vd
2 + Vs).

【0034】[0034]

【数2】 (Equation 2)

【0035】データが0〜254の範囲では、表示パネ
ル10の各素子に印加される電圧v aは、図3(A)に
示すようにランプ状波形であり、パルス幅tpに対する
放出電子量qは2次関数を示す。一方、データが255
のとき、表示パネル10の各素子に印加される電圧va
は、図3(B)に示すように一定電圧v3である。な
お、電圧v3は、電圧(Vd+Vs)である。電圧v
3は、電圧v2と同一でも同一でなくてもよい。このとき
の電子量qは、データが254のときの電子量qよりも
格段に大きくすることができる。
When the data is in the range of 0 to 254, the display panel
Voltage v applied to each element of aIs shown in FIG.
As shown in FIG.pAgainst
The emitted electron quantity q indicates a quadratic function. On the other hand, if the data is 255
, The voltage v applied to each element of the display panel 10a
Is a constant voltage v as shown in FIG.ThreeIt is. What
Contact, voltage vThreeIs the voltage (Vd + Vs). Voltage v
ThreeIs the voltage vTwoMay or may not be the same. At this time
Is larger than the electron quantity q when the data is 254.
It can be much larger.

【0036】表示パネル10の発光は、電子放出素子か
らの電子の照射を受けて生じるので、第1実施例によれ
ば、画像データに対する発光特性は、図4に実線で示す
ように、データが0〜254の範囲では2次曲線、デー
タが255ではかなり大きな一定値となる。従って、特
願平10−315742号や特願平10−349662
号で示した先願のものよりも発光強度を大きくすること
ができる。しかも、データが0〜254の範囲における
パルス幅tpに対する放出電子量qが2次関数を示こと
により、上記の先願と同様、逆ガンマ補正を施すことも
できる。結果として、マトリクス型表示装置において、
原画像に対してほぼリニアな発光特性で表示することが
可能となる。なお、図4中、破線は、従来例による発光
特性である。
Since the light emission of the display panel 10 is caused by the irradiation of electrons from the electron-emitting device, according to the first embodiment, the light emission characteristics for the image data are as shown by the solid line in FIG. In the range of 0 to 254, the curve is a quadratic curve. Accordingly, Japanese Patent Application Nos. 10-315742 and 10-349662.
The emission intensity can be made higher than that of the prior application indicated by the symbol. Moreover, data by indicates that the amount of emitted electrons q is a quadratic function with respect to the pulse width t p in the range of 0 to 254, similar to the above prior application, may be subjected to inverse gamma correction. As a result, in a matrix type display device,
It is possible to display with substantially linear light emission characteristics with respect to the original image. In FIG. 4, a broken line indicates a light emission characteristic according to a conventional example.

【0037】<第2実施例>図5に示す第2実施例は、
比較回路40の代わりにPWM回路41を設け、定電圧
+Vdに対しても、画像データに応じてパルス幅を制御
するようにしたものである。なお、図5において、図1
と同一部分には同一符号を付し、その説明を適宜省略す
る。
<Second Embodiment> A second embodiment shown in FIG.
A PWM circuit 41 is provided instead of the comparison circuit 40, and the pulse width is controlled according to image data even for a constant voltage + Vd. In FIG. 5, FIG.
The same parts as those described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

【0038】ラッチ回路3より出力されたデータは、P
WM回路4及び41に入力される。第2実施例では、基
準値を一例として252とし、ラッチ回路3より出力さ
れたデータが基準値252より小さければ(251まで
であれば)、スイッチSxd1〜Sxdnは、スイッチ
Sd1〜Sdnの出力を選択する。そして、第1実施例
と同様に動作する。ラッチ回路3より出力されたデータ
が基準値252以上であれば、PWM回路41は、デー
タが252〜255まで段階的にパルス幅が広くなるパ
ルスをスイッチSxd1〜Sxdnに供給する。スイッ
チSxd1〜Sxdnは、PWM回路41よりパルスが
供給されている間、図中右側の端子に接続して表示パネ
ル10のデータ電極D1〜Dnに定電圧+Vdを供給す
る。
The data output from the latch circuit 3 is P
It is input to the WM circuits 4 and 41. In the second embodiment, the reference value is set to 252 as an example. If the data output from the latch circuit 3 is smaller than the reference value 252 (up to 251), the switches Sxd1 to Sxdn switch the outputs of the switches Sd1 to Sdn. select. Then, the operation is performed in the same manner as in the first embodiment. If the data output from the latch circuit 3 is equal to or more than the reference value 252, the PWM circuit 41 supplies the switches Sxd1 to Sxdn with pulses whose pulse width gradually increases from 252 to 255. The switches Sxd1 to Sxdn are connected to the terminal on the right side in the figure and supply a constant voltage + Vd to the data electrodes D1 to Dn of the display panel 10 while the pulse is supplied from the PWM circuit 41.

【0039】第2実施例では、基準値が252であるの
で、ラッチ回路3より出力されたデータが251までの
階調表現は、データ電極D1〜Dnに印加するパルスの
パルス幅を、0T〜251Tで変化させることによって
行われる。
In the second embodiment, since the reference value is 252, the gradation expression for the data output from the latch circuit 3 up to 251 is performed by setting the pulse width of the pulse applied to the data electrodes D1 to Dn to 0T to This is performed by changing at 251T.

【0040】データが0〜251の範囲では、表示パネ
ル10の各素子に印加される電圧v aは、図6(A)に
示すようにランプ状波形であり、パルス幅tpに対する
放出電子量qは2次関数を示す。例えばデータが252
のとき、表示パネル10の各素子に印加される電圧va
は、図6(B)に示すように、0〜taまではランプ状
波形、ta以上で一定電圧v3となる。そして、データが
253,254では、一定電圧v3の期間が図6(B)
の左方向に広がっていく。データが255では、図6
(C)に示すように全期間一定電圧v3となる。
When the data is in the range of 0 to 251, the display panel
Voltage v applied to each element of aIs shown in FIG.
As shown in FIG.pAgainst
The emitted electron quantity q indicates a quadratic function. For example, if the data is 252
, The voltage v applied to each element of the display panel 10a
Are from 0 to t, as shown in FIG.aUp to ramp
Waveform, taThe constant voltage vThreeBecomes And the data
In 253 and 254, the constant voltage vThreePeriod of FIG. 6 (B)
Spread to the left of. When the data is 255, FIG.
As shown in FIG.ThreeBecomes

【0041】第2実施例でも、放出される電子量q(即
ち、発光強度)を先願に記載のものより格段に大きくす
ることができる。また、ランプ状波形から一定電圧v3
への移行を段階的にして階調特性を滑らかにすることが
できる。ところで、ランプ状波形から一定電圧v3へと
移行させる基準値は252に限定されない。基準値をよ
り小さい値とすると、PWM回路4が発生するパルスの
パルス幅の単位時間Tが大きくなる。単位時間Tを大き
くすると、PWM回路4に供給するクロックの周波数を
低くすることができる。
Also in the second embodiment, the quantity of emitted electrons q (that is, the emission intensity) can be made much larger than that described in the prior application. In addition, the constant voltage v 3
The gradation characteristic can be smoothed by making the transition to stepwise. Incidentally, the reference value of shifting from the ramp-like waveform to a constant voltage v 3 is not limited to 252. If the reference value is set to a smaller value, the unit time T of the pulse width of the pulse generated by the PWM circuit 4 increases. When the unit time T is increased, the frequency of the clock supplied to the PWM circuit 4 can be reduced.

【0042】以上説明した第1,第2実施例では、電子
放出素子に印加する電圧波形をランプ状波形としたが、
ステップ状波形とすることによって、逆ガンマ補正を施
すようにしてもよい。発光特性が略逆ガンマ特性となる
よう、駆動波形に勾配を形成すればよい。なお、ランプ
状波形のような時間と共に変化する波形は、直線的に増
加する波形でなくてもよく、曲線であってもよい。本発
明は、画像データに対応したパルス幅による電子放出素
子からの放出電流が、画像データがある範囲では、時間
と共に変化させ、その範囲を超えた範囲では、一定電圧
とすることにより、画像データに対する発光特性を略逆
ガンマ特性とすることができ、さらに、発光強度を大き
くすることができる。
In the first and second embodiments described above, the voltage waveform applied to the electron-emitting device is a ramp waveform.
Reverse gamma correction may be performed by using a step-like waveform. What is necessary is just to form a gradient in the drive waveform so that the light emission characteristics become substantially inverse gamma characteristics. Note that a waveform that changes with time, such as a ramp-shaped waveform, may not be a waveform that increases linearly, and may be a curve. According to the present invention, the emission current from the electron-emitting device based on the pulse width corresponding to the image data is changed with time in a certain range of the image data, and is set to a constant voltage in a range beyond the range. Can be made to be a substantially inverse gamma characteristic, and the emission intensity can be increased.

【0043】さらに、表示パネル10の走査電極S1〜
Smとデータ電極D1〜Dnの双方にランプ状電圧やス
テップ状電圧を供給してもよい。また、走査電極S1〜
Smやデータ電極D1〜Dnに供給する駆動信号(駆動
波形)は、電圧源の代わりに電流源であってもよく、走
査電極S1〜Smとデータ電極D1〜Dnとの駆動波形
の極性が逆であってもよい。本発明は、フィールドエミ
ッション表示装置やEL表示装置に限定されず、発光素
子を画像データに応じたパルス幅を有するパルスで駆動
するマトリクス型表示装置であれば、全てに適用するこ
とができる。
Further, the scanning electrodes S1 to S1 of the display panel 10
A ramp voltage or a step voltage may be supplied to both the Sm and the data electrodes D1 to Dn. Also, the scanning electrodes S1 to S1
The drive signal (drive waveform) supplied to Sm and the data electrodes D1 to Dn may be a current source instead of a voltage source, and the polarity of the drive waveforms of the scan electrodes S1 to Sm and the data electrodes D1 to Dn is reversed. It may be. The present invention is not limited to a field emission display device or an EL display device, but can be applied to any matrix type display device in which a light emitting element is driven by a pulse having a pulse width corresponding to image data.

【0044】[0044]

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置は、発光素子それぞれで表示する画
像データに応じた駆動波形によって、前記発光素子それ
ぞれを駆動する駆動回路と、画像データが所定の基準値
より小さいときには、発光素子それぞれの発光特性が略
逆ガンマ特性となるよう、駆動波形に勾配を形成する勾
配形成手段と、画像データが所定の基準値以上のときに
は、発光素子に略一定の電圧もしくは電流を供給する供
給手段とを備えて構成したので、映像信号に対して逆ガ
ンマ補正を施すことができ、かつ、発光強度を大きくす
ることができる。これにより、マトリクス型表示装置に
おいて、原画像に対してほぼリニアな発光特性で高輝度
な画像を表示することが可能となる。
As described above in detail, in the matrix type display device of the present invention, a driving circuit for driving each of the light emitting elements by a driving waveform corresponding to the image data to be displayed by each of the light emitting elements; Is smaller than a predetermined reference value, a gradient forming means for forming a gradient in the drive waveform so that the light emission characteristics of each light emitting element become substantially inverse gamma characteristics, and a light emitting element when the image data is equal to or more than a predetermined reference value. Since the apparatus is provided with the supply means for supplying a substantially constant voltage or current, it is possible to perform inverse gamma correction on the video signal and increase the light emission intensity. As a result, in the matrix type display device, it is possible to display a high-brightness image with almost linear emission characteristics with respect to the original image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第1実施例の動作を説明するための波
形図である。
FIG. 2 is a waveform chart for explaining the operation of the first embodiment of the present invention.

【図3】本発明の第1実施例の動作を説明するための波
形図である。
FIG. 3 is a waveform chart for explaining the operation of the first embodiment of the present invention.

【図4】本発明の第1実施例を説明するための特性図で
ある。
FIG. 4 is a characteristic diagram for explaining the first embodiment of the present invention.

【図5】本発明の第2実施例を示すブロック図である。FIG. 5 is a block diagram showing a second embodiment of the present invention.

【図6】本発明の第2実施例の動作を説明するための波
形図である。
FIG. 6 is a waveform chart for explaining the operation of the second embodiment of the present invention.

【図7】本発明の第2実施例を説明するための特性図で
ある。
FIG. 7 is a characteristic diagram for explaining a second embodiment of the present invention.

【図8】従来例を示すブロック図である。FIG. 8 is a block diagram showing a conventional example.

【図9】マトリクス型表示装置の表示パネルの構成を示
す図である。
FIG. 9 is a diagram illustrating a configuration of a display panel of a matrix display device.

【図10】従来例の動作を説明するための波形図であ
る。
FIG. 10 is a waveform chart for explaining the operation of the conventional example.

【図11】冷陰極電子放出素子への印加電圧と放出電流
との関係を示す特性図である。
FIG. 11 is a characteristic diagram showing a relationship between a voltage applied to a cold cathode electron-emitting device and an emission current.

【符号の説明】[Explanation of symbols]

1,5 端子 2 シフトレジスタ 3 ラッチ回路 4,41 パルス幅変調回路 6 タイミング制御回路 7 シフトレジスタ 8 波形発生回路 10 表示パネル 10s セル(発光素子) 40 比較回路 Sd1〜Sdn,Sxd1〜Sxdn,Ss1〜Ssm
スイッチ
1, 5 terminal 2 shift register 3 latch circuit 4, 41 pulse width modulation circuit 6 timing control circuit 7 shift register 8 waveform generation circuit 10 display panel 10s cell (light emitting element) 40 comparison circuit Sd1-Sdn, Sxd1-Sxdn, Ss1- Ssm
switch

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の行及び複数の列によって発光素子が
マトリクス状に配置された表示パネルを駆動するマトリ
クス型表示装置において、 前記発光素子それぞれで表示する画像データに応じた駆
動波形によって、前記発光素子それぞれを駆動する駆動
回路と、 前記画像データが所定の基準値より小さいときには、前
記発光素子それぞれの発光特性が略逆ガンマ特性となる
よう、前記駆動波形に勾配を形成する勾配形成手段と、 前記画像データが前記所定の基準値以上のときには、前
記発光素子に略一定の電圧もしくは電流を供給する供給
手段とを備えて構成したことを特徴とするマトリクス型
表示装置。
1. A matrix-type display device for driving a display panel in which light-emitting elements are arranged in a matrix by a plurality of rows and a plurality of columns, wherein a driving waveform corresponding to image data displayed by each of the light-emitting elements is used. A drive circuit for driving each of the light emitting elements; and a gradient forming means for forming a gradient in the drive waveform so that when the image data is smaller than a predetermined reference value, the light emitting characteristics of each of the light emitting elements are substantially inverse gamma characteristics. A supply unit configured to supply a substantially constant voltage or current to the light emitting element when the image data is equal to or greater than the predetermined reference value.
【請求項2】前記供給手段は、前記画像データが前記所
定の基準値以上のとき、その画像データに応じてパルス
幅が変調されたパルスを前記発光素子に供給するパルス
幅変調回路を有するものであることを特徴とする請求項
1記載のマトリクス型表示装置。
2. The apparatus according to claim 1, wherein said supply means includes a pulse width modulation circuit for supplying a pulse having a pulse width modulated according to the image data to said light emitting element when said image data is equal to or greater than said predetermined reference value. The matrix type display device according to claim 1, wherein
【請求項3】前記マトリクス型表示装置は、フィールド
エミッション表示装置もしくはエレクトロルミネセンス
表示装置であることを特徴とする請求項1または2に記
載のマトリクス型表示装置。
3. The matrix type display device according to claim 1, wherein said matrix type display device is a field emission display device or an electroluminescence display device.
JP8105899A 1999-03-25 1999-03-25 Matrix type display device Expired - Lifetime JP3931470B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8105899A JP3931470B2 (en) 1999-03-25 1999-03-25 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8105899A JP3931470B2 (en) 1999-03-25 1999-03-25 Matrix type display device

Publications (2)

Publication Number Publication Date
JP2000276095A true JP2000276095A (en) 2000-10-06
JP3931470B2 JP3931470B2 (en) 2007-06-13

Family

ID=13735816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8105899A Expired - Lifetime JP3931470B2 (en) 1999-03-25 1999-03-25 Matrix type display device

Country Status (1)

Country Link
JP (1) JP3931470B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715466B1 (en) 2004-11-22 2007-05-07 김태승 driving circuit of Light Emitting Diode for full color display
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method
CN100440287C (en) * 2002-11-04 2008-12-03 伊菲雷知识产权公司 Method and apparatus for gray-scale gamma correction for electroluminescent displays
KR100882636B1 (en) * 2002-08-29 2009-02-06 오리온오엘이디 주식회사 Flat plate display apparatus and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method
KR100882636B1 (en) * 2002-08-29 2009-02-06 오리온오엘이디 주식회사 Flat plate display apparatus and method
CN100440287C (en) * 2002-11-04 2008-12-03 伊菲雷知识产权公司 Method and apparatus for gray-scale gamma correction for electroluminescent displays
KR100715466B1 (en) 2004-11-22 2007-05-07 김태승 driving circuit of Light Emitting Diode for full color display

Also Published As

Publication number Publication date
JP3931470B2 (en) 2007-06-13

Similar Documents

Publication Publication Date Title
JP3594856B2 (en) Active matrix display device
JP4537256B2 (en) Light emitting display device and driving method thereof
JP2000235370A (en) Drive assembly for organic electroluminescent element
JP2003241711A (en) Digitally driven type display device
JP2003173159A (en) Drive circuit, display device, and driving method
JP3712104B2 (en) Matrix type display device and driving method thereof
JP2000221945A (en) Matrix type display device
JPH11231835A (en) Display device
JP2002311885A (en) Circuit for driving picture display device, picture display device, and method for driving the same
JP2001306018A (en) Matrix-type display device
JP3931470B2 (en) Matrix type display device
JP2009251046A (en) Image display apparatus and control method of the same
JP2003108075A (en) Display device and its driving method
KR101022658B1 (en) Driving method of electron emission device with decreased signal delay
JP2000148074A (en) Matrix type display device
JP2000172217A (en) Matrix type display device
JP4595177B2 (en) Matrix type display device
JP4453136B2 (en) Matrix type image display device
JP2001306021A (en) Matrix-type image display device
JP2008304573A (en) Display device
JP4096441B2 (en) Drive circuit for matrix display device
JP2000148073A (en) Matrix type display device
KR20050088240A (en) Line-at-a-time addressed display and drive method
JP2004347760A (en) Driver for field emission display panel and field emission display device
JP2005208259A (en) Driving device and driving method for organic el display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 6