JP2000148074A - Matrix type display device - Google Patents

Matrix type display device

Info

Publication number
JP2000148074A
JP2000148074A JP10315744A JP31574498A JP2000148074A JP 2000148074 A JP2000148074 A JP 2000148074A JP 10315744 A JP10315744 A JP 10315744A JP 31574498 A JP31574498 A JP 31574498A JP 2000148074 A JP2000148074 A JP 2000148074A
Authority
JP
Japan
Prior art keywords
voltage
pulse
display device
row
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10315744A
Other languages
Japanese (ja)
Inventor
Hideki Aiba
英樹 相羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP10315744A priority Critical patent/JP2000148074A/en
Publication of JP2000148074A publication Critical patent/JP2000148074A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a matrix type display device which can be inversely gamma-corrected while suppressing decrease in peak brightness by improving the driving method. SOLUTION: On a display panel 10, plural rows and columns of light emitting elements are arranged in a matrix form. A PWM circuit 4 and a shift register 7 supply the display panel 10 with a driving waveform corresponding to an image data to be displayed with each light emitting element, and drive each light emitting element. The driving waveform is ramped so that each light emitting element has an inverse gamma characteristic, by cutting off a ramping voltage, which is generated by a waveform generating circuit 8 and partially has a flat voltage, by the pulse from the PWM circuit 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、冷陰極電子放出素
子等の電子放出源を用いた表示装置(いわゆるフィール
ドエミッション表示装置)やエレクトロルミネセンス
(以下、ELと略記する)表示装置等のマトリクス型表
示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix for a display device using an electron emission source such as a cold cathode electron emission device (so-called field emission display device) and an electroluminescence (hereinafter abbreviated as EL) display device. The present invention relates to a type display device.

【0002】[0002]

【従来の技術】マトリクス型表示装置としては、冷陰極
電子放出素子を用いたフィールドエミッション表示装置
やEL表示装置が知られている。図8はこの種の従来の
マトリクス型表示装置を示すブロック図である。図8に
おいて、表示パネル10は例えば冷陰極電子放出素子を
用いた表示パネルであり、一例として図9に示すよう
に、走査電極S1〜Smに接続された複数の行配線と、
データ電極D1〜Dnに接続された複数の列配線とによ
って、画素を構成するセル10sがマトリクス状に配置
されている。なお、セル10sは、電子放出源である電
子放出素子と、この電子放出素子からの電子照射を受け
る蛍光体とで構成される。
2. Description of the Related Art As a matrix type display device, a field emission display device and an EL display device using a cold cathode electron-emitting device are known. FIG. 8 is a block diagram showing a conventional matrix type display device of this kind. 8, a display panel 10 is a display panel using, for example, cold cathode electron-emitting devices. As shown in FIG. 9, as an example, a plurality of row wirings connected to scan electrodes S1 to Sm;
The cells 10s forming the pixels are arranged in a matrix by a plurality of column wirings connected to the data electrodes D1 to Dn. The cell 10s includes an electron-emitting device that is an electron-emitting source and a phosphor that receives electron irradiation from the electron-emitting device.

【0003】端子1に入力された映像信号は、シフトレ
ジスタ2に書き込まれる。シフトレジスタ2において1
行分のデータが書き込まれた後、ラッチ回路3によって
ラッチされる。ラッチ回路3より出力されたデータは、
パルス幅変調(PWM)回路4に入力される。PWM回
路4は、データの大小に応じたパルスでスイッチSd1
〜Sdnを制御する。スイッチSd1〜Sdnは、PW
M回路4より入力されるパルスがハイのときオンとな
り、表示パネル10のデータ電極D1〜Dnに定電圧+
Vdを供給する。
A video signal input to a terminal 1 is written to a shift register 2. 1 in shift register 2
After the data for the row is written, the data is latched by the latch circuit 3. The data output from the latch circuit 3 is
The signal is input to a pulse width modulation (PWM) circuit 4. The PWM circuit 4 switches the switch Sd1 with a pulse corresponding to the magnitude of the data.
To Sdn. Switches Sd1 to Sdn are PW
It is turned on when the pulse input from the M circuit 4 is high, and a constant voltage + is applied to the data electrodes D1 to Dn of the display panel 10.
Vd.

【0004】一方、端子5に入力された同期信号は、タ
イミング制御回路6に入力される。タイミング制御回路
6はシフトレジスタ2にシフトクロックを供給し、ラッ
チ回路3にラッチクロックを供給する。タイミング制御
回路6は、また、シフトレジスタ7に1ライン幅のスキ
ャンパルスを供給する。シフトレジスタ7はそのパルス
でスイッチSs1〜Ssmを制御する。スイッチは、シ
フトレジスタ7より入力されるスキャンパルスがハイの
ときオンとなり、表示パネル10の走査電極S1〜Sm
に定電圧−Vsを供給する。
On the other hand, the synchronization signal input to the terminal 5 is input to the timing control circuit 6. The timing control circuit 6 supplies a shift clock to the shift register 2 and a latch clock to the latch circuit 3. The timing control circuit 6 also supplies a one-line-width scan pulse to the shift register 7. The shift register 7 controls the switches Ss1 to Ssm with the pulse. The switches are turned on when the scan pulse input from the shift register 7 is high, and the scan electrodes S1 to Sm of the display panel 10 are turned on.
Is supplied with a constant voltage −Vs.

【0005】さらに、図8に示すマトリクス型表示装置
を駆動する場合の動作について詳細に説明する。上記の
ように、表示パネル10の走査電極S1〜Smには、順
次、シフトレジスタ7によってスキャンパルスが印加さ
れる。また、表示パネル10のデータ電極D1〜Dnに
は、PWM回路4によって、選択されたラインに対応し
たデータに応じてパルス幅(PWM)変調されたパルス
が印加される。即ち、i行j列のデータに対しては、走
査電極Siが選択されている期間にデータ電極Djに電
圧を印加する。発光の強弱(階調)は、データ電極D1
〜Dnに印加するパルスの印加時間(パルス幅)で表現
される。
Further, the operation when driving the matrix type display device shown in FIG. 8 will be described in detail. As described above, the scan pulse is sequentially applied to the scan electrodes S1 to Sm of the display panel 10 by the shift register 7. Further, a pulse whose pulse width (PWM) is modulated by the PWM circuit 4 in accordance with data corresponding to the selected line is applied to the data electrodes D1 to Dn of the display panel 10. That is, a voltage is applied to the data electrode Dj for the data in the i-th row and the j-th column while the scanning electrode Si is selected. The intensity (gradation) of the light emission depends on the data electrode D1.
DDn is represented by the application time (pulse width) of the pulse applied to Dn.

【0006】図10は、一例としてj列を表示する際の
動作を示す波形図であり、(A)〜(C)には走査電極
に印加するスキャンパルスを、(D)にはデータ電極に
印加するパルスを、(E)〜(G)には素子(セル10
s)に印加される電圧を示している。ここでは、映像信
号のビット数を8ビットとし、完全な黒は0、完全な白
は255として表現されており、i行j列は黒(0)、
i+1行j列はグレー(128)、i+2行j列は白
(255)である場合について示している。1水平走査
期間は255単位時間で構成されている。単位時間はP
WM回路4のクロック周期であり、単位時間をTで表す
こととする。階調表現は、データ電極D1〜Dnに印加
するパルスのパルス幅を、0T〜255Tで変化させる
ことによって行われる。実際には、1水平走査期間を2
55T以上の単位時間とすればよい。
FIGS. 10A to 10C are waveform diagrams showing the operation when displaying the j-th column as an example. FIGS. 10A to 10C show scan pulses applied to the scan electrodes, and FIG. 10D shows the scan pulses applied to the data electrodes. Pulses to be applied are shown in (E) to (G) in the element (cell 10).
The voltage applied to s) is shown. Here, the number of bits of the video signal is represented as 8 bits, perfect black is represented as 0, complete white is represented as 255, i-th row and j-column are black (0),
The (i + 1) th row and jth column are gray (128), and the (i + 2) th row and jth column are white (255). One horizontal scanning period is constituted by 255 unit times. The unit time is P
This is the clock cycle of the WM circuit 4, and the unit time is represented by T. The gradation expression is performed by changing the pulse width of the pulse applied to the data electrodes D1 to Dn from 0T to 255T. Actually, one horizontal scanning period is 2
The unit time may be 55 T or more.

【0007】図10に示すように、i行の水平走査期間
において、i行の走査電極Siには電圧−Vsがかかっ
ており、その他の走査電極には電圧がかかっていない。
このとき、i行j列の信号は0であるので、j列のデー
タ電極Djは常に0電位である。i行の水平走査期間が
終了すると、i+1行の水平走査期間に移る。
As shown in FIG. 10, during the horizontal scanning period of the i-th row, the voltage -Vs is applied to the scanning electrodes Si of the i-th row, and no voltage is applied to the other scanning electrodes.
At this time, since the signal in the i-th row and the j-th column is 0, the data electrode Dj in the j-th column is always at the 0 potential. When the horizontal scanning period for the i-th row ends, the process proceeds to the horizontal scanning period for the (i + 1) -th row.

【0008】i+1行の水平走査期間においては、i+
1行の走査電極S(i+1)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+1行j列の信号が128であるため、j列
のデータ電極Djには水平走査期間(255T)の約半
分の期間(128T)だけ電圧+Vdがかかり、その後
の約半分の期間は0電位となる。i+1行の水平走査期
間が終了すると、i+2行の水平走査期間に移る。
In the horizontal scanning period of the (i + 1) th row, i +
A voltage -Vs is applied to one row of scan electrodes S (i + 1), and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 1) -th row and the j-th column is 128, the voltage + Vd is applied to the data electrode Dj of the j-th column only for about half (128T) of the horizontal scanning period (255T). It becomes 0 potential. When the horizontal scanning period of the (i + 1) -th row ends, the process proceeds to the horizontal scanning period of the (i + 2) -th row.

【0009】i+2行の水平走査期間においては、i+
2行の走査電極S(i+2)は電圧−Vsがかかってお
り、その他の走査電極には電圧がかかっていない。この
とき、i+2行j列の信号が255であるため、j列の
データ電極Djには水平走査期間の全期間(255T)
において電圧+Vdがかかっている。
In the horizontal scanning period of the i + 2 row, i +
The voltage -Vs is applied to the scanning electrodes S (i + 2) in two rows, and no voltage is applied to the other scanning electrodes. At this time, since the signal of the (i + 2) th row and the jth column is 255, the data electrode Dj of the jth column is supplied to the entire horizontal scanning period (255T).
, A voltage + Vd is applied.

【0010】ところで、冷陰極電子放出素子を用いた表
示パネル10の場合は、電子放出素子が電子放出するた
めのしきい値を有している。図11において、実線は、
冷陰極電子放出素子への印加電圧vaに対する放出電流
eの特性を示している。電圧Vthは放出電流ieが生
じるしきい値である。走査期間において走査電極S1〜
Smに印加される電圧(絶対値)Vs及びデータ電極D
1〜Dnに印加される電圧Vdは共に電圧Vth以下に
設定され、電圧(Vd+Vs)は電圧Vthより大きく
設定する。
Meanwhile, in the case of the display panel 10 using the cold cathode electron emitting device, the electron emitting device has a threshold value for emitting electrons. In FIG. 11, the solid line is
Shows the characteristic of emission current i e to the applied voltage v a of the cold cathode electron emission element. Voltage Vth is a threshold for the emission current i e is generated. During the scanning period, the scanning electrodes S1 to S1
Voltage (absolute value) Vs applied to Sm and data electrode D
The voltages Vd applied to 1 to Dn are both set to be equal to or lower than the voltage Vth, and the voltage (Vd + Vs) is set to be higher than the voltage Vth.

【0011】冷陰極電子放出素子(セル10s)にかか
る電圧とは、データ電極D1〜Dnの電位と走査電極S
1〜Smの電位の差であるから、この場合、データ電極
D1〜Dnと走査電極S1〜Smの内の一方のみの電圧
(VdまたはVs)の印加では、冷陰極電子放出素子は
電子を放出せず、データ電極D1〜Dnと走査電極S1
〜Smの双方に電圧が印加された場合のみ、冷陰極電子
放出素子は電子を放出し、そのセル10sは発光する。
The voltage applied to the cold cathode electron-emitting device (cell 10s) includes the potentials of the data electrodes D1 to Dn and the scanning electrodes S
In this case, when a voltage (Vd or Vs) is applied to only one of the data electrodes D1 to Dn and the scan electrodes S1 to Sm, the cold cathode electron-emitting device emits electrons. No data electrode D1 to Dn and scan electrode S1
Only when a voltage is applied to both Sm to Sm, the cold cathode electron-emitting device emits electrons, and the cell 10s emits light.

【0012】図10の例では、i行j列のセル10sに
かかる電圧は常に電圧Vth以下となっているため、セ
ル10sは発光しない。i+1行j列のセル10sにか
かる電圧は、斜線を付した128Tの期間だけ電圧Vt
hを超えているので、セル10sは128Tの期間だけ
発光する。i+2行j列のセル10sにかかる電圧は斜
線を付した255Tの期間で電圧Vthを超えているの
で、セル10sは255Tの期間で発光する。
In the example of FIG. 10, the voltage applied to the cell 10s in the i-th row and the j-th column is always equal to or lower than the voltage Vth, so that the cell 10s does not emit light. The voltage applied to the cell 10s in the (i + 1) -th row and the j-th column is the voltage Vt only for a period of 128T indicated by hatching.
h, the cell 10s emits light only for a period of 128T. Since the voltage applied to the cell 10s in the (i + 2) row and j column exceeds the voltage Vth in the hatched period of 255T, the cell 10s emits light in the period of 255T.

【0013】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極S1〜Smには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DnにPWM変調されたパルス
が印加される。なお、有効画素が480行×640列の
表示の場合には、走査電極が480本、データ電極が6
40本存在し、RGBストライプ構造のカラー表示の場
合には1920本のデータ電極が存在する。
Here, only the display process from the i-th row to the (i + 2) -th row has been described.
0 scanning electrodes S1 to Sm are sequentially arranged from row 1 to row M.
A scan pulse is applied, and a PWM-modulated pulse is applied to the data electrodes D1 to Dn in accordance with the scan timing. In the case of displaying 480 rows × 640 columns of effective pixels, 480 scanning electrodes and 6 data electrodes are used.
There are 40 data electrodes and 1920 data electrodes in the case of color display of the RGB stripe structure.

【0014】[0014]

【発明が解決しようとする課題】このようなPWM変調
による階調表現によれば、画像データに対してほぼリニ
アな発光特性を示すことができる。しかしながら、実際
の映像信号では、元々の画像(原画像)の輝度に対する
画像データの振幅の関係はリニアではなく、ガンマ特性
を有している。従って、リニアな特性を有しているマト
リクス型表示装置においては、映像信号に対して逆ガン
マ補正を施さなければならない。入力された映像信号に
対して予め逆ガンマ補正を施すことも考えられるが、構
成が複雑化してしまう。このとき、ピーク輝度を極力低
下させないことが望ましい。
According to the gradation expression by the PWM modulation, it is possible to exhibit a substantially linear light emission characteristic with respect to the image data. However, in an actual video signal, the relationship between the brightness of the original image (original image) and the amplitude of the image data is not linear but has a gamma characteristic. Therefore, in a matrix type display device having linear characteristics, it is necessary to perform inverse gamma correction on a video signal. Although it is conceivable to perform inverse gamma correction on the input video signal in advance, the configuration becomes complicated. At this time, it is desirable that the peak luminance is not reduced as much as possible.

【0015】本発明はこのような問題点に鑑みなされた
ものであり、ピーク輝度の低下を抑えつつ、駆動方法を
改良することによって逆ガンマ補正を施すことができる
マトリクス型表示装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a matrix type display device capable of performing inverse gamma correction by improving a driving method while suppressing a decrease in peak luminance. With the goal.

【0016】[0016]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、複数の行及び複数の列に
よって発光素子(10s)がマトリクス状に配置された
表示パネル(10)を駆動するマトリクス型表示装置に
おいて、前記発光素子それぞれで表示する画像データに
応じた駆動波形によって、前記発光素子それぞれを駆動
する駆動回路(2〜4,6,7,Sd1〜Sdn,Ss
1〜Ssm)と、前記発光素子それぞれの発光特性が逆
ガンマ特性となるよう、前記駆動波形に勾配を形成する
と共に、前記駆動波形の他の一部に平坦部を形成する勾
配・平坦部形成手段(8)とを備えて構成したことを特
徴とするマトリクス型表示装置を提供するものである。
According to the present invention, there is provided a display panel (10) in which light emitting elements (10s) are arranged in a matrix by a plurality of rows and a plurality of columns. In the matrix type display device that drives the light emitting elements, the driving circuits (2 to 4, 6, 7, Sd1 to Sdn, and Ss) that drive the light emitting elements by a driving waveform corresponding to the image data displayed by the light emitting elements.
1 to Ssm), and forming a gradient in the driving waveform and forming a flat portion in another part of the driving waveform so that the light emitting characteristics of each of the light emitting elements become inverse gamma characteristics. (8) A matrix-type display device characterized by comprising:

【0017】[0017]

【発明の実施の形態】以下、本発明のマトリクス型表示
装置について、添付図面を参照して説明する。図1は本
発明のマトリクス型表示装置の第1実施例を示すブロッ
ク図、図2は本発明のマトリクス型表示装置の第1実施
例の動作を説明するための波形図、図3は本発明のマト
リクス型表示装置を説明するための波形図、図4は本発
明のマトリクス型表示装置を説明するための特性図、図
5は本発明のマトリクス型表示装置の応用例を説明する
ための波形図、図6は本発明のマトリクス型表示装置の
第2実施例を示すブロック図、図7は本発明のマトリク
ス型表示装置の第2実施例の動作を説明するための波形
図である。なお、図1,図6において、図8と同一部分
には同一符号が付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a matrix type display device according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing a first embodiment of the matrix type display device of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the first embodiment of the matrix type display device of the present invention, and FIG. FIG. 4 is a waveform chart for explaining the matrix type display device of the present invention, and FIG. 5 is a waveform chart for explaining an application example of the matrix type display device of the present invention. FIGS. 6 and 7 are block diagrams showing a second embodiment of the matrix type display device of the present invention, and FIG. 7 is a waveform diagram for explaining the operation of the second embodiment of the matrix type display device of the present invention. 1 and 6, the same parts as those in FIG. 8 are denoted by the same reference numerals.

【0018】<第1実施例>図1において、表示パネル
10は例えば冷陰極電子放出素子を用いた表示パネルで
あり、その具体的構成は図8を用いて説明した通りであ
る。端子1に入力された映像信号は、シフトレジスタ2
に書き込まれる。シフトレジスタ2において1行分のデ
ータが書き込まれた後、ラッチ回路3によってラッチさ
れる。ラッチ回路3より出力されたデータは、PWM回
路4に入力される。PWM4回路は、データの大小に応
じたパルスでスイッチSd1〜Sdnを制御する。スイ
ッチSd1〜Sdnは、PWM回路4より入力されるパ
ルスがハイのときオンとなる。スイッチSd1〜Sdn
には、波形発生回路8より後に説明するような部分的に
平坦な電圧を有するランプ状電圧が入力されており、表
示パネル10のデータ電極D1〜Dnにランプ状電圧を
供給する。なお、本明細書では、便宜上、全ての期間で
勾配を有する波形だけではなく、一部に勾配を有し、他
の一部に平坦部を有する波形もランプ状電圧と称するこ
ととする。
<First Embodiment> In FIG. 1, a display panel 10 is a display panel using, for example, a cold cathode electron-emitting device, and the specific configuration is as described with reference to FIG. The video signal input to the terminal 1 is transmitted to the shift register 2
Is written to. After one row of data is written in the shift register 2, the data is latched by the latch circuit 3. The data output from the latch circuit 3 is input to the PWM circuit 4. The PWM4 circuit controls the switches Sd1 to Sdn with a pulse corresponding to the magnitude of the data. The switches Sd1 to Sdn are turned on when the pulse input from the PWM circuit 4 is high. Switches Sd1 to Sdn
, A ramp-shaped voltage having a partially flat voltage as described later from the waveform generation circuit 8 is input, and the ramp-shaped voltage is supplied to the data electrodes D1 to Dn of the display panel 10. In the present specification, for convenience, not only a waveform having a gradient in all periods but also a waveform having a gradient in one part and a flat part in another part is referred to as a ramp voltage.

【0019】また、端子5に入力された同期信号は、タ
イミング制御回路6に入力される。タイミング制御回路
6はシフトレジスタ2にシフトクロックを供給し、ラッ
チ回路3にラッチクロックを供給する。タイミング制御
回路6は、また、シフトレジスタ7に1ライン幅のパル
スを供給する。シフトレジスタ7はそのパルスでスイッ
チSs1〜Ssmを制御する。スイッチSs1〜Ssm
は、シフトレジスタ7より入力されるスキャンパルスが
ハイのときオンとなり、表示パネル10の走査電極S1
〜Smに定電圧−Vsを供給する。タイミング制御回路
6は、さらに、波形発生回路8がランプ状電圧を発生す
るタイミングを制御する。
The synchronization signal input to the terminal 5 is input to the timing control circuit 6. The timing control circuit 6 supplies a shift clock to the shift register 2 and a latch clock to the latch circuit 3. The timing control circuit 6 also supplies a pulse of one line width to the shift register 7. The shift register 7 controls the switches Ss1 to Ssm with the pulse. Switches Ss1 to Ssm
Is turned on when the scan pulse input from the shift register 7 is high, and the scan electrode S1 of the display panel 10 is turned on.
SSm is supplied with a constant voltage −Vs. The timing control circuit 6 further controls the timing at which the waveform generation circuit 8 generates a ramp voltage.

【0020】ここで、図1に示す駆動回路の動作を図2
を用いて詳細に説明する。図2においても、一例として
j列を表示する際の動作を示しており、(A)〜(C)
には走査電極に印加するスキャンパルスを、(D)には
波形発生回路8が発生する部分的に平坦な電圧を有する
ランプ状電圧を、(E)にはデータ電極に印加するパル
スを、(F)〜(H)には素子(セル10s)に印加さ
れる電圧を示している。波形発生回路8が発生するラン
プ状電圧は、図2(D)に示すように、1水平走査期間
周期で、所定の勾配を有する波形とそれに続く平坦な波
形とを有するものである。ランプ状電圧の最低電圧(傾
斜の開始電圧)は電圧+Vd1であり、最高電圧(傾斜
の終了電圧及び平坦部分の電圧)は電圧+Vd2であ
る。
Here, the operation of the driving circuit shown in FIG.
This will be described in detail with reference to FIG. FIG. 2 also shows the operation when displaying the j-th column as an example, and (A) to (C)
Shows a scan pulse applied to the scan electrode, (D) shows a ramp-shaped voltage generated by the waveform generating circuit 8 having a partially flat voltage, (E) shows a pulse applied to the data electrode, F) to (H) show voltages applied to the element (cell 10s). As shown in FIG. 2D, the ramp-like voltage generated by the waveform generating circuit 8 has a waveform having a predetermined gradient and a flat waveform following it in one horizontal scanning period. The lowest voltage (start voltage of the slope) of the ramp voltage is the voltage + Vd1, and the highest voltage (end voltage of the slope and the voltage of the flat portion) is the voltage + Vd2.

【0021】ここでは、映像信号のビット数を8ビット
とし、完全な黒は0、完全な白は255として表現され
ており、i行j列は黒(0)、i+1行j列はグレー
(128)、i+2行j列は白(255)である場合に
ついて示している。1水平走査期間は255単位で構成
されている。単位時間はクロック周期であり、単位時間
をTで表すこととする。階調表現は、データ電極D1〜
Dnに印加するパルスのパルス幅を、0T〜255Tで
変化させることによって行われる。
Here, the number of bits of the video signal is 8 bits, perfect black is represented as 0, and perfect white is represented as 255, i-th row and j-th column is black (0), and i + 1-th row and j-th column are gray ( 128), the case where the (i + 2) th row and the jth column are white (255). One horizontal scanning period is constituted by 255 units. The unit time is a clock cycle, and the unit time is represented by T. The gradation is expressed by the data electrodes D1 to D1.
This is performed by changing the pulse width of the pulse applied to Dn from 0T to 255T.

【0022】図2に示すように、i行の水平走査期間に
おいて、i行の走査電極Siには電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i行j列の信号は0であるので、j列のデータ
電極Djは常に0電位である。i行の水平走査期間が終
了すると、i+1行の水平走査期間に移る。
As shown in FIG. 2, during the horizontal scanning period of the i-th row, the voltage -Vs is applied to the scanning electrodes Si of the i-th row, and no voltage is applied to the other scanning electrodes. At this time, since the signal in the i-th row and the j-th column is 0, the data electrode Dj in the j-th column is always at the 0 potential. When the horizontal scanning period for the i-th row ends, the process proceeds to the horizontal scanning period for the (i + 1) -th row.

【0023】i+1行の水平走査期間においては、i+
1行の走査電極S(i+1)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+1行j列の信号が128であるため、j列
のデータ電極Djには水平走査期間(255T)の約半
分の期間(128T)だけ電圧がかかり、その後の約半
分の期間は0電位となる。データ電極Djに印加される
電圧は、図2(D)に示すランプ状電圧を約半分だけ切
り取ったランプ状波形となる。i+1行の水平走査期間
が終了すると、i+2行の水平走査期間に移る。
In the horizontal scanning period of the (i + 1) th row, i +
A voltage -Vs is applied to one row of scan electrodes S (i + 1), and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 1) -th row and the j-th column is 128, a voltage is applied to the data electrode Dj of the j-th column for about half (128T) of the horizontal scanning period (255T), and 0 is applied for about half of the subsequent period. Potential. The voltage applied to the data electrode Dj has a ramp-shaped waveform obtained by cutting off the ramp-shaped voltage shown in FIG. When the horizontal scanning period of the (i + 1) -th row ends, the process proceeds to the horizontal scanning period of the (i + 2) -th row.

【0024】i+2行の水平走査期間においては、i+
2行の走査電極S(i+2)には電圧−Vsがかかって
おり、その他の走査電極には電圧がかかっていない。こ
のとき、i+2行j列の信号が255であるため、j列
のデータ電極Djには水平走査期間の全期間(255
T)において電圧がかかる。データ電極Djに印加され
る電圧は、図2(D)に示すランプ状電圧に相当する部
分的に平坦となったランプ状波形となる。
In the horizontal scanning period of the i + 2 row, i +
The voltage −Vs is applied to the scanning electrodes S (i + 2) of the two rows, and no voltage is applied to the other scanning electrodes. At this time, since the signal of the (i + 2) th row and the jth column is 255, the data electrode Dj of the jth column is applied to the entire horizontal scanning period (255).
Voltage is applied at T). The voltage applied to the data electrode Dj has a partially flat ramp waveform corresponding to the ramp voltage shown in FIG.

【0025】走査期間において走査電極S1〜Smに印
加される電圧(絶対値)Vs及びデータ電極D1〜Dn
に印加される電圧Vd1〜Vd2は共に、図11で説明
した表示パネル10の電子放出素子が電子放出するため
のしきい値である電圧Vth以下に設定され、電圧Vd
1〜Vd2と電圧Vsとの合計は電圧Vthより大きく
設定する。従って、データ電極D1〜Dnと走査電極S
1〜Smの双方に電圧が印加された場合のみ、冷陰極電
子放出素子は電子を放出し、そのセル10sは発光す
る。
In the scanning period, the voltage (absolute value) Vs applied to the scanning electrodes S1 to Sm and the data electrodes D1 to Dn
Are set to be equal to or lower than the voltage Vth which is the threshold for the electron-emitting device of the display panel 10 to emit electrons described with reference to FIG.
The sum of 1 to Vd2 and the voltage Vs is set higher than the voltage Vth. Therefore, the data electrodes D1 to Dn and the scan electrode S
Only when a voltage is applied to both 1 to Sm, the cold cathode electron-emitting device emits electrons, and the cell 10s emits light.

【0026】図2の例では、i行j列の素子(セル10
s)にかかる電圧は常に電圧Vth以下となっているた
め、セル10sは発光しない。i+1行j列のセル10
sにかかる電圧は、斜線を付した128Tの期間だけ電
圧Vthを超えているので、セル10sは128Tの期
間だけ発光する。i+2行j列のセル10sにかかる電
圧は斜線を付した255Tの期間で電圧Vthを超えて
いるので、セル10sは255Tの期間で発光する。本
実施例においては、斜線を付した発光期間内で、所定の
勾配を有する電圧が印加されていることが分かる。
In the example of FIG. 2, the element (cell 10
Since the voltage applied to s) is always equal to or lower than the voltage Vth, the cell 10s does not emit light. Cell 10 at i + 1 row and j column
Since the voltage applied to s exceeds the voltage Vth only for a period of 128T indicated by hatching, the cell 10s emits light only for a period of 128T. Since the voltage applied to the cell 10s in the (i + 2) row and j column exceeds the voltage Vth in the hatched period of 255T, the cell 10s emits light in the period of 255T. In the present embodiment, it can be seen that a voltage having a predetermined gradient is applied during the light emitting period indicated by the hatching.

【0027】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極S1〜Smには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DnにPWM変調されたパルス
が印加される。このとき、データ電極D1〜Dnに印加
される電圧は、従来のような平坦な波形とは異なり、波
形発生回路8が発生するランプ状電圧をPWM回路4が
発生するパルスのパルス幅に応じて切り取った波形とな
る。
Here, only the display process from the i-th row to the (i + 2) -th row has been described.
0 scanning electrodes S1 to Sm are sequentially arranged from row 1 to row M.
A scan pulse is applied, and a PWM-modulated pulse is applied to the data electrodes D1 to Dn in accordance with the scan timing. At this time, the voltage applied to the data electrodes D1 to Dn is different from a conventional flat waveform, and the ramp voltage generated by the waveform generating circuit 8 is changed according to the pulse width of the pulse generated by the PWM circuit 4. It becomes the cut waveform.

【0028】以上のような波形で駆動したときの発光特
性を具体的に説明する。なお、計算を簡略化するため、
図11で説明した電子放出素子の電圧対放出電流特性を
実線で示す実際の特性ではなく破線で示す直線にて近似
することとする。この直線を数式で表現すると、次式と
なる。なお、ieは放出電流、vaは印加電圧、gは直線
の傾き(コンダクタンス)である。
The light emission characteristics when driven with the above-described waveforms will be specifically described. Note that, to simplify the calculation,
It is assumed that the voltage-emission current characteristics of the electron-emitting device described with reference to FIG. 11 are approximated not by actual characteristics shown by solid lines but by straight lines shown by broken lines. When this straight line is expressed by a mathematical formula, the following formula is obtained. Incidentally, i e is the emission current, v a is the applied voltage, g is the slope of the straight line (conductance).

【0029】[0029]

【数1】 (Equation 1)

【0030】また、表示パネル10の各素子に印加され
る電圧vaは、図3のようにt=0の電圧がv1、t=t
1の電圧がv2になるよう直線的に昇圧し、t=t1〜t2
では一定電圧v2であると考えると、次式のように時間
tの関数として表現することができる。
The voltage v a applied to each element of the display panel 10 is such that the voltage at t = 0 is v 1 and t = t as shown in FIG.
1 voltage linearly boosted so as to be v 2, t = t 1 ~t 2
If it is assumed that the voltage is constant v 2 , it can be expressed as a function of time t as in the following equation.

【0031】[0031]

【数2】 (Equation 2)

【0032】[0032]

【数3】 (Equation 3)

【0033】時間0から時間tpに至るまでのパルス幅
において各素子から放出する電子量qは次式により計算
することができる。
The electronic volume q to be emitted from the elements in the pulse width from time 0 up to time t p may be calculated by the following equation.

【0034】[0034]

【数4】 (Equation 4)

【0035】ここで、tが0〜t1の期間における直線
的に昇圧する部分は、次式となり、パルス幅tpに対す
る放出電子量qは2次関数を示すことが分かる。
[0035] Here, the portion t is linearly boost in the period 0 to t 1 becomes a following formula, the amount of emitted electrons q with respect to the pulse width t p is seen to exhibit a quadratic function.

【0036】[0036]

【数5】 (Equation 5)

【0037】また、tがt1〜t2の一定電圧の期間にお
いては、(5)式のtp=t1の電子量と平坦な部分の電
子量の合計であるから、次式となり、パルス幅tpの増
加に対して放出電子量qは直線的に増加する。
Further, in the t period of constant voltage t 1 ~t 2, since the sum of (5) the amount of electrons t p = t 1 of formula and the amount of electrons flat portion, becomes the following equation, the amount of emitted electrons q with respect to an increase of the pulse width t p increases linearly.

【0038】[0038]

【数6】 (Equation 6)

【0039】これらのことより、パルス幅tpが0〜t1
の範囲では2次関数、t1〜t2の範囲では1次関数(直
線)となることが分かる。従って、画像データに対する
発光特性は、図4の曲線100で示すような特性とな
る。なお、厳密には、電圧対放出電流特性を直線で近似
したことによる誤差や、電子の照射を受けて発光する蛍
光体の飽和現象等を考慮することが必要である。しかし
ながら、上記の誤差や蛍光体の飽和現象等を考慮して
も、画像データに対する発光特性は図4の曲線100に
示すような逆ガンマ曲線を示す。
[0039] than these things, pulse width t p is 0~t 1
It can be seen that the function is a quadratic function in the range of, and a linear function (straight line) in the range of t 1 to t 2 . Therefore, the light emission characteristics for the image data are as shown by the curve 100 in FIG. Strictly speaking, it is necessary to consider an error caused by approximating a voltage-emission current characteristic with a straight line, a saturation phenomenon of a phosphor that emits light upon irradiation with electrons, and the like. However, even in consideration of the above error, the saturation phenomenon of the phosphor, and the like, the emission characteristics for the image data show an inverse gamma curve as shown by a curve 100 in FIG.

【0040】従って、第1実施例の駆動方法によって表
示パネル10を駆動すると、映像信号に対して逆ガンマ
補正を施すことができる。ガンマ特性を有する映像信号
に逆ガンマ補正を施すことによって、結果として、マト
リクス型表示装置において、原画像に対してほぼリニア
な発光特性で表示することが可能となる。
Therefore, when the display panel 10 is driven by the driving method of the first embodiment, the video signal can be subjected to inverse gamma correction. By performing inverse gamma correction on a video signal having a gamma characteristic, as a result, it is possible to display an original image with substantially linear emission characteristics with respect to an original image.

【0041】仮に、t1〜t2の一定電圧になっている平
坦期間を設けず、t=0でv1、t=t2でv2となるよ
うに直線的に昇圧するならば、発光特性は図4に曲線3
00で示すような全ての期間で2次関数となる。しかし
ながら、このとき、tp=t2での最高発光量(ピーク輝
度)は、曲線100の場合よりも低くなる。このよう
に、第1実施例では、ピーク輝度の低下を抑えつつ、逆
ガンマ補正を施すことができる。
[0041] If, instead of providing a flat period that is a constant voltage of t 1 ~t 2, if linearly boosted so that v 2 at v 1, t = t 2 at t = 0, the light emitting The characteristic is shown by curve 3 in FIG.
It becomes a quadratic function in all periods as shown by 00. However, this time, the maximum light emission amount at t p = t 2 (peak luminance) is lower than the curve 100. As described above, in the first embodiment, the inverse gamma correction can be performed while suppressing the decrease in the peak luminance.

【0042】ところで、被写体の相対輝度をLとする
と、HDTVにおいては、0≦L<0.018の低輝度
で、ガンマ補正が4.5Lの直線となるよう規定されて
いる。従って、マトリクス型表示装置において逆特性を
実現するためには、低輝度部分は直線になっていなけれ
ばならない。この特性を実現するためには、図5に示す
ように、表示パネル10に印加する波形を開始電圧側
(t=0〜t3)に一定電圧の期間を設けるようにすれ
ばよい。このときの発光量を求めるための計算は省略す
るが、発光特性は図4に曲線200で示すような特性と
なる。このように、本発明は、発光特性として部分的に
直線的な特性となることが要求される場合にも応用する
ことができる。
Assuming that the relative luminance of the subject is L, the HDTV is defined to have a low luminance of 0 ≦ L <0.018 and a gamma correction of a 4.5L straight line. Therefore, in order to realize the inverse characteristic in the matrix type display device, the low luminance portion must be a straight line. In order to realize this characteristic, as shown in FIG. 5, the waveform applied to the display panel 10 may be provided with a constant voltage period on the start voltage side (t = 0 to t 3 ). The calculation for obtaining the light emission amount at this time is omitted, but the light emission characteristics are as shown by a curve 200 in FIG. As described above, the present invention can also be applied to a case where light emission characteristics are required to be partially linear.

【0043】上記の実施例では、ランプ状電圧として、
傾斜の開始電圧より終了電圧の方が高くなる波形を用い
たが、傾斜の開始電圧より終了電圧の方が低くなるよう
な波形を用い、PWM回路4が発生するパルスのパルス
幅に応じて、ランプ状電圧の終了電圧側より波形を切り
取るようにしても、全く同じ効果を奏する。表示パネル
10のセル10sそれぞれの発光特性が逆ガンマ特性と
なるよう、セル10sを駆動する駆動波形に勾配を形成
すればよい。なお、ランプ状電圧として、傾斜の開始電
圧より終了電圧の方が高くなる波形を用いた方が、リン
ギング(オーバーシュート)が起こりにくい。
In the above embodiment, the ramp voltage is
Although the waveform in which the end voltage is higher than the start voltage of the slope is used, a waveform in which the end voltage is lower than the start voltage of the slope is used, and according to the pulse width of the pulse generated by the PWM circuit 4, Even if the waveform is cut from the end voltage side of the ramp voltage, exactly the same effect is obtained. A gradient may be formed in the driving waveform for driving the cell 10s so that the light emission characteristic of each cell 10s of the display panel 10 has the inverse gamma characteristic. Note that ringing (overshoot) is less likely to occur when a waveform in which the end voltage is higher than the slope start voltage is used as the ramp voltage.

【0044】<第2実施例>図6に示す第2実施例は、
波形発生回路8が発生するランプ状電圧を、表示パネル
10の走査電極S1〜Smに供給するようにしたもので
ある。スイッチSs1〜Ssmには、波形発生回路8よ
り後に説明するような部分的に平坦な電圧を有するラン
プ状電圧が入力され、表示パネル10の走査電極S1〜
Smにランプ状電圧を供給する。
<Second Embodiment> A second embodiment shown in FIG.
The ramp-like voltage generated by the waveform generating circuit 8 is supplied to the scan electrodes S1 to Sm of the display panel 10. To the switches Ss1 to Ssm, a ramp-shaped voltage having a partially flat voltage as described after the waveform generation circuit 8 is input, and the scan electrodes S1 to S1 of the display panel 10 are input.
A ramp voltage is supplied to Sm.

【0045】ここで、図6に示す駆動回路の動作を図7
を用いて詳細に説明する。図7においても、一例として
j列を表示する際の動作を示しており、(A)には波形
発生回路8が発生する部分的に平坦な電圧を有するラン
プ状電圧を、(B)〜(D)には走査電極に印加するス
キャンパルスを、(E)にはデータ電極に印加するパル
スを、(F)〜(H)には素子(セル10s)に印加さ
れる電圧を示している。波形発生回路8が発生するラン
プ状電圧は、図2(A)に示すように、1水平走査期間
周期で、所定の勾配を有する波形とそれに続く平坦な波
形とを有するものである。ランプ状電圧の絶対値の最高
電圧(傾斜の終了電圧及び平坦部分の電圧)は電圧−V
s2であり、絶対値の最低電圧(傾斜の開始終点)は電
圧−Vs1である。
Here, the operation of the drive circuit shown in FIG.
This will be described in detail with reference to FIG. FIG. 7 also shows an operation when displaying the j-th column as an example. FIG. 7A shows a ramp-shaped voltage generated by the waveform generating circuit 8 having a partially flat voltage, and FIGS. D) shows a scan pulse applied to the scan electrode, (E) shows a pulse applied to the data electrode, and (F) to (H) show voltages applied to the element (cell 10s). As shown in FIG. 2A, the ramp-shaped voltage generated by the waveform generating circuit 8 has a waveform having a predetermined gradient and a flat waveform following it in one horizontal scanning period. The maximum voltage of the absolute value of the ramp voltage (the end voltage of the slope and the voltage of the flat portion) is the voltage −V
s2, and the lowest voltage of the absolute value (the start and end points of the slope) is the voltage -Vs1.

【0046】ここでも、映像信号のビット数を8ビット
とし、完全な黒は0、完全な白は255として表現され
ており、i行j列は黒(0)、i+1行j列はグレー
(128)、i+2行j列は白(255)である場合に
ついて示している。1水平走査期間は255単位で構成
されている。階調表現は、データ電極D1〜Dnに印加
するパルスのパルス幅を、0T〜255Tで変化させる
ことによって行われる。
Also in this case, the number of bits of the video signal is 8 bits, complete black is represented as 0, and complete white is represented as 255, i-th row and j-th column is black (0), and i + 1-th row and j-th column are gray ( 128), the case where the (i + 2) th row and the jth column are white (255). One horizontal scanning period is constituted by 255 units. The gradation expression is performed by changing the pulse width of the pulse applied to the data electrodes D1 to Dn from 0T to 255T.

【0047】図7に示すように、i行の水平走査期間に
おいて、i行の走査電極Siには電圧−Vs1〜−Vs
2なるランプ状電圧がかかっており、その他の走査電極
には電圧がかかっていない。このとき、i行j列の信号
は0であるので、j列のデータ電極Djは常に0電位で
ある。i行の水平走査期間が終了すると、i+1行の水
平走査期間に移る。
As shown in FIG. 7, during the horizontal scanning period of the i-th row, the voltages -Vs1 to -Vs
No. 2 ramp voltage is applied, and no voltage is applied to the other scan electrodes. At this time, since the signal in the i-th row and the j-th column is 0, the data electrode Dj in the j-th column is always at the 0 potential. When the horizontal scanning period for the i-th row ends, the process proceeds to the horizontal scanning period for the (i + 1) -th row.

【0048】i+1行の水平走査期間においても、i+
1行の走査電極S(i+1)には電圧−Vs1〜−Vs
2なるランプ状電圧がかかっており、その他の走査電極
には電圧がかかっていない。このとき、i+1行j列の
信号が128であるため、j列のデータ電極Djには水
平走査期間(255T)の約半分の期間(128T)だ
け電圧+Vdがかかり、その後の約半分の期間は0電位
となる。i+1行の水平走査期間が終了すると、i+2
行の水平走査期間に移る。
Even in the horizontal scanning period of the (i + 1) th row, i +
The voltages -Vs1 to -Vs are applied to the scanning electrodes S (i + 1) of one row.
No. 2 ramp voltage is applied, and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 1) -th row and the j-th column is 128, the voltage + Vd is applied to the data electrode Dj of the j-th column only for about half (128T) of the horizontal scanning period (255T). It becomes 0 potential. When the horizontal scanning period of the (i + 1) th row is completed, i + 2
Move to the horizontal scanning period of the row.

【0049】i+2行の水平走査期間においても、i+
2行の走査電極S(i+2)には電圧−Vs1〜−Vs
2なるランプ状電圧がかかっており、その他の走査電極
には電圧がかかっていない。このとき、i+2行j列の
信号が255であるため、j列のデータ電極Djには水
平走査期間の全期間(255T)において電圧+Vdが
かかる。
Even in the horizontal scanning period of the (i + 2) th row, the i +
The voltages -Vs1 to -Vs are applied to the two rows of scan electrodes S (i + 2).
No. 2 ramp voltage is applied, and no voltage is applied to the other scan electrodes. At this time, since the signal of the (i + 2) th row and the jth column is 255, the voltage + Vd is applied to the data electrode Dj of the jth column during the entire horizontal scanning period (255T).

【0050】走査期間において走査電極S1〜Smに印
加される電圧(絶対値)Vs1〜Vs2及びデータ電極
D1〜Dnに印加される電圧Vdは共に、図11で説明
した表示パネル10の電子放出素子が電子放出するため
のしきい値である電圧Vth以下に設定され、電圧Vd
と電圧Vs1〜Vs2との合計は電圧Vthより大きく
設定する。従って、データ電極D1〜Dnと走査電極S
1〜Smの双方に電圧が印加された場合のみ、冷陰極電
子放出素子は電子を放出し、そのセル10sは発光す
る。
In the scanning period, the voltages (absolute values) Vs1 to Vs2 applied to the scan electrodes S1 to Sm and the voltage Vd applied to the data electrodes D1 to Dn are both the electron emission elements of the display panel 10 described with reference to FIG. Is set to be equal to or lower than a voltage Vth which is a threshold value for emitting electrons, and a voltage Vd
And the sum of the voltages Vs1 and Vs2 is set higher than the voltage Vth. Therefore, the data electrodes D1 to Dn and the scan electrode S
Only when a voltage is applied to both 1 to Sm, the cold cathode electron-emitting device emits electrons, and the cell 10s emits light.

【0051】図7の例では、i行j列の素子(セル10
s)にかかる電圧は常に電圧Vth以下となっているた
め、セル10sは発光しない。i+1行j列のセル10
sにかかる電圧は、斜線を付した128Tの期間だけ電
圧Vthを超えているので、セル10sは128Tの期
間だけ発光する。i+2行j列のセル10sにかかる電
圧は斜線を付した255Tの期間で電圧Vthを超えて
いるので、セル10sは255Tの期間で発光する。本
実施例においても、斜線を付した発光期間内で、所定の
勾配を有する電圧が印加されていることが分かる。
In the example of FIG. 7, the element (cell 10
Since the voltage applied to s) is always equal to or lower than the voltage Vth, the cell 10s does not emit light. Cell 10 at i + 1 row and j column
Since the voltage applied to s exceeds the voltage Vth only for a period of 128T indicated by hatching, the cell 10s emits light only for a period of 128T. Since the voltage applied to the cell 10s in the (i + 2) row and j column exceeds the voltage Vth in the hatched period of 255T, the cell 10s emits light in the period of 255T. Also in this example, it can be seen that a voltage having a predetermined gradient is applied during the light emitting period indicated by the diagonal lines.

【0052】ここでは、i行からi+2行目までの表示
過程についてのみ説明したが、実際には、表示パネル1
0の走査電極S1〜Smには、1行からM行まで順次、
スキャンパルスが印加され、この走査タイミングに合わ
せて、データ電極D1〜DnにPWM変調されたパルス
が印加される。このとき、走査電極S1〜Smに印加さ
れる電圧は、従来のような平坦な波形とは異なり、波形
発生回路8が発生するランプ状電圧となる。
Here, only the display process from the i-th row to the (i + 2) -th row has been described.
0 scanning electrodes S1 to Sm are sequentially arranged from row 1 to row M.
A scan pulse is applied, and a PWM-modulated pulse is applied to the data electrodes D1 to Dn in accordance with the scan timing. At this time, the voltage applied to the scan electrodes S1 to Sm is a ramp-like voltage generated by the waveform generating circuit 8, unlike a flat waveform as in the related art.

【0053】この第2実施例でも、画像データに対する
発光特性は図4に曲線100で示すような逆ガンマ曲線
を示す。従って、第2実施例の駆動方法によって表示パ
ネル10を駆動すると、映像信号に対して逆ガンマ補正
を施すことができる。ガンマ特性を有する映像信号に逆
ガンマ補正を施すことによって、結果として、マトリク
ス型表示装置において、原画像に対してほぼリニアな発
光特性で表示することが可能となる。第2実施例でも、
ランプ状電圧が平坦な部分を有しているので、ピーク輝
度の低下を抑えつつ、逆ガンマ補正を施すことができ
る。
Also in the second embodiment, the light emission characteristic with respect to the image data shows an inverse gamma curve as shown by a curve 100 in FIG. Therefore, when the display panel 10 is driven by the driving method of the second embodiment, the video signal can be subjected to inverse gamma correction. By performing inverse gamma correction on a video signal having a gamma characteristic, as a result, it is possible to display an original image with substantially linear emission characteristics with respect to an original image. Also in the second embodiment,
Since the ramp voltage has a flat portion, the inverse gamma correction can be performed while suppressing a decrease in peak luminance.

【0054】上記の実施例では、ランプ状電圧として、
傾斜の開始電圧の絶対値より終了電圧の絶対値の方が高
くなる波形を用いたが、傾斜の開始電圧の絶対値より終
了電圧の絶対値の方が低くなるような波形を用い、PW
M回路4が発生するパルスとして、図7(E)とは逆
に、立ち上がりの位置が画像データに応じて変化するパ
ルスを用いても、全く同じ効果を奏する。なお、ランプ
状電圧として、傾斜の開始電圧の絶対値より終了電圧の
絶対値の方が高くなる波形を用いた方が、リンギング
(オーバーシュート)が起こりにくい。
In the above embodiment, the ramp voltage is
Although the waveform in which the absolute value of the end voltage is higher than the absolute value of the start voltage of the slope is used, a waveform in which the absolute value of the end voltage is lower than the absolute value of the start voltage of the slope is used.
The same effect can be obtained by using a pulse whose rising position changes in accordance with image data, contrary to FIG. 7E, as the pulse generated by the M circuit 4. When a waveform in which the absolute value of the end voltage is higher than the absolute value of the slope start voltage is used as the ramp voltage, ringing (overshoot) is less likely to occur.

【0055】以上のように、本発明は、画像データに対
応したパルス幅による電子放出素子からの放出電流が、
時間と共に増加または減少するように勾配を持たせるこ
とにより、画像データに対する発光特性を逆ガンマ特性
とすることができる。また、平坦な部分を持たせること
により、ピーク輝度の低下を抑えることができる。本発
明は、上記の第1,第2実施例に限定されることはな
く、種々変更可能である。例えば、第1実施例と第2実
施例とを組み合わせ、表示パネル10の走査電極S1〜
Smとデータ電極D1〜Dnの双方にランプ状電圧を供
給してもよい。また、走査電極S1〜Smやデータ電極
D1〜Dnに供給する駆動信号(駆動波形)は、電圧源
の代わりに電流源であってもよく、走査電極S1〜Sm
とデータ電極D1〜Dnとの駆動波形の極性が逆であっ
てもよい。
As described above, according to the present invention, the emission current from the electron-emitting device by the pulse width corresponding to the image data is:
By giving a gradient so that it increases or decreases with time, the light emission characteristic for the image data can be made the inverse gamma characteristic. In addition, by providing a flat portion, a decrease in peak luminance can be suppressed. The present invention is not limited to the above first and second embodiments, but can be variously modified. For example, the scan electrodes S1 to S1 of the display panel 10 are combined by combining the first embodiment and the second embodiment.
A ramp voltage may be supplied to both Sm and the data electrodes D1 to Dn. The drive signals (drive waveforms) supplied to the scan electrodes S1 to Sm and the data electrodes D1 to Dn may be current sources instead of voltage sources.
The polarity of the drive waveform between the data electrodes D1 to Dn may be opposite.

【0056】さらに、駆動波形に形成(付加)するラン
プ状波形の傾斜部分は、直線的に増加もしくは減少する
必要はない。非直線的な波形とすることによって、希望
する発光特性とすることも可能である。本発明は、フィ
ールドエミッション表示装置やEL表示装置に限定され
ず、発光素子を画像データに応じたパルス幅を有するパ
ルスで駆動するマトリクス型表示装置であれば、全てに
適用することができる。
Further, it is not necessary that the ramp portion of the ramp waveform formed (added) to the drive waveform increases or decreases linearly. By using a non-linear waveform, desired emission characteristics can be obtained. The present invention is not limited to a field emission display device or an EL display device, but can be applied to any matrix type display device in which a light emitting element is driven by a pulse having a pulse width corresponding to image data.

【0057】[0057]

【発明の効果】以上詳細に説明したように、本発明のマ
トリクス型表示装置は、発光素子それぞれで表示する画
像データに応じた駆動波形によって、発光素子それぞれ
を駆動する駆動回路と、発光素子それぞれの発光特性が
逆ガンマ特性となるよう、前記駆動波形の一部に勾配を
形成すると共に、前記駆動波形の他の一部に平坦部を形
成する勾配・平坦部形成手段とを備えて構成したので、
ピーク輝度の低下を抑えつつ、映像信号に対して逆ガン
マ補正を施すことができる。これにより、マトリクス型
表示装置において、ピーク輝度が高く、原画像に対して
ほぼリニアな発光特性で表示することが可能となる。
As described above in detail, in the matrix type display device of the present invention, the driving circuit for driving each light emitting element by the driving waveform corresponding to the image data displayed by each light emitting element, and the light emitting element respectively And a gradient / flat portion forming means for forming a gradient in a part of the drive waveform and forming a flat portion in the other part of the drive waveform so that the light emission characteristic of the drive waveform becomes an inverse gamma characteristic. So
Inverse gamma correction can be performed on a video signal while suppressing a decrease in peak luminance. As a result, in the matrix type display device, it is possible to display with high peak luminance and substantially linear emission characteristics with respect to the original image.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】本発明の第1実施例の動作を説明するための波
形図である。
FIG. 2 is a waveform chart for explaining the operation of the first embodiment of the present invention.

【図3】本発明を説明するための波形図である。FIG. 3 is a waveform chart for explaining the present invention.

【図4】本発明を説明するための特性図である。FIG. 4 is a characteristic diagram for explaining the present invention.

【図5】本発明の応用例を説明するための波形図であ
る。
FIG. 5 is a waveform chart for explaining an application example of the present invention.

【図6】本発明の第2実施例を示すブロック図である。FIG. 6 is a block diagram showing a second embodiment of the present invention.

【図7】本発明の第2実施例の動作を説明するための波
形図である。
FIG. 7 is a waveform chart for explaining the operation of the second embodiment of the present invention.

【図8】従来例を示すブロック図である。FIG. 8 is a block diagram showing a conventional example.

【図9】マトリクス型表示装置の表示パネルの構成を示
す図である。
FIG. 9 is a diagram illustrating a configuration of a display panel of a matrix display device.

【図10】従来例の動作を説明するための波形図であ
る。
FIG. 10 is a waveform chart for explaining the operation of the conventional example.

【図11】冷陰極電子放出素子への印加電圧と放出電流
との関係を示す特性図である。
FIG. 11 is a characteristic diagram showing a relationship between a voltage applied to a cold cathode electron-emitting device and an emission current.

【符号の説明】[Explanation of symbols]

1,5 端子 2 シフトレジスタ 3 ラッチ回路 4 パルス幅変調回路 6 タイミング制御回路 7 シフトレジスタ(パルス供給回路) 8 波形発生回路 10 表示パネル 10s セル(発光素子) Sd1〜Sdn,Ss1〜Ssm スイッチ 1, 5 terminal 2 shift register 3 latch circuit 4 pulse width modulation circuit 6 timing control circuit 7 shift register (pulse supply circuit) 8 waveform generation circuit 10 display panel 10s cell (light emitting element) Sd1-Sdn, Ss1-Ssm switch

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年1月5日(1999.1.5)[Submission date] January 5, 1999 (1999.1.5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項3[Correction target item name] Claim 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】複数の行及び複数の列によって発光素子が
マトリクス状に配置された表示パネルを駆動するマトリ
クス型表示装置において、 前記発光素子それぞれで表示する画像データに応じた駆
動波形によって、前記発光素子それぞれを駆動する駆動
回路と、 前記発光素子それぞれの発光特性が逆ガンマ特性となる
よう、前記駆動波形の一部に勾配を形成すると共に、前
記駆動波形の他の一部に平坦部を形成する勾配・平坦部
形成手段とを備えて構成したことを特徴とするマトリク
ス型表示装置。
1. A matrix-type display device for driving a display panel in which light-emitting elements are arranged in a matrix by a plurality of rows and a plurality of columns, wherein a driving waveform corresponding to image data displayed by each of the light-emitting elements is used. A driving circuit for driving each light emitting element, and forming a gradient in a part of the driving waveform and a flat part in another part of the driving waveform so that the light emitting characteristic of each light emitting element has an inverse gamma characteristic. A matrix type display device comprising: a gradient / flat portion forming means for forming.
【請求項2】前記駆動回路は、前記画像データに応じて
1水平走査期間内でパルス幅が変調されたパルスを前記
表示パネルに供給するパルス幅変調回路を有するもので
あり、 前記勾配・平坦部形成手段は、前記パルスに勾配及び平
坦部を形成するものであることを特徴とする請求項1記
載のマトリクス型表示装置。
2. The driving circuit according to claim 1, further comprising a pulse width modulation circuit for supplying a pulse having a pulse width modulated within one horizontal scanning period to the display panel in accordance with the image data. 2. The matrix type display device according to claim 1, wherein the portion forming means forms a gradient and a flat portion in the pulse.
【請求項3】前記駆動回路は、前記画像データに応じて
1水平走査期間内でパルス幅が変調された第1のパルス
を前記表示パネルの行または列の一方に供給するパルス
幅変調回路と、前記画像データに応じて1水平走査期間
の長さを有する第2のパルスを前記表示パネルの行また
は列の他方に供給するパルス供給回路とを有するもので
あり、 前記勾配・平坦部形成手段は、前記第2のパルスに勾配
及び平坦部を形成するものであることを特徴とする請求
項1記載のマトリクス型表示装置。
3. A pulse width modulation circuit for supplying a first pulse having a pulse width modulated within one horizontal scanning period to one of a row and a column of the display panel according to the image data. A pulse supply circuit for supplying a second pulse having a length of one horizontal scanning period to the other of the rows or columns of the display panel in accordance with the image data. 2. The matrix type display device according to claim 1, wherein the second pulse forms a gradient and a flat portion in the second pulse.
【請求項4】前記マトリクス型表示装置は、フィールド
エミッション表示装置もしくはエレクトロルミネセンス
表示装置であることを特徴とする請求項1ないし3のい
ずれかに記載のマトリクス型表示装置。
4. The matrix type display device according to claim 1, wherein said matrix type display device is a field emission display device or an electroluminescence display device.
JP10315744A 1998-11-06 1998-11-06 Matrix type display device Pending JP2000148074A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10315744A JP2000148074A (en) 1998-11-06 1998-11-06 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10315744A JP2000148074A (en) 1998-11-06 1998-11-06 Matrix type display device

Publications (1)

Publication Number Publication Date
JP2000148074A true JP2000148074A (en) 2000-05-26

Family

ID=18069025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10315744A Pending JP2000148074A (en) 1998-11-06 1998-11-06 Matrix type display device

Country Status (1)

Country Link
JP (1) JP2000148074A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040982A (en) * 2000-07-25 2002-02-08 Victor Co Of Japan Ltd Matrix type display device
KR100447117B1 (en) * 2001-05-24 2004-09-04 엘지전자 주식회사 Flat Display Panel
CN1320514C (en) * 2001-08-01 2007-06-06 皇家飞利浦电子股份有限公司 Method and device for gamma correction
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040982A (en) * 2000-07-25 2002-02-08 Victor Co Of Japan Ltd Matrix type display device
JP4595177B2 (en) * 2000-07-25 2010-12-08 日本ビクター株式会社 Matrix type display device
KR100447117B1 (en) * 2001-05-24 2004-09-04 엘지전자 주식회사 Flat Display Panel
CN100394466C (en) * 2001-06-15 2008-06-11 佳能株式会社 Drive circuit, display device and driving method
CN1320514C (en) * 2001-08-01 2007-06-06 皇家飞利浦电子股份有限公司 Method and device for gamma correction

Similar Documents

Publication Publication Date Title
KR100639687B1 (en) Drive circuit, display device, and driving method
KR101157109B1 (en) Method and apparatus for power level control and/or contrast control in a display device
JP2005292804A (en) Control device and image display device
KR20070092856A (en) Flat panel display device and data signal driving method
CN100382118C (en) Display unit
JP2004126056A (en) Display device and driving method therefor
US7277105B2 (en) Drive control apparatus and method for matrix panel
KR20090021740A (en) Video data revision method for electron emission display device
WO2024124902A1 (en) Pixel driving circuit and method, and display panel
JP2002311885A (en) Circuit for driving picture display device, picture display device, and method for driving the same
JP2001306018A (en) Matrix-type display device
US20060066523A1 (en) Display device and display method
JP2000148074A (en) Matrix type display device
JP3931470B2 (en) Matrix type display device
JP2009251046A (en) Image display apparatus and control method of the same
JP2001306021A (en) Matrix-type image display device
KR101022658B1 (en) Driving method of electron emission device with decreased signal delay
JP4595177B2 (en) Matrix type display device
JP2000214820A (en) Image displaying method and drive circuit for display device
JP2000172217A (en) Matrix type display device
JP4453136B2 (en) Matrix type image display device
JP2000148073A (en) Matrix type display device
JP4096441B2 (en) Drive circuit for matrix display device
JP2006258921A (en) Display device
JPH11249614A (en) Driving circuit for matrix type display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060602