JP2000275658A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000275658A
JP2000275658A JP7624699A JP7624699A JP2000275658A JP 2000275658 A JP2000275658 A JP 2000275658A JP 7624699 A JP7624699 A JP 7624699A JP 7624699 A JP7624699 A JP 7624699A JP 2000275658 A JP2000275658 A JP 2000275658A
Authority
JP
Japan
Prior art keywords
power supply
lines
liquid crystal
crystal display
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7624699A
Other languages
Japanese (ja)
Inventor
Takanori Tsunashima
島 貴 徳 綱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7624699A priority Critical patent/JP2000275658A/en
Publication of JP2000275658A publication Critical patent/JP2000275658A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device, capable of reducing power variation in the internal power wiring of video signal line drive circuit and scanning line drive circuits by covering the resistor value reducing technology. SOLUTION: This liquid crystal display device has a liquid crystal display device, in which switching elements are connected to plural scanning lines formed on a substrate and plural video signal line orthogonal to the scanning lines, and is provided with drive circuit which applies a scanning pulse to the switching elements via the scanning lines and applies video signals to the video signal lines on the peripheral end part of the substrate. In this case, among the multiple power lines 22 for supplying operating power to the drive circuits, plural power lines are provided side by side on the substrate, and also a conductive layer straddling over the plural power lines is laminated via a dielectric layer 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数本の走査線と
これらの走査線に直交する複数本の映像信号線にスイッ
チング素子が形成された液晶表示素子と、走査線を介し
てスイッチング素子に走査パルスを印加する走査線駆動
回路と、映像信号線に映像信号を印加する映像信号駆動
回路とが、基板上に一体的に形成された液晶表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which switching elements are formed on a plurality of scanning lines and a plurality of video signal lines orthogonal to the scanning lines, and a switching element via the scanning lines. The present invention relates to a liquid crystal display device in which a scanning line driving circuit for applying a scanning pulse and a video signal driving circuit for applying a video signal to a video signal line are formed integrally on a substrate.

【0002】[0002]

【従来の技術】液晶表示素子毎にアクティブ素子として
のスッチング素子が配置されたアクティブマトリクス型
の液晶表示装置は、情報機器端末や薄型テレビジョン等
のグラフィックディスプレイとして広く利用されてい
る。特に近年では、同一面積の透明薄膜基板上での有効
画面領域を広げ、かつ、製造コストの低減を図るため
に、走査線駆動回路や映像信号線駆動回路をスイッチン
グ素子と同様に透明絶縁基板上に一体的に形成した駆動
回路内蔵アクティブマトリクス型の液晶表示装置の開発
が進んでいる。
2. Description of the Related Art An active matrix type liquid crystal display device in which a switching element as an active element is arranged for each liquid crystal display element has been widely used as a graphic display for information equipment terminals and thin televisions. In particular, in recent years, in order to increase the effective screen area on a transparent thin film substrate having the same area and reduce the manufacturing cost, the scanning line driving circuit and the video signal line driving circuit are mounted on the transparent insulating substrate in the same manner as the switching elements. The development of an active matrix type liquid crystal display device with a built-in drive circuit integrally formed with a liquid crystal display device is progressing.

【0003】図4はこの種の液晶表示装置の概略構成を
示す平面図である。同図において、ガラス基板1の表示
エリア内に、多数の表示画素電極11がマトリクス状に
配設され、それぞれ図示省略の対向基板内面に形成され
た対向電極13と液晶層12によって画素容量を形成し
ている。このうち、表示画素電極11の各々は、列毎に
薄膜トランジスタ10を介して映像信号線X1 ,X2 ,
…,Xn に共通接続されている。また、薄膜トランジス
タ10のゲートは行毎に走査線Y1 ,Y2 ,…,Yn に
共通接続されている。走査線Y1 ,Y2 ,…,Yn には
走査線駆動回路3より線が並ぶ順番に選択パルスが印加
され、薄膜トランジスタ10は選択パルスの印加タイミ
ングに同期して導通し、映像信号線X1 ,X2 ,…,X
n 上の表示信号が表示画素電極11に印加される。一
方、映像信号線X1 ,X2 ,…,Xn には映像信号線駆
動回路2より出力された表示信号が順次に印加される。
FIG. 4 is a plan view showing a schematic structure of this type of liquid crystal display device. In FIG. 1, a large number of display pixel electrodes 11 are arranged in a matrix in a display area of a glass substrate 1, and a pixel capacitance is formed by a liquid crystal layer 12 and a counter electrode 13 formed on an inner surface of a counter substrate (not shown). are doing. Among them, each of the display pixel electrodes 11 is connected to the video signal lines X1, X2,.
.., Xn. The gates of the thin film transistors 10 are commonly connected to scanning lines Y1, Y2,..., Yn for each row. A selection pulse is applied to the scanning lines Y1, Y2,..., Yn in the order in which the lines are arranged by the scanning line driving circuit 3, and the thin film transistor 10 conducts in synchronization with the application timing of the selection pulse, and the video signal lines X1, X2,. …, X
The display signal on n is applied to the display pixel electrode 11. On the other hand, the display signals output from the video signal line driving circuit 2 are sequentially applied to the video signal lines X1, X2,.

【0004】映像信号線駆動回路2はこれに駆動電力を
供給するための内部電源配線4を備え、同様に、走査線
駆動回路3はこれに駆動電力を供給するための内部電源
配線5を備えている。そして、映像信号線駆動回路2に
映像信号を供給する信号配線6及び内部電源配線4に電
力を供給する電源配線7が基板1の図に示す右側下端部
に設けられ、走査線駆動回路3に走査線駆動信号を供給
する信号配線8及びその内部電源配線5に電力を供給す
る電源配線9の各入力部が基板1の図に示す右側下端部
に設けられている。
The video signal line driving circuit 2 has an internal power supply line 4 for supplying driving power thereto, and the scanning line driving circuit 3 similarly has an internal power supply line 5 for supplying driving power thereto. ing. A signal wiring 6 for supplying a video signal to the video signal line driving circuit 2 and a power supply wiring 7 for supplying power to the internal power supply wiring 4 are provided at a lower right end portion of the substrate 1 as shown in FIG. Input portions of a signal wiring 8 for supplying a scanning line driving signal and a power supply wiring 9 for supplying power to the internal power supply wiring 5 are provided at a lower right end of the substrate 1 as shown in the drawing.

【0005】[0005]

【発明が解決しようとする課題】上述した駆動回路内蔵
アクティブマトリクス型の液晶表示装置は、表示画面の
略全面に回路が配設され、かつ、動作電力を外部から供
給する構成になっているため、電源配線の配線長が長く
なり、回路内の電力消費状態に応じて電源配線の電圧が
変動することがあった。
The active matrix type liquid crystal display device with a built-in driving circuit described above has a configuration in which a circuit is provided on substantially the entire surface of a display screen and operating power is supplied from the outside. In some cases, the length of the power supply line is increased, and the voltage of the power supply line fluctuates depending on the power consumption state in the circuit.

【0006】この電圧変動を抑える従来の手法として内
部電源配線4,5の抵抗値を低減させる方法がある。そ
の具体的方法として次のa,b,cの方法がある。 a.配線材料として固有抵抗の小さいものを用いる。 b.配線の膜厚を厚くする。 c.配線の幅を広げる。
As a conventional method of suppressing the voltage fluctuation, there is a method of reducing the resistance value of the internal power supply wires 4 and 5. Specific methods include the following methods a, b, and c. a. A material having a small specific resistance is used as a wiring material. b. Increase the thickness of the wiring. c. Increase the width of the wiring.

【0007】上述した三つの方法のうち、a及びbの方
法は技術的に限界があり、cの方法は有効画面領域を狭
くするために採用し難かった。
[0007] Of the above three methods, the methods a and b have technical limitations, and the method c is difficult to adopt to narrow the effective screen area.

【0008】本発明は、上記の事情を考慮してなされた
もので、その目的は従来の抵抗値の低減技術を補って、
映像信号線駆動回路や走査線駆動回路の内部電源配線の
電源変動を低く抑えることのできる液晶表示装置を提供
するにある。
The present invention has been made in view of the above circumstances, and its object is to supplement conventional resistance reduction techniques.
It is an object of the present invention to provide a liquid crystal display device capable of suppressing a power supply fluctuation of an internal power supply wiring of a video signal line driving circuit or a scanning line driving circuit.

【0009】[0009]

【課題を解決するための手段】駆動回路内蔵型液晶表示
装置の表示画面を構成する要素は、同時に動作するので
はなく、時間をずらして順次動作するものが多い。従っ
て、複数の内部電源配線を容量的に結合することによっ
て、電源電圧の変動を低く抑制することができる。
In many cases, elements constituting a display screen of a liquid crystal display device with a built-in driving circuit do not operate simultaneously but sequentially operate at staggered times. Therefore, by capacitively coupling a plurality of internal power supply lines, fluctuations in the power supply voltage can be suppressed low.

【0010】そこで、本発明は、基板上に形成された複
数本の走査線と、走査線に直交する複数本の映像信号線
とにスイッチング素子が接続された液晶表示素子を有
し、走査線を介してスイッチング素子に走査パルスを印
加し、映像信号線に映像信号を印加する各駆動回路が基
板の縁端部に設けられた液晶表示装置において、駆動回
路に動作電力を供給する多系統の電源ラインのうち、複
数の電源ラインを基板上に並設すると共に、誘電体層を
介して、複数の電源ラインに跨がる導電体層を積層した
ことを特徴としている。この場合、導電体層を、電源ラ
インの長手方向に分割して形成すると良い。
Therefore, the present invention has a liquid crystal display device in which switching elements are connected to a plurality of scanning lines formed on a substrate and a plurality of video signal lines orthogonal to the scanning lines. In a liquid crystal display device in which each driving circuit that applies a scanning pulse to a switching element via a switching element and applies a video signal to a video signal line is provided at an edge of a substrate, a multi-system that supplies operating power to the driving circuit is provided. Among the power supply lines, a plurality of power supply lines are arranged in parallel on a substrate, and a conductor layer extending over the plurality of power supply lines is laminated via a dielectric layer. In this case, it is preferable to form the conductor layer by dividing it in the longitudinal direction of the power supply line.

【0011】もう一つの発明は、基板上に形成された複
数本の走査線と、走査線に直交する複数本の映像信号線
とにスイッチング素子が接続された液晶表示素子を有
し、走査線を介してスイッチング素子に走査パルスを印
加し、映像信号線に映像信号を印加する各駆動回路が基
板の縁端部に設けられた液晶表示装置において、駆動回
路に動作電力を供給する多系統の電源ラインのうち、複
数の電源ラインを互いに誘電体層を介して基板上に積層
したことを特徴としている。
Another aspect of the invention is a liquid crystal display device having a switching element connected to a plurality of scanning lines formed on a substrate and a plurality of video signal lines orthogonal to the scanning lines. In a liquid crystal display device in which each driving circuit that applies a scanning pulse to a switching element via a switching element and applies a video signal to a video signal line is provided at an edge of a substrate, a multi-system that supplies operating power to the driving circuit is provided. A plurality of power supply lines among the power supply lines are stacked on a substrate with a dielectric layer interposed therebetween.

【0012】[0012]

【発明の実施の形態】以下、本発明を図面に示す好適な
実施形態に基づいて詳細に説明する。図1は本発明に係
る液晶表示装置の第1の実施形態として、内部電源配線
の詳細な構成を部分的に断面で示した斜視図である。前
述した如く、映像信号線駆動回路2に駆動電力を供給す
る内部電源配線4は電源配線7に接続された多系統の電
源ラインを有し、同様に、内部電源配線5に駆動電力を
供給する内部電源配線5は電源配線9に接続された多系
統の電源ラインを有している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on preferred embodiments shown in the drawings. FIG. 1 is a perspective view partially showing a detailed structure of an internal power supply wiring in a cross section as a first embodiment of a liquid crystal display device according to the present invention. As described above, the internal power supply line 4 that supplies drive power to the video signal line drive circuit 2 has multiple power supply lines connected to the power supply line 7, and similarly supplies drive power to the internal power supply line 5. The internal power supply wiring 5 has multiple power supply lines connected to the power supply wiring 9.

【0013】この実施形態は酸化ケイ素(例えば、Si
2 )でなる絶縁体層21上にアルミニウム(Al)で
なる電源ライン22及び電源ライン23が略平行に並べ
て形成されている。これらの電源ラインを含めた絶縁体
層21の表面に酸化ケイ素等でなる誘電体層24が形成
されている。そして、誘電体層24の表面部には電源ラ
イン22及び電源ライン23の両方に跨がるような平面
形状を有する、例えば、アルミニウムでなる導体層25
が形成されている。なお、導体層25の表面部には図示
省略の絶縁体層が積層される。
This embodiment employs silicon oxide (eg, Si
A power supply line 22 and a power supply line 23 made of aluminum (Al) are formed substantially in parallel on an insulator layer 21 made of O 2 ). A dielectric layer 24 made of silicon oxide or the like is formed on the surface of the insulator layer 21 including these power supply lines. Then, a conductor layer 25 made of, for example, aluminum having a planar shape over both the power supply line 22 and the power supply line 23 is formed on the surface of the dielectric layer 24.
Are formed. An insulator layer (not shown) is laminated on the surface of the conductor layer 25.

【0014】因みに、電源ライン22,23の横幅Wは
50〜100μmに、厚みt1 は400nm程度に、相
互間隔Dは約100μm程度に形成される。また、電源
ライン22,23上に積層される誘電体層24の厚さT
は約500nmに、導体層25の厚みt2 は400〜5
00nm程度に積層される。
Incidentally, the width W of the power supply lines 22 and 23 is formed to be 50 to 100 μm, the thickness t 1 is formed to be about 400 nm, and the mutual interval D is formed to be about 100 μm. The thickness T of the dielectric layer 24 laminated on the power supply lines 22 and 23
Is about 500 nm, and the thickness t 2 of the conductor layer 25 is 400 to 5
It is laminated to a thickness of about 00 nm.

【0015】ここで、電源ライン22と導体層25とが
容量的に結合され、導体層25と電源ライン23とが容
量的に結合されている。いま、電源ライン22の電圧極
性が正で、電源ライン23の電圧極性が負であったとす
れば、導体層25のうち、電源ライン22に対向する部
位は負に帯電され、電源ライン23に対向する部位は正
に帯電される。従って、電源ライン22の電圧が変化し
ようとしても、電源ライン23の電圧が一定であれば導
体層25の帯電状態は変化し難く、この結果、導体層2
5と容量的に結合された電源ライン22の電圧変化が抑
制される。
Here, the power supply line 22 and the conductor layer 25 are capacitively coupled, and the conductor layer 25 and the power supply line 23 are capacitively coupled. If the voltage polarity of the power supply line 22 is positive and the voltage polarity of the power supply line 23 is negative, the portion of the conductor layer 25 facing the power supply line 22 is negatively charged, and Is positively charged. Therefore, even if the voltage of the power supply line 22 is to change, if the voltage of the power supply line 23 is constant, the charged state of the conductor layer 25 is hard to change.
The voltage change of the power supply line 22 capacitively coupled to the power supply line 5 is suppressed.

【0016】この電圧変化の抑制は電源ライン22と電
源ライン23とが電位差を持つ場合に限らず、同電位で
あっても、時間的に信号がずれて印加されるため同様な
結果が得られる。また、導体層25を二つ以上の電源ラ
インに跨がるように形成しても同様にして、電圧変化を
低く抑えることができる。
The suppression of the voltage change is not limited to the case where the power supply line 22 and the power supply line 23 have a potential difference. Even if the potentials are the same, a similar result can be obtained because signals are applied with a time shift. . Further, even if the conductor layer 25 is formed so as to straddle two or more power supply lines, the voltage change can be similarly suppressed.

【0017】かくして、図1に示した第1の実施形態に
よれば、抵抗値の低減技術を補って、映像信号線駆動回
路や走査線駆動回路の内部電源配線の電源変動を低く抑
えることができる。
Thus, according to the first embodiment shown in FIG. 1, it is possible to suppress the fluctuation of the power supply of the internal power supply wiring of the video signal line driving circuit and the scanning line driving circuit by supplementing the resistance reduction technique. it can.

【0018】図2は本発明に係る液晶表示装置の第2の
実施形態として、内部電源配線の詳細な構成を部分的に
断面で示した斜視図である。図中、図1と同一の要素に
は同一の符号を付してその説明を省略する。この実施形
態は図1に示した導体層25を、電源ライン22及び電
源ライン23の長手方向に電気的に絶縁された状態に分
割したもので、例えば、電源ラインの長手方向に沿った
寸法Lを数mmに、間隔Sを0.2〜0.3mmに分割
して、導体層26,27,28,…を形成している。
FIG. 2 is a perspective view, partially in section, showing a detailed configuration of internal power supply wiring as a second embodiment of the liquid crystal display device according to the present invention. In the figure, the same elements as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In this embodiment, the conductor layer 25 shown in FIG. 1 is divided into a state in which it is electrically insulated in the longitudinal direction of the power supply line 22 and the power supply line 23. Are divided into several mm and the interval S is divided into 0.2 to 0.3 mm to form conductor layers 26, 27, 28,.

【0019】この実施形態は電源変動を低く抑えること
のほかに、電源ライン22及び23間の電源短絡事故を
未然に防止するものである。すなわち、図1中の電源ラ
イン22及び23と導体層25とは対向長が長くなって
いるため、電源ライン22と導体層25とが短絡した
り、電源ライン23と導体層25とが短絡したりする割
合が増えて電源短絡を起こしやすくなる。これに対し
て、図2に示したように、電源ライン22及び23の長
手方向に導体層26,27,28,…のように分割した
場合、導体層26が電源ライン22に短絡し、導体層2
7が電源ライン23と短絡しても電源短絡は発生しな
い。もし、導体層26が電源ライン22と短絡し、か
つ、電源ライン23とも短絡すれば電源短絡となるが、
導体層26が電源ライン22及び23の両方に短絡する
という事態が発生する割合は確率的に極めて低いため、
電源短絡を未然に防止することができる。
In this embodiment, in addition to suppressing the fluctuation of the power supply, a power supply short circuit between the power supply lines 22 and 23 is prevented. That is, since the facing length between the power supply lines 22 and 23 and the conductor layer 25 in FIG. 1 is long, the power supply line 22 and the conductor layer 25 are short-circuited or the power supply line 23 and the conductor layer 25 are short-circuited. Power supply increases, and a power supply short-circuit easily occurs. On the other hand, as shown in FIG. 2, when the power supply lines 22 and 23 are divided in the longitudinal direction as conductor layers 26, 27, 28,. Layer 2
Even if 7 short-circuits to the power supply line 23, no power supply short-circuit occurs. If the conductor layer 26 is short-circuited to the power supply line 22 and also to the power supply line 23, the power supply is short-circuited.
The probability that a situation in which the conductor layer 26 is short-circuited to both the power supply lines 22 and 23 occurs stochastically is extremely low.
Power supply short circuit can be prevented beforehand.

【0020】図3は本発明に係る液晶表示装置の第3の
実施形態として、内部電源配線の詳細な構成を部分的に
断面で示した斜視図である。
FIG. 3 is a perspective view partially showing a detailed configuration of an internal power supply wiring in a cross section as a third embodiment of the liquid crystal display device according to the present invention.

【0021】この実施形態は酸化ケイ素でなる絶縁体層
31上にアルミニウムでなる電源ライン32を形成し、
この電源ライン32を含めた絶縁体層31の表面に酸化
ケイ素等でなる誘電体層34が形成されている。さら
に、誘電体層34の表面に、電源ライン32と同一の材
料で同一の寸法の電源ライン33が積層されている。な
お、電源ライン33の表面部には図示省略の絶縁体層が
積層される。
In this embodiment, a power supply line 32 made of aluminum is formed on an insulator layer 31 made of silicon oxide,
A dielectric layer 34 made of silicon oxide or the like is formed on the surface of the insulator layer 31 including the power supply line 32. Further, on the surface of the dielectric layer 34, a power supply line 33 of the same material and the same dimensions as the power supply line 32 is laminated. Note that an insulator layer (not shown) is laminated on the surface of the power supply line 33.

【0022】因みに、電源ライン32,33の横幅Wは
100〜200μmに、厚みtは400nm程度に、誘
電体層34の厚さTは約500nm程度に形成されてい
る。
Incidentally, the width W of the power supply lines 32 and 33 is 100 to 200 μm, the thickness t is about 400 nm, and the thickness T of the dielectric layer 34 is about 500 nm.

【0023】ここで、電源ライン32及び33は容量的
に結合されている。従って、一方の電源ライン32の電
圧が変化しようとしても、電源ライン33の電圧が一定
であればその帯電状態は変化し難く、この結果、この電
源ライン33と容量的に結合された電源ライン32の電
圧変化が抑制される。
Here, the power supply lines 32 and 33 are capacitively coupled. Therefore, even if the voltage of one power supply line 32 tries to change, if the voltage of the power supply line 33 is constant, the charged state is hard to change. As a result, the power supply line 32 capacitively coupled to this power supply line 33 Is suppressed.

【0024】かくして、図3に示した第3の実施形態に
よっても、抵抗値の低減技術を補って、映像信号線駆動
回路や走査線駆動回路の内部電源配線の電源変動を低く
抑えることができる。
Thus, according to the third embodiment shown in FIG. 3, it is possible to suppress the fluctuation of the power supply of the internal power supply wiring of the video signal line driving circuit and the scanning line driving circuit by supplementing the resistance reduction technique. .

【0025】なお、図3に示した第3の実施形態は、二
つの電源ラインを積層したが、より多くの電源ラインを
多層に接続するようにしも、上述したと同様な効果が得
られる。
In the third embodiment shown in FIG. 3, two power supply lines are stacked, but the same effect as described above can be obtained by connecting more power supply lines in multiple layers.

【0026】[0026]

【発明の効果】以上の説明によって明らかなように、本
発明はいずれも、駆動回路を構成する素子が同時に動作
するのではなく、時間をずらして順次に動作するという
特性を巧みに利用したものであって、それぞれ従来の抵
抗値の低減技術を補って、映像信号線駆動回路や走査線
駆動回路の内部電源配線の電源変動を低く抑えることの
できる液晶表示装置を提供することができる。
As is apparent from the above description, all of the present invention skillfully utilizes the characteristic that the elements constituting the drive circuit operate not sequentially at the same time but sequentially at different times. Therefore, it is possible to provide a liquid crystal display device that can suppress the fluctuation of the power supply of the internal power supply wiring of the video signal line driving circuit and the scanning line driving circuit by supplementing the conventional resistance value reduction technology.

【0027】また、容量的に結合される導電体層を、電
源ラインの長手方向に分割して形成することによって、
電源短絡を未然に防止することができるという利点も得
られる。
Further, by forming the conductive layer to be capacitively coupled and divided in the longitudinal direction of the power supply line,
There is also obtained an advantage that a power supply short circuit can be prevented beforehand.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る液晶表示装置の第1の実施形態と
して、電源ライン間に容量を形成する内部電源配線の詳
細な構成を部分的に断面で示した斜視図。
FIG. 1 is a perspective view partially showing a detailed configuration of an internal power supply wiring for forming a capacitance between power supply lines as a first embodiment of a liquid crystal display device according to the present invention.

【図2】本発明に係る液晶表示装置の第2の実施形態と
して、電源ライン間に容量を形成する導体層を分割した
内部電源配線の詳細な構成を部分的に断面で示した斜視
図。
FIG. 2 is a perspective view partially showing a detailed configuration of an internal power supply wiring obtained by dividing a conductor layer forming a capacitor between power supply lines as a second embodiment of the liquid crystal display device according to the present invention.

【図3】本発明に係る液晶表示装置の第3の実施形態と
して、2系統の電源ラインを積層する内部電源配線の詳
細な構成を部分的に断面で示した斜視図。
FIG. 3 is a perspective view partially showing a detailed configuration of an internal power supply wiring in which two power supply lines are stacked, as a third embodiment of the liquid crystal display device according to the present invention.

【図4】本発明の適用対象である駆動回路内蔵アクティ
ブマトリクス型の液晶表示装置の概略構成を示す平面
図。
FIG. 4 is a plan view showing a schematic configuration of an active matrix type liquid crystal display device with a built-in drive circuit to which the present invention is applied;

【符号の説明】[Explanation of symbols]

1 ガラス基板1 2 映像信号線駆動回路 3 走査線駆動回路 4,5 内部電源配線 6,8 信号配線 7,9 電源配線 10 薄膜トランジスタ 11 表示画素電極 12 液晶層 13 対向電極 21,31 絶縁体層 22,23,32,33 電源ライン 24,26,27,28,34 誘電体層 25 導体層 DESCRIPTION OF SYMBOLS 1 Glass substrate 1 2 Video signal line drive circuit 3 Scan line drive circuit 4, 5 Internal power supply wiring 6, 8 Signal wiring 7, 9 Power supply wiring 10 Thin film transistor 11 Display pixel electrode 12 Liquid crystal layer 13 Counter electrode 21, 31 Insulator layer 22 , 23,32,33 Power line 24,26,27,28,34 Dielectric layer 25 Conductive layer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基板上に形成された複数本の走査線と、前
記走査線に直交する複数本の映像信号線とにスイッチン
グ素子が接続された液晶表示素子を有し、前記走査線を
介して前記スイッチング素子に走査パルスを印加し、前
記映像信号線に映像信号を印加する各駆動回路が前記基
板の縁端部に設けられた液晶表示装置において、 前記駆動回路に動作電力を供給する多系統の電源ライン
のうち、複数の電源ラインを前記基板上に並設すると共
に、誘電体層を介して、前記複数の電源ラインに跨がる
導電体層を積層したことを特徴とする液晶表示装置。
1. A liquid crystal display device having a switching element connected to a plurality of scanning lines formed on a substrate and a plurality of video signal lines orthogonal to the scanning lines. A driving circuit for applying a scanning pulse to the switching element and applying a video signal to the video signal line provided at an edge of the substrate; A liquid crystal display, comprising a plurality of power supply lines of the system power supply lines arranged in parallel on the substrate, and a conductor layer extending over the plurality of power supply lines laminated via a dielectric layer. apparatus.
【請求項2】前記導電体層を、前記電源ラインの長手方
向に分割して形成したことを特徴とする請求項1に記載
の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein said conductor layer is formed by being divided in a longitudinal direction of said power supply line.
【請求項3】基板上に形成された複数本の走査線と、前
記走査線に直交する複数本の映像信号線とにスイッチン
グ素子が接続された液晶表示素子を有し、前記走査線を
介して前記スイッチング素子に走査パルスを印加し、前
記映像信号線に映像信号を印加する各駆動回路が前記基
板の縁端部に設けられた液晶表示装置において、 前記駆動回路に動作電力を供給する多系統の電源ライン
のうち、複数の電源ラインを互いに誘電体層を介して前
記基板上に積層したことを特徴とする液晶表示装置。
3. A liquid crystal display device having a switching element connected to a plurality of scanning lines formed on a substrate and a plurality of video signal lines orthogonal to the scanning lines, wherein the liquid crystal display element is connected via the scanning lines. A driving circuit for applying a scanning pulse to the switching element and applying a video signal to the video signal line provided at an edge of the substrate; A liquid crystal display device, wherein a plurality of power supply lines among power supply lines of a system are stacked on the substrate via a dielectric layer.
JP7624699A 1999-03-19 1999-03-19 Liquid crystal display device Pending JP2000275658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7624699A JP2000275658A (en) 1999-03-19 1999-03-19 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7624699A JP2000275658A (en) 1999-03-19 1999-03-19 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000275658A true JP2000275658A (en) 2000-10-06

Family

ID=13599838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7624699A Pending JP2000275658A (en) 1999-03-19 1999-03-19 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000275658A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002148645A (en) * 2000-11-08 2002-05-22 Toshiba Corp Electrode substrate for display device
JP2003248442A (en) * 2001-12-17 2003-09-05 Seiko Epson Corp Display system and electronic device
US6933671B2 (en) 2001-12-17 2005-08-23 Seiko Epson Corporation Display system including functional layers and electronic device having same
JP2010054857A (en) * 2008-08-28 2010-03-11 Seiko Epson Corp Electrooptical device and electronic device
JP2012226195A (en) * 2011-04-21 2012-11-15 Seiko Epson Corp Electro-optical device, circuit board therefor and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002148645A (en) * 2000-11-08 2002-05-22 Toshiba Corp Electrode substrate for display device
JP2003248442A (en) * 2001-12-17 2003-09-05 Seiko Epson Corp Display system and electronic device
US6933671B2 (en) 2001-12-17 2005-08-23 Seiko Epson Corporation Display system including functional layers and electronic device having same
JP2010054857A (en) * 2008-08-28 2010-03-11 Seiko Epson Corp Electrooptical device and electronic device
JP2012226195A (en) * 2011-04-21 2012-11-15 Seiko Epson Corp Electro-optical device, circuit board therefor and electronic apparatus

Similar Documents

Publication Publication Date Title
US9983733B2 (en) Touch display panel and touch display device
JP3689003B2 (en) Active matrix liquid crystal display device
US9927919B2 (en) Array substrate, drive method, display panel and display device
US20160299614A1 (en) Display panel, driving method thereof and display device
TW200916928A (en) Display device
CN108108070B (en) TFT substrate and touch display panel using same
TW201504868A (en) In-cell touch display panel
JPS61235815A (en) Liquid crystal display
US5825439A (en) Array substrate for display
CN111427201A (en) Array substrate and display panel
US6404466B1 (en) Thin film transistor array for liquid crystal display (LCD) apparatus
JP2000275658A (en) Liquid crystal display device
JP4748441B2 (en) Electrophoretic display device, manufacturing method thereof, and electronic apparatus
US8928829B2 (en) Display device
JP3850510B2 (en) Display device
CN105723512A (en) Reducing parasitic leakages in transistor arrays
JPH10335671A (en) Driver monolithic driving element
JPH06163891A (en) Thin film transistor
US20090207329A1 (en) Liquid crystal display
JP3316335B2 (en) Liquid crystal display
JP2003043523A (en) Thin film transistor panel
JP2901499B2 (en) Active matrix substrate
JP3564037B2 (en) Driving method of liquid crystal display panel and liquid crystal display panel
EP4006631B1 (en) Array substrate and liquid crystal display
JPH08184857A (en) Liquid crystal display device