JP2000269389A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000269389A
JP2000269389A JP11070286A JP7028699A JP2000269389A JP 2000269389 A JP2000269389 A JP 2000269389A JP 11070286 A JP11070286 A JP 11070286A JP 7028699 A JP7028699 A JP 7028699A JP 2000269389 A JP2000269389 A JP 2000269389A
Authority
JP
Japan
Prior art keywords
interposer
integrated circuit
semiconductor device
external connection
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11070286A
Other languages
Japanese (ja)
Inventor
Katsufusa Fujita
勝房 藤田
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP11070286A priority Critical patent/JP2000269389A/en
Publication of JP2000269389A publication Critical patent/JP2000269389A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a BGA semiconductor device of high long-term reliability provided with sufficient stiffness properties and flatness that are important as characteristics required for an interposer, at low cost. SOLUTION: A semiconductor device 100 has, as a component member, an interposer 18 that comprises a plurality of conductor leads 11 provided with an integrated circuit-chip mounted region 10 by press machining or etching, a wire bonding region 13 that is adjacent to the integrated circuit-chip mounted region 10 and form an electric conducting circuit with a bonding wire 12 in between on one end part of the conductor lead 11, a conductor circuit pattern 15 that is provided with external connection terminal lands 14 placed in area array in the integrated circuit-chip mounted region 10 on the other end part, and a photosensitive epoxy resin adhesive film 17 that is stuck on a surface side A reverse to the surface of the integrated circuit-chip mounted region 10 of the conductor circuit pattern 15 and provided with a plurality of opening parts 16 exposing the external connection terminal land 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明はBGA(ボール・グ
リッド・アレイ)型の半導体装置に係る、特に、プレス
加工、又はエッチング加工により、形状加工された複数
の導体リードを備えた導体回路パターンの下側面に、感
光性樹脂接着剤フィルムを貼着されたインターポーザを
構成部材とするBGA型の半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (ball grid array) type semiconductor device, and more particularly to a semiconductor circuit pattern having a plurality of conductor leads formed by pressing or etching. The present invention relates to a BGA type semiconductor device having an interposer having a photosensitive resin adhesive film adhered to a lower surface thereof as a constituent member.

【0002】[0002]

【従来の技術】最近のBGA型の半導体装置は、小型
化、高密度化が進み、それに伴う実装技術、及び放熱技
術もより高度な対応が要求されている。
2. Description of the Related Art Recent BGA-type semiconductor devices have been reduced in size and density, and as a result, more sophisticated mounting technology and heat radiation technology have been required.

【0003】この種のBGA型の半導体装置は、エキシ
マレーザ加工、又はプレスによる打ち抜き加工などによ
り、外部接続端子(例えば、ソルダーボール)が接合す
る外部接続端子ランド部を露出させる開口部が穿設され
た膜厚75μmのポリイミド系樹脂フィルムとその片面
又は両面に、厚さ18μm〜35μmの銅箔を直接、又
はポリイミド系接着剤を介して貼着されており、この銅
箔をフォトエッチングによりパターニング化し、その表
面に、1μm〜3μmのニッケルの下地めっき層の上に
膜厚0.5μm〜1.0μmの金めっき被覆層を設けた
複数の導体リード層を有する銅箔の導体回路パターン層
を具備するインターポーザと、前記インターポーザの前
記導体リード層の上に、ワイヤ・ボンディング領域部を
露出する複数の開口部を設けたソルダーレジストを介し
て固着された半導体チップと、前記ワイヤ・ボンディン
グ領域部と半導体チップの電極パッドとを接続して電気
的導通回路を形成するボンディング・ワイヤと、前記半
導体チップ、前記銅箔の導体回路パターン層、前記ボン
ディング・ワイヤを全て封止する封止樹脂部と、前記イ
ンターポーザの外部接続端子ランドに接続してプリント
配線基板側に突出したソルダーボールとを具備する構成
とされている(特開平09−121002号)。
In this type of BGA type semiconductor device, an opening for exposing an external connection terminal land to which an external connection terminal (for example, a solder ball) is joined is formed by excimer laser processing or punching by pressing. A 75 μm-thick polyimide resin film and a copper foil of 18 μm to 35 μm in thickness are adhered directly or through a polyimide adhesive to one or both surfaces thereof, and this copper foil is patterned by photoetching. A conductor circuit pattern layer of a copper foil having a plurality of conductor lead layers in which a gold plating coating layer having a thickness of 0.5 μm to 1.0 μm is provided on a base plating layer of nickel having a thickness of 1 μm to 3 μm. An interposer having a plurality of openings for exposing a wire bonding region on the conductor lead layer of the interposer. A semiconductor chip fixed via a provided solder resist, a bonding wire for connecting the wire bonding area and an electrode pad of the semiconductor chip to form an electrical conduction circuit, the semiconductor chip, and the copper foil And a sealing resin portion for sealing all the bonding wires, and solder balls connected to the external connection terminal lands of the interposer and protruding toward the printed wiring board. (Japanese Patent Laid-Open No. 09-112002).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、前記イ
ンターポーザには、その構成部材としてポリイミド系樹
脂テープを使用しているために剛性がなく、反りなどが
発生するので、平坦性の確保、リフロー時の膨れ、熱ス
トレスによる半田ボールのクラック、及びその取り扱い
性に難点が有った。また、ポリイミド系樹脂テープを構
成部材としているので、インタポーザの素材コストが高
くなるという問題があった。さらに、ポリイミド系樹脂
テープにソルダーボールを装着する開口部の形成に高価
なエキシマレーザ加工、又はプレス打ち抜き加工金型等
を必要とするので、作業性、及び加工コスト、組立コス
ト等のインターポーザの製造コストが高くなるという問
題が有った。従って、これを用いた半導体装置の長期信
頼性、及び経済性に不安定要素を抱えていた。そこで、
本発明は上記の問題点を解消するためになされたもので
あって、インターポーザに求められる重要な特性として
要求される充分な剛性と平坦性の確保及び経済性に優れ
た長期信頼性の高い半導体装置を提供することを目的と
するものである。
However, since the interposer uses a polyimide resin tape as a constituent member thereof, it has no rigidity and warps and the like. There was a problem in the swelling and cracking of the solder ball due to thermal stress, and in the ease of handling. In addition, since the polyimide resin tape is used as a constituent member, there is a problem that the material cost of the interposer increases. Furthermore, since expensive excimer laser processing or press punching dies are required to form the openings for mounting the solder balls on the polyimide resin tape, workability and manufacturing of interposers such as processing costs and assembly costs are required. There was a problem that the cost was high. Therefore, there are unstable factors in long-term reliability and economy of a semiconductor device using the same. Therefore,
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has sufficient rigidity and flatness required as important characteristics required for an interposer, and has high economical efficiency and long-term reliability. It is intended to provide a device.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成する本
発明の半導体装置の特徴は、プレス加工又はエッチング
加工で形成された導体回路パターンと感光性樹脂説着剤
テープからなるインターポーザを構成部材としたことに
ある。
A feature of the semiconductor device of the present invention that achieves the above object is that an interposer composed of a conductive circuit pattern formed by press working or etching work and a photosensitive resin adhesive tape is formed. And that

【0006】請求項1記載の半導体装置100は、イン
ターポーザと、該インターポーザ上に絶縁性接着剤を介
して搭載され、前記インターポーザと接続して電気的導
通回路を形成する複数の電極パッドを有する集積回路チ
ップと、これらを片面封止した封止樹脂と、前記インタ
ーポーザに接続した外部接続端子とを具備する半導体装
置において、前記インターポーザは、プレス加工、又は
エッチング加工により形成され、集積回路チップ搭載領
域を備えた複数の導体リードを有し、該各導体リードの
上側面の一端部側に、前記集積回路チップ搭載領域の周
辺にペリフェラルに配置され、前記集積回路チップの電
極パッドに接続して電気的導通回路を形成するボンディ
ング端子領域を、その下側面の他端部側に、前記集積回
路チップ搭載領域の領域内にエリヤ・アレイ状に配置さ
れ、外部接続端子を接合する外部接続端子ランドを備え
た導体回路パターンと、前記導体回路パターンの前記集
積回路チップ搭載面の反対面に貼着され、前記外部接続
端子ランドを露出する開口部が穿設された感光性樹脂接
着剤フィルムとからなる構成とされている。
A semiconductor device according to a first aspect of the present invention is an integrated device having an interposer and a plurality of electrode pads mounted on the interposer via an insulating adhesive and connected to the interposer to form an electrically conductive circuit. In a semiconductor device comprising a circuit chip, a sealing resin for sealing these on one side, and an external connection terminal connected to the interposer, the interposer is formed by pressing or etching, and an integrated circuit chip mounting area A plurality of conductor leads provided with a plurality of conductor leads, and one end of the upper side surface of each of the conductor leads is arranged in a peripheral around the integrated circuit chip mounting area, and is connected to an electrode pad of the integrated circuit chip to be electrically connected. A bonding terminal region for forming a conductive circuit, the integrated circuit chip mounting region A conductive circuit pattern having an external connection terminal land that is arranged in an area array in the area and that joins external connection terminals; and affixed to a surface of the conductive circuit pattern opposite to the integrated circuit chip mounting surface; The photosensitive resin adhesive film is provided with an opening for exposing the connection terminal land.

【0007】また、請求項2記載の半導体装置100
は、請求項1記載の半導体装置100にあって、前記感
光性樹脂接着剤フイルムとして感光性エポキシ系樹脂接
着剤フィルムを用いたことにある。
The semiconductor device 100 according to claim 2
In the semiconductor device 100 according to the first aspect, a photosensitive epoxy resin adhesive film is used as the photosensitive resin adhesive film.

【0008】請求項1、2記載の半導体装置は、インタ
ーポーザの構成部材として、従来技術で用いていた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いているので、従来のエキシマレーザや打ち抜
き金型等の設備を用いることなく、感光性エポキシ系樹
脂接着剤フィルムに、前記外部接続端子ランドのパター
ンが形成されたフォトマスクを露光し、前記外部接続端
子ランドのパターニングをすることにより、前記外部接
続端子ランド14を露出する開口部を容易に穿設するこ
とができる。さらに、前記インターポーザの導体回路パ
ターンに、プレス加工、又はエッチング加工で形成され
たリードフレームを用いていた構成としているので、従
来技術に比べて導体回路パターンの加工性、及び剛性が
向上し、平坦性の確保やリフロー時の膨れがなくなり、
熱ストレスによる半田ボールのクラック、及びその取り
扱い性を著しく向上させることができる。特に、請求項
2記載の半導体装置100は、前記インターポーザを構
成するポリイミド系樹脂フィルムに替えて感光性エポキ
シ系樹脂接着剤フィルムを用いているので、インターポ
ーザの材料コストを低減することができる。
In the semiconductor device according to the present invention, a photosensitive epoxy resin is an example of a photosensitive resin adhesive film, instead of an expensive polyimide resin film used in the prior art, as a constituent member of the interposer. Since the adhesive film is used, the photomask on which the pattern of the external connection terminal lands is formed is exposed to the photosensitive epoxy resin adhesive film without using a conventional excimer laser or a punching die or the like. By patterning the external connection terminal lands, an opening exposing the external connection terminal lands 14 can be easily formed. Furthermore, since the lead frame formed by pressing or etching is used for the conductor circuit pattern of the interposer, the workability and rigidity of the conductor circuit pattern are improved as compared with the related art, and the flatness is improved. Swelling during reflow and ensuring
Cracks of the solder balls due to thermal stress, and handling properties thereof can be significantly improved. In particular, the semiconductor device 100 according to claim 2 uses a photosensitive epoxy resin adhesive film instead of the polyimide resin film forming the interposer, so that the material cost of the interposer can be reduced.

【0009】[0009]

【発明の実施の形態】つぎに、本発明の実施の形態を添
付した図面を参照しつつ詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0010】ここで、図1は本発明の実施の形態の一例
に係る半導体装置の構成を示す断面図、図2は本発明の
実施の形態に一例に係る半導体装置に用いたインターポ
ーザの構成を示す断面図、図3は図2に係るインタポー
ザの外部接続端子側を示す平面図、図4は本発明の実施
の形態の一例に係る半導体装置に用いたインターポーザ
の製造工程を示す工程図である。
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a configuration of an interposer used in the semiconductor device according to an embodiment of the present invention. FIG. 3 is a plan view showing the external connection terminal side of the interposer shown in FIG. 2, and FIG. 4 is a process diagram showing a manufacturing process of the interposer used in the semiconductor device according to one example of the embodiment of the present invention. .

【0011】まず、図1〜3を参照しつつ本発明のBG
A型の半導体装置について詳細に説明する。
First, the BG of the present invention will be described with reference to FIGS.
The A-type semiconductor device will be described in detail.

【0012】図1には、本発明の一実施例のインターポ
ーザを構成部材としたフェースアップ構造のBGA型半
導体装置の構造が示されている。
FIG. 1 shows a structure of a face-up structure BGA type semiconductor device using an interposer according to an embodiment of the present invention as a constituent member.

【0013】図によれば、この種のBGA型半導体装置
100は、プレス加工、又はエッチング加工により、上
側面Aに、前記集積回路チップ10aの電極パッド10
bと接続して電気的導通回路を形成するワイヤ・ボンデ
ィング領域13と半導体チップ10aを搭載する半導体
チップ搭載領域10とを備え、下面側Bに、半導体チッ
プ搭載領域10の領域内に位置する外部接続端子ランド
14を備えた複数の導体リード11が配列された所定形
状の導体回路パターン(例えば、リードフレーム)15
と前記導体回路パターン15の下側面Bに貼着され、前
記下側面Bに形成された外部接続端子ランド14を露出
させる開口部16を設けた感光性エポキシ系樹脂接着剤
フィルム17とからなるインターポーザ18(図2、図
3参照)と、前記インターポーザ18の前記半導体チッ
プ搭載領域10に絶縁性接着剤層(例えば、エポキシ系
接着剤層)20を介し、フェースアップ構造で貼着され
た表面に複数の電極パッド10bを備えた集積回路チッ
プ10aと、一端部が前記インタポーザ18のワイヤ・
ボンデング領域13に接続され、他端部が前記ワイヤボ
ンデング領域13のそれぞれに対応する前記集積回路チ
ップ10aの前記電極パッド10bに接続されて電気的
導通回路を形成するボンディング・ワイヤ12と、前記
集積回路チップ10a、前記導体回路パターン15、前
記ボンディング・ワイヤ12を含む片面封止した封止樹
脂19と、感光性エポキシ系樹脂接着剤フィルム17の
開口部16に露出した外部接続端子ランド14に接合
し、半導体チップ搭載領域10の領域内にエリア・アレ
イ状に配置されたフアン・イン(Fan−in)タイプ
の外部接続端子(例えば、ソルダーボール)14とを備
えた図1に示す構成とされている。
As shown in FIG. 1, this type of BGA type semiconductor device 100 has an electrode pad 10 of the integrated circuit chip 10a formed on an upper surface A thereof by pressing or etching.
b, a wire bonding region 13 for forming an electrical conduction circuit and a semiconductor chip mounting region 10 for mounting the semiconductor chip 10a, and an external portion located in the region of the semiconductor chip mounting region 10 on the lower surface side B. A conductor circuit pattern (for example, a lead frame) 15 having a predetermined shape in which a plurality of conductor leads 11 having connection terminal lands 14 are arranged.
And a photosensitive epoxy resin adhesive film 17 attached to the lower surface B of the conductive circuit pattern 15 and provided with an opening 16 for exposing the external connection terminal land 14 formed on the lower surface B. 18 (see FIG. 2 and FIG. 3) and a surface attached to the semiconductor chip mounting area 10 of the interposer 18 in a face-up structure via an insulating adhesive layer (for example, an epoxy-based adhesive layer) 20. An integrated circuit chip 10a having a plurality of electrode pads 10b;
A bonding wire 12 connected to a bonding region 13 and the other end connected to the electrode pad 10b of the integrated circuit chip 10a corresponding to each of the wire bonding regions 13 to form an electrically conductive circuit; A single-sided sealing resin 19 including the integrated circuit chip 10 a, the conductor circuit pattern 15, and the bonding wires 12, and the external connection terminal lands 14 exposed at the openings 16 of the photosensitive epoxy resin adhesive film 17. 1 having a fan-in type external connection terminal (for example, a solder ball) 14 which is bonded and arranged in an area array in the area of the semiconductor chip mounting area 10. Have been.

【0014】図2には、上記のBGA型の半導体装置1
00の構成部材であるインターポーザ18の構成が示さ
れている。
FIG. 2 shows the BGA type semiconductor device 1 described above.
The configuration of the interposer 18 which is a component of the 00 is shown.

【0015】図に示すように、前記インターポーザ18
は、素材の一例である50μm〜150μm(本実施例
では100μm)の銅系帯状材から、プレス加工、又は
/及びエッチング加工により、上側面に、ワイヤボンデ
ィング領域13と半導体チップ搭載領域とを、下側面
に、外部接続端子ランド14を設けた複数の導体リード
11を有する所定の導体回路パターン(図3を参照)1
5と、該導体回路パターン15の下側面Bに貼着された
感光性樹脂接着剤フィルムの一例である25μm〜75
μm(本実施例では75μm)厚の感光性エポキシ系樹
脂接着剤フィルム17とからなる構成とされている。こ
こで、前記感光性エポキシ系樹脂接着剤フィルム17に
は、前記導体回路パターン15の外部接続端子ランド1
4を露出させ、外部接続端子14a(例えば、Sn−A
g等のソルダーボール)を接続する開口部16がエリア
・アレイ状(図3参照)に配置されている。
As shown in the figure, the interposer 18
Is formed from a copper-based strip of 50 μm to 150 μm (100 μm in the present embodiment), which is an example of a material, by pressing and / or etching to form a wire bonding region 13 and a semiconductor chip mounting region on the upper surface. A predetermined conductor circuit pattern (see FIG. 3) having a plurality of conductor leads 11 provided with external connection terminal lands 14 on the lower surface thereof.
5 and 25 μm to 75 μm as an example of a photosensitive resin adhesive film adhered to the lower surface B of the conductive circuit pattern 15.
The photosensitive epoxy resin adhesive film 17 has a thickness of 75 μm (in this embodiment, 75 μm). Here, the external connection terminal lands 1 of the conductive circuit pattern 15 are provided on the photosensitive epoxy resin adhesive film 17.
4 is exposed, and the external connection terminal 14a (for example, Sn-A
Openings 16 for connecting solder balls such as g) are arranged in an area array (see FIG. 3).

【0016】図3には、上記のBGA型の半導体装置1
00の構成部材である前記インターポーザ18の感光性
エポキシ系樹脂接着剤フィルム17(斜線部分)に、前
記導体リード11(透視図で示す)に形成された前記外
部接続端子ランド14を露出した開口部16の配置の一
例が示されている。
FIG. 3 shows the BGA type semiconductor device 1 described above.
An opening exposing the external connection terminal land 14 formed on the conductor lead 11 (shown in a perspective view) in the photosensitive epoxy resin adhesive film 17 (hatched portion) of the interposer 18 which is a constituent member of 00. An example of 16 arrangements is shown.

【0017】図に示すように、前記導体リード11は、
集積回路チッブ10aを搭載する集積回路チッブ搭載領
域10とこれに隣接して設けたワイヤ・ボンディング領
域13と感光性エポキシ系樹脂接着剤フィルム17の開
口部16に露出した外部接続端子ランド14を設けた構
成が示されている。
As shown in FIG.
An integrated circuit chip mounting area 10 for mounting the integrated circuit chip 10a, a wire bonding area 13 provided adjacent thereto, and an external connection terminal land 14 exposed at an opening 16 of a photosensitive epoxy resin adhesive film 17 are provided. Configuration is shown.

【0018】図4(a)、(b)、(c)、(d)、
(e)には、上記のBGA型の半導体装置100の構成
部材である前記インターポーザ18の形成加工の一例が
示されている。
FIGS. 4 (a), (b), (c), (d),
(E) shows an example of forming processing of the interposer 18 which is a constituent member of the BGA type semiconductor device 100.

【0019】図4(a)においては、インターポーザ1
8の構成部材である感光性樹脂接着剤フィルムの一例で
ある感光性エポキシ系樹脂接着剤フィルム17を準備す
る(フィルム形成工程)。
In FIG. 4A, the interposer 1
A photosensitive epoxy resin adhesive film 17 which is an example of a photosensitive resin adhesive film which is a constituent member of No. 8 is prepared (film forming step).

【0020】図に示すように、感光性エポキシ系樹脂接
着剤フィルム17は、両面に保護フィルム17aを備え
た一般的な感光性エポキシ系樹脂接着剤フィルム17の
構成とされている。ここで、図示していない、前記感光
性エポキシ系樹脂接着剤中にファイバー又は球形状の樹
脂を均一に混合した感光性エポキシ系樹脂接着剤フィル
ムを用いることも可能である。
As shown in the figure, the photosensitive epoxy resin adhesive film 17 has the structure of a general photosensitive epoxy resin adhesive film 17 provided with protective films 17a on both sides. Here, it is also possible to use a photosensitive epoxy resin adhesive film (not shown) in which fibers or spherical resins are uniformly mixed in the photosensitive epoxy resin adhesive.

【0021】図4(b)においては、素材の一例である
50μm〜150μm(本実施例では100μm)の銅
系帯状材から、プレス加工により、ワイヤボンディング
領域13と外部接続端子ランド14を設けた複数の導体
リード11を有する所定の形状(図3を参照)に成形さ
れた単一の導体回路パターン(例えば、単一のリードフ
レーム)15を多数個連接した導体回路パターン連接フ
レーム15aが形成される(形成加工工程)。ここで、
図示していない、導体回路パターン連接フレーム15a
から複数個(例えば、4連結)の導体回路パターン15
を連接した短冊状の導体回路パターンフレームを切断形
成して用いることもできる。
In FIG. 4B, a wire bonding region 13 and an external connection terminal land 14 are formed by pressing from a copper-based strip material of 50 μm to 150 μm (100 μm in this embodiment), which is an example of the material. A conductive circuit pattern connecting frame 15a is formed by connecting a plurality of single conductive circuit patterns (for example, a single lead frame) 15 formed in a predetermined shape (see FIG. 3) having a plurality of conductive leads 11. (Formation processing step). here,
Not shown, conductive circuit pattern connection frame 15a
(For example, 4 concatenated) conductor circuit patterns 15
Can be used by cutting and forming a strip-shaped conductor circuit pattern frame connected with the above.

【0022】図4(c)においては、形状加工工程で形
成された導体回路パターン連接フレーム15aの下側面
Bに、前記フィルム形成工程で形成された感光性エポキ
シ系脂接着剤フィルム17の一方面の保護フィルム17
aを除去し、露出面をラミネートして積層導体回路パタ
ーン連接フレーム22が形成される(積層加工工程)。
In FIG. 4 (c), one side of the photosensitive epoxy type adhesive film 17 formed in the film forming step is provided on the lower side B of the conductive circuit pattern connecting frame 15a formed in the shape processing step. Protective film 17
After removing a, the exposed surface is laminated to form the laminated conductor circuit pattern connecting frame 22 (lamination processing step).

【0023】図4(d)においては、前記積層加工工程
で形成された積層導体回路パターン連接フレーム22の
感光性エポキシ系樹脂接着剤フィルム17を前記導体回
路パターン15の前記外部接続端子ランド14に対応す
る開口部のパタンが形成されたマスクパタンでマスキン
グし、これを露光・現像することにより、外部接続端子
ランド14が露出した開口部16を感光性エポキシ系樹
脂接着剤フィルム17にエリアアレイ状に穿設され、イ
ンターポーザ18が連接されたインターポーザ連接フレ
ーム23る(パターニング工程)。
In FIG. 4D, the photosensitive epoxy resin adhesive film 17 of the laminated conductor circuit pattern connecting frame 22 formed in the laminating step is attached to the external connection terminal lands 14 of the conductor circuit pattern 15. By masking with a mask pattern in which the pattern of the corresponding opening is formed, and exposing and developing the same, the opening 16 in which the external connection terminal land 14 is exposed is formed on the photosensitive epoxy resin adhesive film 17 in an area array. The interposer connection frame 23 is formed in the interposer 18 (patterning step).

【0024】図4(e)においては、前記パターニング
加工工程で形成された開口部16を含む露出部に金属め
っきの一例であるNi/Pdのめっき層21が形成され
る(表面処理工程)。
In FIG. 4E, a Ni / Pd plating layer 21 which is an example of metal plating is formed on an exposed portion including the opening 16 formed in the patterning process (surface treatment process).

【0025】本発明は、半導体装置の構成部材として、
銅系又は鉄系の帯状素材から、プレス加工、又は/及び
エッチンク加工により、形成された導体回路パターン
(例えば、リードフレーム)と感光性エポキシ系樹脂接
着剤フィルムとからなるインターポーザを用いたことに
ある。従って、その精神又は主要な特徴から逸脱するこ
となく、他の色々な型で実施することができる。そのた
め、前述の実施例はあらゆる点で単なる例示にすぎず、
限定的に解釈してはならない。本発明の範囲は、特許請
求の範囲によって示すものであって、明細書本文には、
なんら拘束されない。さらに、特許請求の範囲の均等範
囲に属する変形や変更は、すべて本発明の範囲内のもの
である。例えば、フェース・アップ構造の半導体装置の
外に、フェース・ダウン構造の半導体装置のもの含まれ
る。また、ワイヤボンデンク構造の半導体装置の外、フ
リップフロップボンディング構造、バンプボンデング構
造あるいはバンプレスボンディング構造の半導体装置の
ものも含まれる。さらに、フアン・インタイプのBGA
型の半導体装置の外に、フアン・アウト又はフアン・イ
ン/フアン・アウトタイプのものも含まれる。さらにま
た、積層加工工程において、 前記導体回路パターン・
フレームの下側面Bに、感光性エポキシ系樹脂接着剤フ
ィルムのみをラミネートしたパターニングについて説明
をしたが、図示していない、上側面Aに感光性ソルダレ
ジスト塗布した積層導体回路パターン連接フレームを形
成し、両面のパターニングを同時に行うこともできる。
これによって、ワイヤボンデング領域、及び外部接続端
子ランドが同時にパターニングされる。しかも、パター
ニング加工工程で形成されたワイヤボンディング領域、
及び外部接続端子ランドの露出部分に金属めっきの一例
であるNi/Pd、又はNi/Auのめっき層の形成を
無電解めっきで容易に形成できる。
According to the present invention, as a constituent member of a semiconductor device,
The use of an interposer consisting of a conductive circuit pattern (eg, a lead frame) and a photosensitive epoxy resin adhesive film formed by pressing or / and etching from a copper-based or iron-based strip material. is there. Accordingly, the invention may be embodied in various other forms without departing from its spirit or essential characteristics. Therefore, the above-described embodiments are merely illustrative in every respect,
It should not be interpreted restrictively. The scope of the present invention is defined by the appended claims, and the description,
I am not bound at all. Furthermore, all modifications and changes belonging to the equivalent scope of the claims are within the scope of the present invention. For example, a semiconductor device having a face-down structure is included in addition to a semiconductor device having a face-up structure. In addition to a semiconductor device having a wire bond structure, a semiconductor device having a flip-flop bonding structure, a bump bonding structure, or a bumpless bonding structure is also included. Furthermore, Juan in type BGA
In addition to semiconductor devices of the die type, those of the fan-out or fan-in / fan-out type are also included. Furthermore, in the laminating process, the conductive circuit pattern
Although the patterning in which only the photosensitive epoxy resin adhesive film is laminated on the lower side B of the frame has been described, a laminated conductor circuit pattern connecting frame in which a photosensitive solder resist is applied on the upper side A is formed, not shown. Alternatively, patterning on both sides can be performed simultaneously.
Thus, the wire bonding region and the external connection terminal lands are simultaneously patterned. Moreover, the wire bonding area formed in the patterning process,
In addition, a Ni / Pd or Ni / Au plating layer, which is an example of metal plating, can be easily formed on the exposed portions of the external connection terminal lands by electroless plating.

【0026】[0026]

【発明の効果】上記の実施の形態で説明したように、請
求項1、2記載の半導体装置は、従来技術で用いた高価
なポリイミド系樹脂フィルムに替えて感光性樹脂接着剤
フィルムの一例である感光性エポキシ系樹脂接着剤フィ
ルムを用いたインターポーザを構成部材としているの
で、従来の感光性エポキシ系樹脂接着剤フィルムよう
に、エキシマレーザや打ち抜き金型等の設備を用いるこ
となく、前記外部接続端子ランドのパターンが形成され
たフォトマスクを露光し、前記外部接続端子ランドのパ
ターニングをすることにより、前記外部接続端子ランド
を露出する開口部を容易に穿設することができる。その
結果として、作業性が向上すると共に、製造コストを低
減することができる。さらに、前記インターポーザは、
その導体回路パターンに、プレス加工、又はエッチング
加工で形成されたリードフレームを用いていた構成とし
ているので、従来技術に比べて導体回路パターンの加工
性、及び剛性を向上させると共に、製造コストを低減す
ることができる。特に、請求項2記載の半導体装置は、
前記インターポーザを構成するポリイミド系樹脂フィル
ムに替えて感光性エポキシ系樹脂接着剤フィルムを用い
ているので、従来技術のポリイミド系樹脂フィルムを用
いたインターポーザに比べて、その材料コストを低減す
ることができる。上記の結果として、インターポーザに
求められる重要な特性として要求される充分な剛性と平
坦性の確保及び経済性に優れた長期信頼性の高い半導体
装置を提供するすることができる。
As described in the above embodiment, the semiconductor device according to the first and second embodiments is an example of a photosensitive resin adhesive film instead of the expensive polyimide resin film used in the prior art. As a constituent member of an interposer using a certain photosensitive epoxy resin adhesive film, unlike the conventional photosensitive epoxy resin adhesive film, the external connection can be performed without using equipment such as an excimer laser or a punching die. By exposing a photomask having a pattern of terminal lands formed thereon and patterning the external connection terminal lands, an opening for exposing the external connection terminal lands can be easily formed. As a result, workability can be improved and manufacturing costs can be reduced. Further, the interposer comprises:
Since the lead frame formed by pressing or etching is used for the conductor circuit pattern, the workability and rigidity of the conductor circuit pattern are improved and the manufacturing cost is reduced compared to the conventional technology. can do. In particular, the semiconductor device according to claim 2 is
Since a photosensitive epoxy resin adhesive film is used in place of the polyimide resin film constituting the interposer, the material cost can be reduced as compared with an interposer using a conventional polyimide resin film. . As a result, it is possible to provide a semiconductor device which has sufficient rigidity and flatness required as important characteristics required for an interposer, and has high economic efficiency and high long-term reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の一例に係る半導体装置の
構成を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a semiconductor device according to an example of an embodiment of the present invention.

【図2】図1に係る半導体装置に用いたインターポーザ
の外部接続端子側を示す平面図である。
FIG. 2 is a plan view showing an external connection terminal side of an interposer used in the semiconductor device according to FIG. 1;

【図3】図2に係るインターポーザの構成を示す断面図
である。
FIG. 3 is a sectional view showing a configuration of the interposer according to FIG. 2;

【図4】本発明の実施の形態に係る半導体装置に用いた
インターポーザの製造工程を示す工程図である。
FIG. 4 is a process chart showing a manufacturing process of an interposer used for the semiconductor device according to the embodiment of the present invention;

【符号の説明】[Explanation of symbols]

100 半導体装置 10 集積回路チップ搭載領域 10a 集積回路チップ 10b 電極パッド 11 導体リード 12 ボンデング・ワイヤ 13 ワイヤ・ボンディング領域 14 外部接続端子ランド 14a 外部接続端子 15 導体回路パターン 15a 導体回路パターン連接フレーム 16 開口部 17 感光性エポキシ系樹脂接着剤フィルム 17a 保護フィルム 18 インターポーザ 19 封止樹脂 20 インシュレータ 21 めっき層 22 積層導体回路パターン連接フレーム 23 インターポーザ連接フレーム DESCRIPTION OF SYMBOLS 100 Semiconductor device 10 Integrated circuit chip mounting area 10a Integrated circuit chip 10b Electrode pad 11 Conductor lead 12 Bonding wire 13 Wire bonding area 14 External connection terminal land 14a External connection terminal 15 Conductor circuit pattern 15a Conductor circuit pattern connection frame 16 Opening Reference Signs List 17 photosensitive epoxy resin adhesive film 17a protective film 18 interposer 19 sealing resin 20 insulator 21 plating layer 22 laminated conductor circuit pattern connection frame 23 interposer connection frame

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 インターポーザと、該インターポーザ上
に絶縁性接着剤を介して搭載され、前記インターポーザ
と接続して電気的導通回路を形成する複数の電極パッド
を有する集積回路チップと、これらを片面封止した封止
樹脂と、前記インターポーザに接続した外部接続端子と
を具備する半導体装置において、前記インターポーザ
は、プレス加工、又はエッチング加工により形成され、
集積回路チップ搭載領域を備えた複数の導体リードを有
し、該各導体リードの上側面の一端部側に、前記集積回
路チップ搭載領域の周辺にペリフェラルに配置され、前
記集積回路チップの電極パッドに接続して電気的導通回
路を形成するボンディング端子領域を、その下側面の他
端部側に、前記集積回路チップ搭載領域の領域内にエリ
ヤ・アレイ状に配置され、外部接続端子を接合する外部
接続端子ランドを備えた導体回路パターンと、前記導体
回路パターンの前記集積回路チップ搭載面の反対面に貼
着され、前記外部接続端子ランドを露出する開口部が穿
設された感光性樹脂接着剤フィルムとからなることを特
徴とする半導体装置。
1. An integrated circuit chip having an interposer, a plurality of electrode pads mounted on the interposer via an insulating adhesive, and connected to the interposer to form an electric conduction circuit, and these are sealed on one side. In a semiconductor device having a sealing resin stopped and an external connection terminal connected to the interposer, the interposer is formed by pressing or etching,
A plurality of conductor leads having an integrated circuit chip mounting area, and one end side of the upper surface of each of the conductor leads, a peripheral disposed around the integrated circuit chip mounting area, and an electrode pad of the integrated circuit chip; A bonding terminal region for forming an electrically conductive circuit by connecting to the other end of the lower surface thereof is arranged in an area array in the region of the integrated circuit chip mounting region, and external connection terminals are joined. A conductive circuit pattern having external connection terminal lands, and a photosensitive resin adhesive bonded to a surface of the conductive circuit pattern opposite to the integrated circuit chip mounting surface and having an opening for exposing the external connection terminal lands; A semiconductor device comprising: an agent film.
【請求項2】 請求項1記載の半導体装置にあって、前
記感光性樹脂接着剤フィルムが、感光性エポキシ系樹脂
接着剤フィルムであることを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein said photosensitive resin adhesive film is a photosensitive epoxy resin adhesive film.
JP11070286A 1999-03-16 1999-03-16 Semiconductor device Pending JP2000269389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11070286A JP2000269389A (en) 1999-03-16 1999-03-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11070286A JP2000269389A (en) 1999-03-16 1999-03-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2000269389A true JP2000269389A (en) 2000-09-29

Family

ID=13427099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11070286A Pending JP2000269389A (en) 1999-03-16 1999-03-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2000269389A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934399A (en) * 2015-06-23 2015-09-23 日月光封装测试(上海)有限公司 Semiconductor substrate and method for fabricating same
CN111584451A (en) * 2019-02-18 2020-08-25 艾普凌科有限公司 Semiconductor device with a plurality of semiconductor chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934399A (en) * 2015-06-23 2015-09-23 日月光封装测试(上海)有限公司 Semiconductor substrate and method for fabricating same
CN111584451A (en) * 2019-02-18 2020-08-25 艾普凌科有限公司 Semiconductor device with a plurality of semiconductor chips

Similar Documents

Publication Publication Date Title
JP3526788B2 (en) Method for manufacturing semiconductor device
JP2002343899A (en) Semiconductor package and substrate therefor
JP4070470B2 (en) Multilayer circuit board for semiconductor device, manufacturing method thereof, and semiconductor device
JP3437477B2 (en) Wiring board and semiconductor device
JP4379693B2 (en) Semiconductor device and manufacturing method thereof
JPH07326644A (en) Tape carrier and semiconductor device using the same
JP2000138317A (en) Semiconductor device and its manufacture
JPH0922963A (en) Manufacture of board frame for mounting of semiconductor circuit element
US6711815B2 (en) Fabricating method of semiconductor devices
JP2001250876A (en) Semiconductor device and its manufacturing method
JPH0883865A (en) Resin sealed semiconductor device
JP2000299423A (en) Lead frame, semiconductor device using the same and manufacture thereof
JP2002026186A (en) Semiconductor device
JP2005109088A (en) Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment
JP3084648B2 (en) Semiconductor device
JP2000269389A (en) Semiconductor device
JP2004193186A (en) Wiring board, its manufacturing method, and semiconductor device
KR100239387B1 (en) Ball grid array semiconductor package and the manufacture method
JPH08316360A (en) Ic mounting structure
JPH09246416A (en) Semiconductor device
JP3415128B1 (en) Semiconductor device
JPS58134450A (en) Semiconductor device and manufacture thereof
KR100218633B1 (en) Ball grid array package having a carrier frame
JP2006294825A (en) Semiconductor integrated circuit device
JPH0982752A (en) Semiconductor device