JP2000267988A - Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法 - Google Patents
Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法Info
- Publication number
- JP2000267988A JP2000267988A JP11074682A JP7468299A JP2000267988A JP 2000267988 A JP2000267988 A JP 2000267988A JP 11074682 A JP11074682 A JP 11074682A JP 7468299 A JP7468299 A JP 7468299A JP 2000267988 A JP2000267988 A JP 2000267988A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- order
- channels
- data
- dmac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 各チャネルの転送順序に起因する転送エラー
を確実に検出して、転送順序に起因する転送エラーをＣ
ＰＵに通知することである。 【解決手段】 複数のチャネルを介してＣＯＤＥＣ１０
１３と汎用バス１００７との間でデータ転送を実行する
際に、ＤＭＡＣ２００１とＤＭＡＣ２００２の各チャネ
ルの転送順序に起因する転送状態をカウンタ２００４の
タイムアウト状態から検出して、ＣＰＵに転送順序エラ
ーを通知する構成を特徴とする。
を確実に検出して、転送順序に起因する転送エラーをＣ
ＰＵに通知することである。 【解決手段】 複数のチャネルを介してＣＯＤＥＣ１０
１３と汎用バス１００７との間でデータ転送を実行する
際に、ＤＭＡＣ２００１とＤＭＡＣ２００２の各チャネ
ルの転送順序に起因する転送状態をカウンタ２００４の
タイムアウト状態から検出して、ＣＰＵに転送順序エラ
ーを通知する構成を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、所定のデバイスと
バスの間に接続され、データ転送の制御を行う複数のチ
ャネルを持つＤＭＡコントローラおよびＤＭＡコントロ
ーラの異常検出方法に関するものである。
バスの間に接続され、データ転送の制御を行う複数のチ
ャネルを持つＤＭＡコントローラおよびＤＭＡコントロ
ーラの異常検出方法に関するものである。
【０００２】
【従来の技術】従来より、コンピュータ等の情報機器で
は、ＲＡＭ等のメモリ資源に対するＣＰＵのアクセス負
荷を減少させ、メモリアクセス処理速度の向上を図るた
めにＤＭＡコントローラ（以下、ＤＭＡＣと称する）に
よるデータ転送が行われている。通常、ＤＭＡＣの転送
が終了すると、終了を示す信号がＣＰＵ等に伝達され
る。
は、ＲＡＭ等のメモリ資源に対するＣＰＵのアクセス負
荷を減少させ、メモリアクセス処理速度の向上を図るた
めにＤＭＡコントローラ（以下、ＤＭＡＣと称する）に
よるデータ転送が行われている。通常、ＤＭＡＣの転送
が終了すると、終了を示す信号がＣＰＵ等に伝達され
る。
【０００３】
【発明が解決しようとする課題】しかしながら、ＤＭＡ
Ｃが複数のチャネルを有する場合、各々のチャネルの転
送終了は検出できるものの、各チャネルの転送の終了順
序については検出することはできなかった。例えば、２
チャネル構成のＤＭＡＣにおいて、第１のチャネルによ
り、バスを介して転送したデータをデバイスに入力し、
その処理結果の出力を第２のチャネルによりバスに転送
するような場合、デバイスの処理時間を考慮すると、通
常、第１のチャネルの転送終了、第２のチャネルの転送
終了の順序でＤＭＡＣの転送終了が発生することとな
る。
Ｃが複数のチャネルを有する場合、各々のチャネルの転
送終了は検出できるものの、各チャネルの転送の終了順
序については検出することはできなかった。例えば、２
チャネル構成のＤＭＡＣにおいて、第１のチャネルによ
り、バスを介して転送したデータをデバイスに入力し、
その処理結果の出力を第２のチャネルによりバスに転送
するような場合、デバイスの処理時間を考慮すると、通
常、第１のチャネルの転送終了、第２のチャネルの転送
終了の順序でＤＭＡＣの転送終了が発生することとな
る。
【０００４】ところが、デバイスの誤動作、結線の不具
合等により、第２のチャネルの転送終了、第１のチャネ
ルの転送終了の順序でＤＭＡＣの転送終了が発生したと
すると、従来のＤＭＡＣでは、各チャネルのデータ転送
終了通知が発生しても、この発生順序を検出することが
できず、異常なデータ転送であることを検出できないと
いう問題点があった。
合等により、第２のチャネルの転送終了、第１のチャネ
ルの転送終了の順序でＤＭＡＣの転送終了が発生したと
すると、従来のＤＭＡＣでは、各チャネルのデータ転送
終了通知が発生しても、この発生順序を検出することが
できず、異常なデータ転送であることを検出できないと
いう問題点があった。
【０００５】本発明は、上記の問題点を解決するために
なされたもので、ＤＭＡコントローラが複数のチャネル
を介してデバイスと汎用バスとの間でデータ転送を実行
する際に、各チャネルの転送順序に起因する転送状態を
監視することにより、転送順序に起因する転送エラーを
ＣＰＵに対して確実に通知できるエラー監視機能を格段
に向上できるＤＭＡコントローラおよびＤＭＡコントロ
ーラの異常検出方法を提供することである。
なされたもので、ＤＭＡコントローラが複数のチャネル
を介してデバイスと汎用バスとの間でデータ転送を実行
する際に、各チャネルの転送順序に起因する転送状態を
監視することにより、転送順序に起因する転送エラーを
ＣＰＵに対して確実に通知できるエラー監視機能を格段
に向上できるＤＭＡコントローラおよびＤＭＡコントロ
ーラの異常検出方法を提供することである。
【０００６】
【課題を解決するための手段】本発明に係る第１の発明
は、所定のデバイス（図２に示すＣＯＤＥＣ１０１３）
とバス（図２に示す汎用バス１００７）の間に接続さ
れ、データ転送の制御を行う複数のチャネルを持つＤＭ
Ａコントローラであって、前記複数のチャネル毎に設け
られたＤＭＡ転送の終了を検出する転送終了検出手段
（図２に示すＪＫフリップフロップ２００３）と、前記
転送終了検出手段からの複数の転送終了検出信号を受け
て、その発生順序を監視する監視手段（図２に示すカウ
ンタ２００４とコンパレータ２００５）と、前記監視手
段によって得られたチャネル毎の転送終了順序が所定の
順序と異なる場合に、所定の通知を行う通知手段（図２
に示すコンパレータ２００５）とを有するものである。
は、所定のデバイス（図２に示すＣＯＤＥＣ１０１３）
とバス（図２に示す汎用バス１００７）の間に接続さ
れ、データ転送の制御を行う複数のチャネルを持つＤＭ
Ａコントローラであって、前記複数のチャネル毎に設け
られたＤＭＡ転送の終了を検出する転送終了検出手段
（図２に示すＪＫフリップフロップ２００３）と、前記
転送終了検出手段からの複数の転送終了検出信号を受け
て、その発生順序を監視する監視手段（図２に示すカウ
ンタ２００４とコンパレータ２００５）と、前記監視手
段によって得られたチャネル毎の転送終了順序が所定の
順序と異なる場合に、所定の通知を行う通知手段（図２
に示すコンパレータ２００５）とを有するものである。
【０００７】本発明に係る第２の発明は、前記所定のデ
バイス（図２に示すＣＯＤＥＣ１０１３）は、符号化処
理または解読処理を行うものである。
バイス（図２に示すＣＯＤＥＣ１０１３）は、符号化処
理または解読処理を行うものである。
【０００８】本発明に係る第３の発明は、前記通知手段
は、いずれかのチャネルに対する転送異常の発生を通知
するものである。
は、いずれかのチャネルに対する転送異常の発生を通知
するものである。
【０００９】本発明に係る第４の発明は、所定のデバイ
ス（図２に示すＣＯＤＥＣ１０１３）とバス（図２に示
す汎用バス１００７）の間に接続され、データ転送の制
御を行う複数のチャネルを持つＤＭＡコントローラにお
ける異常検出方法であって、前記複数のチャネル毎に設
けられたＤＭＡ転送の終了を検出する転送終了検出工程
（図６のステップ（６００４），（６００６））と、前
記転送終了検出工程からの複数の転送終了検出信号を受
けて、その発生順序を監視する監視工程（図６のステッ
プ（６００７））と、前記監視工程によって得られたチ
ャネル毎の転送終了順序が所定の順序と異なる場合に、
所定の通知を行う通知工程（図６のステップ（６００
８））とを有するものである。
ス（図２に示すＣＯＤＥＣ１０１３）とバス（図２に示
す汎用バス１００７）の間に接続され、データ転送の制
御を行う複数のチャネルを持つＤＭＡコントローラにお
ける異常検出方法であって、前記複数のチャネル毎に設
けられたＤＭＡ転送の終了を検出する転送終了検出工程
（図６のステップ（６００４），（６００６））と、前
記転送終了検出工程からの複数の転送終了検出信号を受
けて、その発生順序を監視する監視工程（図６のステッ
プ（６００７））と、前記監視工程によって得られたチ
ャネル毎の転送終了順序が所定の順序と異なる場合に、
所定の通知を行う通知工程（図６のステップ（６００
８））とを有するものである。
【００１０】本発明に係る第５の発明は、前記所定のデ
バイスは、符号化処理または解読処理を行うものであ
る。
バイスは、符号化処理または解読処理を行うものであ
る。
【００１１】本発明に係る第６の発明は、前記通知工程
は、いずれかのチャネルに対する転送異常の発生を通知
するものである。
は、いずれかのチャネルに対する転送異常の発生を通知
するものである。
【００１２】
【発明の実施の形態】図１は、本発明の実施形態を示す
ＤＭＡコントローラを適用可能なコンピュータシステム
の概略構成を説明するブロック図である。
ＤＭＡコントローラを適用可能なコンピュータシステム
の概略構成を説明するブロック図である。
【００１３】図において、１００１はＣＰＵで、システ
ム全体を制御するコントローラとして機能し、ローカル
バス１００４に接続されたＲＯＭ１００３に記憶された
制御プログラムを実行してＲＡＭ１００２を介して種々
のデータ処理を実行する。なお、ＲＡＭ１００２はＣＰ
Ｕ１００１が動作するためのシステムワークメモリであ
り、画像データを一時記憶するための画像メモリでもあ
る。ＲＯＭ１００３はブートＲＯＭであり、システムの
ブートプログラムが格納されている。
ム全体を制御するコントローラとして機能し、ローカル
バス１００４に接続されたＲＯＭ１００３に記憶された
制御プログラムを実行してＲＡＭ１００２を介して種々
のデータ処理を実行する。なお、ＲＡＭ１００２はＣＰ
Ｕ１００１が動作するためのシステムワークメモリであ
り、画像データを一時記憶するための画像メモリでもあ
る。ＲＯＭ１００３はブートＲＯＭであり、システムの
ブートプログラムが格納されている。
【００１４】１００６はブリッジ（Ｂｒｉｄｇｅ）で、
汎用バス１００７とのＩ／Ｆを司る。１００５はアービ
タ（Ａｒｂｉｔｅｒ）で、汎用バス１００７に接続され
ている。１００８はスキャナコントローラ（Ｓｃａｎｎ
ｅｒ Ｃｏｎｔｒｏｌｌｅｒ）で、スキャナ（Ｓｃａｎ
ｎｅｒ）１０１０による画像読み取りを制御する。アー
ビタ１００５は、汎用バスに接続されるデバイスからの
バス使用要求に応えて、そのうちの１つにバスの使用許
可を出す。この時のアービトレーションアルゴリズムは
不図示の設定レジスタによって切り替え可能となってい
る。
汎用バス１００７とのＩ／Ｆを司る。１００５はアービ
タ（Ａｒｂｉｔｅｒ）で、汎用バス１００７に接続され
ている。１００８はスキャナコントローラ（Ｓｃａｎｎ
ｅｒ Ｃｏｎｔｒｏｌｌｅｒ）で、スキャナ（Ｓｃａｎ
ｎｅｒ）１０１０による画像読み取りを制御する。アー
ビタ１００５は、汎用バスに接続されるデバイスからの
バス使用要求に応えて、そのうちの１つにバスの使用許
可を出す。この時のアービトレーションアルゴリズムは
不図示の設定レジスタによって切り替え可能となってい
る。
【００１５】１００９はプリンタコントローラ（Ｐｒｉ
ｎｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）で、プリンタ１０１
１による印刷処理を制御する。１０１３はコーデック
（ＣＯＤＥＣ）で、ＣＯＤＥＣＩ／Ｆ１０１２を介して
汎用バス１００７に接続されている。Ｂｒｉｄｇｅ１０
０６はローカルバス１００４と汎用バス１００７を接続
し、データ構造を変換するバスブリッジである。
ｎｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）で、プリンタ１０１
１による印刷処理を制御する。１０１３はコーデック
（ＣＯＤＥＣ）で、ＣＯＤＥＣＩ／Ｆ１０１２を介して
汎用バス１００７に接続されている。Ｂｒｉｄｇｅ１０
０６はローカルバス１００４と汎用バス１００７を接続
し、データ構造を変換するバスブリッジである。
【００１６】なお、プリンタコントローラ１００９
は」、汎用バス１００７に接続され、データ転送を行
う。スキャナコントローラ１００８、プリンタコントロ
ーラ１００９は不図示のＤＭＡＣを搭載しており、これ
らによってデータ転送の制御が行われる。
は」、汎用バス１００７に接続され、データ転送を行
う。スキャナコントローラ１００８、プリンタコントロ
ーラ１００９は不図示のＤＭＡＣを搭載しており、これ
らによってデータ転送の制御が行われる。
【００１７】なお、ＣＯＤＥＣＩ／Ｆ１０１２はＣＯＤ
ＥＣ１０１３を汎用バス１００７に接続するためのＩ／
Ｆで、２チャネル（以下、仮にチャネルＣＨ１，ＣＨ２
と記す）のＤＭＡＣを搭載している。
ＥＣ１０１３を汎用バス１００７に接続するためのＩ／
Ｆで、２チャネル（以下、仮にチャネルＣＨ１，ＣＨ２
と記す）のＤＭＡＣを搭載している。
【００１８】図２は、図１に示したＣＯＤＥＣＩ／Ｆ１
０１２の詳細構成を説明するブロック図である。
０１２の詳細構成を説明するブロック図である。
【００１９】図において、２００１，２００２はＤＭＡ
Ｃで、汎用バス１００７に接続され、それぞれＣＯＤＥ
Ｃ１０１３のデータ入出力ポートに接続されている。こ
れらのＤＭＡＣ２００１，２００２からはＤＭＡ転送の
終了を示すＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信号２００
６、ＤＭＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ信号２００７がＪ
Ｋフリップフロップ２００３に入力されている。
Ｃで、汎用バス１００７に接続され、それぞれＣＯＤＥ
Ｃ１０１３のデータ入出力ポートに接続されている。こ
れらのＤＭＡＣ２００１，２００２からはＤＭＡ転送の
終了を示すＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信号２００
６、ＤＭＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ信号２００７がＪ
Ｋフリップフロップ２００３に入力されている。
【００２０】これらのＤＭＡ転送終了信号はこれとは別
に割り込みとしてもＣＰＵ１００１に伝達される。ＪＫ
フリップフロップ２００３の出力はカウンタ２００４の
イネーブルポートＥｎに接続されて、カウンタイネーブ
ル信号（ＣＯＵＮＴＥＲ ＥＮＢ信号）２００８が入力
される構成となっている。
に割り込みとしてもＣＰＵ１００１に伝達される。ＪＫ
フリップフロップ２００３の出力はカウンタ２００４の
イネーブルポートＥｎに接続されて、カウンタイネーブ
ル信号（ＣＯＵＮＴＥＲ ＥＮＢ信号）２００８が入力
される構成となっている。
【００２１】２００５はコンパレータで、カウンタ２０
０４のカウント値を示す出力ＣＯＵＮＴＥＲ＿ＤＡＴＡ
信号２００９が入力され、あらかじめ設定されたタイム
アウト値と比較される。また、コンパレータ２００５の
出力２０１０は割り込み信号としてＣＰＵ１００１に伝
達される。
０４のカウント値を示す出力ＣＯＵＮＴＥＲ＿ＤＡＴＡ
信号２００９が入力され、あらかじめ設定されたタイム
アウト値と比較される。また、コンパレータ２００５の
出力２０１０は割り込み信号としてＣＰＵ１００１に伝
達される。
【００２２】次に、ＤＭＡＣ２００１，２００２が行う
ＤＭＡ転送について説明する。
ＤＭＡ転送について説明する。
【００２３】不図示の内部レジスタに設定を行うことに
より、ＤＭＡ転送を制御することができる。まず、ＤＭ
Ａ転送を開始する先頭アドレスを設定する。チャネルＣ
Ｈ１の場合は、ＣＯＤＥＣ１０１３に送るためのデータ
が格納されたメモリ領域の先頭アドレスを設定する。チ
ャネルＣＨ２の場合は、ＣＯＤＥＣ１０１３の処理を行
ったデータを格納するためのメモリ領域の先頭アドレス
を設定する。
より、ＤＭＡ転送を制御することができる。まず、ＤＭ
Ａ転送を開始する先頭アドレスを設定する。チャネルＣ
Ｈ１の場合は、ＣＯＤＥＣ１０１３に送るためのデータ
が格納されたメモリ領域の先頭アドレスを設定する。チ
ャネルＣＨ２の場合は、ＣＯＤＥＣ１０１３の処理を行
ったデータを格納するためのメモリ領域の先頭アドレス
を設定する。
【００２４】次に、データ転送長をバイト単位で設定す
る。これについてもチャネル毎に独立して設定可能とな
っている。転送アドレス、転送長の設定が終了した後、
チャネル毎に設けられたレジスタの所定のアドレスのス
タートビットを立てることによって、ＤＭＡ転送が開始
される。
る。これについてもチャネル毎に独立して設定可能とな
っている。転送アドレス、転送長の設定が終了した後、
チャネル毎に設けられたレジスタの所定のアドレスのス
タートビットを立てることによって、ＤＭＡ転送が開始
される。
【００２５】次に、ＣＯＤＥＣＩ／Ｆ１０１２とＣＯＤ
ＥＣ１０１３のデータ転送のハンドシェークについて説
明する。
ＥＣ１０１３のデータ転送のハンドシェークについて説
明する。
【００２６】図３は、図１に示したＣＯＤＥＣＩ／Ｆ１
０１２とＣＯＤＥＣ１０１３との間におけるデータ転送
のハンドシェーク動作を説明するためのタイミングチャ
ートであり、図２に示した信号２０１１、２０１２のタ
イミングチャートに対応する。
０１２とＣＯＤＥＣ１０１３との間におけるデータ転送
のハンドシェーク動作を説明するためのタイミングチャ
ートであり、図２に示した信号２０１１、２０１２のタ
イミングチャートに対応する。
【００２７】まず、ＣＯＤＥＣＩ／Ｆ１０１２からＣＯ
ＤＥＣ１０１３へのデータ転送について説明する。
ＤＥＣ１０１３へのデータ転送について説明する。
【００２８】ＣＯＤＥＣ１０１３でデータ入力の準備が
整うと、ＣＯＤＥＣ１０１２はｉｎ＿ｄａｔａ＿ｒｅｑ
（ａｃｔｉｃｖｅ Ｈｉ）をアサー卜する。ｉｎ＿ｄａ
ｔａ＿ｒｅｑを検知して、ＣＯＤＥＣＩ／Ｆ１０１２は
所定数のデータクロックｉｎ＿ｄａｔａ＿ｃｌｋとデー
タイネーブルｉｎ＿ｄａｔａ＿ｅｎ（ａｃｔｉｖｅＬｏ
ｗ）を操作してデータｉｎ ｄａｔａをＣＯＤＥＣ１０
１３へ入力する。この例ではデータは８ビット、１回の
データリクエストに対して８バイトの単位でデータ転送
を行っている。
整うと、ＣＯＤＥＣ１０１２はｉｎ＿ｄａｔａ＿ｒｅｑ
（ａｃｔｉｃｖｅ Ｈｉ）をアサー卜する。ｉｎ＿ｄａ
ｔａ＿ｒｅｑを検知して、ＣＯＤＥＣＩ／Ｆ１０１２は
所定数のデータクロックｉｎ＿ｄａｔａ＿ｃｌｋとデー
タイネーブルｉｎ＿ｄａｔａ＿ｅｎ（ａｃｔｉｖｅＬｏ
ｗ）を操作してデータｉｎ ｄａｔａをＣＯＤＥＣ１０
１３へ入力する。この例ではデータは８ビット、１回の
データリクエストに対して８バイトの単位でデータ転送
を行っている。
【００２９】次に、ＣＯＤＥＣ１０１３からＣＯＤＥＣ
Ｉ／Ｆ１０１２ヘのデータ転送について説明する。
Ｉ／Ｆ１０１２ヘのデータ転送について説明する。
【００３０】ＣＯＤＥＣ１０１３で処理が終了したデー
タが準備されると、ＣＯＤＥＣ１０１３はｏｕｔ＿ｄａ
ｔａ＿ｒｅｑ（ａｃｔｉｖｅ Ｈｉ）をアサートする。
ｏｕｔ＿ｄａｔａ＿ｒｅｑを検知してＣＯＤＥＣＩ／Ｆ
１０１２は所定数のデータクロックｏｕｔ＿ｄａｔａ＿
ｃｌｋとデータイネーブルｏｕｔ＿ｄａｔａ＿ｅｎ（ａ
ｃｔｉｖｅ Ｌｏｗ）を操作してデータｏｕｔ＿ｄａｔ
ａをＣＯＤＥＣ１０１３から受け取る。この例ではデー
タは８ビット、１回のデータリクエストに対して８バイ
トの単位でデータ転送を行っている。
タが準備されると、ＣＯＤＥＣ１０１３はｏｕｔ＿ｄａ
ｔａ＿ｒｅｑ（ａｃｔｉｖｅ Ｈｉ）をアサートする。
ｏｕｔ＿ｄａｔａ＿ｒｅｑを検知してＣＯＤＥＣＩ／Ｆ
１０１２は所定数のデータクロックｏｕｔ＿ｄａｔａ＿
ｃｌｋとデータイネーブルｏｕｔ＿ｄａｔａ＿ｅｎ（ａ
ｃｔｉｖｅ Ｌｏｗ）を操作してデータｏｕｔ＿ｄａｔ
ａをＣＯＤＥＣ１０１３から受け取る。この例ではデー
タは８ビット、１回のデータリクエストに対して８バイ
トの単位でデータ転送を行っている。
【００３１】次に、ＤＭＡコントローラの監視手段につ
いて説明する。
いて説明する。
【００３２】図４，図５は、図２に示したＤＭＡＣ２０
０１，２００２の監視処理動作を説明するタイミングチ
ャートであり、図４はＤＭＡＣ２００１、ＤＭＡＣ２０
０２の順でＤＭＡ転送が終了した場合のタイミングチャ
ートであり、図５はＤＭＡＣ２００２、ＤＭＡＣ２００
１の順でＤＭＡ転送が終了した場合のタイミングチャー
トである。
０１，２００２の監視処理動作を説明するタイミングチ
ャートであり、図４はＤＭＡＣ２００１、ＤＭＡＣ２０
０２の順でＤＭＡ転送が終了した場合のタイミングチャ
ートであり、図５はＤＭＡＣ２００２、ＤＭＡＣ２００
１の順でＤＭＡ転送が終了した場合のタイミングチャー
トである。
【００３３】図４において、ＤＭＡＣ２００１の所定の
転送が終了すると、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信
号２００６がＨｉ状態となる。同様にＤＭＡＣ２００２
の所定の転送が終了すると、ＤＭＡＣ＿ＣＨ２＿ＦＩＮ
ＩＳＨ信号２００７がＨｉとなる。このとき、図２に示
したＪＫフリップフロップ２００３の出力であるＣＯＵ
ＮＴＥＲ＿ＥＮＡＢＬＥ信号２００８はＤＭＡＣ２００
１の終了した時点からＤＭＡＣ２００２の終了した時点
までアクティブになる。カウンタ２００４はこのイネー
ブル区間だけ、ＣＬＯＣＫに同期してカウントアップす
る。
転送が終了すると、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信
号２００６がＨｉ状態となる。同様にＤＭＡＣ２００２
の所定の転送が終了すると、ＤＭＡＣ＿ＣＨ２＿ＦＩＮ
ＩＳＨ信号２００７がＨｉとなる。このとき、図２に示
したＪＫフリップフロップ２００３の出力であるＣＯＵ
ＮＴＥＲ＿ＥＮＡＢＬＥ信号２００８はＤＭＡＣ２００
１の終了した時点からＤＭＡＣ２００２の終了した時点
までアクティブになる。カウンタ２００４はこのイネー
ブル区間だけ、ＣＬＯＣＫに同期してカウントアップす
る。
【００３４】一方、ＤＭＡＣ２００２、ＤＭＡＣ２００
１の順でＤＭＡ転送が終了した場合、図５に示すよう
に、ＣＯＤＥＣＩ／Ｆ１０１２とＣＯＤＥＣ１０１３の
間のデータ転送が正常に行われなかった場合、例えば、
ｏｕｔ＿ｄａｔａ＿ｒｅｑがアサートし続けた場合に
は、ＣＯＤＥＣ１０１３の入力を出力が追い越してしま
う。
１の順でＤＭＡ転送が終了した場合、図５に示すよう
に、ＣＯＤＥＣＩ／Ｆ１０１２とＣＯＤＥＣ１０１３の
間のデータ転送が正常に行われなかった場合、例えば、
ｏｕｔ＿ｄａｔａ＿ｒｅｑがアサートし続けた場合に
は、ＣＯＤＥＣ１０１３の入力を出力が追い越してしま
う。
【００３５】このときは各ＤＭＡＣ２００２、ＤＭＡＣ
２００１の転送は正常に終了したとしても、データが正
しくない状況が生じる。この状況を検知するための手順
を以下に説明する。
２００１の転送は正常に終了したとしても、データが正
しくない状況が生じる。この状況を検知するための手順
を以下に説明する。
【００３６】まず、ＤＭＡＣ２００２の所定の転送が終
了すると、ＤＭＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ信号２００
７がＨｉ状態になる。同様に、ＤＭＡＣ２００１の所定
の転送が終了すると、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ
信号が２００６Ｈｉ状態になる。このとき、ＪＫフリッ
プフロップ２００３の出力ＣＯＵＮＴＥＲ＿ＥＮＡＢＬ
Ｅ信号２００８はＤＭＡＣ２００１の終了した時点から
アクティブとなり続ける。
了すると、ＤＭＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ信号２００
７がＨｉ状態になる。同様に、ＤＭＡＣ２００１の所定
の転送が終了すると、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ
信号が２００６Ｈｉ状態になる。このとき、ＪＫフリッ
プフロップ２００３の出力ＣＯＵＮＴＥＲ＿ＥＮＡＢＬ
Ｅ信号２００８はＤＭＡＣ２００１の終了した時点から
アクティブとなり続ける。
【００３７】そこで、カウンタ２００４はその間、クロ
ックＣＬＯＣＫに同期してカウントアップする。カウン
タ２００４の出力ＣＯＵＮＴＥＲ＿ＤＡＴＡ信号２００
９はコンパレータ２００５に入力され、予め設定された
数と等しくなったときにＩＮＴＥＲＲＵＰＴ信号（割り
込み信号）２０１０をＣＰＵ１００１に対して発生す
る。
ックＣＬＯＣＫに同期してカウントアップする。カウン
タ２００４の出力ＣＯＵＮＴＥＲ＿ＤＡＴＡ信号２００
９はコンパレータ２００５に入力され、予め設定された
数と等しくなったときにＩＮＴＥＲＲＵＰＴ信号（割り
込み信号）２０１０をＣＰＵ１００１に対して発生す
る。
【００３８】上述したＤＭＡコントローラの監視手段の
動作を図６のフローチャートで説明する。
動作を図６のフローチャートで説明する。
【００３９】図６は、本発明に係る画像メモリ制御装置
におけるデータ処理手順の一例を示すフローチャートで
ある。なお、（６００１）〜（６００８）は各ステップ
を示す。また、本実施形態では、便宜上、カウンタ２０
０４のカウント値であるＣＯＵＮＴＥＲ＿ＤＡＴＡ信号
２００９の内容をカウント値ｉと記載し、コンパレータ
２００５の所定の設定値を設定値ｔｉｍｅ ｏｕｔと記
載している。
におけるデータ処理手順の一例を示すフローチャートで
ある。なお、（６００１）〜（６００８）は各ステップ
を示す。また、本実施形態では、便宜上、カウンタ２０
０４のカウント値であるＣＯＵＮＴＥＲ＿ＤＡＴＡ信号
２００９の内容をカウント値ｉと記載し、コンパレータ
２００５の所定の設定値を設定値ｔｉｍｅ ｏｕｔと記
載している。
【００４０】まず、ＤＭＡＣ２００１，２００２の設
定、カウンタ２００４の初期化を行う（６００１）。次
に、ＤＭＡＣ２００１、ＤＭＡＣ２００２の起動をかけ
る（６００２，６００３）。
定、カウンタ２００４の初期化を行う（６００１）。次
に、ＤＭＡＣ２００１、ＤＭＡＣ２００２の起動をかけ
る（６００２，６００３）。
【００４１】そして、ＤＭＡＣ２００１の終了信号ＤＭ
ＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ２００６を検知するまで待
ち（６００４）、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信号
２００６がＨｉ状態となったことを検知すると、カウン
タ２００４のカウントアップを開始する（６００５）。
ＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ２００６を検知するまで待
ち（６００４）、ＤＭＡＣ＿ＣＨ１＿ＦＩＮＩＳＨ信号
２００６がＨｉ状態となったことを検知すると、カウン
タ２００４のカウントアップを開始する（６００５）。
【００４２】そして、ＤＭＡＣ２００２の終了信号ＤＭ
ＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ２００７のＨｉ状態を検知
するか、あるいはカウンタ２００４のカウント値ｉ（Ｃ
ＯＵＮＴＥＲ＿ＤＡＴＡ ２００９に基づく）が所定の
設定値ｔｉｍｅ ｏｕｔに達するまで、カウントアップ
を続ける（６００５，６００６）。
ＡＣ＿ＣＨ２＿ＦＩＮＩＳＨ２００７のＨｉ状態を検知
するか、あるいはカウンタ２００４のカウント値ｉ（Ｃ
ＯＵＮＴＥＲ＿ＤＡＴＡ ２００９に基づく）が所定の
設定値ｔｉｍｅ ｏｕｔに達するまで、カウントアップ
を続ける（６００５，６００６）。
【００４３】そして、カウント値ｉが設定値ｔｉｍｅ
ｏｕｔに達していないと判断した場合は、正常終了す
る。
ｏｕｔに達していないと判断した場合は、正常終了す
る。
【００４４】一方、ステップ（６００７）で、カウント
値ｉが設定値ｔｉｍｅ ｏｕｔに達していると判断した
場合は、異常終了として割り込み信号２０１０を発生す
る（６００７，６００８）。
値ｉが設定値ｔｉｍｅ ｏｕｔに達していると判断した
場合は、異常終了として割り込み信号２０１０を発生す
る（６００７，６００８）。
【００４５】このように、ＣＯＤＥＣ１０１３からのデ
ータ転送の異常をＤＭＡＣ２００１，２００２の転送終
了の順序を監視することによって確実に検出することが
できる。
ータ転送の異常をＤＭＡＣ２００１，２００２の転送終
了の順序を監視することによって確実に検出することが
できる。
【００４６】上記実施形態によれば、所定のデバイスと
バスの間に接続され、データ転送の制御を行う複数のチ
ャネルを持つＤＭＡコントローラにおいて、各チャネル
の転送終了の順序を監視しているので、デバイスの処理
が正常に行われ、かつデータ転送が正常に行われたかを
確実に監視することが可能となり、異常状態を即座に検
出することができる。
バスの間に接続され、データ転送の制御を行う複数のチ
ャネルを持つＤＭＡコントローラにおいて、各チャネル
の転送終了の順序を監視しているので、デバイスの処理
が正常に行われ、かつデータ転送が正常に行われたかを
確実に監視することが可能となり、異常状態を即座に検
出することができる。
【００４７】以下、図７に示すメモリマップを参照して
本発明に係る画像メモリ制御装置を適用可能な画像処理
システムで読み出し可能なデータ処理プログラムの構成
について説明する。
本発明に係る画像メモリ制御装置を適用可能な画像処理
システムで読み出し可能なデータ処理プログラムの構成
について説明する。
【００４８】図７は、本発明に係る画像メモリ制御装置
を適用可能な画像処理システムで読み出し可能な各種デ
ータ処理プログラムを格納する記憶媒体のメモリマップ
を説明する図である。
を適用可能な画像処理システムで読み出し可能な各種デ
ータ処理プログラムを格納する記憶媒体のメモリマップ
を説明する図である。
【００４９】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
されるプログラム群を管理する情報、例えばバージョン
情報，作成者等も記憶され、かつ、プログラム読み出し
側のＯＳ等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【００５０】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【００５１】本実施形態における図６に示す機能が外部
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
【００５２】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ（またはＣＰＵやＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【００５３】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【００５４】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
体としては、例えば、フロッピーディスク，ハードディ
スク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，Ｃ
Ｄ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯ
Ｍ，ＥＥＰＲＯＭ等を用いることができる。
【００５５】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【００５６】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵ等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【００５７】
【発明の効果】以上説明したように、本発明に係る第１
の発明によれば、所定のデバイスとバスの間に接続さ
れ、データ転送の制御を行う複数のチャネルを持つＤＭ
Ａコントローラであって、前記複数のチャネル毎に設け
られたＤＭＡ転送の終了を検出する転送終了検出手段
と、前記転送終了検出手段からの複数の転送終了検出信
号を受けて、その発生順序を監視する監視手段と、前記
監視手段によって得られたチャネル毎の転送終了順序が
所定の順序と異なる場合に、所定の通知を行う通知手段
とを有するので、各チャネルの転送終了順序を検出でき
るため、各チャネルを介して異常なデータ転送がなされ
たことを検出して、デバイスの処理が正常に行われ、か
つデータ転送が正常におこなわれたかを監視することが
でき、データ転送状態を即座に検出できる。
の発明によれば、所定のデバイスとバスの間に接続さ
れ、データ転送の制御を行う複数のチャネルを持つＤＭ
Ａコントローラであって、前記複数のチャネル毎に設け
られたＤＭＡ転送の終了を検出する転送終了検出手段
と、前記転送終了検出手段からの複数の転送終了検出信
号を受けて、その発生順序を監視する監視手段と、前記
監視手段によって得られたチャネル毎の転送終了順序が
所定の順序と異なる場合に、所定の通知を行う通知手段
とを有するので、各チャネルの転送終了順序を検出でき
るため、各チャネルを介して異常なデータ転送がなされ
たことを検出して、デバイスの処理が正常に行われ、か
つデータ転送が正常におこなわれたかを監視することが
でき、データ転送状態を即座に検出できる。
【００５８】第２の発明によれば、前記所定のデバイス
は、符号化処理または解読処理を行うので、デバイスの
符号化処理または解読処理が正常に行われたかどうかを
監視することができる。
は、符号化処理または解読処理を行うので、デバイスの
符号化処理または解読処理が正常に行われたかどうかを
監視することができる。
【００５９】第３の発明によれば、前記通知手段は、い
ずれかのチャネルに対する転送異常の発生を通知するの
で、ＤＭＡコントローラによるデータ転送における転送
順序エラーに起因する転送異常をＣＰＵに確実に通知す
ることができる。
ずれかのチャネルに対する転送異常の発生を通知するの
で、ＤＭＡコントローラによるデータ転送における転送
順序エラーに起因する転送異常をＣＰＵに確実に通知す
ることができる。
【００６０】第４の発明によれば、所定のデバイスとバ
スの間に接続され、データ転送の制御を行う複数のチャ
ネルを持つＤＭＡコントローラにおける異常検出方法で
あって、前記複数のチャネル毎に設けられたＤＭＡ転送
の終了を検出する転送終了検出工程と、前記転送終了検
出工程からの複数の転送終了検出信号を受けて、その発
生順序を監視する監視工程と、前記監視工程によって得
られたチャネル毎の転送終了順序が所定の順序と異なる
場合に、所定の通知を行う通知工程とを有するので、各
チャネルの転送終了順序を検出できるため、各チャネル
を介して異常なデータ転送がなされたことを検出して、
デバイスの処理が正常に行われ、かつデータ転送が正常
におこなわれたかを監視することができ、データ転送状
態を即座に検出できる。
スの間に接続され、データ転送の制御を行う複数のチャ
ネルを持つＤＭＡコントローラにおける異常検出方法で
あって、前記複数のチャネル毎に設けられたＤＭＡ転送
の終了を検出する転送終了検出工程と、前記転送終了検
出工程からの複数の転送終了検出信号を受けて、その発
生順序を監視する監視工程と、前記監視工程によって得
られたチャネル毎の転送終了順序が所定の順序と異なる
場合に、所定の通知を行う通知工程とを有するので、各
チャネルの転送終了順序を検出できるため、各チャネル
を介して異常なデータ転送がなされたことを検出して、
デバイスの処理が正常に行われ、かつデータ転送が正常
におこなわれたかを監視することができ、データ転送状
態を即座に検出できる。
【００６１】第５の発明によれば、前記所定のデバイス
は、符号化処理または解読処理を行うので、デバイスの
符号化処理または解読処理が正常に行われたかどうかを
監視することができる。
は、符号化処理または解読処理を行うので、デバイスの
符号化処理または解読処理が正常に行われたかどうかを
監視することができる。
【００６２】第６の発明によれば、前記通知工程は、い
ずれかのチャネルに対する転送異常の発生を通知するの
で、ＤＭＡコントローラによるデータ転送における転送
順序エラーに起因する転送異常をＣＰＵに確実に通知す
ることができる。
ずれかのチャネルに対する転送異常の発生を通知するの
で、ＤＭＡコントローラによるデータ転送における転送
順序エラーに起因する転送異常をＣＰＵに確実に通知す
ることができる。
【００６３】従って、ＤＭＡコントローラが複数のチャ
ネルを介してデバイスと汎用バスとの間でデータ転送を
実行する際に、各チャネルの転送順序に起因する転送エ
ラーを確実に検出して、転送順序に起因する転送エラー
をＣＰＵに通知できるエラー監視機能を格段に向上でき
る等の効果を奏する。
ネルを介してデバイスと汎用バスとの間でデータ転送を
実行する際に、各チャネルの転送順序に起因する転送エ
ラーを確実に検出して、転送順序に起因する転送エラー
をＣＰＵに通知できるエラー監視機能を格段に向上でき
る等の効果を奏する。
【図１】本発明の実施形態を示すＤＭＡコントローラを
適用可能なコンピュータシステムの概略構成を説明する
ブロック図である。
適用可能なコンピュータシステムの概略構成を説明する
ブロック図である。
【図２】図１に示したＣＯＤＥＣＩ／Ｆの詳細構成を説
明するブロック図である。
明するブロック図である。
【図３】図１に示したＣＯＤＥＣＩ／ＦとＣＯＤＥＣと
の間におけるデータ転送のハンドシェーク動作を説明す
るためのタイミングチャートである。
の間におけるデータ転送のハンドシェーク動作を説明す
るためのタイミングチャートである。
【図４】図２に示したＤＭＡＣの監視処理動作を説明す
るタイミングチャートである。
るタイミングチャートである。
【図５】図２に示したＤＭＡＣの監視処理動作を説明す
るタイミングチャートである。
るタイミングチャートである。
【図６】本発明に係る画像メモリ制御装置におけるデー
タ処理手順の一例を示すフローチャートである。
タ処理手順の一例を示すフローチャートである。
【図７】本発明に係る画像メモリ制御装置を適用可能な
画像処理システムで読み出し可能な各種データ処理プロ
グラムを格納する記憶媒体のメモリマップを説明する図
である。
画像処理システムで読み出し可能な各種データ処理プロ
グラムを格納する記憶媒体のメモリマップを説明する図
である。
１００１ ＣＰＵ １００２ ＲＡＭ １００３ ＲＯＭ １００４ ローカルバス １００７ 汎用バス １０１２ ＣＯＤＥＣインタフェース １０１３ ＣＯＤＥＣ ２００１ ＤＭＡＣ ２００２ ＤＭＡＣ ２００３ ＪＫフリップフロップ ２００４ カウンタ ２００５ コンパレータ
Claims (6)
- 【請求項１】 所定のデバイスとバスの間に接続され、
データ転送の制御を行う複数のチャネルを持つＤＭＡコ
ントローラであって、 前記複数のチャネル毎に設けられたＤＭＡ転送の終了を
検出する転送終了検出手段と、 前記転送終了検出手段からの複数の転送終了検出信号を
受けて、その発生順序を監視する監視手段と、 前記監視手段によって得られたチャネル毎の転送終了順
序が所定の順序と異なる場合に、所定の通知を行う通知
手段と、を有することを特徴とするＤＭＡコントロー
ラ。 - 【請求項２】 前記所定のデバイスは、符号化処理また
は解読処理を行うことを特徴とする請求項１記載のＤＭ
Ａコントローラ。 - 【請求項３】 前記通知手段は、いずれかのチャネルに
対する転送異常の発生を通知することを特徴とする請求
項１記載のＤＭＡコントローラ。 - 【請求項４】 所定のデバイスとバスの間に接続され、
データ転送の制御を行う複数のチャネルを持つＤＭＡコ
ントローラにおける異常検出方法であって、 前記複数のチャネル毎に設けられたＤＭＡ転送の終了を
検出する転送終了検出工程と、 前記転送終了検出工程からの複数の転送終了検出信号を
受けて、その発生順序を監視する監視工程と、 前記監視工程によって得られたチャネル毎の転送終了順
序が所定の順序と異なる場合に、所定の通知を行う通知
工程と、を有することを特徴とするＤＭＡコントローラ
の異常検出方法。 - 【請求項５】 前記所定のデバイスは、符号化処理また
は解読処理を行うことを特徴とする請求項４記載のＤＭ
Ａコントローラの異常検出方法。 - 【請求項６】 前記通知工程は、いずれかのチャネルに
対する転送異常の発生を通知することを特徴とする請求
項４記載のＤＭＡコントローラの異常検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074682A JP2000267988A (ja) | 1999-03-19 | 1999-03-19 | Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11074682A JP2000267988A (ja) | 1999-03-19 | 1999-03-19 | Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000267988A true JP2000267988A (ja) | 2000-09-29 |
Family
ID=13554254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11074682A Pending JP2000267988A (ja) | 1999-03-19 | 1999-03-19 | Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000267988A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267283A (ja) * | 2004-03-18 | 2005-09-29 | Ricoh Co Ltd | カード型メモリのインターフェース回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置 |
| EP1826677A1 (en) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Apparatus and method for performing DMA data transfer |
-
1999
- 1999-03-19 JP JP11074682A patent/JP2000267988A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005267283A (ja) * | 2004-03-18 | 2005-09-29 | Ricoh Co Ltd | カード型メモリのインターフェース回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置 |
| JP4690660B2 (ja) * | 2004-03-18 | 2011-06-01 | 株式会社リコー | カード型メモリのインターフェース回路 |
| EP1826677A1 (en) * | 2006-02-28 | 2007-08-29 | Fujitsu Limited | Apparatus and method for performing DMA data transfer |
| US7752349B2 (en) | 2006-02-28 | 2010-07-06 | Fujitsu Limited | Apparatus and method for performing DMA data transfer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7500139B2 (en) | Securing time for identifying cause of asynchronism in fault-tolerant computer | |
| EP1588260B1 (en) | Hot plug interfaces and failure handling | |
| CN1234562A (zh) | 用于对－pci设备的i/o加载/存储操作的增强错误处理 | |
| EP0631239B1 (en) | Serial data transfer method and system | |
| US6347372B1 (en) | Multiprocessor control system, and a boot device and a boot control device used therein | |
| US7522662B2 (en) | Electronic device including image forming apparatus | |
| US6718488B1 (en) | Method and system for responding to a failed bus operation in an information processing system | |
| JP2000267988A (ja) | Ｄｍａコントローラおよびｄｍａコントローラの異常検出方法 | |
| JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
| US20010025330A1 (en) | Interface having plug and play function | |
| JP2001297054A (ja) | Ｄｍａの転送逸脱防止方法及びｄｍａコントローラ | |
| JP2000276433A (ja) | データ転送装置 | |
| US20040098527A1 (en) | Method and apparatus for an I/O controller to alert an external system management controller | |
| US20030053130A1 (en) | Recording apparatus, interface control apparatus, and interface control method | |
| JPH1097489A (ja) | 磁気ディスク装置のブロック長変換方法及びブロック長変換装置 | |
| JPH11312138A (ja) | 割込み制御システム及びその制御方法 | |
| CN109343986B (zh) | 处理内存故障的方法与计算机系统 | |
| JP2001356881A (ja) | 多重化記憶制御装置 | |
| JP3193155B2 (ja) | Ｄｍａ制御方式 | |
| JPH11212904A (ja) | データ転送システム | |
| JP2002358251A (ja) | Ｐｃｉデバイスおよびそれを備えるｐｃｉバスシステムならびにデータ収集方法 | |
| JP2005070993A (ja) | 転送モード異常検出機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール | |
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
| JP4371786B2 (ja) | Ｕｓｂデバイスコントローラおよびプリンタ | |
| JPS63228855A (ja) | 通信制御装置 |