JP2000267752A - 集積回路のためのクロック生成装置および生成方法 - Google Patents

集積回路のためのクロック生成装置および生成方法

Info

Publication number
JP2000267752A
JP2000267752A JP11074638A JP7463899A JP2000267752A JP 2000267752 A JP2000267752 A JP 2000267752A JP 11074638 A JP11074638 A JP 11074638A JP 7463899 A JP7463899 A JP 7463899A JP 2000267752 A JP2000267752 A JP 2000267752A
Authority
JP
Japan
Prior art keywords
clock
delay
circuit
group
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11074638A
Other languages
English (en)
Other versions
JP3549428B2 (ja
Inventor
Junichi Yano
純一 矢野
Hisato Yoshida
久人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP07463899A priority Critical patent/JP3549428B2/ja
Publication of JP2000267752A publication Critical patent/JP2000267752A/ja
Application granted granted Critical
Publication of JP3549428B2 publication Critical patent/JP3549428B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路において、回路の動作に影響
せずにクロック変化時の瞬間電流を小さくし、これによ
って電源電圧降下がノイズ発生といった問題を抑えるこ
とができるようにする。 【解決手段】 回路のネットリストを入力とし、セル配
置、クロックツリー生成、クロックスキュー低減、セル
間配線を行なった後、セルの配置配線結果より遅延情報
を抽出し、抽出された遅延情報により、回路が誤動作を
起こさないクロック信号の遅延範囲を計算し、その遅延
範囲内でクロックスキューを拡大する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路のための
クロック生成装置および生成方法に関する。
【0002】
【従来の技術】半導体回路におけるツリー形式に基づく
クロック分配回路では、特開平9−258840号公報
に記されているように、誤動作を防ぎかつ高速動作を行
わせるため、各フリップフロップのクロック信号が到達
する時間をできるだけ等しくしている。すなわち、クロ
ックスキューをできるだけ小さくするように、分配経路
の調整や、クロックツリーを構成するトランジスタのサ
イズの調整を行っている。換言すると、近年のディジタ
ル回路の進歩により、回路の高速化、高集積化がますま
す進んでいるが、回路の高速化は、クロックスキューを
低減することによっても実現されている。
【0003】図18に従来のブロックレイアウト設計装
置の例を示す。ここで1801はクロックツリー生成装
置、1802はセル配置装置、1803は配線装置、1
804は遅延情報抽出装置、1805はクロックスキュ
ー低減装置である。以上のように構成された従来のブロ
ックレイアウト設計装置によれば、クロックツリー生成
装置1801で、ブロックの入力クロックに対してクロ
ックツリーが構成され、セル配置装置1802と配線装
置1803とで配置配線が行なわれる。そして、配置配
線結果から遅延情報抽出装置1804で遅延情報を抽出
し、クロックスキューが合っているかどうかの計算が行
われる。最後に、この計算結果に基づいて、クロックス
キュー低減装置1805で、クロックツリーの構成の変
更や、クロックツリーを構成する各セルのドライブ能力
の変更や、配線の変更等を行なうことによって、クロッ
クスキューが低減されることになる。
【0004】
【発明が解決しようとする課題】しかしながら、図18
に示したような従来のブロックレイアウト設計装置で
は、クロックスキューが低減されているために、クロッ
クが供給されるセルがクロックに対してほぼ同時に動作
してしまう。このため、クロックの変化時の瞬間電流が
大きくなってしまい、電源電圧降下が大きくなったり、
発生ノイズが大きくなるという問題を有している。
【0005】詳細には、従来より、半導体集積回路の回
路規模の増大に伴い、回路に含まれるフリップフロップ
やラッチ等の、クロック信号に同期して動作する素子の
数が増大し、合わせてクロックツリーを構成する素子の
数が増大してきている。また、クロック周波数の向上に
伴い、クロック信号をフルスイングさせるためクロック
ツリーを構成する各素子の波形を急峻にすることが必要
となってきている。その結果、多数の素子がクロック信
号に同期してほぼ同時に動作すると、クロック信号の変
化時にクロックツリーに流れる瞬時電流が増加し、電圧
降下や輻射ノイズの発生という問題を生じる。
【0006】以上の従来の問題点を鑑み、本発明は、回
路の動作に影響を与えずにクロック変化時の瞬間電流を
小さくし、それによって電源電圧の降下やノイズの発生
といった問題を抑えるようにすることを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
本発明は、回路が誤動作を起こさないクロック信号の遅
延範囲内でクロックスキューを拡大するのである。これ
により、クロックの遅延が分散されることになり、した
がってクロック変化時の瞬間電流が小さくなって、電源
電圧降下やノイズ発生を抑制することができる。
【0008】
【発明の実施の形態】請求項2に記載の本発明は、対象
となる回路についてクロック信号に対するクロックツリ
ーを形成するクロックツリー生成手段と、回路のネット
リストを入力としてネットリスト中の各セルを配置する
セル配置手段と、配置された各セル間を配線するセル間
配線手段と、セルの配置配線結果より遅延情報を抽出す
る遅延情報抽出手段と、遅延情報の抽出結果にもとづい
てクロックスキューを低減するクロックスキュー低減手
段と、遅延情報抽出手段により抽出された遅延情報によ
り、回路が誤動作を起こさないクロック信号の遅延範囲
を計算するクロックスキュー拡大値算出手段と、このク
ロックスキュー拡大値算出手段により算出されたクロッ
クスキュー拡大値の範囲内でクロックスキューを拡大す
るクロックスキュー拡大手段とを備えたものである。
【0009】これにより、回路の正常動作を保ちながら
クロックスキューを拡大し、したがってクロック変化時
の瞬間電流が小さくなり、電源電圧降下やノイズの発生
を抑えることができる。請求項3に記載の本発明は、ス
キャンチェーンを含んだ回路に対して、セル配置、クロ
ックツリー生成、クロックスキュー低減、セル間配線を
行なう他に、クロックツリーの最終段のドライバに駆動
されるそれぞれのセルグループを構成し、セルグループ
間のチェーンの数が最小となるようにスキャンチェーン
の接続を変更し、セルの配置配線結果より遅延情報を抽
出し、抽出された遅延情報により、回路が誤動作を起こ
さないクロック信号の遅延範囲を計算し、その遅延範囲
内でクロックスキューを拡大するようにしたものであ
る。
【0010】これにより、回路の正常動作を保ちながら
クロックスキューを拡大し、したがってクロック変化時
の瞬間電流が小さくなり、電源電圧降下やノイズ発生を
抑制することができる。また、クロックスキューを大き
くした場合に誤動作しやすいスキャンチェーンによって
このクロックスキューの拡大範囲が小さく制限されるこ
とも防いでいる。
【0011】請求項13に記載の本発明は、クロックを
入力とする回路素子がグループ化されるとともに、グル
ープごとのグループ内クロック供給回路と、クロック供
給源から前記グループ内クロック供給回路へクロックを
供給するグループクロック供給回路とを具備した半導体
集積回路において、レイアウト結果から得られた前記両
クロック供給回路の遅延情報をもとにグループクロック
供給回路の遅延を調整することにより前記両クロック供
給回路内のクロックの遅延時間を合わせるグループ間ク
ロック遅延調整手段と、グループにまたがる信号の遅延
時間からグループ間の遅延時間の余裕を求めるグループ
間タイミング評価手段と、このグループ間タイミング評
価手段で求めた結果にもとづき、グループクロック供給
回路の遅延時間を変更するクロック遅延決定手段とを有
して、グループごとに、クロック供給源からクロックを
入力とする回路素子までのクロックの遅延を分散させる
ように構成されているようにしたものである。
【0012】これにより、回路の機能動作を保証したま
ま、各グループにおけるクロック供給回路による瞬時電
流の発生時刻をずらすことが可能となり、その結果、ク
ロック供給回路全体が消費する瞬時電流を低減すること
が可能となる。請求項16に記載の本発明は、クロック
を入力とする回路素子がグループ化されるとともに、グ
ループ毎のグループ内クロック供給回路と、クロック供
給源から前記グループ内クロック供給回路へクロックを
供給するグループクロック供給回路とを具備した半導体
集積回路において、レイアウト結果から得られた前記両
クロック供給回路の遅延情報をもとにグループクロック
供給回路の遅延を調整することにより前記両クロック供
給回路内のクロックの遅延時間を合わせるグループ間ク
ロック遅延調整手段と、グループにまたがる信号の遅延
時間からグループ間の遅延時間の余裕を求めるグループ
間タイミング評価手段と、グループ間のホールド時間に
対する余裕を一定値以上にするホールド余裕調整手段
と、前記グループ間タイミング評価手段で求めた結果に
もとづき、グループクロック供給回路の遅延時間を変更
するクロック遅延決定手段とを有して、グループごと
に、クロック供給源からクロックを入力とする回路素子
までのクロックの遅延を分散させるように構成されてい
るようにしたものである。
【0013】これにより、ホールド余裕時間を調整する
ことで、クロック供給回路の遅延時間の変動幅を大きく
することが可能となり、各グループのクロック供給回路
の瞬時電流が流れる時刻をずらすことが容易となり、そ
の結果、クロック供給回路全体の瞬時電流の値を小さく
することが可能となる。請求項17に記載の本発明は、
既存の回路をマクロモジュールとして用いる半導体集積
回路において、前記マクロモジュールと他の集積回路の
構成回路とにまたがる信号の遅延時間から前記マクロモ
ジュールのクロックの遅延時間の余裕を求めるマクロモ
ジュールタイミング評価手段と、前記マクロモジュール
が大きな瞬時電流を流す時刻を求める瞬時電流測定手段
と、この瞬時電流測定手段の測定結果と前記マクロモジ
ュールタイミング評価手段で求めた結果とにもとづき、
マクロモジュールへのクロック供給回路の遅延時間を変
更するクロック遅延決定手段とを有して、マクロモジュ
ールにおける大きな瞬時電流の流れる時刻と他の構成回
路における瞬時電流の流れる時刻とをずらすように構成
したものである。
【0014】これにより、マクロモジュールの瞬時電流
の時刻を測定し、その時刻とクロック供給回路で発生す
る瞬時電流の時刻とを比較し、瞬時電流がピーク値とな
る時刻をずらすことで、設計者が変更することのできな
いマクロモジュールを含む半導体集積回路において、ク
ロック供給回路による瞬時電流の影響を最小限に抑える
ことが可能となり、その結果、回路全体の瞬時電流を抑
制することが可能となる。
【0015】(第1の実施の形態)図1は、本発明の第
1の実施の形態にもとづくブロックレイアウト設計装置
を示す。この図1において、101はクロックツリー生
成装置、102はセル配置装置、103は配線装置、1
04は遅延情報抽出装置、105はクロックスキュー低
減装置で、ここまでの構成は上述の図18に示した従来
のものと同じである。図1の装置では、さらに、クロッ
クスキュー拡大値算出装置106と、クロックスキュー
拡大装置107とを備える。
【0016】図2は、図1のブロックレイアウト設計装
置を用いて設計を行なう対象となる回路である。この図
2において、201はクロック入力、202〜207は
フリップフロップ、208〜213は組合せ論理回路で
ある。フリップフロップ202〜207は同一のクロッ
ク入力201で駆動されている。ここで、図2の回路全
体は10nsec以内のサイクルで動作しなくてはなら
ない。またフリップフロップ202〜207のセットア
ップ時間は1nsecである。
【0017】以上のように構成にさた、本発明の第1の
実施の形態にもとづくブロックレイアウト設計装置につ
いて、以下にその動作を示す。まず、図2に示す回路に
対して、図1のクロックツリー生成装置101でクロッ
クツリーを形成する。クロックツリーを生成した回路を
図3に示す。図3において、301〜303はクロック
ツリーを構成するクロックバッファであり、クロックバ
ッファ301はクロックバッファ302、303を駆動
しており、クロックバッファ302はフリップフロップ
202、204、206を駆動しており、クロックバッ
ファ303はフリップフロップ203、205、207
を駆動している。
【0018】この図3のクロックツリーが挿入された回
路に対して、次に、図1のセル配置装置102、配線装
置103、遅延情報抽出装置104によって、図2に示
す回路の配置配線と、配置配線後の遅延値の抽出とが行
なわれる。そしてさらに、遅延情報の抽出結果にもとづ
いて、クロックスキュー低減装置105により各セルの
駆動能力を変更することで、クロックスキューの低減が
行なわれる。クロックスキュー低減まで完了した時点で
の回路の各素子の遅延を図4に示す。すなわち図4に
は、フリップフロップ202〜207の遅延値と、組合
せ論理回路208〜213の遅延値と、クロックバッフ
ァ301〜303の遅延値とが示されている。
【0019】次に、図1のクロックスキュー拡大値算出
装置106によって、クロックスキューをどこまで拡大
できるかを計算する。クロックバッファ302からフリ
ップフロップ202、204、206にクロックが供給
される時刻をTA、クロックバッファ303からフリッ
プフロップ203、205、207にクロックが供給さ
れる時刻をTBとすると、上述のようにフリップフロッ
プ202とフリップフロップ203の間が10nsec
以内のサイクルで動作しなくてはならないので、 (フリップフロップ202の遅延時間)+(組合せ論理
回路208の遅延時間)+(フリップフロップ203の
セットアップ時間)≦10nsec+(フリップフロッ
プ203のクロック到達時刻)−(フリップフロップ2
02のクロック到達時刻) が満たされている必要がある。したがって、 TA−TB≦2nsec が満たされている必要がある。同様にして、フリップフ
ロップ203、204間、フリップフロップ204、2
05間、フリップフロップ205、206間、フリップ
フロップ206、207間、フリップフロップ204、
207間についても考えると、それぞれ TB−TA≦1nsec TA−TB≦3nsec TB−TA≦2nsec TA−TB≦6nsec TA−TB≦3nsec という関係式が満たされる必要がある。これらをまとめ
ると、 −1nsec≦TA−TB≦2nsec が満たされれば回路が誤動作を起こさないことが分か
る。
【0020】次に、図1のクロックスキュー拡大装置1
07によって、クロックバッファ302の駆動能力を調
整し、このクロックバッファ302の遅延時間を3ns
ecとする。
【0021】以上のように本発明の第1の実施の形態に
よれば、クロックスキューをどこまで拡大できるかをク
ロックスキュー拡大値算出装置106によって計算する
ことで、回路の誤動作を起こさず、また回路の要求動作
速度を満たしながら、クロック信号のスキューを拡大す
ることができる。したがって、クロック変化時の瞬間電
流を小さくすることができ、これによって電源電圧降下
やノイズ発生を抑制することができる。
【0022】(第2の実施の形態)図5は、本発明の第
2の実施の形態にもとづくブロックレイアウト設計装置
を示す。図5において、501はクロックツリー生成装
置、503はセル配置装置、504は配線装置、505
は遅延情報抽出装置、506はクロックスキュー低減装
置、507はクロックスキュー拡大値算出装置、508
はクロックスキュー拡大装置であり、これらは図1に示
したものと同じ構成である。これらに加えて、図5の装
置では、クロックツリー生成装置501とセル配置装置
503との間にスキャンチェーン再構成装置502が設
けられ、またクロックスキュー拡大装置508に続いて
スキャンチェーン動作保証装置509が設けられてい
る。
【0023】図6は、図5のブロックレイアウト設計装
置を用いて設計を行なう対象となる回路である。この図
6において、601はクロック入力、602〜607は
フリップフロップ、608〜613は組合せ論理回路、
614はスキャン入力、615はスキャン出力である。
フリップフロップ602〜607は同一のクロック入力
601で駆動されている。この図6の回路は、回路全体
が10nsec以内のサイクルで動作しなくてはならな
い。フリップフロップ602〜607のセットアップ時
間は1nsecであり、スキャン入力614のホールド
時間は0nsecである。またスキャン入力614は第
一段のフリップフロップ602のスキャン入力に接続さ
れ、フリップフロップ602の出力がフリップフロップ
603のスキャン入力に接続され、以降フリップフロッ
プ604、605、606、607の順番で前段のフリ
ップフロップの出力が後段のスキャン入力に接続され、
最終段のフリップフロップ607の出力がスキャン出力
615に接続されることによりスキャンチェーンが構成
されている。
【0024】以上のように構成された本発明の第2の実
施の形態にもとづくブロックレイアウト設計装置につい
て、以下その動作を示す。まず、図6に示す回路に対し
て、クロックツリー生成装置501でクロックツリーを
形成する。クロックツリーを生成した回路を図7に示
す。図7において、701〜703はクロックツリーを
構成するクロックバッファであり、クロックバッファ7
01はクロックバッファ702、703を駆動してお
り、クロックバッファ702はフリップフロップ60
2、604、606を駆動しており、クロックバッファ
703はフリップフロップ603、605、607を駆
動している。
【0025】次に、このようにクロックツリーが挿入さ
れた回路に対して、図5のスキャンチェーン再構成装置
502によって、スキャンチェーンの再構成を行なう。
図7の回路に対してスキャンチェーンの再構成を行なっ
た回路を図8に示す。この図8の回路では、クロックバ
ッファ702により駆動されているフリップフロップ6
02、604、606と、クロックバッファ703によ
り駆動されているフリップフロップ603、605、6
07とをそれぞれ一つのグループとしている。そして、
各グループ内は1本のスキャンチェーンで接続し、グル
ープ間のスキャンチェーンの配線数が少なくなるように
スキャンチェーンの再構成が行なわれている。
【0026】次に、セル配置装置503、配線装置50
4、遅延情報抽出装置505によって、図8に示す回路
の配置配線と、配置配線後の遅延値の抽出とが行なわれ
る。セル配置装置503によるセル配置時には、図9に
示すように、回路のセルとは別に遅延セル901、90
2を配置しておく。そしてさらに、遅延情報の抽出結果
にもとづき、クロックスキュー低減装置506によって
クロックスキューの低減が行なわれる。図9には、クロ
ックスキュー低減まで完了した時点での回路の各遅延
値、すなわち、フリップフロップ602〜607の遅延
値と、組合せ論理回路608〜613の遅延値と、クロ
ックバッファ701〜703の遅延値とを示す。
【0027】次にクロックスキュー拡大値算出装置50
7によってクロックスキューをどこまで拡大できるかを
計算する。すなわち、スキャンチェーンを除く回路の誤
動作が起こらないためには、上述の第1の実施の形態に
おける場合と同様に計算を行なうと、クロックバッファ
702からフリップフロップ602、604、606に
クロックが供給される時刻をTA、クロックバッファ7
03からフリップフロップ603、605、607にク
ロックが供給される時刻をTBとして、−1nsec≦
TA−TB≦2nsecを満たす必要がある。
【0028】次にクロックスキュー拡大装置508によ
ってクロックバッファ702の駆動能力を調整し、クロ
ックバッファ702の遅延時間を3nsecとする。
【0029】次に、スキャンチェーン動作保証装置50
9によって、スキャンチェーンにおいて誤動作が起こら
ないかどうかを確認する。図9においては、スキャンチ
ェーンのうちフリップフロップ606からフリップフロ
ップ603に接続される部分は、フリップフロップ60
3の必要なホールド時間0nsecに対して−1nse
cしかホールド時間がないため、誤動作を起こす。そこ
で、遅延セル902を使用してスキャンチェーンを変更
する。図10にスキャンチェーンを変更したあとの回路
を示し、フリップフロップ606とフリップフロップ6
03との間に遅延セル902が接続されている。こうす
ることによりスキャンチェーンの誤動作もなくなり、回
路は正常に動作することになる。
【0030】以上のように本発明の第2の実施の形態に
よれば、上述の第1の実施の形態の場合と同様に、回路
の誤動作を起こさず、また回路の要求動作速度を満たし
ながら、クロック信号のスキューを拡大することがで
き、クロック変化時の瞬間電流を小さくすることがで
き、、これによって電源電圧降下やノイズ発生を抑制す
ることができる。また、クロックスキューを大きくした
場合に誤動作しやすいスキャンチェーンの動作によっ
て、このクロックスキューの拡大範囲が小さくされるよ
うな事態の発生をも防いでいる。
【0031】なお、上述の第1の実施の形態では、クロ
ックツリー生成装置101、セル配置装置102、配線
装置103、遅延情報抽出装置104、クロックスキュ
ー低減装置105、クロックスキュー拡大値算出装置1
06、クロックスキュー拡大装置107の順序で処理を
行なうとしたが、クロックツリー生成をセル配置の後に
行なうなど、これらの順番が入れ替わっても構わない。
また同じ処理を複数回行なっても構わない。また、上述
の本発明の第2の実施の形態でも、クロックツリー生成
装置501、スキャンチェーン再構成装置502、セル
配置装置503、配線装置504、遅延情報抽出装置5
05、クロックスキュー低減装置506、クロックスキ
ュー拡大値算出装置507、クロックスキュー拡大装置
508、スキャンチェーン動作保証装置509の順序で
処理を行なうとしたが、クロックツリー生成をセル配置
の後に行なうなど、これらの順番が入れ替わっても構わ
ない。また同じ処理を複数回行なっても構わない。
【0032】図5のクロックスキュー拡大値算出装置5
07では、スキャンチェーンを除く回路に誤動作が起こ
らない条件を計算したが、スキャンチェーン回路の一部
もしくは全てを含んだ回路に対する条件を計算すること
によって、スキャンチェーン動作保証装置509の処理
を一部もしくは全てを省略しても構わない。また遅延セ
ル902、903を配置しておくとしたが、このような
遅延セル902、903を配置せずに、スキャンチェー
ンの再構成やスキャンチェーンの配線の変更等によって
誤動作除去を行なってもよい。
【0033】第1および第2の実施の形態では、いずれ
も2段のクロックバッファ301〜303、701〜7
03でツリーを構成していたが、いかなる論理のセル、
いかなる段数のツリーを構成しても構わない。クロック
ツリー内の論理段数も一定である必要はない。同一の大
きさと同一のピン位置とを持った駆動能力の異なる複数
のセルを、クロックツリーに含まれるセルとして使用す
ることができる。
【0034】またクロックスキュー低減装置105、5
06によってクロックスキューを低減するとしたが、た
とえばクロックツリーを構成するセルの駆動能力をあら
かじめ大きくしておくことによってクロックスキューを
低減するなどの方法をとっても良い。クロックスキュー
拡大値算出装置106、507ではフリップフロップ間
の遅延値のみを考慮したが、フリップフロップのホール
ド時間や、回路が誤動作しないためのその他の条件を計
算に使用してもよい。
【0035】クロックスキュー拡大装置107、508
では、クロックバッファ301〜303、701〜70
3の駆動能力を調整することによりクロックスキューを
拡大したが、クロック配線の変更や、クロックツリーの
変更などの方法によってクロックスキューを拡大しても
構わない。
【0036】(第3の実施の形態)図11は、本発明の
第3の実施の形態にもとづくクロックツリー生成装置の
構成図である。この第3の実施の形態においては、クロ
ックを入力とする回路素子がグループ化され、各グルー
プごとに、グループ内クロック供給回路が設けられる。
またクロック供給源から前記グループ内クロック供給回
路へクロックを供給するグループクロック供給回路が設
けられる。
【0037】図11において、1101はすべてのグル
ープのクロック遅延をそろえるグループ間クロック遅延
調整部であり、1102は複数のグループにまたがる信
号のセットアップ時間余裕とホールドタイミング余裕を
求めるグループ間タイミング評価部であり、1103は
各クロックの遅延を決定するクロック遅延決定部であ
り、1104は、回路のレイアウト部である。また11
11はクロック供給回路遅延情報、1112は1チップ
実遅延情報、1113はグループ間クロック余裕分布情
報である。
【0038】図12はクロック供給回路の構成例を示
す。この回路は、グループ1およびグループ2の内部で
クロックを供給するグループ内クロック供給回路と、各
グループへクロックを供給するグループクロック供給回
路とを具備し、グループクロック供給回路は、各グルー
プへ供給するクロックの遅延時間を調整するための遅延
調整セル1201、1202を持っている。
【0039】ここでは、まず、レイアウト結果を基にク
ロック供給回路の遅延時間を求め、グループ間クロック
遅延調整部1101で、クロックバッファ1203から
各グループのクロックツリーの終端点までの遅延が等し
くなるように、グループクロック供給回路上で遅延値を
調整する遅延調整セル1201、1202の遅延値を決
定し、1チップの実遅延値を更新する。
【0040】次に、グループ間タイミング評価部110
2でグループ間にわたる信号のタイミングを評価し、各
グループのクロック間のタイミング余裕を計算する。例
えば、図12のグループ1のフリップフロップからグル
ープ2のフリップフロップに論理パスが存在する場合、
図13に示す各パスのセットアップ余裕時間およびホー
ルド余裕時間を求め、セットアップ余裕時間の最小値を
最小セットアップ余裕時間とし、ホールド余裕時間の最
小値を最小ホールド余裕時間とする。図13では、同図
(a)に示すように、図12のグループ1のクロックで
動作するフリップフロップからグループ2のクロックで
動作するフリップフロップに信号が伝搬するものとし、
信号の伝搬遅延時間と受け側のフリップフロップのセッ
トアップ時間の和からグループ2のクロックの立ち上が
り時刻までをグループ1のグループ2に対するセットア
ップタイミング余裕とする。また同図(b)に示すよう
に、グループ2のクロックの立ち上がりエッジの時刻に
ホールド時間を足した時刻から信号の遅延時間迄の時間
をグループ1のグループ2に対するホールド余裕時間と
する。
【0041】さらに、二つのグループであるグループ1
とグループ2において、グループ1のグループ2に対す
る最小セットアップ余裕時間とグループ2のグループ1
に対する最小ホールド余裕時間とを比較し、小さい方を
それぞれの最小セットアップ余裕時間または最小ホール
ド余裕時間として置き換える。また、逆にグループ2の
グループ1に対する最小セットアップ余裕時間とグルー
プ1のグループ2に対する最小ホールド余裕時間とを比
較し、小さい方をそれぞれの最小セットアップ余裕時間
または最小ホールド余裕時間として置き換える。
【0042】各グループ間の最小セットアップ余裕時間
と最小ホールド余裕時間とを求めた後、図11のクロッ
ク遅延決定部1103で各グループの遅延値を決定す
る。遅延値の決定に際しては、消費電流が多いクロック
ツリーを持つグループ間での遅延差が大きくなるよう
に、図14に示すフローチャートにしたがい、遅延値を
決定する。この場合は、まず、瞬時電流の多いグループ
を選択してグループ1とするとともに(ステップ140
2)、次に瞬時電流の多いグループを選択してグループ
2とする(ステップ1403)。そして、例えばステッ
プ1404に示すようにグループ2のグループ1に対す
る最小セットアップ余裕時間とホールド余裕時間とを比
較し、最小セットアップ余裕時間が大きい場合は、ステ
ップ1405に示すようにグループ2のクロックを最小
セットアップ時間だけ遅らせる。また、最小ホールド余
裕時間の方が大きい場合は、グループ1のクロックを最
小ホールド余裕時間だけ遅らせる。
【0043】次に、ステップ1407以降に示すよう
に、その他のグループのクロックの遅延値を、瞬時電流
の大きい順に既に遅延値の決定しているクロックの間に
入るように決定する。すなわち、例えばi番目のグルー
プのクロックの遅延値を決定する場合、既に遅延値が決
定されているクロックのうち、i番目のクロックよりも
遅延値の大きいクロックに対しては最小ホールド余裕時
間を満たすように、また、遅延値が小さいクロックに対
しては最小セットアップ余裕時間を満たすように、か
つ、最大遅延のクロックと最小遅延のクロックとの距離
ができるだけ遠くなるように、遅延値を決定する(ステ
ップ1408)。ステップ1409において、両方の条
件を満たすことのできる遅延値が存在しない場合は、既
に遅延値の決定しているクロックの遅延値を、条件を満
たす範囲まで小さくしたうえで、すなわち遅延値の幅を
小さくしたうえで(ステップ1410)、当該クロック
の遅延値を決定する(ステップ1411)。
【0044】以上の処理の全体をフローチャートで表す
と、図15のステップ1501〜1508のようにな
る。
【0045】上記のようにクロックの遅延を決定するこ
とにより、瞬時電流を多く消費するクロックの遅延差が
大きくなり、クロックツリー全体が消費する瞬時電流を
下げることが可能となる。その結果、電源効果による性
能劣化や輻射ノイズを軽減することが可能となる。
【0046】なお、グループ内クロック供給回路は、ツ
リー方式やスーパバッファ方式等の方式によらず同じ効
果を得ることが可能である。また、クロックの遅延値の
決定方法は、各グループのクロック供給回路で消費され
る瞬時電流の発生時刻をずらすことが可能であれば、上
記以外の決定方法でも可能である。例えば、各グループ
の瞬時電流を頂点とし遅延時間を中心に一定幅を底辺と
する三角波形で表し、各グループの波形を重ね合わせた
波形の高さを評価関数とし、その評価関数の値を最小と
するよう、セットアップ余裕時間、およびホールド余裕
時間の範囲内で遅延時間を決定することにより同様の効
果を得ることが可能である。
【0047】(第4の実施の形態)図16は、本発明の
第4の実施の形態にもとづくクロックツリー生成装置の
構成図である。ここでは、図11の第3の実施の形態の
構成に加えて、ホールド余裕調整部1601が設けられ
ている。その他の構成は、図11のものと同じである。
【0048】ここでは、第3の実施の形態の場合と同様
に各グループ間の最小セットアップ余裕時間と最小ホー
ルド余裕時間とを求めた後、ホールド余裕時間がある一
定値より小さいかどうかを調べ、小さい場合は、そのホ
ールド余裕時間を決定しているパスを確認し、グループ
間の信号に遅延素子を挿入する。そして、再び各グルー
プ間の最小セットアップ余裕時間と最小ホールド余裕時
間とを求め、以後は第3の実施の形態の場合と同様に処
理を行う。
【0049】この第4の実施の形態にもとづくクロック
ツリー生成装置を用いることにより、第3の実施の形態
と同様にグループごとの瞬時電流の発生時刻をずらし、
全体としての瞬時電流を押えることが可能である。さら
に、ホールド余裕時間が一定値以下である信号に遅延素
子を加えることで、クロックの遅延幅を拡張することが
可能となり、前述の効果をいっそう高めることが可能と
なる。
【0050】(第5の実施の形態)図17は本発明の第
5の実施の形態を示す図である。ここで1701はマク
ロモジュール及び他の回路の遅延値を測定するマクロモ
ジュールタイミング評価部であり、1702はクロック
が供給された回路についての瞬時電流測定部であり、1
703はマクロモジュールのタイミングをずらすための
クロック遅延決定部であり、1704はレイアウト部で
ある。また1712は1チップ実遅延情報、1713は
マクロモジュール回路情報、1714は瞬時電流情報で
ある。
【0051】以下に、このような構成にもとづく処理の
詳細を説明する。まず、レイアウト結果をもとに、マク
ロモジュールタイミング評価部1701でマクロモジュ
ールとマクロモジュール以外の回路とにまたがる信号の
セットアップ余裕時間およびホールド余裕時間を求め
る。セットアップ余裕時間およびホールド余裕時間は、
先の実施の形態と同様に図13にもとづいて求めること
ができる。
【0052】次に、瞬時電流測定部1702において、
マクロモジュール回路情報1713をもとに、各時刻の
マクロモジュールの瞬時電流およびこの瞬時電流が最大
になる時刻を求める。次に、クロック遅延決定部170
3において、マクロモジュールの瞬時電流と、マクロモ
ジュール以外の回路のクロックの遅延時間によるクロッ
ク供給回路の瞬時電流の傾向とを比較し、マクロモジュ
ールの瞬時電流とマクロモジュール以外の回路のクロッ
ク供給回路による瞬時電流との和が小さくなるように、
クロック供給回路の遅延時間を決定する。具体的には、
瞬時電流測定部1702で測定したマクロモジュールの
瞬時電流のピーク値と、マクロモジュール以外のグルー
プの瞬時電流のピーク値とを比較し、マクロモジュール
タイミング評価部1701で求めたマクロモジュールの
セットアップ余裕時間およびホールド余裕時間の範囲内
で同時刻の瞬時電流の和が最小になるように、マクロモ
ジュール以外のクロック供給回路の遅延値を決定する。
【0053】この時、遅延値が正の値であればマクロモ
ジュール以外のクロックをクロック遅延決定部1703
で決定された値だけ遅延させ、また、負の値であればマ
クロモジュールへ供給するクロックの遅延時間を長くす
る。
【0054】
【発明の効果】以上説明したように本発明によれば、回
路が誤動作を起こさないクロック信号の遅延範囲内でク
ロックスキューを拡大するようにしたため、クロックの
遅延が分散されることになり、したがってクロック変化
時の瞬間電流が小さくなって、電源電圧降下やノイズ発
生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にもとづくブロック
レイアウト設計装置のブロック図である。
【図2】図1のブロックレイアウト設計装置によって設
計される回路の一例を示す回路図である。
【図3】図2の回路にクロックツリーを挿入した回路の
一例を示す回路図である。
【図4】図3の回路の配置配線後の遅延情報の抽出結果
を示す図である。
【図5】本発明の第2の実施の形態にもとづくブロック
レイアウト設計装置のブロック図である。
【図6】図5のブロックレイアウト設計装置によって設
計される回路の一例を示す回路図である。
【図7】図6の回路にクロックツリーを挿入した回路の
一例を示す回路図である。
【図8】図7の回路に対してスキャンチェーンを再構成
した回路の回路図である。
【図9】図8の回路の配置配線後の遅延情報の抽出結果
を示す図である。
【図10】図9の回路のスキャンチェーンの動作確認後
の構成を示す回路図である。
【図11】本発明の第3の実施の形態にもとづくクロッ
クツリー生成装置のブロック図である。
【図12】図11のクロックツリー生成装置の回路例を
示す図である。
【図13】図11のクロックツリー生成装置における余
裕時間を示す図である。
【図14】図11のクロックツリー生成装置における遅
延値の決定のための処理のフローチャートを示す図であ
る。
【図15】図11のクロックツリー生成装置の動作のフ
ローチャートを示す図である。
【図16】本発明の第4の実施の形態にもとづくクロッ
クツリー生成装置のブロック図である。
【図17】本発明の第5の実施の形態にもとづくクロッ
クツリー生成装置のブロック図である。
【図18】従来の集積回路のためのクロック生成装置の
ブロック図である。
【符号の説明】
101 クロックツリー生成装置 102 セル配置装置 103 配線装置 104 遅延情報抽出装置 105 クロックスキュー低減装置 106 クロックスキュー拡大値算出装置 107 クロックスキュー拡大装置 301〜303 クロックバッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/822 H01L 21/82 W 27/04 D Fターム(参考) 5B046 AA08 BA06 JA01 5B079 CC11 CC13 CC14 DD06 DD08 DD13 5F038 BH19 CD06 CD08 CD09 DT06 EZ09 EZ10 EZ20 5F064 AA01 BB01 EE45 EE47 EE54 HH03 HH06 HH09

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 回路が誤動作を起こさないクロック信号
    の遅延範囲内でクロックスキューが拡大されていること
    を特徴とする集積回路のためのクロック生成装置。
  2. 【請求項2】 対象となる回路についてクロック信号に
    対するクロックツリーを形成するクロックツリー生成手
    段と、回路のネットリストを入力としてネットリスト中
    の各セルを配置するセル配置手段と、配置された各セル
    間を配線するセル間配線手段と、セルの配置配線結果よ
    り遅延情報を抽出する遅延情報抽出手段と、遅延情報の
    抽出結果にもとづいてクロックスキューを低減するクロ
    ックスキュー低減手段と、遅延情報抽出手段により抽出
    された遅延情報により、回路が誤動作を起こさないクロ
    ック信号の遅延範囲を計算するクロックスキュー拡大値
    算出手段と、このクロックスキュー拡大値算出手段によ
    り算出されたクロックスキュー拡大値の範囲内でクロッ
    クスキューを拡大するクロックスキュー拡大手段とを備
    えたことを特徴とする集積回路のためのクロック生成装
    置。
  3. 【請求項3】 スキャンチェーンを含んだ回路に供給さ
    れるクロック信号に対してクロックツリーを形成するク
    ロックツリー生成手段と、クロックツリーの中で各クロ
    ックセルが駆動するセルをそれぞれセルグループとし
    て、これらのセルグループ間のチェーンの数が減少する
    ようにスキャンチェーンの接続を変更するスキャンチェ
    ーン再構成手段と、スキャンチェーンを含んだ回路のネ
    ットリストを入力としてネットリスト中の各セルを配置
    するセル配置手段と、配置された各セル間を配線するセ
    ル間配線手段と、セルの配置配線結果より遅延情報を抽
    出する遅延情報抽出手段と、遅延情報の抽出結果にもと
    づいてクロックスキューを低減するクロックスキュー低
    減手段と、遅延情報抽出手段により抽出された遅延情報
    により、回路が誤動作を起こさないクロック信号の遅延
    範囲を計算するクロックスキュー拡大値算出手段と、こ
    のクロックスキュー拡大値算出手段により算出されたク
    ロックスキュー拡大値の範囲内でクロックスキューを拡
    大するクロックスキュー拡大手段とを備えたことを特徴
    とする集積回路のためのクロック生成装置。
  4. 【請求項4】 クロックスキュー拡大手段によってクロ
    ックスキューを拡大した後に回路の遅延情報を抽出し
    て、スキャンチェーンの誤動作が起こらないかどうかを
    確認し、誤動作が起こる場合にはその誤動作を除去する
    スキャンチェーン動作保証手段を備えたことを特徴とす
    る請求項3記載の集積回路のためのクロック生成装置。
  5. 【請求項5】 スキャンチェーン動作保証手段は、スキ
    ャンチェーンの誤動作が起こる場合に、セルグループ間
    のチェーンの接続を変更するか、ネットリストに含まれ
    るセルとは別に遅延を発生させるための遅延セルをセル
    グループ間のチェーンに挿入するか、誤動作を起こすチ
    ェーン部分の配線を変更することにより、スキャンチェ
    ーンの誤動作をなくすように構成されていることを特徴
    とする請求項4の集積回路のためのクロック生成装置。
  6. 【請求項6】 クロックスキュー低減手段は、クロック
    ツリーに含まれる各セルの駆動能力を変更することによ
    ってクロックスキューを低減可能であることを特徴とす
    る請求項2から5までのいずれか1項記載の集積回路の
    ためのクロック生成装置。
  7. 【請求項7】 クロックスキュー拡大手段は、クロック
    ツリーに含まれる各セルの駆動能力を変更することによ
    ってクロックスキューを拡大可能であることを特徴とす
    る請求項2から6までのいずれか1項記載の集積回路の
    ためのクロック生成装置。
  8. 【請求項8】 同一の大きさと同一のピン位置とを持っ
    た駆動能力の異なる複数のセルが、クロックツリーに含
    まれるセルとして使用されていることを特徴とする請求
    項2から7までのいずれか1項記載の集積回路のための
    クロック生成装置。
  9. 【請求項9】 回路が誤動作を起こさないクロック信号
    の遅延範囲内でクロックスキューを拡大することを特徴
    とする集積回路のためのクロック生成方法。
  10. 【請求項10】 対象となる回路についてクロック信号
    に対するクロックツリーを形成し、回路のネットリスト
    を入力としてネットリスト中の各セルを配置し、配置さ
    れた各セル間を配線し、セルの配置配線結果より遅延情
    報を抽出し、遅延情報の抽出結果にもとづいてクロック
    スキューを低減し、抽出された前記遅延情報により、回
    路が誤動作を起こさないクロック信号の遅延範囲に対応
    したクロックスキュー拡大値を計算し、算出されたクロ
    ックスキュー拡大値の範囲内でクロックスキューを拡大
    することを特徴とする集積回路のためのクロック生成方
    法。
  11. 【請求項11】 スキャンチェーンを含んだ回路に供給
    されるクロック信号に対してクロックツリーを形成し、
    クロックツリーの中で各クロックセルが駆動するセルを
    それぞれセルグループとして、これらのセルグループ間
    のチェーンの数が減少するようにスキャンチェーンの接
    続を変更し、スキャンチェーンを含んだ回路のネットリ
    ストを入力としてネットリスト中の各セルを配置し、配
    置された各セル間を配線し、セルの配置配線結果より遅
    延情報を抽出し、遅延情報の抽出結果にもとづいてクロ
    ックスキューを低減し、抽出された前記遅延情報によ
    り、回路が誤動作を起こさないクロック信号の遅延範囲
    に対応したクロックスキュー拡大値を計算し、算出され
    たクロックスキュー拡大値の範囲内でクロックスキュー
    を拡大することを特徴とする集積回路のためのクロック
    生成方法。
  12. 【請求項12】 クロックスキューを拡大した後に回路
    の遅延情報を抽出して、スキャンチェーンの誤動作が起
    こらないかどうかを確認し、誤動作が起こる場合にはそ
    の誤動作を除去することを特徴とする請求項11記載の
    集積回路のためのクロック生成方法。
  13. 【請求項13】 クロックを入力とする回路素子がグル
    ープ化されるとともに、グループごとのグループ内クロ
    ック供給回路と、クロック供給源から前記グループ内ク
    ロック供給回路へクロックを供給するグループクロック
    供給回路とを具備した半導体集積回路において、レイア
    ウト結果から得られた前記両クロック供給回路の遅延情
    報をもとにグループクロック供給回路の遅延を調整する
    ことにより前記両クロック供給回路内のクロックの遅延
    時間を合わせるグループ間クロック遅延調整手段と、グ
    ループにまたがる信号の遅延時間からグループ間の遅延
    時間の余裕を求めるグループ間タイミング評価手段と、
    このグループ間タイミング評価手段で求めた結果にもと
    づき、グループクロック供給回路の遅延時間を変更する
    クロック遅延決定手段とを有して、クロック供給源から
    クロックを入力とする回路素子までのクロックの遅延を
    グループごとに分散させるように構成されていることを
    特徴とする集積回路のためのクロック生成装置。
  14. 【請求項14】 クロック遅延決定手段は、すべてのグ
    ループの中から瞬時電流の多いグループ二つを選択する
    手段と、選択されたグループ間のセットアップ時間に対
    する余裕時間の最小値である最小セットアップ余裕とグ
    ループ間のホールド時間に対する余裕時間の最小値であ
    る最小ホールド余裕とを比較する手段と、前記選択され
    たグループの一方の遅延値を前記比較結果にもとづき決
    定する手段と、前記選択されたグループ以外のグループ
    の遅延時間を順次決定する手段とによって全グループの
    遅延時間を決定するように構成されていることを特徴と
    する請求項13記載の集積回路のためのクロック生成装
    置。
  15. 【請求項15】 クロック遅延決定手段は、各グループ
    の瞬時電流を頂点とし遅延時間を中心に一定幅を底辺と
    する三角波形を用いて、各時刻の各グループの三角波形
    の総和を評価関数とし、評価関数の値を最小にする各グ
    ループへのクロックの遅延時間を決定するように構成さ
    れていることを特徴とする請求項13記載の集積回路の
    ためのクロック生成装置。
  16. 【請求項16】 クロックを入力とする回路素子がグル
    ープ化されるとともに、グループ毎のグループ内クロッ
    ク供給回路と、クロック供給源から前記グループ内クロ
    ック供給回路へクロックを供給するグループクロック供
    給回路とを具備した半導体集積回路において、レイアウ
    ト結果から得られた前記両クロック供給回路の遅延情報
    をもとにグループクロック供給回路の遅延を調整するこ
    とにより前記両クロック供給回路内のクロックの遅延時
    間を合わせるグループ間クロック遅延調整手段と、グル
    ープにまたがる信号の遅延時間からグループ間の遅延時
    間の余裕を求めるグループ間タイミング評価手段と、グ
    ループ間のホールド時間に対する余裕を一定値以上にす
    るホールド余裕調整手段と、前記グループ間タイミング
    評価手段で求めた結果にもとづき、グループクロック供
    給回路の遅延時間を変更するクロック遅延決定手段とを
    有して、グループごとに、クロック供給源からクロック
    を入力とする回路素子までのクロックの遅延を分散させ
    るように構成されていることを特徴とする集積回路のた
    めのクロック生成装置。
  17. 【請求項17】 既存の回路をマクロモジュールとして
    用いる半導体集積回路において、前記マクロモジュール
    と他の集積回路の構成回路とにまたがる信号の遅延時間
    から前記マクロモジュールのクロックの遅延時間の余裕
    を求めるマクロモジュールタイミング評価手段と、前記
    マクロモジュールが大きな瞬時電流を流す時刻を求める
    瞬時電流測定手段と、この瞬時電流測定手段の測定結果
    と前記マクロモジュールタイミング評価手段で求めた結
    果とにもとづき、マクロモジュールへのクロック供給回
    路の遅延時間を変更するクロック遅延決定手段とを有し
    て、マクロモジュールにおける大きな瞬時電流の流れる
    時刻と他の構成回路における瞬時電流の流れる時刻とを
    ずらすように構成したことを特徴とする集積回路のため
    のクロック生成装置。
  18. 【請求項18】 クロックを入力とする回路素子がグル
    ープ化されるとともに、グループごとのグループ内クロ
    ック供給回路と、クロック供給源から前記グループ内ク
    ロック供給回路へクロックを供給するグループクロック
    供給回路とを具備した半導体集積回路において、レイア
    ウト結果から得られた前記両クロック供給回路の遅延情
    報をもとに、グループクロック供給回路の遅延を調整す
    ることにより、前記両クロック供給回路内のクロックの
    遅延時間を合わせ、グループにまたがる信号の遅延時間
    からグループ間の遅延時間の余裕を求め、求められたグ
    ループ間の遅延時間の余裕にもとづき、グループクロッ
    ク供給回路の遅延時間を変更して、グループごとに、ク
    ロック供給源からクロックを入力とする回路素子までの
    クロックの遅延を分散させることを特徴とする集積回路
    のためのクロック生成方法。
  19. 【請求項19】 クロックを入力とする回路素子がグル
    ープ化されるとともに、グループ毎のグループ内クロッ
    ク供給回路と、クロック供給源から前記グループ内クロ
    ック供給回路へクロックを供給するグループクロック供
    給回路とを具備した半導体集積回路において、レイアウ
    ト結果から得られた前記両クロック供給回路の遅延情報
    をもとに、グループクロック供給回路の遅延を調整する
    ことにより、前記両クロック供給回路内のクロックの遅
    延時間を合わせ、グループにまたがる信号の遅延時間か
    らグループ間の遅延時間の余裕を求め、グループ間のホ
    ールド時間に対する余裕を一定値以上にし、求められた
    前記グループ間の遅延時間の余裕にもとづき、グループ
    クロック供給回路の遅延時間を変更して、グループごと
    に、クロック供給源からクロックを入力とする回路素子
    までのクロックの遅延を分散させることを特徴とする集
    積回路のためのクロック生成方法。
  20. 【請求項20】 既存の回路をマクロモジュールとして
    用いる半導体集積回路において、前記マクロモジュール
    と他の集積回路の構成回路とにまたがる信号の遅延時間
    から前記マクロモジュールのクロックの遅延時間の余裕
    を求め、前記マクロモジュールが大きな瞬時電流を流す
    時刻を求め、この瞬時電流を流す時刻の測定結果と前記
    マクロモジュールのクロックの遅延時間の測定結果とに
    もとづき、マクロモジュールへのクロック供給回路の遅
    延時間を変更して、マクロモジュールにおける大きな瞬
    時電流の流れる時刻と他の構成回路における瞬時電流の
    流れる時刻とをずらすことを特徴とする集積回路のため
    のクロック生成方法。
JP07463899A 1999-03-19 1999-03-19 集積回路のためのクロック生成装置および生成方法 Expired - Fee Related JP3549428B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07463899A JP3549428B2 (ja) 1999-03-19 1999-03-19 集積回路のためのクロック生成装置および生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07463899A JP3549428B2 (ja) 1999-03-19 1999-03-19 集積回路のためのクロック生成装置および生成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004005814A Division JP2004199705A (ja) 2004-01-13 2004-01-13 集積回路のためのクロック生成装置および生成方法

Publications (2)

Publication Number Publication Date
JP2000267752A true JP2000267752A (ja) 2000-09-29
JP3549428B2 JP3549428B2 (ja) 2004-08-04

Family

ID=13552965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07463899A Expired - Fee Related JP3549428B2 (ja) 1999-03-19 1999-03-19 集積回路のためのクロック生成装置および生成方法

Country Status (1)

Country Link
JP (1) JP3549428B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194904A (ja) * 2014-03-31 2015-11-05 株式会社ソシオネクスト 設計方法、設計装置およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021038982A (ja) 2019-09-02 2021-03-11 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194904A (ja) * 2014-03-31 2015-11-05 株式会社ソシオネクスト 設計方法、設計装置およびプログラム
US9659119B2 (en) 2014-03-31 2017-05-23 Socionext Inc. Method and design apparatus

Also Published As

Publication number Publication date
JP3549428B2 (ja) 2004-08-04

Similar Documents

Publication Publication Date Title
US8222921B2 (en) Configurable time borrowing flip-flops
US8887110B1 (en) Methods for designing intergrated circuits with automatically synthesized clock distribution networks
US11971740B2 (en) Timing error detection and correction circuit
US6981233B2 (en) Method for analyzing path delays in an IC clock tree
US6593792B2 (en) Buffer circuit block and design method of semiconductor integrated circuit by using the same
US20080129362A1 (en) Semiconductor device and method of designing semiconductor device
US6574781B1 (en) Design methodology for inserting RAM clock delays
JP2001203273A (ja) 半導体集積回路のレイアウト設計方法及び半導体集積回路
US6944840B2 (en) Design method and system for achieving a minimum machine cycle for semiconductor integrated circuits
US6230300B1 (en) Method and apparatus for the optimization of a tree depth for clock distribution in semiconductor integrated circuits
Elboim et al. A clock-tuning circuit for system-on-chip
US20080066043A1 (en) Method and system for clock tree generation
JP4251692B2 (ja) 集積回路設計方法
JP2000267752A (ja) 集積回路のためのクロック生成装置および生成方法
JP3869406B2 (ja) クロック位相差検出回路、クロック分配回路、及び大規模集積回路
US7557626B1 (en) Systems and methods of reducing power consumption of digital integrated circuits
JP2004199705A (ja) 集積回路のためのクロック生成装置および生成方法
JP2002009155A (ja) 半導体回路の設計方法及びそれを用いて設計する半導体回路
JP2008166981A (ja) 遅延調整回路及び遅延調整方法
JP4425300B2 (ja) 半導体集積回路装置の設計プログラム、および、記録媒体
US6476639B2 (en) Semiconductor integrated circuit device capable of producing output thereof without being influenced by other input
JP3116915B2 (ja) クロックネットのレイアウト設計変更方式
Sobczyk et al. Power dissipation in basic global clock distribution networks
JP2004127012A (ja) 同期式回路およびその設計方法
Santhanam et al. Generic methodolgy and solution for Additive Jitter correction in Mesh based clock architectures

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040420

LAPS Cancellation because of no payment of annual fees