JP2000261827A - Ｙｕｖデータ処理回路 - Google Patents

Abstract

(57)【要約】 【構成】 ＹＵＶ比率情報がレジスタ５０に設定される
と、ＹＵＶ比率情報に対応するアドレス信号がセレクタ
７０から出力される。ＳＤＲＡＭ制御回路２６は、この
ようなアドレス信号に従ってＹＵＶデータをＳＤＲＡＭ
２８から読み出す。読み出されたＹＵＶデータは、ＳＲ
ＡＭ７８ａおよび７８ｂを介してＪＰＥＧコーデック３
０に出力される。一方、マスク信号発生手段は、ＹＵＶ
比率情報に基づいて、所定のマスク信号をＪＰＥＧコー
デック３０に入力する。ＪＰＥＧコーデック３０は、マ
スク信号がローレベルのときに能動化され、この時点で
入力されているＹＵＶデータを圧縮する。 【効果】 ＹＵＶ比率情報に対応するアドレス信号によ
ってＳＤＲＡＭからＹＵＶデータを読み出し、ＹＵＶ比
率情報に対応するマスク信号によって所定の期間にＪＰ
ＥＧコーデックを不能化することで、所望のＹＵＶ比率
の圧縮ＹＵＶデータを生成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、データ処理装置に関
し、特にたとえばディジタルカメラに適用され、内部メ
モリに格納されたＹＵＶデータを読み出して圧縮回路に
入力するデータ処理装置に関する。

【０００２】

【従来の技術】多くのディジタルカメラでは、撮影され
た被写体像のＹＵＶデータは、ＪＰＥＧ方式で圧縮され
る。ここで、ＪＰＥＧ圧縮が可能なＹＵＶデータの比率
としては、４：２：２および４：１：１がある。４：
１：１のＹＵＶデータを圧縮したときは４１１圧縮デー
タが生成され、４：２：２のＹＵＶデータを圧縮したと
きは４２２圧縮データが生成される。このような４１１
圧縮データおよび４２２圧縮データを互いに比較した場
合、伸長時の画質では４２２圧縮データが優れている一
方、ＩｒＤＡ通信には４１１圧縮データの方が適してい
る。

【０００３】このため、従来のディジタルカメラでは、
圧縮データを生成するとき、まず４：２：２のＹＵＶデ
ータを内部メモリに格納し、圧縮処理回路に入力すると
きの読み出し方法を４２２圧縮時と４１１圧縮時とで切
り換えていた。つまり、４２２圧縮時は内部メモリのＹ
ＵＶデータをそのまま読み出すが、４１１圧縮時は、内
部メモリのマッピング状態をソフトウェア処理によって
４：２：２から４：１：１に変換し、それから読み出し
を行っていた。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来技術では、４１１圧縮データを生成するときに、内部
メモリのマッピング状態を変更する分だけ余分な時間が
かかってしまうという問題があった。また、このような
問題は、４１１圧縮データを伸長し、伸長データを４：
２：２の比率で内部メモリに書き込むときも、同様に発
生していた。

【０００５】それゆえに、この発明の主たる目的は、所
望の比率のＹＵＶデータを短時間で圧縮することができ
る、ＹＵＶデータ処理回路を提供することである。

【０００６】この発明の他の目的は、圧縮されたＹＵＶ
データを短時間かつ所望の比率でメモリに書き込むこと
ができる、ＹＵＶデータ処理回路を提供することであ
る。

【０００７】

【課題を解決するための手段】第１の発明は、ＹＵＶデ
ータを格納するメモリ、複数の比率のいずれか１つを示
すＹＵＶ比率情報を設定する設定手段、ＹＵＶ比率情報
に従う態様でＹＵＶデータをメモリから読み出す読み出
し手段、ＹＵＶデータに圧縮処理を施す圧縮手段、読み
出し手段によって読み出されたＹＵＶデータを圧縮手段
に入力する入力手段、およびＹＵＶ比率情報に基づいて
マスク信号を発生するマスク信号発生手段を備える、Ｙ
ＵＶデータ処理回路である。

【０００８】第２の発明は、４：１：１の比率を持つＹ
ＵＶデータを圧縮する圧縮手段、４：２：２の比率を持
つＹＵＶデータを格納するメモリ、メモリからＹＵＶデ
ータを読み出して圧縮手段に入力する入力手段、および
ＵデータおよびＶデータが入力される期間に所定のマス
ク信号を発生するマスク信号発生手段を備える、ＹＵＶ
データ処理回路である。

【０００９】第３の発明は、圧縮ＹＵＶデータを伸長す
る伸長手段、圧縮ＹＵＶデータのＹＵＶ比率を検出する
検出手段、バッファメモリ、伸長手段によって伸長され
たＹＵＶデータをＹＵＶ比率に従う態様でバッファメモ
リに書き込む第１書き込み手段、バッファメモリに格納
されたＹＵＶデータをＹＵＶ比率に従う態様で読み出す
読み出し手段、メインメモリ、およびバッファメモリか
ら読み出されたＹＵＶデータをＹＵＶ比率に基づいてメ
インメモリに書き込む第２書き込み手段を備える、ＹＵ
Ｖデータ処理回路。

【００１０】第４の発明は、ＹＵＶ比率が４：１：１の
圧縮ＹＵＶデータを伸長する伸長手段、バッファメモ
リ、伸長手段によって伸長されたＹＵＶデータをバッフ
ァメモリに書き込む第１書き込み手段、バッファメモリ
に格納されたＹＵＶデータを４：２：２の比率で読み出
す読み出し手段、メインメモリ、およびバッファメモリ
から読み出されたＹＵＶデータをメインメモリに書き込
む第２書き込み手段を備える、ＹＵＶデータ処理回路で
ある。

【００１１】

【作用】第１の発明によれば、複数の比率のいずれか１
つを示すＹＵＶ比率情報が設定されると、読み出し手段
が、このＹＵＶ比率情報に従う態様でＹＵＶデータをメ
モリから読み出す。また、マスク信号発生手段が、ＹＵ
Ｖ比率情報に基づいてマスク信号を発生する。読み出し
手段によって読み出されたＹＵＶデータは、マスク信号
とともに圧縮手段に入力される。圧縮手段は、マスク信
号がアクティブでないときにＹＵＶデータを圧縮する。

【００１２】この発明のある局面では、メモリに格納さ
れたＹＵＶデータは複数の画素ブロックを含み、複数の
画素ブロックはＹ成分、Ｕ成分およびＶ成分を個別に含
む。

【００１３】この発明のある実施例では、読み出し手段
において、アドレス生成手段が画素ブロックに関連する
アドレス信号を生成し、アドレス制御手段がＹＵＶ比率
情報に基づいてアドレス生成手段を制御する。アドレス
信号は、ＹＵＶ比率情報に対応する順序で画素ブロック
を特定する。

【００１４】この発明の他の実施例では、マスク信号発
生手段は、ＹＵＶ比率情報が第１比率を示すとき、所定
画素ブロックの所定ラインが圧縮手段に入力されるタイ
ミングでマスク信号を発生する。ここで、所定画素ブロ
ックはＵ成分およびＶ成分を含む画素ブロックである。
また、所定ラインは奇数ラインおよび偶数ラインのいず
れか一方である。

【００１５】ＹＵＶ比率情報は、第１比率および第２比
率のいずれか一方を示し、メモリに格納されたＹＵＶデ
ータは第２比率を持つ。なお、第１比率は４：１：１で
あり、第２比率は４：２：２である。

【００１６】第２の発明によれば、メモリには４：２：
２の比率を持つＹＵＶデータが格納される。入力手段
は、このようなＹＵＶデータをメモリから読み出して圧
縮手段に入力する。一方、マスク信号発生手段は、Ｕデ
ータおよびＶデータが圧縮手段に入力される期間に所定
のマスク信号を発生する。なお、圧縮手段は、４：１：
１の比率を持つＹＵＶデータを圧縮する。

【００１７】第３の発明によれば、圧縮ＹＵＶデータは
伸長手段によって伸長され、圧縮ＹＵＶデータのＹＵＶ
比率は検出手段によって検出される。第１書き込み手段
は、伸長されたＹＵＶデータをＹＵＶ比率に従う態様で
バッファメモリに書き込み、読み出し手段は、バッファ
メモリに格納されたＹＵＶデータをＹＵＶ比率に従う態
様で読み出す。バッファメモリから読み出されたＹＵＶ
データは、ＹＵＶ比率に基づいてメインメモリに書き込
まれる。メインメモリへの書き込みは、第２書き込み手
段によって行われる。なお、ＹＵＶ比率は、４：２：２
および４：１：１のいずれか一方を示す。

【００１８】この発明のある局面では、伸長手段はＹＵ
Ｖ比率に応じた順序でＹＵＶデータを出力する。また、
バッファメモリは、Ｙデータを格納するＹメモリ、およ
びＵデータとＶデータとを格納するＵＶメモリを含む。

【００１９】この発明のある実施例では、第１書き込み
手段は、ＹＵＶ比率に応じてＹデータをＹメモリに書き
込み、ＹＵＶ比率に応じてＵデータおよびＶデータをＵ
Ｖメモリに書き込む。この発明の他の実施例では、読み
出し手段は、ＵＶメモリに格納されたＵデータおよびＶ
データをＹＵＶ比率に対応する回数だけ読み出す。

【００２０】この発明の他の局面では、第２書き込み手
段において、書き込みアドレス生成手段が書き込みアド
レス信号を生成し、書き込みアドレス制御手段がＹＵＶ
比率に基づいて書き込みアドレス生成手段を制御する。

【００２１】第４の発明によれば、伸長手段は、ＹＵＶ
比率が４：１：１の圧縮ＹＵＶデータを伸長する。伸長
された４：１：１のＹＵＶデータは、第１書き込み手段
によってバッファメモリに書き込まれ、その後、読み出
し手段によって４：２：２の比率で読み出される。読み
出されたＹＵＶデータは、第２書き込み手段によってメ
インメモリに書き込まれる。

【００２２】

【発明の効果】第１の発明によれば、ＹＵＶ比率情報に
従う態様でＹＵＶデータをメモリから読み出し、ＹＵＶ
比率情報に基づいてマスク信号を発生するようにしたた
め、従来のようなソフトウェア処理によるマッピング状
態の変更が不要となる。このため、所望の比率の圧縮Ｙ
ＵＶデータを短時間で生成することができる。

【００２３】第２の発明によれば、メモリから４：２：
２の比率を持つＹＵＶデータを読み出し、Ｕデータおよ
びＶデータが圧縮手段に入力される期間に所定のマスク
信号を発生するようにしたため、４：１：１の比率を持
つ圧縮ＹＵＶデータを短時間で生成することができる。

【００２４】第３の発明によれば、伸長されたＹＵＶデ
ータはＹＵＶ比率に基づいてバッファメモリに書き込ま
れ、バッファメモリに格納されたＹＵＶデータはＹＵＶ
比率に基づいて読み出され、そしてバッファメモリから
読み出されたＹＵＶデータはＹＵＶ比率に基づいてメイ
ンメモリに書き込まれる。このため、従来のようなソフ
トウェア処理によるマッピング状態の変更が不要とな
り、伸長されたＹＵＶデータのメインメモリへの書き込
みを短時間で完了できる。

【００２５】第４の発明によれば、伸長された４：１：
１のＹＵＶデータをバッファメモリに書き込み、その
後、バッファメモリから４：２：２の比率で読み出すよ
うにしたため、ソフトウェア処理によるマッピング状態
の変更が不要となり、伸長ＹＵＶデータのメインメモリ
への書き込みを短時間で完了できる。

【００２６】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。

【００２７】

【実施例】図１を参照して、この実施例のディジタルカ
メラ１０は、色フィルタ（図示せず）が装着されたＣＣ
Ｄイメージャ１２を含み、被写体の光像は、このような
色フィルタを介してＣＣＤイメージャ１２の受光面に照
射される。

【００２８】オペレータがモード設定スイッチ４６を
“カメラ”側に切り換えると、システムコントローラ４
２はカメラモードを設定する。このときＣＰＵ３２は、
タイミングジェネレータ（ＴＧ）１４およびシグナルジ
ェネレータ（ＳＧ）１６を起動する。ＴＧ１４は、ＳＧ
１６から出力される垂直同期信号および水平同期信号に
基づいてタイミング信号を生成し、ＣＣＤイメージャ１
２をプログレッシブスキャン方式で駆動する。この結
果、被写体のカメラ信号がＣＣＤイメージャ１２から出
力される。出力されたカメラ信号は、ＣＤＳ／ＡＧＣ回
路１８で周知のノイズ除去およびレベル調整を施され、
その後、Ａ／Ｄ変換器１６によってディジタル信号であ
るカメラデータに変換される。信号処理回路２２は、こ
のようなカメラデータに４：２：２の比率でＹＵＶ変換
を施し、ＹＵＶデータを生成する。そして、生成した
４：２：２のＹＵＶデータをバッファ制御回路２４に与
える。

【００２９】バッファ制御回路２４では、コントローラ
２４ａが信号処理回路２２から出力されたＹＵＶデータ
を取り込み、取り込んだＹＵＶデータの書き込みをＳＤ
ＲＡＭ制御回路２６にリクエストする。ＳＤＲＡＭ制御
回路２６は、このようなリクエストに応答して、ＹＵＶ
データをＳＤＲＡＭ２８の表示画像エリアに書き込む。
ＳＤＲＡＭ制御回路２６はまた、表示画像エリアに書き
込まれたＹＵＶデータをコントローラ２４ｂからの読み
出しリクエストに応答して読み出す。読み出されたＹＵ
Ｖデータはビデオエンコーダ３８に与えられる。ビデオ
エンコーダ３８は、入力されたＹＵＶデータをＮＴＳＣ
フォーマットのコンポジット画像信号に変換し、変換し
たコンポジット画像信号をモニタ４０に与える。この結
果、被写体の動画像（スルー画像）が、リアルタイムで
モニタ画面に表示される。なお、ＳＤＲＡＭ制御回路２
６は、各コントローラ２４ａ〜２４ｅからリクエストを
受け、これらのリクエストを調停しながらデータの書き
込み／読み出しを行う。

【００３０】オペレータがシャッタボタン４４を操作す
ると、ＣＰＵ３２は、この時点の被写体像に対応する
４：２：２のＹＵＶデータが生成された後に信号処理回
路２２を不能化する。シャッタ操作時点のＹＵＶデータ
は、コントローラ２４ａによってＳＤＲＡＭ２８のＪＰ
ＥＧワークエリアに書き込まれる。ＳＤＲＡＭ制御回路
２６は、コントローラ２４ｃからの読み出しリクエスト
に応答して、ＪＰＥＧワークエリアに書き込まれたＹＵ
Ｖデータを読み出す。読み出されたＹＵＶデータは、同
じコントローラ２４ｃによってＪＰＥＧコーデック３０
に与えられ、圧縮処理を施される。

【００３１】ＹＵＶ比率変換スイッチ４８によって４２
２圧縮モードが選択されている場合、ＳＤＲＡＭ制御回
路２６は、コントローラ２４ｃから出力されたアドレス
信号に応答して、ＹＵＶデータをＹ，Ｙ，Ｙ，Ｙ，Ｕ，
Ｕ，Ｖ，Ｖ…の順で３２画素ずつ読み出す。コントロー
ラ２４ｃは、このようにして読み出されたＹＵＶデータ
を、Ｙ，Ｙ，Ｕ，Ｖ…の順で６４画素ずつＪＰＥＧコー
デック３０に出力する。コントローラ２４ｃはこのと
き、ローレベルのマスク信号もＪＰＥＧコーデック３０
に出力する。これに対して、４１１圧縮モードが選択さ
れている場合、ＳＤＲＡＭ制御回路２６は、ＹＵＶデー
タをＹ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，Ｕ，Ｕ，Ｖ，Ｖ
…の順で３２画素ずつ読み出す。コントローラ２４ｃ
は、読み出されたＹＵＶデータをＹ，Ｙ，Ｙ，Ｙ，Ｕ，
Ｖ…の順で６４画素ずつＪＰＥＧコーデック３０に出力
する。コントローラ２４ｃは、このときもマスク信号を
ＹＵＶデータとともにＪＰＥＧコーデック３０に出力す
る。ただし、マスク信号のレベルは、Ｙデータの出力期
間において常にローレベルとなる一方、Ｕデータおよび
Ｖデータの出力期間では所定タイミングで交互に変化す
る。

【００３２】ＪＰＥＧコーデック３０は、マスク信号が
ローレベルとなるときだけ、入力されたＹＵＶデータに
圧縮処理を施す。４２２圧縮モードでは、比率が４：
２：２のＹＵＶデータが入力され、マスク信号は常にロ
ーレベルをとる。これによって、ＹＵＶの比率が４：
２：２の４２２圧縮データが生成される。一方、４１１
圧縮モードでは、入力されるＹＵＶデータの比率は４：
２：２であるが、マスク信号はＵデータおよびＶデータ
の入力期間に間欠的にハイレベルとなる。これによっ
て、ＹＵＶの比率が４：１：１の４１１圧縮データが生
成される。なお、４２２圧縮モードと４１１圧縮モード
とでは、Ｙ成分，Ｕ成分およびＶ成分の入力順序が異な
る。このため、ＪＰＥＧコーデック３０もまた、４２２
圧縮モードと４１１圧縮モードとで異なる処理方法をと
る。

【００３３】コントローラ２４ｄは、ＪＰＥＧコーデッ
ク３０によって生成された圧縮データを受け、この圧縮
データを書き込みリクエストとともにＳＤＲＡＭ制御回
路２６に出力する。圧縮データは、ＳＤＲＡＭ制御回路
２６によってＳＤＲＡＭ２８の圧縮データエリアに書き
込まれる。圧縮データがＳＤＲＡＭ２８に格納される
と、コントローラ２４ｅがこの圧縮データの読み出しを
ＳＤＲＡＭ制御回路２６にリクエストする。圧縮データ
はＳＤＲＡＭ制御回路２６によって圧縮データエリアか
ら読み出され、ＣＰＵ３２に入力される。ＣＰＵ３２
は、入力された圧縮データをメモリカード３６に書き込
む。これによって、撮影された被写体像の記録処理が完
了する。

【００３４】モード設定スイッチ４６が“再生”側に切
り換えられると、システムコントローラ４２は再生モー
ドを設定する。ＣＰＵ３２は、メモリカード３６から所
望の圧縮データを再生し、再生された圧縮データをバッ
ファ制御回路２４のコントローラ２４ｅに与える。コン
トローラ２４ｅは、入力された圧縮データを書き込みリ
クエストとともにＳＤＲＡＭ制御回路２６に与え、圧縮
データは、ＳＤＲＡＭ制御回路２６によってＳＤＲＡＭ
２８の圧縮データエリアに格納される。コントローラ２
４ｄは、圧縮データエリアからの圧縮データの読み出し
をＳＤＲＡＭ制御回路２６にリクエストする。圧縮デー
タが読み出されると、コントローラ２４ｃはこの圧縮デ
ータをＪＰＥＧコーデック３０に入力する。ＪＰＥＧコ
ーデック３０は、入力された圧縮データを伸長し、伸長
データをコントローラ２４ｃに出力する。コントローラ
２４ｃは、与えられた伸長データを書き込みリクエスト
とともにＳＤＲＡＭ制御回路２６に出力する。伸長デー
タは、ＳＤＲＡＭ制御回路２６によってＳＤＲＡＭ２８
のＪＰＥＧワークエリアに書き込まれる。

【００３５】ＪＰＥＧワークエリアに書き込まれた伸長
データは、コントローラ２４ｆからの読み出しリクエス
トに基づいて読み出され、その後同じコントローラ２４
ｆからの書き込みリクエストに基づいて表示画像エリア
に書き込まれる。表示画像エリアに書き込まれた伸長デ
ータは、コントローラ２４ｂからの読み出しリクエスト
に基づいて読み出され、ビデオエンコーダ３８に与えら
れる。この結果、伸長データに対応する画像（再生画
像）がモニタ４０に表示される。

【００３６】なお、ＣＰＵ３２は、圧縮／伸長のデータ
処理情報および４：２：２／４：１：１のＹＵＶ比率情
報を含む制御情報を、コントローラ２４ａ〜２４ｅおよ
びＪＰＥＧコーデック３０に設定する。つまり、ＣＰＵ
３２は、モード切換スイッチ４６によってカメラモード
が選択されていれば“圧縮”のデータ処理情報を作成
し、再生モードが選択されていれば“伸長”のデータ処
理情報を作成する。また、カメラモードではＹＵＶ比率
切換スイッチ４８の状態に応じてＹＵＶ比率情報を作成
し、再生モードでは再生された圧縮データに基づいてＹ
ＵＶ比率情報を作成する。各コントローラ２４ａ〜２４
ｅおよびＪＰＥＧコーデック３０は、このような制御情
報に基づいて、現在のモードが４２２圧縮モード，４１
１圧縮モード，４２２伸長モードおよび４１１伸長モー
ドのいずれであるかを認識する。

【００３７】カメラモードが設定されたとき、ＪＰＥＧ
ワークエリアは図３に示すように形成される。つまり、
ＪＰＥＧワークエリアは１６ライン分の容量を持ち、バ
ンク０にロウアドレス“１０６”〜“１３１”が割当て
られ、バンク１にロウアドレス“１３２”〜“１５７”
が割当てられる。ＹＵＶデータの書き込みはロウアドレ
ス“１０６”から開始され、かつ書き込み動作は循環的
に行われる。シャッタボタン４４の操作に基づいて最初
の１６ライン分のＹＵＶデータが生成された場合、０ラ
イン目〜３ライン目のＹＵＶデータはバンク０の前半に
書き込まれ、４ライン目〜７ライン目のＹＵＶデータは
バンク０の後半に書き込まれる。また、８ライン目〜１
１ライン目のＹＵＶデータはバンク１の前半に書き込ま
れ、１２ライン目〜１５ライン目のＹＵＶデータはバン
ク１の後半に書き込まれる。

【００３８】バンク０についてさらに注目すると、０ラ
イン目〜７ライン目のＹＵＶデータは、図４に示す要領
で書き込まれる。つまり、ＹＵＶデータは４：２：２の
比率を持つため、カラム方向の前半にＹデータが書き込
まれ、カラム方向の後半にＵデータおよびＶデータが書
き込まれる。具体的には、カラムアドレス“０”〜“２
５５”にＹデータが書き込まれ、カラムアドレス“２５
６”〜“３８３”にＵデータが書き込まれ、そしてカラ
ムアドレス“３８４”〜“５１１”にＶデータが書き込
まれる。

【００３９】図２を参照して、ＪＰＥＧワークエリアか
らＹＵＶデータを読み出すときのコントローラ２４ｃの
動作について説明する。ＣＰＵ３２から出力された制御
情報は、レジスタ５０に書き込まれる。制御情報は“圧
縮”のデータ処理情報を持っており、リクエスト生成回
路５２は、このデータ処理情報に応答して書き込みリク
エストをＳＤＲＡＭ制御回路２６に出力する。

【００４０】ＳＤＲＡＭ制御回路２６がコントローラ２
４ｃからの書き込みリクエストを受け付けた場合、応答
信号ＡＣＫがＳＤＲＡＭ制御回路２６から返送される。
ＡＣＫ検出回路５４は、応答信号ＡＣＫを検出したとき
にＡＣＫ検出信号を発生する。ＡＣＫ検出信号はＤＭＡ
（Direct Memory Access）カウンタ５６に与えられ、Ｄ
ＭＡカウンタ５６はこのＡＣＫ検出信号に応答してイン
クリメントされる。つまり、ＤＭＡカウンタ５６は、応
答信号ＡＣＫの入力回数をカウントする。

【００４１】ロウアドレス制御回路６２ａ〜６２ｄは、
ＡＣＫ検出信号，ＤＭＡカウンタ５６のカウント値およ
びレジスタ５０に格納された制御情報に基づいて、ロウ
アドレスカウンタ６４ａ〜６４ｄをそれぞれ制御する。
具体的に説明すると、ロウアドレス制御回路６２ａ〜６
２ｄは、最初のＡＣＫ検出信号に応答して初期値“１０
６”，“１１９”，“１３２”および“１４５”をロウ
アドレスカウンタ６４ａ〜６４ｄに設定する。ロウアド
レス制御回路６２ａ〜６２ｄはまた、制御情報が“４：
２：２”のＹＵＶ比率情報を有する場合に、応答信号Ａ
ＣＫが６４回検出される毎にロウアドレスカウンタ６４
ａ〜６４ｄをインクリメントする。制御情報が“４：
１：１”のＹＵＶ比率情報を有する場合は、応答信号Ａ
ＣＫが１２８回検出される毎にロウアドレスカウンタ６
４ａ〜６４ｄをインクリメントする。

【００４２】レジスタ５０に格納されたＹＵＶ比率情報
が“４：２：２”のとき、セレクタ６６は、まずロウア
ドレスカウンタ６４ａおよび６４ｂを交互に選択する。
このとき、セレクタ６６からは、バンク０のロウアドレ
ス信号が出力される。ロウアドレスが“１１８”および
“１３１”までインクリメントされると、セレクタ６６
は、ロウアドレスカウンタ６４ａおよび６４ｂの代わり
にロウアドレスカウンタ６４ｃおよび６４ｄを交互に選
択する。このため、セレクタ６６からは、バンク１のロ
ウアドレス信号が出力される。セレクタ６６がこのよう
にロウアドレスカウンタ６４ａ〜６４ｄを選択する結
果、出力されるロウアドレス信号は図５（Ａ）に示す要
領で変化する。なお、選択の切り換えは、ＡＣＫ検出信
号に応答して行われる。

【００４３】これに対して、レジスタ５０に格納された
ＹＵＶ比率情報が“４：１：１”のとき、セレクタ６６
は、まずロウアドレスカウンタ６４ａおよび６４ｂを交
互に選択する動作を２回行い、次にロウアドレスカウン
タ６４ｃおよび６４ｄを交互に選択する動作を２回行
う。続いて、ロウアドレス６４ａ〜６４ｄをこの順序で
選択する動作を２回行う。したがって、セレクタ６６か
ら出力されるロウアドレス信号は、図６（Ａ）に示す要
領で変化する。このときも、選択の切り換えはＡＣＫ検
出信号に応答して行われる。

【００４４】一方、カラムアドレス制御回路５８は、Ｄ
ＭＡカウンタ５６のカウント値およびレジスタ５０の制
御情報に基づいてカラムアドレスカウンタ６０を制御す
る。制御情報が“４：２：２”のＹＵＶ比率情報を有す
る場合、カラムアドレス制御回路５８は、応答信号ＡＣ
Ｋが２回検出される毎にカラムアドレスカウンタ６０の
カウント値を更新する。カラムアドレスは、図５（Ｂ）
に示すように“０”，“１６”，“２５６”，“３８
４”…の要領で変化する。一方、制御情報が“４：１：
１”のＹＵＶ比率情報を有する場合、カラムアドレス
は、応答信号ＡＣＫが２回または４回検出される毎に更
新される。カウント値は、図６（Ｂ）に示すように
“０”，“１６”，“０”，“１６”，“２５６”，
“３８４”…の要領で変化する。

【００４５】セレクタ６６は、ロウアドレスカウンタ６
４ａ〜６４ｄのいずれかの出力にカラムアドレスカウン
タ６０の出力を重畳し、カラムアドレス信号およびロウ
アドレス信号を同時に出力する。セレクタ７０は、レジ
スタ５０の制御情報が“圧縮”のデータ処理情報を持つ
とき、セレクタ６６を常に選択する。このため、上述の
カラムアドレス信号およびロウアドレス信号が、ＳＤＲ
ＡＭ制御回路２６に出力される。ＳＤＲＡＭ制御回路２
６は、与えられたカラムアドレス信号およびロウアドレ
ス信号によって特定されるアドレスから、３２画素分の
データを読み出す。ここでいう３２画素は、図４に示す
水平８画素×垂直４ラインの画素ブロックに対応する。
つまり、ＳＤＲＡＭ２８からは、１回のリクエストに応
答して１画素ブロック分のデータが読み出される。

【００４６】ＹＵＶ比率情報が“４：２：２”の場合、
画素ブロックデータは、図５（Ｃ）に示すようにＹ，
Ｙ，Ｙ，Ｙ，Ｕ，Ｕ，Ｖ，Ｖ，…の順で読み出される。
このとき、連続する８つの画素ブロックは、同じバンク
から読み出される。これに対して、ＹＵＶ比率情報が
“４：１：１”の場合、画素ブロックデータは、図６
（Ｃ）に示すようにＹ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，Ｙ，
Ｕ，Ｕ，Ｕ，Ｕ，Ｖ，Ｖ，Ｖ，Ｖ，…の順で読み出され
る。このとき、Ｙ成分を持つ８つの画素ブロックは、バ
ンク０および１から４ブロックずつ交互に読み出され
る。一方、Ｕ成分を持つ４つの画素ブロックは、バンク
０および１から２ブロックずつ交互に読み出され、Ｖ成
分を持つ４つの画素ブロックもまた、バンク０および１
から２ブロックずつ交互に読み出される。

【００４７】ＳＤＲＡＭ制御回路２６は、このようにＹ
ＵＶ比率情報に従う態様で読み出した画素ブロックデー
タをＳＲＡＭ制御回路７６に入力する。ＳＲＡＭ制御回
路７６は、画素ブロックデータ以外に、応答信号ＡＣＫ
および書き込みアドレス信号を受ける。応答信号ＡＣＫ
は画素ブロックデータに先立ってＳＤＲＡＭ制御回路２
６から入力され、書き込みアドレス信号は同じ応答信号
ＡＣＫに基づいてＳＲＡＭアドレスカウンタ７２ａから
入力される。ＳＲＡＭ制御回路７６は、応答信号ＡＣＫ
に応答して書き込み動作を開始し、書き込みアドレス信
号に応答して画素ブロックデータをＳＲＡＭ７８ａおよ
び７８ｂに書き込む。

【００４８】ＳＲＡＭ制御回路７６はまた、ＳＲＡＭア
ドレスカウンタ７２ｂから出力された読み出しアドレス
信号を受け、ＳＲＡＭ７８ａおよび７８ｂから画素ブロ
ックデータを読み出す。なお、ＳＲＡＭ７８ａおよび７
８ｂは、２つのバンクが形成されたデュアルポートメモ
リである。このため、一方のバンクに対するデータの書
き込みと並行して、他方のバンクからデータの読み出し
が行われる。

【００４９】ＳＲＡＭ７８ａおよび７８ｂの各アドレス
は８ビット分のデータしか格納できない。一方、ＳＤＲ
ＡＭ２８の各アドレスは１６ビットであり、画素ブロッ
クデータは図７に示す要領でＳＤＲＡＭ２８から読み出
される。たとえば、Ｙデータを持つ画素ブロックに注目
した場合、各アドレスの前半８ビットからは偶数画素の
Ｙデータが読み出され、各アドレスの後半８ビットから
は奇数画素のＹデータが読み出される。このため、画素
ブロックデータの前半８ビットはＳＲＡＭ７８ａに書き
込まれ、画素ブロックデータの後半８ビットはＳＲＡＭ
７８ｂに書き込まれる。

【００５０】ＳＲＡＭ制御回路７６はその後、ＳＲＡＭ
７８ａおよび７８ｂに格納された画素データを１画素ず
つ交互に読み出す。ＪＰＥＧコーデック３０には１画素
ずつデータを入力する必要があるため、画素データはＳ
ＲＡＭ７８ａおよび７８ｂから選択的に読み出される。

【００５１】ＳＲＡＭアドレスカウンタ７２ａおよび７
２ｂは、ＹＵＶ比率が“４：２：２”であるか“４：
１：１”であるかに関係なく、同じ要領でアドレス信号
を出力する。つまり、ＳＲＡＭアドレスカウンタ７２ａ
は、図５（Ｄ）および（Ｈ）あるいは図６（Ｄ）および
（Ｈ）に示すように書き込みアドレス信号を出力する。
また、ＳＲＡＭアドレスカウンタ７２ｂは、図５（Ｆ）
および（Ｊ）あるいは図６（Ｆ）および（Ｊ）に示すよ
うに読み出しアドレス信号を出力する。したがって、Ｙ
ＵＶ比率が“４：２：２”の場合、画素ブロックデータ
は図５（Ｅ）および（Ｉ）に示すタイミングでＳＲＡＭ
７８ａおよび７８ｂに書き込まれ、かつ図５（Ｇ）およ
び（Ｋ）に示すタイミングでＳＲＡＭ７８ａおよび７８
ｂから読み出される。ＹＵＶ比率が“４：１：１”の場
合も、画素ブロックデータは図６（Ｅ）および（Ｉ）に
示すタイミングでＳＲＡＭ７８ａおよび７８ｂに書き込
まれ、かつ図６（Ｇ）および（Ｋ）に示すタイミングで
ＳＲＡＭ７８ａおよび７８ｂから読み出される。

【００５２】バンク状態検出回路７４は、ＤＭＡカウン
タ５６のカウント値およびＳＲＡＭアドレスカウンタ７
２ｂのカウント値に基づいて、ＳＲＡＭ７８ａおよび７
８ｂのバンクの状態を検出する。ＤＭＡカウンタ５６の
カウント値は、応答信号ＡＣＫが検出される毎にインク
リメントされる。一方、ＳＲＡＭアドレスカウンタ７２
ｂのカウント値の最上位ビットは、読み出し先のバンク
を示す。バンク状態検出回路７４は、このような２つの
カウント値から、いずれのバンクが書き込み可能状態と
なったかを検出する。検出値は２ビットで表され、各ビ
ットがバンク０および１に対応する。いずれのバンクも
書き込み可能状態であれば、検出値は“００”となり、
いずれのバンクも書き込み不可能状態であれば検出値は
“１１”となる。また、バンク０のみが書き込み可能状
態であれば検出値は“０１”となり、バンク１のみが書
き込み可能状態であれば検出値は“１０”となる。

【００５３】リクエスト生成回路５２は、検出値が“１
１”以外の値をとるときに、読み出しリクエストを出力
する。一方、入出力制御回路７５は、このような検出値
が“００”以外の値となったときにＳＲＡＭアドレスカ
ウンタ７２ｂの更新動作およびＳＲＡＭ制御回路７６の
読み出し動作を能動化する。この結果、バンク０および
１に格納された２画素ブロック分のデータが連続して読
み出される。つまり、図５（Ｍ）および図６（Ｍ）に示
すように、６４画素分のデータがＳＲＡＭ制御回路７６
から連続して読み出される。

【００５４】入出力制御回路７５はまた、レジスタ５０
から入力されたＹＵＶ比率情報およびＳＲＡＭアドレス
カウンタ７２ｂのカウント値に基づいて、所定の波形を
持つマスク信号をＪＰＥＧコーデック３０に出力する。
ＹＵＶ比率情報が“４：２：２”のとき、入出力制御回
路７５は、ＳＲＡＭ７８ａおよび７８ｂからの画素ブロ
ックデータの読み出しが開始されると同時にマスク信号
をローレベルにセットし、画素ブロックデータの読み出
しが中止されると同時にマスク信号をハイレベルに戻
す。この結果、マスク信号は図５（Ｌ）に示すように変
化する。

【００５５】一方、ＹＵＶ比率情報が“４：１：１”で
あれば、入出力制御回路７５は、ＳＲＡＭ７８ａおよび
７８ｂからＹ成分をもつ画素ブロックデータが読み出さ
れるとき、マスク信号を常にローレベルとする。しか
し、Ｕ成分およびＶ成分を持つ画素ブロックデータが読
み出されるときは、画素ブロックの偶数ライン期間だけ
マスク信号をローレベルとする。この結果、マスク信号
は図６（Ｌ）に示すように変化する。なお、読み出され
た画素ブロックがどの成分を持つか、および画素ブロッ
クのどのラインが読み出されているかは、ＳＲＡＭアド
レスカウンタ７２ｂのカウント値から判断される。

【００５６】ＪＰＥＧコーデック３０は、マスク信号が
ローレベルのときに能動化される。このため、ＹＵＶ比
率情報が“４：２：２”のときは、ＳＲＡＭ７８ａおよ
び７８ｂから読み出されたすべてのＹＵＶデータが、圧
縮処理を施される。つまり、ＹＵＶデータは４：２：２
の比率を持ち、このようなＹＵＶデータに４２２圧縮が
施される。一方、ＹＵＶ比率情報が“４：１：１”のと
きは、ＳＲＡＭ７８ａおよび７８ｂから読み出されたす
べてのＹデータと半分のＵデータおよびＶデータに圧縮
処理が施される。つまり、ＹＵＶ比率情報が“４：１：
１”のときでも、ＪＰＥＧコーデック３０に入力される
時点のＹＵＶデータの比率は“４：２：２”であり、す
べてのデータに圧縮を施すと４１１圧縮データを生成す
ることはできない。このため、図６（Ｌ）に示すマスク
信号をＪＰＥＧコーデック３０に与え、半分の量のＵデ
ータおよびＶデータに圧縮をかけるようにしている。

【００５７】以上の説明から分かるように、ＹＵＶ比率
情報がレジスタ５０に設定されると、ＹＵＶ比率情報に
対応するアドレス信号がセレクタ７０から出力される。
ＳＤＲＡＭ制御回路２６は、このようなアドレス信号に
従ってＹＵＶデータをＳＤＲＡＭ２８から読み出し、読
み出されたＹＵＶデータは、ＳＲＡＭ７８ａおよび７８
ｂを介してＪＰＥＧコーデック３０に出力される。一
方、入出力制御回路７５は、ＹＵＶ比率情報に基づいて
所定のマスク信号をＪＰＥＧコーデック３０に入力す
る。ＪＰＥＧコーデック３０は、マスク信号がローレベ
ルのときに能動化され、この時点で入力されているＹＵ
Ｖデータを圧縮する。つまり、ＳＤＲＡＭ２８に格納さ
れたＹＵＶデータは、ＤＭＡ方式で読み出され、ＪＰＥ
Ｇコーデック３０に与えられる。

【００５８】この実施例によれば、ＹＵＶ比率情報に対
応するアドレス信号によってＳＤＲＡＭ２８からＹＵＶ
データを読み出し、ＹＵＶ比率情報に対応するマスク信
号によって所定の期間にＪＰＥＧコーデックを不能化す
るようにしたため、所望のＹＵＶ比率の圧縮ＹＵＶデー
タを生成することができる。

【００５９】続いて、ＪＰＥＧコーデック３０によって
伸長されたＹＵＶデータをＳＤＲＡＭ２８に書き込むと
きのコントローラ２４ｃの動作について説明する。ＪＰ
ＥＧコーデック３０が４２２圧縮データを伸長した場
合、伸長された画素ブロックデータは、図８（Ａ）に示
すようにＹ，Ｙ，Ｕ，Ｖ…の順で６４画素ずつＪＰＥＧ
コーデック３０から出力される。一方、ＪＰＥＧコーデ
ック３０が４１１圧縮データを伸長した場合、伸長され
た画素ブロックデータは、図９（Ａ）に示すようにＹ，
Ｙ，Ｙ，Ｙ，Ｕ，Ｖ…の順で６４画素ずつ出力される。
出力された画素ブロックデータは、ＳＲＡＭ制御回路７
６に入力される。

【００６０】ＪＰＥＧコーデック３０はまた、画素ブロ
ックデータの出力と同時にローレベルのマスク信号を出
力する。このマスク信号は入出力制御回路７５に与えら
れる。入出力制御回路７５は、マスク信号がローレベル
のときにＳＲＡＭアドレスカウンタ７２ｂおよびＳＲＡ
Ｍ制御回路７６を能動化する。

【００６１】ＳＲＡＭアドレスカウンタ７２ｂは、ロー
レベルのマスク信号に応答して９ビットのカウント値を
発生する。このため、４２２伸長モードでは図８（Ｂ）
に示すようにカウント値が生成され、４１１伸長モード
では図９（Ｂ）に示すようにカウント値が生成される。
生成されたカウント値は、ＳＲＡＭ制御回路７６に与え
られる。具体的には、図１１に示すアドレス変換回路７
６ｄがカウント値を受ける。アドレス変換回路７６ｄ
は、このカウント値（アドレス値）とレジスタ５０に格
納された制御情報とに基づいてＳＲＡＭ７８ａおよび７
８ｂの書き込みアドレスを生成する。

【００６２】セレクタ７６ｅは、アドレス変換回路７６
ｄから出力された書き込みアドレス信号を選択的にＳＲ
ＡＭ７８ａおよび７８ｂに与える。このため、４２２伸
長モードでは図８（Ｃ）および図８（Ｇ）に示す書き込
みアドレス信号がＳＲＡＭ７８ａおよび７８ｂにそれぞ
れ入力され、４１１伸長モードで図９（Ｃ）および図９
（Ｇ）に示す書き込みアドレス信号がＳＲＡＭ７８ａお
よび７８ｂにそれぞれ入力される。一方、画素ブロック
データは、４２２伸長モードにおいて図８（Ｄ）および
図８（Ｈ）に示すタイミングで出力され、４１１伸長モ
ードにおいて図９（Ｄ）および図９（Ｈ）に示すタイミ
ングで出力される。

【００６３】ＳＲＡＭ７８ａおよび７８ｂは、図１２〜
図１５に示すように形成される。ＳＲＡＭ７８ａおよび
７８ｂのいずれも、アドレス“０”〜“１２７”がバン
ク０に割当てられ、アドレス“１２８”〜“２５５”が
バンク１に割当てられる。４２２伸長モードにおいて、
Ｙデータは図１２に示すようにＳＲＡＭ７８ａにマッピ
ングされ、ＵデータおよびＶデータは図１３に示すよう
にＳＲＡＭ７８ｂにマッピングされる。最初に入力され
た６４画素分のＹデータはバンク０の前半６４アドレス
に配置され、次に入力された６４画素分のＹデータは同
じバンク０の後半６４アドレスに配置される。一方、Ｙ
データに続いて入力されたＵデータおよびＶデータは、
１画素ずつ交互にバンク０に配置される。つまり、Ｙデ
ータおよびＵＶデータは、実際に表示されるイメージで
ＳＲＡＭ７８ａおよび７８ｂに格納される。

【００６４】一方、４１１伸長モードでは、Ｙデータは
図１４に示すようにＳＲＡＭ７８ａにマッピングされ、
ＵデータおよびＶデータは図１５に示すようにＳＲＡＭ
７８ｂにマッピングされる。４１１伸長モードでは、４
ブロック分のＹデータ、１ブロック分のＵデータおよび
１ブロック分のＶデータが連続して入力される。このた
め、ＵデータおよびＶデータはＳＲＡＭ７８ｂの一方の
バンクにのみ格納されるが、ＹデータはＳＲＡＭ７８ａ
の両方のバンクに格納される。このときも、Ｙデータお
よびＵＶデータは、実際に表示されるイメージでＳＲＡ
Ｍ７８ａおよび７８ｂに格納される。

【００６５】ＳＲＡＭアドレスカウンタ７２ａは、リク
エスト生成回路５２から書き込みリクエストが出力さ
れ、かつこの書き込みリクエストに対する応答信号ＡＣ
ＫがＳＤＲＡＭ制御回路２６から返送されたときに、カ
ウント値を発生する。このカウント値は、図１１に示す
アドレス変換回路７６ａおよび７６ｂにおいてアドレス
変換を施される。セレクタ７６ｃはアドレス変換回路７
６ａおよび７６ｂの一方の出力を選択し、読み出しアド
レス信号としてＳＲＡＭ７８ｂに入力する。ＳＲＡＭ７
８ａには、アドレス変換回路７６ａの出力がそのまま読
み出しアドレス信号として入力される。

【００６６】４２２伸長モードが設定されている場合、
アドレス変換回路７６ａはバンク０を１ラインずつスキ
ャンするアドレス信号を出力し、セレクタ７６ｃはアド
レス変換回路７６ａを選択する。この結果、図１２に示
す１６画素×８ライン分のＹデータおよび図１３に示す
１６画素×８ライン分のＵＶデータが、ＳＲＡＭ７８ａ
および７８ｂから１ラインずつ読み出される。つまり、
図８（Ｅ）および図８（Ｉ）に示すような読み出しアド
レス信号がＳＲＡＭ７８ａおよび７８Ｂに与えられ、Ｙ
データおよびＵＶデータは図８（Ｆ）および図８（Ｊ）
に示すタイミングでＳＲＡＭ７８ａおよび７８ｂから読
み出される。

【００６７】これに対して、４１１伸長モードが設定さ
れている場合、アドレス変換回路７６ａはバンク０およ
び１の各ラインを１回ずつスキャンするアドレス信号を
出力し、アドレス変換回路７６ｂはバンク０の各ライン
を２回ずつスキャンするアドレス信号を出力する。セレ
クタ７６ｃは、アドレス変換回路７６ｂを選択する。こ
れによって、図１４に示す１６画素×１６ライン分のＹ
データが１ラインに１回ずつ読み出され、図１５に示す
１６画素×８ライン分のＵＶデータが１ラインに２回ず
つ読み出される。このとき、ＳＲＡＭ７８ａには図９
（Ｅ）および図１０（Ｅ）に示す読み出しアドレス信号
が与えられ、ＳＲＡＭ７８ｂには図９（Ｉ）および図１
０（Ｉ）に示す読み出しアドレス信号が与えられる。Ｓ
ＲＡＭ７８ａからは図９（Ｆ）および図１０（Ｆ）に示
すタイミングでＹデータが読み出され、ＳＲＡＭ７８ｂ
からは図９（Ｊ）および図１０（Ｊ）に示すタイミング
でＵＶデータが読み出される。

【００６８】なお、ＳＲＡＭ制御回路７６は、ＳＲＡＭ
７８ａ読み出されたＹデータの上位にＳＲＡＭ７８ｂか
ら読み出されたＵＶデータを付加する。このため、４２
２伸長モードでは、１６ビットに拡張されたＹＵＶデー
タが図８（Ｍ）および図８（Ｎ）に示すタイミングで出
力される。４１１伸長モードでは、同じ１６ビットのＹ
ＵＶデータが図９（Ｍ）および図９（Ｎ）ならびに図１
０（Ｍ）および図１０（Ｎ）に示すタイミングで出力さ
れる。

【００６９】４１１伸長モードにおいては、ＳＲＡＭ７
８ｂに格納されたＵＶデータのデータ量は、ＳＲＡＭ７
８ａに格納されたＹデータの１／２しかない。しかし、
上述のようにＵＶデータを１ラインに２回読み出すこと
で、ＳＲＡＭ制御回路７６から出力されるＹＵＶデータ
の比率は４：２：２となる。つまり、４２２伸長モード
および４１１伸長モードのいずれが設定されていても、
ＳＲＡＭ制御回路７６から出力される時点のＹＵＶデー
タの比率は、４：２：２となる。

【００７０】但し、４２２伸長モードと４１１伸長モー
ドとでは、ＪＰＥＧコーデック３０におけるＹＵＶデー
タの伸長順序が互いに異なる。つまり、４２２伸長モー
ドでは所定８ラインに対応するＹＵＶデータが全て伸長
された後に次の８ラインに進むが、４１１伸長モードで
は、所定１６ラインに対応するＹＵＶデータが全て伸長
されてから次の１６ラインに進む。このため、ＳＲＡＭ
制御回路７６から出力されるＹＵＶデータの順序もま
た、４２２伸長モードと４１１伸長モードとで異なる。

【００７１】このため、アドレス制御回路６２ｅはレジ
スタ５０の制御情報に基づいて４２２伸長モードおよび
４１１伸長モードのいずれが設定されているかを認識
し、ＡＣＫ検出信号およびＤＭＡカウンタ５６のカウン
ト値に基づいて、以下のようにカラムアドレスカウンタ
６０ｂおよびロウアドレスカウンタ６４ｅを制御してい
る。４２２伸長モードが設定された場合、アドレス制御
回路６２ｅは、ロウアドレスカウンタ６４ｂに初期値
“０”を設定し、カラムアドレスカウンタ６０ｂに初期
値“１０６”を設定する。アドレス制御回路６２ｅはそ
の後、ＡＣＫ検出信号が１回入力される毎にロウアドレ
スを４つ更新し、アドレス値が“１３４”に達すると、
次は初期値“１０６”に戻す。また、ＡＣＫ検出信号が
８回入力される毎にカラムアドレスを更新する。ロウア
ドレスカウンタ６４ｅで生成されたロウアドレス信号は
図８（Ｋ）に示すタイミングで出力され、カラムアドレ
スカウンタ６０ｂで生成されたカラムアドレス信号は図
８（Ｌ）に示すタイミングで出力される。

【００７２】４１１伸長モードが設定された場合、アド
レス制御回路６２ｅは、上述と同様に、ロウアドレスカ
ウンタ６４ｂに初期値“０”を設定し、カラムアドレス
カウンタ６０ｂに初期値“１０６”を設定し、そしてＡ
ＣＫ検出信号が１回入力される毎にロウアドレスを４つ
更新する。但し、ロウアドレスを初期値“１０６”に戻
すのは、アドレス値が“１６６”まで達したときであ
る。また、カラムアドレスは、ＡＣＫ検出信号が１６回
入力される毎に４つ更新する。ロウアドレス信号は図９
（Ｋ）および図１０（Ｋ）に示すタイミングで出力さ
れ、カラムアドレス信号は図９（Ｌ）および図１０
（Ｌ）に示すタイミングで出力される。

【００７３】このようなカラムアドレス信号およびロウ
アドレス信号は、多重回路６８で互いに多重され、多重
されたアドレス信号がセレクタ７０を介してＳＤＲＡＭ
制御回路２６に与えられる。つまり、セレクタ７０は、
レジスタに“伸長”を示すデータ処理情報が設定されて
いるとき、多重回路６８を常に選択し、この結果、多重
信号がＳＤＲＡＭ制御回路２６に与えられる。

【００７４】１回の応答信号ＡＣＫに対してＳＲＡＭ制
御回路７６から出力されるＹＵＶデータは、１６画素に
対応する。ＳＤＲＡＭ制御回路２６は、セレクタ７０か
ら与えられたアドレス信号に従ってこのようなＹＵＶデ
ータをＪＰＥＧワークエリアに書き込む。再生モードが
設定されたとき、ＪＰＥＧワークエリアは図１６に示す
ようにＳＤＲＡＭ２８に形成される。つまり、ロウアド
レス“１０６”〜“１３７”にバンク０が形成され、ロ
ウアドレス“１３８”〜“１６９”にバンク１が形成さ
れる。

【００７５】０ライン目〜１５ライン目のＹＵＶデータ
に注目した場合、ロウアドレス“１０６”〜“１２１”
が０ライン目〜３ライン目のＹＵＶデータの格納エリア
として割当てられ、ロウアドレス“１２２”〜“１３
７”が４ライン目〜７ライン目のＹＵＶデータの格納エ
リアとして割当てられる。また、ロウアドレス“１３
８”〜“１５３”が８ライン目〜１１ライン目のＹＵＶ
データの格納エリアとして割当てられ、ロウアドレス
“１５４”〜“１６９”が１２ライン目〜１５ライン目
のＹＵＶデータの格納エリアとして割当てられる。

【００７６】このため、アドレス制御回路６２ｅは上述
のようにしてカラムアドレスカウンタ６０ｂおよびロウ
アドレスカウンタ６４ｅを制御する。この結果、ＳＲＡ
Ｍ制御回路７６から出力されたＹＵＶデータは、所望の
格納エリアに適切に格納される。バンク０にのみ注目す
ると、０ライン目〜７ライン目のＹＵＶデータは図９に
示す要領で書き込まれる。

【００７７】以上のように、ＳＲＡＭ制御回路７６は、
ＳＲＡＭ７８ａおよび７８ｂに対するデータの書き込み
および読み出しの態様をＹＵＶ比率情報に応じて変更
し、アドレス制御回路６２ｅは、ＹＵＶ比率情報に応じ
てカラムアドレスカウンタ６０ｂおよびロウアドレスカ
ウンタ６４ｅの制御方法を変更する。この結果、４２２
伸長データおよび４１１伸長データのいずれについて
も、ＤＭＡ方式によってＳＤＲＡＭ２８に書き込むこと
ができ、書き込みが完了するまでの時間を短縮すること
ができる。

【図面の簡単な説明】

【図１】この発明の１実施例を示すブロック図である。

【図２】図１実施例の一部を示すブロック図である。

【図３】ＳＤＲＡＭに形成されたＪＰＥＧワークエリア
の一例を示す図解図である。

【図４】図３に示すＪＰＥＧワークエリアの一部を示す
図解図である。

【図５】４２２圧縮モードにおける動作の一部を示すタ
イミング図である。

【図６】４１１圧縮モードにおける動作の一部を示すタ
イミング図である。

【図７】図１実施例の動作の一部を示す図解図である。

【図８】４２２伸長モードにおける動作の一部を示すタ
イミング図である。

【図９】４１１伸長モードにおける動作の一部を示すタ
イミング図である。

【図１０】４１１伸長モードにおける動作の他の一部を
示すタイミング図である。

【図１１】図２実施例の一部を示すブロック図である。

【図１２】４２２伸長モードにおけるＳＲＡＭのマッピ
ング状態の一例を示す図解図である。

【図１３】４２２伸長モードにおけるＳＲＡＭのマッピ
ング状態の他の一例を示す図解図である。

【図１４】４１１伸長モードにおけるＳＲＡＭのマッピ
ング状態の一例を示す図解図である。

【図１５】４１１伸長モードにおけるＳＲＡＭのマッピ
ング状態の他の一例を示す図解図である。

【図１６】ＳＤＲＡＭに形成されたＪＰＥＧワークエリ
アの他の一例を示す図解図である。

【図１７】図１６に示すＪＰＥＧワークエリアの一部を
示す図解図である。

【符号の説明】

１０ …ディジタルカメラ ２６ …ＳＤＲＡＭ制御回路 ２４ …バッファ制御回路 ２４ａ〜２４ｆ …コントローラ ３０ …ＪＰＥＧコーデック ３２ …ＣＰＵ ３６ …メモリカード

Claims (19)

【特許請求の範囲】
1. 【請求項１】ＹＵＶデータを格納するメモリ、 複数の比率のいずれか１つを示すＹＵＶ比率情報を設定
   する設定手段、 前記ＹＵＶ比率情報に従う態様で前記ＹＵＶデータを前
   記メモリから読み出す読み出し手段、 ＹＵＶデータに圧縮処理を施す圧縮手段、 前記読み出し手段によって読み出されたＹＵＶデータを
   前記圧縮手段に入力する入力手段、および前記ＹＵＶ比
   率情報に基づいてマスク信号を発生するマスク信号発生
   手段を備える、ＹＵＶデータ処理回路。
2. 【請求項２】前記メモリに格納されたＹＵＶデータは複
   数の画素ブロックを含み、 前記複数の画素ブロックはＹ成分、Ｕ成分およびＶ成分
   を個別に含む、請求項１記載のＹＵＶデータ処理回路。
3. 【請求項３】前記読み出し手段は、前記画素ブロックに
   関連するアドレス信号を生成するアドレス生成手段、お
   よび前記ＹＵＶ比率情報に基づいて前記アドレス生成手
   段を制御するアドレス制御手段を含む、請求項２記載の
   ＹＵＶデータ処理回路。
4. 【請求項４】前記アドレス信号は前記ＹＵＶ比率情報に
   対応する順序で前記画素ブロックを特定する、請求項３
   記載のＹＵＶデータ処理装置。
5. 【請求項５】前記マスク信号発生手段は、前記ＹＵＶ比
   率情報が第１比率を示すとき、所定画素ブロックの所定
   ラインが前記圧縮手段に入力されるタイミングで前記マ
   スク信号を発生する、請求項２ないし４のいずれかに記
   載のＹＵＶデータ処理回路。
6. 【請求項６】前記所定画素ブロックは前記Ｕ成分および
   前記Ｖ成分を含む画素ブロックである、請求項５記載の
   ＹＵＶデータ処理回路。
7. 【請求項７】前記所定ラインは奇数ラインおよび偶数ラ
   インのいずれか一方である、請求項５または６記載のＹ
   ＵＶデータ処理回路。
8. 【請求項８】前記ＹＵＶ比率情報は前記第１比率および
   第２比率のいずれか一方を示し、 前記メモリに格納されたＹＵＶデータは前記第２比率を
   持つ、請求項５ないし７のいずれかに記載のＹＵＶデー
   タ処理回路。
9. 【請求項９】前記第１比率は４：１：１であり、前記第
   ２比率は４：２：２である、請求項７記載のＹＵＶデー
   タ処理回路。
10. 【請求項１０】４：１：１の比率を持つＹＵＶデータを
    圧縮する圧縮手段、 ４：２：２の比率を持つＹＵＶデータを格納するメモ
    リ、 前記メモリから前記ＹＵＶデータを読み出して前記圧縮
    手段に入力する入力手段、およびＵデータおよびＶデー
    タが入力される期間に所定のマスク信号を発生するマス
    ク信号発生手段を備える、ＹＵＶデータ処理回路。
11. 【請求項１１】圧縮ＹＵＶデータを伸長する伸長手段、 前記圧縮ＹＵＶデータのＹＵＶ比率を検出する検出手
    段、 バッファメモリ、 前記伸長手段によって伸長されたＹＵＶデータを前記Ｙ
    ＵＶ比率に従う態様で前記バッファメモリに書き込む第
    １書き込み手段、 前記バッファメモリに格納されたＹＵＶデータを前記Ｙ
    ＵＶ比率に従う態様で読み出す読み出し手段、 メインメモリ、および前記バッファメモリから読み出さ
    れたＹＵＶデータを前記ＹＵＶ比率に基づいて前記メイ
    ンメモリに書き込む第２書き込み手段を備える、ＹＵＶ
    データ処理回路。
12. 【請求項１２】前記伸長手段は前記ＹＵＶ比率に応じた
    順序で前記ＹＵＶデータを出力する、請求項１１記載の
    ＹＵＶデータ処理回路。
13. 【請求項１３】前記バッファメモリは、Ｙデータを格納
    するＹメモリ、およびＵデータとＶデータとを格納する
    ＵＶメモリを含む、請求項１２記載のＹＵＶデータ処理
    回路。
14. 【請求項１４】前記第１書き込み手段は、前記ＹＵＶ比
    率に応じて、前記Ｙデータを前記Ｙメモリに書き込み、
    前記Ｕデータおよび前記Ｖデータを前記ＵＶメモリに書
    き込む、請求項１３記載のＹＵＶデータ処理回路。
15. 【請求項１５】前記読み出し手段は、前記ＵＶメモリに
    格納されたＵデータおよびＶデータを前記ＹＵＶ比率に
    対応する回数読み出す、請求項１３または１４記載のＹ
    ＵＶデータ処理回路。
16. 【請求項１６】前記第２書き込み手段は、書き込みアド
    レス信号を生成する書き込みアドレス生成手段、および
    前記ＹＵＶ比率に基づいて前記書き込みアドレス生成手
    段を制御する書き込みアドレス制御手段を含む、請求項
    １１ないし１５のいずれかに記載のＹＵＶデータ処理回
    路。
17. 【請求項１７】前記ＹＵＶ比率は、４：２：２および
    ４：１：１のいずれか一方を示す、請求項１１ないし１
    ６のいずれかに記載のＹＵＶデータ処理回路。
18. 【請求項１８】ＹＵＶ比率が４：１：１の圧縮ＹＵＶデ
    ータを伸長する伸長手段、 バッファメモリ、 前記伸長手段によって伸長されたＹＵＶデータを前記バ
    ッファメモリに書き込む第１書き込み手段、 前記バッファメモリに格納されたＹＵＶデータを４：
    ２：２の比率で読み出す読み出し手段、 メインメモリ、および前記バッファメモリから読み出さ
    れたＹＵＶデータを前記メインメモリに書き込む第２書
    き込み手段を備える、ＹＵＶデータ処理回路。
19. 【請求項１９】前記バッファメモリは、Ｙデータを格納
    するＹメモリ、およびＵデータおよびＶデータを格納す
    るＵＶメモリを含み、 前記読み出し手段は前記ＵＶメモリに格納されたＵデー
    タおよびＶデータを２回読み出す、請求項１８記載のＹ
    ＵＶデータ処理回路。