JP2000259559A - Serial interface circuit - Google Patents

Serial interface circuit

Info

Publication number
JP2000259559A
JP2000259559A JP11065243A JP6524399A JP2000259559A JP 2000259559 A JP2000259559 A JP 2000259559A JP 11065243 A JP11065243 A JP 11065243A JP 6524399 A JP6524399 A JP 6524399A JP 2000259559 A JP2000259559 A JP 2000259559A
Authority
JP
Japan
Prior art keywords
controlled device
signal
signal line
data
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11065243A
Other languages
Japanese (ja)
Other versions
JP3909509B2 (en
Inventor
Nariyasu Yamamoto
成泰 山本
Masatoshi Takada
昌敏 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP06524399A priority Critical patent/JP3909509B2/en
Publication of JP2000259559A publication Critical patent/JP2000259559A/en
Application granted granted Critical
Publication of JP3909509B2 publication Critical patent/JP3909509B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce signal lines for an interface and to prevent transmission time from being prolonged when a plurality of serial devices having a three-wire type serial interface are loaded. SOLUTION: A controlled device selecting part 122 fetches a select signal sent via a signal line 110 with a clock and a strobe signal via signal lines 113 and 114 and outputs '1' to relevant selectors 123, 124.... Afterwards, when input data are outputted from a control part 101 via the signal line 110 and the clock is outputted via a signal line 111, respective devices 102, 103... to be controlled temporarily latch these input data, and the strobe signal via a signal line 112 passes only through the selector to which '1' is sent from the controlled device selector so that only the relevant device to be controlled can fetch the input data. At the time of outputting data from the device to be controlled, corresponding to the signal from the controlled device selecting part 122, a data output device selecting part 121 selects relevant data and outputs them to a signal line 115.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリアルインタフェ
ース回路に係わり、とくに複数の3線式のシリアルイン
タフェースをもつデバイスが搭載されたディジタル回路
に適したシリアルインタフェース回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial interface circuit, and more particularly to a serial interface circuit suitable for a digital circuit on which a device having a plurality of three-wire serial interfaces is mounted.

【0002】[0002]

【従来の技術】ROM、RAM、D/Aコンバータ、A
/Dコンバータ等のデータ入力方法の1つに、3線式シ
リアルインタフェースがある。図3はその説明図で、デ
バイス301への入力データDI用のシリアルデータ入
力線302、その入力データをとり込むクロックSK用
のデータシフトクロック線303及びシフトデータ決定
用のロード信号LD用のロード線304が備えられてい
る。入力データDIはクロックSKにより1ビットづつ
順次デバイス内のシフトレジスタへとり込まれ、ロード
信号LDが当該デバイスに与えられると(当該デバイス
が選択されると)、入力データが確定し、デバイス30
1内部で処理される。また、出力データDOがある場合
には、出力線305から出力される。なお、以下ではロ
ード信号はストローブ信号(STB)という。
2. Description of the Related Art ROM, RAM, D / A converter, A
One of the data input methods of the / D converter and the like is a three-wire serial interface. FIG. 3 is an explanatory view showing the serial data input line 302 for input data DI to the device 301, a data shift clock line 303 for a clock SK for taking in the input data, and a load for a load signal LD for determining shift data. A line 304 is provided. The input data DI is sequentially taken into the shift register in the device one bit at a time by the clock SK, and when the load signal LD is given to the device (when the device is selected), the input data is determined and the device 30
1 is processed internally. If there is output data DO, it is output from the output line 305. Hereinafter, the load signal is referred to as a strobe signal (STB).

【0003】このような3線式シリアルインタフェース
をもつデバイスを複数個搭載したディタル回路では、図
4に示したように、各デバイス402〜404への入力
制御を行うために、制御部401から各デバイスごとに
3本の信号線(データ、クロック、ストローブ用)を配
置することになる。また、入力データがなく、出力デバ
イスとして動作するデバイスの場合も、図5に示したよ
うに、各デバイス502〜504ごとに、出力データD
Oをシフトしてシリアル出力するためのデータシフト用
クロック線、そのシフトデータ決定用のロート線、及び
出力線を設けることになり、ROM、RAM等の場合に
はこの他にアドレス線も必要である。
In a digital circuit equipped with a plurality of devices having such a three-wire serial interface, as shown in FIG. 4, in order to control input to each of the devices 402 to 404, a control unit 401 Three signal lines (for data, clock, and strobe) are arranged for each device. Also, in the case of a device having no input data and operating as an output device, as shown in FIG.
A clock line for data shift for shifting O and serial output, a load line for determining the shift data, and an output line will be provided. In the case of ROM, RAM, etc., an address line is also required. is there.

【0004】また、シリアルデバイスの中には、図3と
同様に3線式ではあるが、入力データDIをセットする
内部レジスタの最上位ビットを出力線DOへ出力するよ
うにしたものがある。この場合には、図6に示したよう
に制御部601及び各デバイス602〜605を接続
し、例えばデバイス605へ入力データを与えるには、
デバイス602〜604を順次シフトレジスタとして利
用し、これらを経由してデバイス605へデータが丁度
入ったときにストローブ信号を与えることでデータ入力
を行う。
Some serial devices are of a three-wire type like FIG. 3, but output the most significant bit of an internal register for setting input data DI to an output line DO. In this case, to connect the control unit 601 and the devices 602 to 605 as shown in FIG.
The devices 602 to 604 are sequentially used as shift registers, and data is input by supplying a strobe signal when data has just entered the device 605 via these devices.

【0005】[0005]

【発明が解決しようとする課題】図4あるいは図5のよ
うに、各デバイスと3線式もしくは4線式のインタフェ
ースを構成すると、信号線もしくは制御線が、デバイス
数をnとしたとき3nもしくは4n本必要となり、ディ
ジタル回路の配線が複雑化し、工数の増加をまねく。ま
た、図6のようなデバイスのカスケード接続とすれば、
信号線の数は減らせるが、デバイスによってはデータ入
力に時間がかかってしまうという問題がある。またこの
カスケード接続の場合は、シフト用クロックとストロー
ブ信号のタイミングが合わないと、多くのデバイスで誤
動作をおこす場合がある。
When a three-wire or four-wire interface is configured with each device as shown in FIG. 4 or 5, when the number of devices is n, the number of signal lines or control lines is 3n or 4n lines are required, which complicates the wiring of the digital circuit and increases the number of steps. Also, if the device is cascaded as shown in FIG.
Although the number of signal lines can be reduced, there is a problem that data input takes time depending on a device. In the case of this cascade connection, if the timing of the shift clock and the strobe signal do not match, a malfunction may occur in many devices.

【0006】本発明の目的は、多くのシリアルデバイス
を、信号線を増やすことなく、かつデータの伝送時間の
増大や誤動作をまねくことのないように制御することの
できるシリアルインタフェース回路を提供することにあ
る。
An object of the present invention is to provide a serial interface circuit capable of controlling many serial devices without increasing the number of signal lines and without causing an increase in data transmission time or a malfunction. It is in.

【0007】[0007]

【課題を解決するための手段】本発明は、入力されたデ
バイス選択信号に応じて1つの被制御デバイスを選択す
るための被制御デバイス選択手段と、この手段により選
択された被制御デバイスに対してのみ入力されたデータ
ストローブ信号を出力するゲート手段と、前記被制御デ
バイス選択手段に前記デバイス選択信号をシリアル伝送
し、また前記被制御デバイスに入力データをシリアル伝
送するための第1の信号線と、前記被制御デバイス選択
手段へ選択用シフトクロックを伝送するための第2の信
号線と、前記被制御デバイス選択手段へ選択用ストロー
ブ信号を伝送するための第3の信号線と、前記被制御デ
バイスの各々へデータシフト用クロックを伝送するため
の第4の信号線と、前記ゲート手段の各々へデータ用ス
トローブ信号を伝送するための第5の信号線と、前記第
1の信号線を介して前記被制御デバイス選択信号を前記
被制御デバイス選択手段へ送出すると同時に前記第2の
信号線を介して前記選択用シフトクロックを前記被制御
デバイス選択手段へ送出し、その後前記第3の信号線を
介して前記選択用ストローブ信号を前記被制御デバイス
選択手段へ送出することにより前記被制御デバイス選択
手段に前記被制御デバイス選択信号をセットするように
制御するための第1の制御手段と、この手段により前記
被制御デバイス選択信号が前記被制御デバイス選択手段
へセットされたのちに、前記第1の信号線を介して入力
データを送出すると同時に前記第4の信号線を介して前
記データシフト用クロックを送出し、その後前記第5の
信号線を介して前記データ用ストローブ信号を前記ゲー
ト手段の各々へ送出することによって、前記被制御デバ
イス選択手段により選択された被制御デバイスへ前記入
力データがセットされるように制御するための第2の制
御手段と、を備えたことを特徴とするシリアルインタフ
ェース回路を開示する。
According to the present invention, there is provided a controlled device selecting means for selecting one controlled device in accordance with an input device selection signal, and a controlled device selected by this means. Gate means for outputting a data strobe signal input only to the first device, and a first signal line for serially transmitting the device selection signal to the controlled device selecting means and serially transmitting input data to the controlled device. A second signal line for transmitting a select shift clock to the controlled device selecting means; a third signal line for transmitting a selecting strobe signal to the controlled device selecting means; A fourth signal line for transmitting a data shift clock to each of the control devices; and a data strobe signal to each of the gate means. A fifth signal line for transmitting the controlled device selection signal to the controlled device selection means via the first signal line, and the selection shift clock via the second signal line at the same time. Is transmitted to the controlled device selecting means, and then the selected strobe signal is transmitted to the controlled device selecting means via the third signal line. First control means for controlling to set a signal, and after the controlled device selection signal is set to the controlled device selection means by this means, input via the first signal line At the same time as transmitting the data, the data shift clock is transmitted via the fourth signal line, and thereafter, the data shift clock is transmitted via the fifth signal line. Second control means for controlling the input data to be set in the controlled device selected by the controlled device selecting means by sending a control signal to each of the gate means. A serial interface circuit is disclosed.

【0008】更に本発明は、入力されたデバイス選択信
号に応じて1つの被制御デバイスを選択するための被制
御デバイス選択手段と、この手段により選択された被制
御デバイスからの出力データのみを読み出しデータとし
て出力するためのデータ出力デバイス選択手段と、前記
被制御デバイス選択手段に前記デバイス選択信号をシリ
アル伝送するための第1の信号線と、前記被制御デバイ
ス選択手段へ選択用シフトクロックを伝送するための第
2の信号線と、前記被制御デバイス選択手段へ選択用ス
トローブ信号を伝送するための第3の信号線と、前記第
1の信号線を介して前記被制御デバイス選択信号を前記
被制御デバイス選択手段へ送出すると同時に前記第2の
信号線を介して前記選択用シフトクロックを前記被制御
デバイス選択手段へ送出し、その後前記第3の信号線を
介して前記選択用ストローブ信号を前記被制御デバイス
選択手段へ送出することにより前記被制御デバイス選択
手段に前記被制御デバイス選択信号をセットするように
制御するための第1の制御手段と、この手段により前記
被制御デバイス選択信号が前記被制御デバイス選択手段
へセットされたのちに、前記データ出力デバイス選択手
段から出力された読み出しデータを読み込むための第2
の制御手段と、この手段へ前記データ出力デバイス選択
手段からの読み出しデータを伝送するための第4の信号
線と、を備えたことを特徴とするシリアルインタフェー
ス回路を開示する。
Further, according to the present invention, a controlled device selecting means for selecting one controlled device in accordance with an input device selection signal, and reading out only output data from the controlled device selected by this means. Data output device selecting means for outputting as data, a first signal line for serially transmitting the device selection signal to the controlled device selecting means, and transmitting a selection shift clock to the controlled device selecting means And a third signal line for transmitting a selection strobe signal to the controlled device selecting means, and the controlled device selection signal via the first signal line. Sending the selection shift clock via the second signal line to the controlled device selecting means at the same time as sending it to the controlled device selecting means. And then sends the selection strobe signal to the controlled device selection means via the third signal line to control the controlled device selection means to set the controlled device selection signal. Control means for reading the read data output from the data output device selecting means after the controlled device selection signal is set to the controlled device selecting means by this means.
And a fourth signal line for transmitting read data from the data output device selection means to the control means.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図1は、本発明になるシリアルインタフェ
ースの構成例を示すもので、被制御デバイス102、1
03…を制御するための信号線としては、被制御デバイ
スを決める為やその被制御デバイスを制御するためのデ
ータS_DATが流れる信号線110、被制御デバイス
を制御するためのデータのシフト用クロックD_CLK
が流れる信号線111、被制御デバイスを制御するため
のデータのシフトを決定するストローブ信号D_STB
が流れる信号線112、被制御デバイス選択部を制御す
るためのデータのシフト用クロックA_CLKが流れる
信号線113、被制御デバイス選択部を制御するための
データのシフトを決定するストローブ信号A_STBが
流れる制御線114、被制御デバイスからのデータR_
DATを制御部101に伝える信号線115が設けられ
ている。制御部101は、マイクロコンピュータあるい
はロジックゲートで構成されたシーケンサ、ステートマ
シンあるいはその他の論理回路であり、被制御部120
を制御する。
Embodiments of the present invention will be described below in detail. FIG. 1 shows a configuration example of a serial interface according to the present invention.
03, a signal line 110 through which data S_DAT flows to determine a controlled device or to control the controlled device, and a data shift clock D_CLK to control the controlled device.
Line 111 through which strobe signal D_STB determines shift of data for controlling controlled device
, A signal line 113 through which a data shift clock A_CLK for controlling the controlled device selection unit flows, and a control through which a strobe signal A_STB for determining the data shift for controlling the controlled device selection unit flows. Line 114, data R_ from the controlled device
A signal line 115 for transmitting DAT to the control unit 101 is provided. The control unit 101 is a sequencer, a state machine, or another logic circuit including a microcomputer or a logic gate.
Control.

【0010】被制御部120には、被制御デバイス10
2、103…の他に、マイクロコンピュータ、ロジック
ゲートあるいはスイッチ等で構成され、被制御デバイス
102、103…のどれを制御するかを、信号線11
0、113、114の信号に応じて決定する被制御デバ
イス選択部122、マイクロコンピュータ、ロジックゲ
ートあるいはスイッチ等で構成され、被制御デバイス選
択部122で決定したデバイスからの出力データを制御
線115へとり出すデータ出力デバイス選択部121、
及びロジックゲートあるいはスイッチ等で構成され、被
制御デバイス102、103…ごとに設けられて、被制
御デバイス選択部122で決定された被制御デバイスへ
制御線112のストローブ信号を与えるようにする選択
器123、124、…が設けられている。
The controlled device 120 includes the controlled device 10
., A microcomputer, a logic gate, a switch, or the like, and which of the controlled devices 102, 103,.
Controlled device selection unit 122, which is determined in accordance with signals 0, 113, and 114, includes a microcomputer, a logic gate or a switch, and outputs output data from the device determined by controlled device selection unit 122 to control line 115. A data output device selection unit 121 to be extracted;
And a logic gate or a switch. The selector is provided for each of the controlled devices 102, 103,... And supplies a strobe signal of the control line 112 to the controlled device determined by the controlled device selection unit 122. Are provided.

【0011】図2は、被制御デバイス選択部122及び
選択器123、124…の構成例を示すブロック図で、
被制御デバイス選択部122は、Dフリップフロップ2
01〜208を8個タンデム接続して構成したシフトレ
ジスタと、それらのQ出力をとり出すDフリップフロッ
プ211〜218から成っており、また選択器123〜
126の各々はアンドゲートである。この構成例は4個
のシリアルデバイスの入力と4個のシリアルデバイスの
出力内の1つを選択可能な構成となっている。この構成
で、入力された8ビットのシリアルデータS_DATが
そのシフト用クロックA_CLKによりDフリップフロ
ップ201〜208にセットされると、ストローブ信号
A_STBによりその8ビットのデータがDフリップフ
ロップ211〜218にとり込まれる。ここで入力デー
タS_DATはその8ビット中の1ビットのみが“1”
で他は“0”であるデータとすると、その“1”が例え
ばDフリップフロップ211であれば、ストローブ信号
D_STBが“1”となったとき選択器123出力のみ
が“1”として出力され、被制御デバイス102が選択
される。また、Dフリップフロップ215〜218の内
の1つが“1”のときは、それに応じてデータ出力デバ
イス選択部121か該当するデバイスから出力データを
データR_DAT_Lとしてとり出す。
FIG. 2 is a block diagram showing a configuration example of the controlled device selecting section 122 and the selectors 123, 124.
The controlled device selection unit 122 includes a D flip-flop 2
The shift registers are composed of eight shift registers 01 to 208 in tandem, and D flip-flops 211 to 218 for taking out their Q outputs.
Each of 126 is an AND gate. In this configuration example, one of the inputs of the four serial devices and one of the outputs of the four serial devices can be selected. With this configuration, when the input 8-bit serial data S_DAT is set in the D flip-flops 201 to 208 by the shift clock A_CLK, the 8-bit data is taken into the D flip-flops 211 to 218 by the strobe signal A_STB. It is. Here, in the input data S_DAT, only one of the eight bits is “1”.
Assuming that the other data is "0", if the "1" is, for example, the D flip-flop 211, only the output of the selector 123 is output as "1" when the strobe signal D_STB becomes "1". The controlled device 102 is selected. When one of the D flip-flops 215 to 218 is “1”, the output data is extracted as data R_DAT_L from the data output device selection unit 121 or the corresponding device.

【0012】図7は、図1、2に示したインタフェース
回路の動作を示すタイミングチャートである。制御部1
01は、まず被制御デバイスを決定するための選択信号
A_DATを、図1、2のデータS_DATとして制御
線110へ送出し、同時にこれと同期してシフト用クロ
ックA_CLKを信号線113へ送出する。これによっ
て図2のシフトレジスタを構成するDフリップフロップ
201〜208に選択信号A_DATが書き込まれる。
次いで制御部101がストローブ信号A_STBを信号
線114へ送出すると、Dフリップフロップ201〜2
08の各Q出力がDフリップフロップ211〜218へ
それぞれセットされ、これによって前述のようにDフリ
ップフロップ211〜218の1つのみが“1”、他は
“0”にセットされた状態となる。
FIG. 7 is a timing chart showing the operation of the interface circuit shown in FIGS. Control unit 1
In step S01, a selection signal A_DAT for determining a device to be controlled is transmitted to the control line 110 as data S_DAT in FIGS. As a result, the selection signal A_DAT is written to the D flip-flops 201 to 208 forming the shift register of FIG.
Next, when the control unit 101 sends the strobe signal A_STB to the signal line 114, the D flip-flops 201 to 2
08 are set to the D flip-flops 211 to 218, respectively, so that only one of the D flip-flops 211 to 218 is set to "1" and the others are set to "0" as described above. .

【0013】被制御デバイスへのデータ入力のときは、
上記の被制御デバイス選択動作につづいて制御部101
から入力データD_DATをデータS_DATとして信
号線110へ送出し、同時にこれと同期してシフト用ク
ロックD_CLKを信号線111へ送出する。これによ
って各被制御デバイス102、103…の内部のシフト
レジスタに入力データD_DATがセットされる。この
セットが終わって制御部101がストローブ信号D_S
TB_1をストローブ信号D_STBとして信号線11
2へ出力すると、選択されている被制御デバイス対応の
選択器へのみ選択部122から“1”が入力されている
ので、この被制御デバイスへストローブ信号D_STB
_1が入力され、これによって実際に当該デバイスへ入
力データがとり込まれる。但しこの動作は、当該被制御
デバイスが入力データをいったんシフトレジスタにセッ
トし、その後のストローブ信号でとり込むタイプのもの
である場合である。しかし、デバイスによってはチップ
ストローブと呼ばれるものもあり、この場合は入力デー
タD_DATの入力中にストローブ信号がローレベルに
なっているとそのデータをとり込む。このタイプのデバ
イスのときは、制御部101は図7のストローブ信号D
_STB_2を出力する。
When inputting data to the controlled device,
Following the above-described controlled device selection operation, the control unit 101
Transmits the input data D_DAT to the signal line 110 as data S_DAT, and simultaneously transmits the shift clock D_CLK to the signal line 111 in synchronization with the input data D_DAT. As a result, the input data D_DAT is set in the shift registers inside the controlled devices 102, 103,. After this setting is completed, the control unit 101 sets the strobe signal D_S
TB_1 is used as the strobe signal D_STB on the signal line 11
2, since “1” is input from the selecting unit 122 only to the selector corresponding to the selected controlled device, the strobe signal D_STB is supplied to this controlled device.
— 1 is input, whereby the input data is actually taken into the device. However, this operation is a case where the controlled device is of a type in which input data is once set in a shift register and is taken in by a subsequent strobe signal. However, some devices are called chip strobes. In this case, when the strobe signal is at a low level during input of the input data D_DAT, the data is captured. In the case of this type of device, the control unit 101 controls the strobe signal D in FIG.
_STB_2 is output.

【0014】被制御デバイスからデータを読み出す場合
は、被制御デバイス選択部122からデータ出力デバイ
ス選択部121への出力(図2ではDフリップフロップ
215〜218の出力)の内の1つのみが“1”となっ
ているので、この情報によりデータ出力デバイス選択部
121が該当するデバイスの出力を選択して信号線11
5へ読み出しデータR_DATとして送り出す。
When data is read from the controlled device, only one of the outputs from the controlled device selection unit 122 to the data output device selection unit 121 (the outputs of the D flip-flops 215 to 218 in FIG. 2) is " 1 ", the data output device selection unit 121 selects the output of the corresponding device based on this information, and
5 as read data R_DAT.

【0015】以上の構成によれば、入出力合わせて6本
の信号線があれば、被制御デバイスの個数に関係なく入
出力インタフェースを実現でき、制御線を大幅に減らす
ことができ、またデータ入出力の際の時間もとくに増大
することはない。とくに出力がないディジタル回路のと
きは5本の制御線があればよい。なお、以上の説明で
は、被制御デバイス選択部122は、図2にようなシリ
アル/パラレル変換回路としたが、これはデコーダ型や
その他の回路でもよく、その回路に合わせて各信号の形
式やタイミングを選べばよい。
According to the above configuration, if there are six signal lines for input and output, an input / output interface can be realized irrespective of the number of controlled devices, and the number of control lines can be greatly reduced. The time for input / output does not increase significantly. In particular, in the case of a digital circuit having no output, it is sufficient to provide five control lines. In the above description, the controlled device selection unit 122 is a serial / parallel conversion circuit as shown in FIG. 2, but this may be a decoder type or another circuit, and the format of each signal or the like may be adjusted according to the circuit. Just choose the timing.

【0016】[0016]

【発明の効果】本発明によれば、3線式シリアルインタ
フェースを採用するデバイスをn個、同時に1個しか制
御しない場合、制御線を5本、被制御デバイスからのデ
ータの出力を1本を用いることで、カスケード接続時よ
りも伝送時間を短縮する事のできる6線式シリアルイン
タフェースを提供する事ができる。また、カスケード接
続の場合よりもデータ伝送のためのクロック数が減少す
るので誤動作も低減できる。
According to the present invention, when n devices using the three-wire serial interface are controlled at a time and only one device is controlled at a time, five control lines and one data output from the controlled device are used. By using this, it is possible to provide a 6-wire serial interface capable of reducing the transmission time as compared with the cascade connection. Further, since the number of clocks for data transmission is reduced as compared with the case of the cascade connection, malfunctions can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明になるインタフェース回路の構成例を示
すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of an interface circuit according to the present invention.

【図2】被制御デバイス選択部の構成例を示すブロック
図である。
FIG. 2 is a block diagram illustrating a configuration example of a controlled device selection unit.

【図3】3線式シリアルインタフェースデバイスの説明
図である。
FIG. 3 is an explanatory diagram of a three-wire serial interface device.

【図4】3線式シリアルインタフェースデバイスを複数
個搭載したときの入力インタフェースの説明図である。
FIG. 4 is an explanatory diagram of an input interface when a plurality of 3-wire serial interface devices are mounted.

【図5】3線式シリアルインタフェースデバイスを複数
個搭載したときの出力インタフェースの説明図である。
FIG. 5 is an explanatory diagram of an output interface when a plurality of 3-wire serial interface devices are mounted.

【図6】3線式シリアルインタフェースデバイスのタン
デム接続による入力インタフェースの説明図である。
FIG. 6 is an explanatory diagram of an input interface by tandem connection of a three-wire serial interface device.

【図7】図1のインタフェース回路の動作を示すタイム
チャートである。
FIG. 7 is a time chart illustrating an operation of the interface circuit of FIG. 1;

【符号の説明】[Explanation of symbols]

101 制御部 102、103 被制御デバイス 110〜115 信号線 121 データ出力デバイス選択部 122 被制御デバイス選択部 123、124 選択器 DESCRIPTION OF SYMBOLS 101 Control part 102,103 Controlled device 110-115 Signal line 121 Data output device selection part 122 Controlled device selection part 123,124 Selector

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力されたデバイス選択信号に応じて1
つの被制御デバイスを選択するための被制御デバイス選
択手段と、 この手段により選択された被制御デバイスに対してのみ
入力されたデータストローブ信号を出力するゲート手段
と、 前記被制御デバイス選択手段に前記デバイス選択信号を
シリアル伝送し、また前記被制御デバイスに入力データ
をシリアル伝送するための第1の信号線と、 前記被制御デバイス選択手段へ選択用シフトクロックを
伝送するための第2の信号線と、 前記被制御デバイス選択手段へ選択用ストローブ信号を
伝送するための第3の信号線と、 前記被制御デバイスの各々へデータシフト用クロックを
伝送するための第4の信号線と、 前記ゲート手段の各々へデータ用ストローブ信号を伝送
するための第5の信号線と、 前記第1の信号線を介して前記被制御デバイス選択信号
を前記被制御デバイス選択手段へ送出すると同時に前記
第2の信号線を介して前記選択用シフトクロックを前記
被制御デバイス選択手段へ送出し、その後前記第3の信
号線を介して前記選択用ストローブ信号を前記被制御デ
バイス選択手段へ送出することにより前記被制御デバイ
ス選択手段に前記被制御デバイス選択信号をセットする
ように制御するための第1の制御手段と、 この手段により前記被制御デバイス選択信号が前記被制
御デバイス選択手段へセットされたのちに、前記第1の
信号線を介して入力データを送出すると同時に前記第4
の信号線を介して前記データシフト用クロックを送出
し、その後前記第5の信号線を介して前記データ用スト
ローブ信号を前記ゲート手段の各々へ送出することによ
って、前記被制御デバイス選択手段により選択された被
制御デバイスへ前記入力データがセットされるように制
御するための第2の制御手段と、 を備えたことを特徴とするシリアルインタフェース回
路。
1. An apparatus according to claim 1, further comprising:
Controlled device selecting means for selecting one controlled device; gate means for outputting a data strobe signal input only to the controlled device selected by this means; and A first signal line for serially transmitting a device selection signal and serially transmitting input data to the controlled device; and a second signal line for transmitting a selection shift clock to the controlled device selecting means. A third signal line for transmitting a selection strobe signal to the controlled device selecting means; a fourth signal line for transmitting a data shift clock to each of the controlled devices; A fifth signal line for transmitting a data strobe signal to each of the means; and the controlled device via the first signal line. The selection shift clock is transmitted to the controlled device selecting means via the second signal line at the same time as transmitting the selection signal to the controlled device selecting means, and then the selecting signal is transmitted via the third signal line. Control means for controlling the controlled device selection means to set the controlled device selection signal by transmitting a control strobe signal to the controlled device selection means; and After the device selection signal is set to the controlled device selection means, the input data is sent out via the first signal line and
The data shift clock is transmitted through the signal line of the above, and then the data strobe signal is transmitted to each of the gate means through the fifth signal line, whereby the controlled device selecting means selects the data strobe signal. A second control means for controlling the input data to be set in the controlled device.
【請求項2】 入力されたデバイス選択信号に応じて1
つの被制御デバイスを選択するための被制御デバイス選
択手段と、 この手段により選択された被制御デバイスからの出力デ
ータのみを読み出しデータとして出力するためのデータ
出力デバイス選択手段と、 前記被制御デバイス選択手段に前記デバイス選択信号を
シリアル伝送するための第1の信号線と、 前記被制御デバイス選択手段へ選択用シフトクロックを
伝送するための第2の信号線と、 前記被制御デバイス選択手段へ選択用ストローブ信号を
伝送するための第3の信号線と、 前記第1の信号線を介して前記被制御デバイス選択信号
を前記被制御デバイス選択手段へ送出すると同時に前記
第2の信号線を介して前記選択用シフトクロックを前記
被制御デバイス選択手段へ送出し、その後前記第3の信
号線を介して前記選択用ストローブ信号を前記被制御デ
バイス選択手段へ送出することにより前記被制御デバイ
ス選択手段に前記被制御デバイス選択信号をセットする
ように制御するための第1の制御手段と、 この手段により前記被制御デバイス選択信号が前記被制
御デバイス選択手段へセットされたのちに、前記データ
出力デバイス選択手段から出力された読み出しデータを
読み込むための第2の制御手段と、 この手段へ前記データ出力デバイス選択手段からの読み
出しデータを伝送するための第4の信号線と、 を備えたことを特徴とするシリアルインタフェース回
路。
2. An apparatus according to claim 1, wherein said signal is one of:
Controlled device selecting means for selecting one controlled device; data output device selecting means for outputting only output data from the controlled device selected by the means as read data; and selecting the controlled device. A first signal line for serially transmitting the device selection signal to the unit; a second signal line for transmitting a selection shift clock to the controlled device selection unit; and a selection to the controlled device selection unit. A third signal line for transmitting a strobe signal for use, and the controlled device selection signal is transmitted to the controlled device selection means via the first signal line, and simultaneously via the second signal line. Sending the selection shift clock to the controlled device selection means; and then transmitting the selection straw through the third signal line. First control means for controlling the controllable device selection means to set the controllable device selection signal by transmitting a signal to the controllable device selection means; and Second control means for reading the read data output from the data output device selecting means after a signal is set to the controlled device selecting means; and reading from the data output device selecting means to this means. A fourth signal line for transmitting data; and a serial interface circuit.
JP06524399A 1999-03-11 1999-03-11 Serial interface circuit Expired - Fee Related JP3909509B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06524399A JP3909509B2 (en) 1999-03-11 1999-03-11 Serial interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06524399A JP3909509B2 (en) 1999-03-11 1999-03-11 Serial interface circuit

Publications (2)

Publication Number Publication Date
JP2000259559A true JP2000259559A (en) 2000-09-22
JP3909509B2 JP3909509B2 (en) 2007-04-25

Family

ID=13281289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06524399A Expired - Fee Related JP3909509B2 (en) 1999-03-11 1999-03-11 Serial interface circuit

Country Status (1)

Country Link
JP (1) JP3909509B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158058A (en) * 2003-11-05 2005-06-16 Renesas Technology Corp Communication system, and information processor and control with the communication system
WO2007108535A1 (en) * 2006-03-23 2007-09-27 Matsushita Electric Industrial Co., Ltd. Communication controller and method
US8059160B2 (en) 2009-05-29 2011-11-15 Kabushiki Kaisha Toshiba Head-separated camera device and control method thereof
JP2011239168A (en) * 2010-05-10 2011-11-24 Canon Inc Receiver and apparatus including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158058A (en) * 2003-11-05 2005-06-16 Renesas Technology Corp Communication system, and information processor and control with the communication system
JP4615965B2 (en) * 2003-11-05 2011-01-19 ルネサスエレクトロニクス株式会社 Communication system, information processing apparatus having the communication system, and control
WO2007108535A1 (en) * 2006-03-23 2007-09-27 Matsushita Electric Industrial Co., Ltd. Communication controller and method
US8059160B2 (en) 2009-05-29 2011-11-15 Kabushiki Kaisha Toshiba Head-separated camera device and control method thereof
JP2011239168A (en) * 2010-05-10 2011-11-24 Canon Inc Receiver and apparatus including the same

Also Published As

Publication number Publication date
JP3909509B2 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
JPH0573697A (en) Microcomputer
JP2000259559A (en) Serial interface circuit
USRE35254E (en) Conversion device for doubling/dividing the rate of a serial bit stream
JPH08307269A (en) A/d converter
US4602325A (en) Programmable controller
JPS6214860B2 (en)
US4194243A (en) Data processing system having portions of data addressing and instruction addressing information provided by a common source
JP2890660B2 (en) Bit select output port and output device
JPH06324113A (en) Semiconductor integrated circuit
JP2526293B2 (en) Scan circuit access device
JPH05252039A (en) Multi-channel d/a converter of 3-line serial data transfer system
JPH08123591A (en) Multiplex bus circuit
JP2000242486A (en) Bus interface circuit
JP2897774B2 (en) Output select circuit
JPH03222539A (en) Start bit detection circuit
JPH1131117A (en) Signal processor
JPH10187585A (en) Electronic circuit configuration for address word discrimination
JPH0778876A (en) Large-scale integrated circuit device
KR19980021249A (en) Parallel interface unit
JP2007323491A (en) Direct memory access control device and control method
JP2001004714A (en) Method and system for sharing test terminal of integrated circuit
JPH08212129A (en) Memory device
JP2007067292A (en) Semiconductor device, input pad cell array and output pad cell array
JP2000111620A (en) Ic tester
JPH05207532A (en) Line setting control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees