JP2000258755A

JP2000258755A - 表示素子および表示装置

Info

Publication number: JP2000258755A
Application number: JP11059084A
Authority: JP
Inventors: Kiichi Hirano; 貴一平野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-03-05
Filing date: 1999-03-05
Publication date: 2000-09-22

Abstract

(57)【要約】【課題】表示色を任意に変化させることが可能な表示装
置を提供する。【解決手段】表示素子１は、平板状の透明電極２と平板
状の反射電極３との間に、電圧印加により膜厚の変化す
る透明膜４が挟設されて構成されている。透明膜４は圧
電材料の薄膜により形成されている。そのため、各電極
２，３に印加された電圧に応じて、圧電性により透明膜
４の膜厚が変化し、透明電極２側から入射して反射電極
３で反射された可視光は、透明膜４の膜厚に応じた光干
渉により着色される。従って、各電極２，３に印加する
電圧を適宜設定することにより、表示素子１の表示色を
任意に変化させることができる。尚、表示素子１では、
液晶素子における液晶の焼き付きのような現象は起こら
ないため、各電極２，３に印加する電圧は直流電圧でよ
い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示素子および表示
装置に係り、詳しくは、光干渉を利用してカラー表示を
行う表示素子と、その表示素子を用いた表示装置に関す
るものである。

【０００２】

【従来の技術および発明が解決しようとする課題】従
来、液晶表示装置（ＬＣＤ：Liquid Crystal Display）
においてカラー表示を行うには、光の３原色（レッド、
グリーン、ブルー）または当該３原色の補色（シアン、
マゼンタ、イエロー）を用いた加色または減色により、
所望の色を表示する技術が利用されている。この技術で
は、光の３原色（または３原色の補色）にそれぞれ対応
する画素（セル）およびカラーフィルタを設け、その３
組の画素およびカラーフィルタを用いて１つのカラー画
素（カラーセル）を構成する必要があった。つまり、光
の３原色（または３原色の補色）の各色毎にカラーフィ
ルタおよび画素をそれぞれ１つずつ設ける必要があっ
た。

【０００３】近年、液晶表示装置においては、さらなる
高精細表示が求められており、そのためには画素を微細
化しなければならない。しかし、従来の液晶表示装置で
は、１つのカラー画素が３つの画素で構成されているた
め、高精細表示のためにカラー画素を微細化するとなる
と、カラー画素を構成する各画素が極めて小さくなり、
そのような小さな画素を正確な寸法精度で作成するのは
困難となる。また、液晶表示装置の開口率は各画素に接
続される配線の幅によって規定されるが、当該配線幅は
配線抵抗低減のためある程度以上には細くできないこと
から、画素の微細化は開口率の低下を招くことになる。

【０００４】ところで、近年、表示色を所望の色に変化
させることの可能な表示装置が求められている。このよ
うな表示装置は、例えば、掲示板や広告板の背景色を所
望の色に変化させて人々の注意を引きつけることに利用
したり、建物の外装や室内インテリアなどに使用して色
変化による美観向上に利用することが考えられる。

【０００５】本発明は上記問題点を解決するためになさ
れたものであって、以下の目的を有するものである。（１）高精細表示が可能で製造が容易な表示装置を提供
する。（２）表示色を任意に変化させることが可能な表示素子
を提供する。

【０００６】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載の発明は、可視光に対する
透過性と導電性とを備えた透明電極板と、可視光に対す
る反射性と導電性とを備えた反射電極板と、前記透明電
極板と前記反射電極板との間に挟設され、両電極板から
の電圧印加により膜厚が変化すると共に、可視光に対す
る透過性を備えた透明膜とを備えた表示素子をその要旨
とする。

【０００７】従って、本発明によれば、透明電極板側か
ら入射して反射電極板で反射された可視光は、透明膜の
膜厚に応じた光干渉により着色されることになる。その
ため、各電極板間に印加する電圧を適宜設定することに
より、表示素子の表示色を任意に変化させることができ
る。ここで、透明膜としては圧電材料の薄膜を用いれば
よい。また、透明膜に強誘電体膜を用いれば、透明膜の
自発分極作用により各電極板間に形成される静電容量が
大きくなり、各電極板間の電圧印加を解除した後にも当
該静電容量により電荷が長時間保持されるため、表示素
子の表示色のメモリ効果を得ることができる。

【０００８】請求項２に記載の発明は、可視光に対する
透過性と導電性とを備えた透明電極板と、可視光に対す
る反射性と導電性とを備えた反射電極板とを備え、前記
透明電極板と前記反射電極板との間に空隙が設けられた
表示素子をその要旨とする。従って、本発明によれば、
各電極板間に印加された電圧に応じて各電極板が静電引
力により撓み、各電極板の間隔が変化する。そのため、
透明電極板側から入射して反射電極板で反射された可視
光は、各電極板の間隔に応じた光干渉により着色される
ことになる。そこで、各電極板間に印加する電圧を適宜
設定することにより、表示素子の表示色を任意に変化さ
せることができる。

【０００９】請求項３に記載の発明は、請求項１または
請求項２に記載の表示素子から構成される画素がマトリ
ックス状に配置された表示画素部と、前記画素を構成す
る前記表示素子の前記透明電極に接続された第１配線
と、前記画素を構成する前記表示素子の前記反射電極に
接続された第２配線とを備えた単純マトリックス方式の
反射型表示装置をその要旨とする。

【００１０】請求項４に記載の発明は、請求項１または
請求項２に記載の表示素子と、その表示素子にデータ信
号を転送して駆動するスイッチング素子とから構成され
る画素がマトリックス状に配置された表示画素部と、前
記画素を構成するスイッチング素子のスイッチング動作
を制御するための走査信号が転送される走査配線と、前
記データ信号が転送されるデータ配線とを備えたアクテ
ィブマトリックス方式の反射型表示装置をその要旨とす
る。

【００１１】従って、請求項３または請求項４に記載の
発明によれば、請求項１または請求項２に記載の発明と
同様の作用により、各画素毎にカラー表示を行うことが
可能になり、表示画素部にカラー画像を表示することが
できる。また、請求項３に記載の発明では、簡単な構成
で安価な単純マトリックス方式の表示装置が得られる。
そして、請求項４に記載の発明では、高画質なアクティ
ブマトリックス方式の表示装置が得られる。

【００１２】請求項５に記載の発明は、請求項３または
請求項４に記載の表示装置において、前記表示素子の前
記透明電極板と前記反射電極板との間に形成される静電
容量と並列に接続された補助容量を備えたことをその要
旨とする。従って、本発明によれば、補助容量の分だけ
前記表示素子の静電容量が大きくなるため、請求項３ま
たは請求項４に記載の発明の効果をさらに高めることが
できる。

【００１３】請求項６に記載の発明は、請求項３〜５の
いずれか１項に記載の表示装置において、前記画素を構
成する表示素子と重ね合わされて配置されたコントラス
トを表示する画素を備えたことをその要旨とする。従っ
て、本発明によれば、前記画素を構成する表示素子によ
りカラー表示を行うことに加えて、コントラストを表示
することが可能になり、１つの画素でカラー表示とコン
トラスト表示とが同時に可能になる。そのため、画素の
平面寸法を大きくしても高精細表示が可能になり、画素
の製造が容易になることに加え、開口率を高めることが
できる。

【００１４】ところで、請求項７に記載の発明のよう
に、請求項６に記載の表示装置において、前記コントラ
ストを表示する画素は液晶素子を備えるようにしてもよ
い。

【００１５】

【発明の実施の形態】以下、本発明を具体化した各実施
形態を図面を用いて説明する。尚、以下の各実施形態に
おいて、同じ構成部材については符号を等しくしてその
詳細な説明を省略する。

【００１６】（第１実施形態）図１は、第１実施形態の
表示素子１の一部断面図である。表示素子１は、平板状
の透明電極（透明電極板）２と平板状の反射電極（反射
電極板）３との間に、電圧印加により膜厚の変化する透
明膜４が挟設されて構成されている。

【００１７】ここで、透明電極２は、可視光に対する透
過性と導電性とを備えた材質であればどのような材料で
形成してもよく、例えば、酸化スズを用いたＮＥＳＡ
膜、酸化インジウムおよび酸化スズを用いたＩＴＯ膜、
各種金属（金、アルミニウム、等）の薄膜、高分子電解
質膜などで形成すればよい。

【００１８】反射電極３は、可視光に対する反射性と導
電性とを備えた材質であればどのような材料で形成して
もよく、例えば、各種金属（金、アルミニウム、等）の
膜、高分子膜などで形成すればよい。電圧印加により膜
厚の変化する透明膜４は、圧電材料の薄膜により形成さ
れる。その圧電材料にはどのようなものを用いてもよ
く、例えば、各種無機材料（水晶、電気石、リン酸二水
素カリウム（ＫＤＰ）、リン酸二水素アンモニウム（Ａ
ＤＰ）、硫酸リチウム（ＬｉＳＯ₄）、ニオブ酸リチウ
ム（ＬｉＮｂＯ₃）、ニオブ酸ナトリウム（ＮａＮｂ
Ｏ₃）、タンタル酸リチウム（ＬｉＴａＯ₃）、チタン酸
バリウム（ＢａＴｉＯ₃）、酸化亜鉛（ＺｎＯ）、チタ
ン酸鉛（ＰｂＴｉＯ₃）、チタン酸カルシウム（ＣａＴ
ｉＯ₃）、Ｐｂ（Ｍｇ_1-X，Ｎｂ_X，Ｔｉ，Ｚｒ）Ｏ₃、
等）、ＰＺＴ、各種有機材料（ロッシェル塩、二フッ化
ポリビニル、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリ
プロピレン（ＰＰ）、生体高分子、セルロース、タンパ
ク質、ポリメチルグルタート、複合圧電材料（高分子マ
トリクス中に大きな自発分極をもつ強誘電体粒子を分散
させたもので、例えば、ＰＺＴとＰＶＤＦの混合材料、
等）などがある。

【００１９】このように構成された表示素子１では、各
電極２，３間に印加された電圧に応じて、圧電性により
透明膜４の膜厚が変化する。そのため、透明電極２側か
ら入射して反射電極３で反射された可視光は、透明膜４
の膜厚に応じた光干渉により着色されることになる。従
って、各電極２，３間に印加する電圧を適宜設定するこ
とにより、表示素子１の表示色を任意に変化させること
ができる。尚、表示素子１では、液晶素子における液晶
の焼き付きのような現象は起こらないため、各電極２，
３間に印加する電圧は直流電圧でよい。

【００２０】また、透明膜４に強誘電体膜を用いれば、
透明膜４の自発分極作用により各電極２，３間に形成さ
れる静電容量が大きくなり、各電極２，３間の電圧印加
を解除した後にも当該静電容量により電荷が長時間保持
されるため、表示素子１の表示色のメモリ効果を得るこ
とができる。

【００２１】この表示素子１を大面積に形成することに
より、例えば、掲示板や広告板の背景色を所望の色に変
化させて人々の注意を引きつけることに利用したり、建
物の外装や室内インテリアなどに使用して色変化による
美観向上に利用することができる。

【００２２】（第２実施形態）図２は、第２実施形態の
表示装置１１のブロック構成図である。本第２実施形態
は、第１実施形態の表示素子１から成る画素をマトリッ
クス状に配置することにより、簡単な構成で安価な単純
マトリックス方式の反射型表示装置１１を構成したもの
である。

【００２３】表示画素部１２には、表示素子１から成る
画素（以下、表示素子１と同じ符号「１」を用いて表記
する）がマトリックス状に配置されている。Ｘ軸方向に
配列された画素１の透明電極２は共有化され、その透明
電極２によりＹ配線（第１配線）Ｙ１〜Ｙｍが形成され
ている。また、Ｙ軸方向に配列された画素１の反射電極
３は共有化され、その反射電極３によりＸ配線（第２配
線）Ｘ１〜Ｘｍが形成されている。そして、Ｘ配線Ｘ１
〜ＸｍはＸデコーダ１３に接続され、Ｙ配線Ｙ１〜Ｙｍ
はＹデコーダ１４に接続されている。各デコーダ１３，
１４はそれぞれ１本の配線を選択し、選択した配線の電
圧を制御する。

【００２４】そのため、Ｘデコーダ１３によりＸ配線ｎ
を選択すると共に、Ｙデコーダ１４によりＹ配線Ｙｎを
選択することにより、Ｘ配線ｎとＹ配線Ｙｎとの交点に
接続された画素１が選択される。そして、各デコーダ１
３，１４により選択された画素１の各電極２，３間に印
加される電圧を制御することで、画素１の表示色を任意
に設定することができる。

【００２５】従って、単純マトリックス方式の液晶表示
装置と同様に、表示装置１１においても、各画素１を順
次走査する点順次走査や、Ｙ配線Ｙ１〜Ｙｍの１本を選
択してからＸ配線Ｘ１〜Ｘｍを順次走査する線順次走査
を用いることにより、表示画素部１２に画像を表示する
ことができる。但し、画素（表示素子）１はカラー表示
可能であるもののコントラストは表示不能であるため、
表示装置１１もコントラストを表示することはできな
い。尚、表示装置１１は完全なコントラストを得ること
はできないが、例えば、従来よりプラズマ表示装置（Ｐ
Ｄ：Plasma Display）などで利用されている時間分割に
よる重み付けを行えば、ある程度のコントラストを得る
ことができる。

【００２６】また、透明膜４に強誘電体膜を用いれば、
透明膜４の自発分極作用により各電極２，３間に形成さ
れる静電容量が大きくなり、各電極２，３間に印加した
電圧が電圧印加を解除した後にも当該静電容量により長
時間保持されるため、表示装置１１の表示画像のメモリ
効果を得ることができる。

【００２７】表示画素部１２を製造するには、まず、適
宜な絶縁材料（例えば、ガラス、セラミックス、等）の
基板全面に反射電極３を形成し、次に、フォトリソグラ
フィ技術とエッチング法とを用いて反射電極３をパター
ニングしてＸ配線Ｘ１〜Ｘｍを形成し、続いて、Ｘ配線
Ｘ１〜Ｘｍ上に透明膜４を形成し、次に、透明膜４上に
透明電極２を形成し、続いて、フォトリソグラフィ技術
とエッチング法とを用いて透明電極２をパターニングし
てＹ配線Ｙ１〜Ｙｍを形成すればよい。

【００２８】尚、反射電極３はＰＶＤ（Physical Vapor
Deposition）法またはメッキ法を用いて形成すればよ
く、透明電極２はＰＶＤ法を用いて形成すればよく、透
明膜４はＰＶＤ法またはＣＶＤ（Chemical Vapor Depos
ition）法を用いて形成すればよい。

【００２９】ところで、上記第２実施形態では、透明電
極２によりＹ配線Ｙ１〜Ｙｍを形成し、反射電極３によ
りＸ配線Ｘ１〜Ｘｍを形成したが、透明電極２によりＸ
配線を形成し、反射電極３によりＹ配線を形成してもよ
い。また、反射電極３を透明電極に置き換えて当該透明
電極によりＸ配線Ｘ１〜Ｘｍを形成し、透明絶縁材料
（例えば、ガラス、高分子材料、等）の基板裏面（透明
膜４が形成される面とは反対側の面）の全面に可視光に
対する反射膜を形成するようにしてもよい。つまり、第
１実施形態の表示素子１では、反射電極３に反射膜と電
極の両機能をもたせるようにしたが、反射膜と電極とを
別々に設けるようにしてもよい。

【００３０】（第３実施形態）図３は、第３実施形態の
表示素子２１の概略断面図である。表示素子２１は、光
干渉素子ＩＦ、スイッチング素子としてのトップゲート
型の薄膜トランジスタ（ＴＦＴ：Thin Film Transisto
r）ＩＴ、補助容量（付加容量）ＩＣｓから構成されて
いる。

【００３１】透明絶縁基板２２の下面全面には反射膜２
３が形成され、透明絶縁基板２２の上面全面には光干渉
素子ＩＦの共通電極２４が形成されている。共通電極２
４上には透明膜４が形成され、透明膜４上には透明電極
２が形成されている。各表示素子２１間の透明電極２は
絶縁膜２５により電気的に絶縁されている。透明電極２
および絶縁膜２５の上には絶縁膜２６が形成され、絶縁
膜２６上には半導体膜２７が形成されている。半導体膜
２７には、薄膜トランジスタＩＴのソース領域Ｓおよび
ドレイン領域Ｄと各領域Ｓ，Ｄ間のチャネル領域ＣＨ
と、補助容量ＩＣｓの対向電極２８とが形成されてい
る。半導体膜２７において、対向電極２８とソース領域
Ｓとは並んで配置されている。ソース領域Ｓは絶縁膜２
６に形成されたコンタクトホール２９を介して透明電極
２と接続されている。半導体膜２７上には絶縁膜３０が
形成されている。絶縁膜３０上において、チャネル領域
ＣＨ上に相当する位置にはゲート電極３１が形成され、
対向電極２８上に相当する位置には補助容量ＩＣｓの蓄
積電極３２が形成されている。ゲート電極３１および蓄
積電極３２の上には絶縁膜３３が形成されている。

【００３２】光干渉素子ＩＦは、透明電極２、透明膜
４、共通電極２４から構成されている。そして、各電極
２，２４間に形成された透明膜４が誘電体膜として機能
し、各電極２，２４間には静電容量が形成される。薄膜
トランジスタＩＦは、ゲート電極３１、ソース領域Ｓ、
ドレイン領域Ｄ、チャネル領域ＣＨから構成され、ゲー
ト電極３１とチャネル領域ＣＨとの間に形成された絶縁
膜３０がゲート絶縁膜として機能する。

【００３３】補助容量ＩＣｓは、対向電極２８および蓄
積電極３２から構成されている。そして、各電極２８，
３２間に形成された絶縁膜３０が誘電体膜として機能
し、各電極２８，３２間には静電容量が形成される。こ
こで、透明絶縁基板２２は、可視光に対する透過性と絶
縁性とを備えた材質であればどのような材料で形成して
もよく、例えば、ガラス、高分子材料などで形成すれば
よい。

【００３４】反射膜２３は、可視光に対する反射性を備
えた材質であればどのような材料で形成してもよく、例
えば、各種金属（金、アルミニウム、等）の膜、高分子
膜などで形成すればよい。共通電極２４は、透明電極２
と同様に、可視光に対する透過性と導電性とを備えた材
質であればどのような材料で形成してもよい。

【００３５】ゲート電極３１および蓄積電極３２は、導
電性を備えた材質であればどのような材料で形成しても
よく、例えば、各種金属（金、アルミニウム、等）、各
種高融点金属（チタン、タンタル、モリブデン、等）、
多結晶シリコン、非晶質シリコン、シリサイドなどで形
成すればよい。

【００３６】半導体膜２７は、単結晶シリコン膜、多結
晶シリコン膜、非晶質シリコン膜によって形成すればよ
い。絶縁膜２５，２６，３０，３３は、絶縁性を備えた
材質であればどのような材料で形成してもよく、例え
ば、酸化シリコン、窒化シリコン、窒酸化シリコン、シ
リケートガラス、高分子材料などで形成すればよい。

【００３７】次に、表示素子２１の製造方法について説
明する。まず、透明絶縁基板２２の裏面全面に反射膜２
３を形成する。次に、透明絶縁基板２２の表面側全面
に、共通電極２４、透明膜４、透明電極２を順次形成し
た後に、フォトリソグラフィ技術とエッチング法とを用
いて各表示素子２１毎に透明電極２をパターニングし、
続いて、各絶縁膜２５，２６を形成する。そして、コン
タクトホール２９を形成した後に、そのコンタクトホー
ル２９内を含むデバイス全面に半導体膜２７を形成し、
半導体膜２７に不純物イオンを注入してソース領域Ｓ、
ドレイン領域Ｄ、対向電極２８を形成する。そして、絶
縁膜３０を形成した後に、ゲート電極３１および蓄積電
極３２を形成し、最後に絶縁膜３３を形成する。

【００３８】このように、補助容量ＩＣｓの対向電極２
８は、薄膜トランジスタＩＴのソース領域Ｓおよびドレ
イン領域Ｄと同時に形成される。また、補助容量ＩＣｓ
の誘電体膜と、薄膜トランジスタＩＴのゲート絶縁膜と
は、絶縁膜３０として同時に形成される。そして、補助
容量ＩＣｓの蓄積電極３２は、薄膜トランジスタＩＴの
ゲート電極３１と同時に形成される。従って、補助容量
ＩＣｓの作成のためだけに特別な工程を設ける必要はな
く、補助容量ＩＣｓを設けることにより製造工程が複雑
化するのを防止することができる。

【００３９】尚、反射膜２３はＰＶＤ法またはメッキ法
を用いて形成すればよく、各電極２，２４，３１，３２
はＰＶＤ法を用いて形成すればよく、絶縁膜２５，２
６，３０，３３はＰＶＤ法またはＣＶＤ法を用いて形成
すればよい。また、半導体膜２７となる単結晶，多結
晶，非晶質のシリコン膜は、エピタキシャル成長法、固
相成長法、レーザービーム，電子線，ランプアニールな
どを用いた溶融再結晶化法などを用いて形成すればよ
い。

【００４０】図４は、第３実施形態の表示装置４１のブ
ロック構成図である。表示画素部４２には、表示素子２
１から成る画素（以下、表示素子２１と同じ符号「２
１」を用いて表記する）がマトリックス状に配置されて
いる。表示画素部４２には、各ゲート配線（走査配線）
ＩＧ１…ＩＧｎ，ＩＧｎ＋１…ＩＧｍと、各ドレイン配
線（データ配線）ＩＤ１…ＩＤｎ，IＤｎ＋１…ＩＤｍ
とが配置されている。各ゲート配線と各ドレイン配線と
はそれぞれ互いに直交し、その直交部分に画素２１が設
けられている。各ゲート配線は、光干渉素子用ゲートド
ライバ４３に接続され、ゲート信号（走査信号）が印加
される。各ドレイン配線は、光干渉素子用ドレインドラ
イバ（データドライバ）４４に接続され、データ信号が
印加される。そして、各ドライバ４３，４４により駆動
回路部４５が構成されている。

【００４１】尚、駆動回路部４５は表示画素部４２と同
一の基板２２上に形成してもよい。図５は、ゲート配線
ＩＧｎとドレイン配線ＩＤｎとの直交部分に設けられて
いる画表（表示素子）２１の等価回路図である。ゲート
配線ＩＧｎには薄膜トランジスタＩＴのゲート電極３１
が接続され、ドレイン配線ＩＤｎには薄膜トランジスタ
ＩＴのドレイン領域Ｄが接続されている。薄膜トランジ
スタＩＴのソース領域Ｓには、光干渉素子ＩＦの透明電
極２と、補助容量ＩＣｓの対向電極２８とが接続されて
いる。そして、光干渉素子ＩＦおよび補助容量ＩＣｓに
より信号蓄積素子が構成される。

【００４２】光干渉素子ＩＦの共通電極２４は、表示画
素部４２の透明絶縁基板２２の全面に形成され、全ての
画素２１について共通になっており、定電圧ＩＶｃｏｍ
が印加される。補助容量ＩＣｓの蓄積電極３２は、全て
の画素２１について共通になっており、定電圧ＩＶR が
印加される。

【００４３】尚、各定電圧ＩＶR，ＩＶｃｏｍは同一電
圧にしてもよく、その場合は、補助容量ＩＣｓの蓄積電
極３２と共通電極２４とを接続すればよい。次に、表示
素子２１および表示装置４１の動作について説明する。
ゲートドライバ４３によりゲート配線ＩＧｎを選択する
と共に、ドレインドライバ４４によりドレイン配線ＩＤ
ｎを選択することにより、ゲート配線ＩＧｎとドレイン
配線ＩＤｎとの交点に接続された画素２１が選択され
る。

【００４４】そして、ゲートドライバ４３によりゲート
配線ＩＧｎにゲート信号を印加すると、そのゲート信号
はゲート配線ＩＧｎを介して薄膜トランジスタＩＴのゲ
ート電極３１に印加され、薄膜トランジスタＩＴがＯＮ
状態となる。この状態で、ドレインドライバ４４により
ドレイン配線ＩＤｎにデータ信号を印加すると、そのデ
ータ信号は、ドレイン配線ＩＤｎおよびＯＮ状態の薄膜
トランジスタＩＴを介して、光干渉素子ＩＦの透明電極
２に印加されると共に、補助容量ＩＣｓの対向電極２８
に印加される。そのため、データ信号に対応した電荷
が、光干渉素子ＩＦおよび補助容量ＩＣｓの各静電容量
にそれぞれ充電される。

【００４５】その後、ゲートドライバ４３によりゲート
配線ＩＧｎに印加するゲート信号を変化させ、薄膜トラ
ンジスタＩＴをＯＦＦ状態にする。すると、前記データ
信号に対応した電荷は、光干渉素子ＩＦおよび補助容量
ＩＣｓの各静電容量にそれぞれ保持される。そのため、
データ信号に対応した電圧が光干渉素子ＩＦの各電極
２，２４に印加され、その電圧に応じて、圧電性により
透明膜４の膜厚が変化する。そのため、透明電極２側か
ら入射して反射膜２３で反射された可視光は、透明膜４
の膜厚に応じた光干渉により着色される。つまり、デー
タ信号を制御することにより、画素（表示素子）２１の
表示色を任意に設定することができる。

【００４６】従って、各画素２１を順次する点順次走査
や、ゲート配線ＩＧ１〜ＩＧｍの１本を選択してからド
レイン配線ＩＤ１〜ＩＤｍを順次走査する線順次走査を
用いることにより、各画素２１毎にカラー表示を行うこ
とが可能になり、表示画素部４２にカラー画像を表示す
ることができる。但し、画素（表示素子）２１はカラー
表示可能であるもののコントラストは表示不能であるた
め、表示装置４１もコントラストを表示することはでき
ない。尚、表示装置４１においても、第２実施形態の表
示装置１１と同様に、例えば、従来よりプラズマ表示装
置などで利用されている時間分割による重み付けを行え
ば、ある程度のコントラストを得ることができる。

【００４７】このように、本第３実施形態によれば、表
示素子２１から成る画素をマトリックス状に配置して表
示画素部４２を形成することにより、アクティブマトリ
ックス方式の反射型表示装置４１を実現することができ
る。アクティブマトリックス方式の表示装置４１では、
データ信号に対応した電荷が光干渉素子ＩＦおよび補助
容量ＩＣｓの各静電容量に保持されるため、第２実施形
態の単純マトリックス方式の表示装置１１に比べて、高
い画質を得ることができる。

【００４８】また、第２実施形態と同様に、透明膜４に
強誘電体膜を用いれば、表示装置４１の表示画像のメモ
リ効果を得ることができる。図６は、表示素子（画素）
２１の平面図である。図７は、表示素子（画素）２１の
変形例を示す概略断面図である。

【００４９】図７に示す表示素子２１において、図３に
示す表示素子２１と異なるのは、薄膜トランジスタＩＴ
がボトムゲート型になっている点だけである。つまり、
図３に示す表示素子２１では、ソース領域Ｓ，ドレイン
領域Ｄ，チャネル領域ＣＨが形成された能動層（半導体
膜２７）の上側（絶縁膜３３側）にゲート電極３１が配
置されてトップゲート型の薄膜トランジスタＩＴが形成
されている。

【００５０】それに対して、図７に示す表示素子２１で
は、ソース領域Ｓ，ドレイン領域Ｄ，チャネル領域ＣＨ
が形成された能動層（半導体膜２７）の下側（透明絶縁
基板２２側）にゲート電極３１が配置されてボトムゲー
ト型の薄膜トランジスタＩＴが形成されている。

【００５１】尚、図７に示す表示素子２１の動作は、図
３に示す表示素子２１と同じである。図８は、表示装置
４１の変形例を示すブロック構成図である。図８に示す
表示装置４１において、図４に示す表示装置４１と異な
るのは、各ゲート配線ＩＧ１〜ＩＧｍと各ドレイン配線
ＩＤ１〜ＩＤｍとが平行に配置されている点と、各ドラ
イバ４３，４４が表示画素部４２の両側に配置されてい
る点である。

【００５２】図９は、図８に示す表示装置４１における
表示素子（画素）２１の平面図である。（第４実施形態）図１０は、第４実施形態の表示素子５
１の概略断面図である。

【００５３】表示素子５１は、第３実施形態の表示素子
２１をカラー表示用の表示素子（以下、カラー表示素子
２１と表記する）として用い、そのカラー表示素子２１
とコントラスト表示用の表示素子（以下、コントラスト
表示素子５２と表記する）とが積層一体化されて構成さ
れている。

【００５４】コントラスト表示素子５２は、液晶素子Ｌ
Ｆ、トップゲート型の薄膜トランジスタＬＴ、補助容量
（付加容量）ＬＣｓから構成されている。絶縁膜２６上
には、カラー表示素子２１用の薄膜トランジスタＩＴの
能動層となる半導体膜２７（以下、符号を「２７ａ」と
表記する）に加えて、コントラスト表示素子５２用の薄
膜トランジスタＬＴの能動層となる半導体膜２７（以
下、符号を「２７ｂ」と表記する）が形成されている。
半導体膜２７ｂには、薄膜トランジスタＬＴのソース領
域Ｓおよびドレイン領域Ｄと各領域Ｓ，Ｄ間のチャネル
領域ＣＨと、補助容量ＬＣｓの対向電極２８とが形成さ
れている。半導体膜２７ｂにおいて、対向電極２８とソ
ース領域Ｓとは並んで配置されている。半導体膜２７ｂ
上に形成された絶縁膜３０上において、チャネル領域Ｃ
Ｈ上に相当する位置には薄膜トランジスタＬＴのゲート
電極３１が形成され、対向電極２８上に相当する位置に
は補助容量ＬＣｓの蓄積電極３２が形成されている。ゲ
ート電極３１および蓄積電極３２の上に形成された絶縁
膜３３上には、透明電極５３が形成されている。透明電
極５３は、各絶縁膜３３，３０に形成されたコンタクト
ホール５４を介して、薄膜トランジスタＬＴのソース領
域Ｓと接続されている。透明電極５３および絶縁膜３３
の上には配向膜５５が形成されている。配向膜５５上に
は、液晶層５６、配向膜５７、共通電極５８、透明絶縁
基板５９がこの順番で積層形成されている。

【００５５】液晶素子ＬＦは、透明電極５３、配向膜５
５，５７、液晶層５６、共通電極５８から構成されてい
る。そして、各電極５３，５８間に形成された配向膜５
５，５７および液晶層５６が誘電体膜として機能し、各
電極５３，５８間には静電容量が形成される。

【００５６】薄膜トランジスタＬＦは、ゲート電極３
１、ソース領域Ｓ、ドレイン領域Ｄ、チャネル領域ＣＨ
から構成され、ゲート電極３１とチャネル領域ＣＨとの
間に形成された絶縁膜３０がゲート絶縁膜として機能す
る。つまり、コントラスト表示素子５２用の薄膜トラン
ジスタＬＴは、カラー表示素子２１用の薄膜トランジス
タＩＴと同じ構造に形成されている。

【００５７】補助容量ＬＣｓは、対向電極２８および蓄
積電極３２から構成されている。そして、各電極２８，
３２間に形成された絶縁膜３０が誘電体膜として機能
し、各電極２８，３２間には静電容量が形成される。つ
まり、コントラスト表示素子５２用の補助容量ＬＣｓ
は、カラー表示素子２１用の補助容量ＩＣｓと同じ構造
に形成されている。

【００５８】ここで、透明絶縁基板５９は、透明絶縁基
板２２と同一材料で形成すればよい。共通電極５８およ
び透明電極５３は、共通電極２４および透明電極２と同
様に、可視光に対する透過性と導電性とを備えた材質で
あればどのような材料で形成してもよい。

【００５９】次に、表示素子５１の製造方法について説
明する。反射膜２３、共通電極２４、透明膜４、透明電
極２、絶縁膜２５，２６、コンタクトホール２９の形成
までは、第３実施形態と同じである。そして、コンタク
トホール２９内を含むデバイス全面に半導体膜を形成
し、フォトリソグラフィ技術とエッチング法とを用いて
当該半導体膜をパターニングして各半導体膜２７ａ，２
７ｂを形成する。次に、各半導体膜２７ａ，２７ｂに不
純物イオンを注入してソース領域Ｓ、ドレイン領域Ｄ、
対向電極２８を形成する。そして、絶縁膜３０を形成し
た後に、ゲート電極３１および蓄積電極３２を形成し、
続いて、絶縁膜３３を形成する。次に、コンタクトホー
ル５４を形成した後に、そのコンタクトホール５４内を
含むデバイス全面に透明電極５３を形成し、フォトリソ
グラフィ技術とエッチング法とを用いて各表示素子５２
毎に透明電極５３をパターニングする。そして、デバイ
ス全面に配向膜５５を形成する。

【００６０】また、透明絶縁基板５９の全面に共通電極
５８および配向膜５７を形成する。最後に、各透明絶縁
基板２２，５９を配向膜５５，５７が対向するように配
置し、各配向膜５５，５７間の空隙に液晶を封入して液
晶層５６を形成する。このように、補助容量ＬＣｓの対
向電極２８は、薄膜トランジスタＬＴのソース領域Ｓお
よびドレイン領域Ｄと同時に形成される。また、補助容
量ＬＣｓの誘電体膜と、薄膜トランジスタＬＴのゲート
絶縁膜とは、絶縁膜３０として同時に形成される。そし
て、補助容量ＬＣｓの蓄積電極３２は、薄膜トランジス
タＬＴのゲート電極３１と同時に形成される。従って、
補助容量ＬＣｓの作成のためだけに特別な工程を設ける
必要はなく、補助容量ＬＣｓを設けることにより製造工
程が複雑化するのを防止することができる。

【００６１】また、各薄膜トランジスタＩＴ，ＬＴを構
成する各部分（半導体膜２７ａ，２７ｂ、ソース領域
Ｓ、ドレイン領域Ｄ、チャネル領域ＣＨ、ゲート絶縁膜
となる絶縁膜３０、ゲート電極３１）は同時に形成され
る。そのため、各薄膜トランジスタＩＴ，ＬＴを別個に
作成する場合に比べて、製造工程を簡略化することがで
きる。

【００６２】図１１は、第４実施形態のコントラスト表
示用の表示装置（以下、コントラスト表示装置６１と表
記する）のブロック構成図である。表示画素部６２に
は、コントラスト表示素子５２から成る画素（以下、コ
ントラスト表示素子５２と同じ符号「５２」を用いて表
記する）がマトリックス状に配置されている。

【００６３】表示画素部６２には、各ゲート配線（走査
配線）ＬＧ１…ＬＧｎ，ＬＧｎ＋１…ＬＧｍと、各ドレ
イン配線（データ配線）ＬＤ１…ＬＤｎ，ＬＤｎ＋１…
ＬＤｍとが配置されている。各ゲート配線と各ドレイン
配線とはそれぞれ互いに直交し、その直交部分に画素５
２が設けられている。各ゲート配線は、光干渉素子用ゲ
ートドライバ６３に接続され、ゲート信号（走査信号）
が印加される。各ドレイン配線は、光干渉素子用ドレイ
ンドライバ（データドライバ）６４に接続され、データ
信号が印加される。そして、各ドライバ６３，６４によ
り駆動回路部６５が構成されている。

【００６４】尚、駆動回路部６５は表示画素部６２と同
一の基板２２上に形成してもよい。図１２は、ゲート配
線ＬＧｎとドレイン配線ＬＤｎとの直交部分に設けられ
ている画表（表示素子）５２の等価回路図である。ゲー
ト配線ＬＧｎには薄膜トランジスタＬＴのゲート電極３
１が接続され、ドレイン配線ＬＤｎには薄膜トランジス
タＬＴのドレイン領域Ｄが接続されている。薄膜トラン
ジスタＬＴのソース領域Ｓには、液晶素子ＬＦの透明電
極５３と、補助容量ＬＣｓの対向電極２８とが接続され
ている。そして、液晶素子ＬＦおよび補助容量ＬＣｓに
より信号蓄積素子が構成される。

【００６５】液晶素子ＬＦの共通電極５８は、表示画素
部６２の透明絶縁基板２２の全面に形成され、全ての画
素５２について共通になっており、定電圧ＬＶｃｏｍが
印加される。補助容量ＬＣｓの蓄積電極３２は、全ての
画素５２について共通になっており、定電圧ＬＶR が印
加される。

【００６６】尚、各定電圧ＬＶR，ＬＶｃｏｍは同一電
圧にしてもよく、その場合は、補助容量ＬＣｓの蓄積電
極３２と共通電極５８とを接続すればよい。次に、コン
トラスト表示素子５２およびコントラスト表示装置６１
の動作について説明する。

【００６７】ゲートドライバ６３によりゲート配線ＬＧ
ｎを選択すると共に、ドレインドライバ６４によりドレ
イン配線ＬＤｎを選択することにより、ゲート配線ＬＧ
ｎとドレイン配線ＬＤｎとの交点に接続された画素５２
が選択される。そして、ゲートドライバ６３によりゲー
ト配線ＬＧｎにゲート信号を印加すると、そのゲート信
号はゲート配線ＬＧｎを介して薄膜トランジスタＬＴの
ゲート電極３１に印加され、薄膜トランジスタＬＴがＯ
Ｎ状態となる。この状態で、ドレインドライバ６４によ
りドレイン配線ＬＤｎにデータ信号を印加すると、その
データ信号は、ドレイン配線ＬＤｎおよびＯＮ状態の薄
膜トランジスタＬＴを介して、液晶素子の透明電極５３
に印加されると共に、補助容量ＬＣｓの対向電極２８に
印加される。そのため、データ信号に対応した電荷が、
液晶素子ＬＦおよび補助容量ＬＣｓの各静電容量にそれ
ぞれ充電される。

【００６８】その後、ゲートドライバ４３によりゲート
配線ＬＧｎに印加するゲート信号を変化させ、薄膜トラ
ンジスタＬＴをＯＦＦ状態にする。すると、前記データ
信号に対応した電荷は、液晶素子ＬＦおよび補助容量Ｌ
Ｃｓの各静電容量にそれぞれ保持される。そのため、デ
ータ信号に対応した電圧が液晶素子ＬＦの各電極５３，
５８に印加され、その電圧に応じて液晶層５６の透過率
が変化する。そのため、共通電極５８側から入射して反
射膜２３で反射された可視光のコントラストは、液晶層
５６の透過率の変化に応じて変化する。

【００６９】従って、各画素５２を順次する点順次走査
や、ゲート配線ＬＧ１〜ＬＧｍの１本を選択してからド
レイン配線ＬＤ１〜ＬＤｍを順次走査する線順次走査を
用いることにより、各画素５２毎にコントラスト表示を
行うことが可能になり、表示画素部６２にコントラスト
画像を表示することができる。

【００７０】このように、コントラスト表示装置６１に
よれば、表示素子５２から成る画素をマトリックス状に
配置して表示画素部６２を形成することにより、コント
ラストを表示可能なアクティブマトリックス方式の液晶
表示装置を実現することができる。アクティブマトリッ
クス方式の液晶表示装置（コントラスト表示装置６１）
では、データ信号に対応した電荷が液晶素子ＬＦおよび
補助容量ＬＣｓの各静電容量に保持されるため、単純マ
トリックス方式の液晶表示装置に比べて、高い画質を得
ることができる。

【００７１】以上詳述したように、本第４実施形態の表
示素子５１は、カラー表示素子２１とコントラスト表示
素子５２とが積層一体化されて構成されている。そのた
め、表示素子５１により表示される画像は、カラー表示
素子２１により表示されたカラー画像と、コントラスト
表示素子により表示されたコントラスト画像とが重ね合
わされたものになる。

【００７２】そして、本第４実施形態によれば、表示素
子５１から成る画素をマトリックス状に配置して表示画
素部を形成することにより、アクティブマトリックス方
式の反射型表示装置を実現することができる。つまり、
本第４実施形態の表示装置では、第３実施形態の表示装
置４１をカラー表示用の表示装置（以下、カラー表示装
置４１と表記する）として用い、カラー表示装置４１の
表示画素部４２とコントラスト表示装置６１の表示画素
部６２とが積層一体化された構成とすることにより、カ
ラー表示装置４１とコントラスト表示装置６１とを組み
合わせている。

【００７３】従って、本第４実施形態によれば、１つの
表示素子（画素）５１でカラー表示とコントラスト表示
とを同時に行うことができる。それに対して、従来の液
晶表示装置では、３つの画素で１つのカラー画素が構成
されている。そのため、同レベルの高精細表示を実現す
るには、本第４実施形態の表示素子（画素）５１の平面
寸法を、従来の液晶表示装置のカラー画素と同じ（すな
わち、従来の液晶表示素子の画素の３倍の大きさ）にす
ればよくなり、表示素子５１の製造が容易になる。言い
換えれば、表示素子（画素）５１の平面寸法を大きくし
ても高精細表示が可能になる。また、本第４実施形態の
表示装置の開口率は、各配線ＩＧ１〜ＩＧｍ，ＬＧ１〜
ＬＧｍ，ＩＤ１〜ＩＤｍ，ＬＤ１〜ＬＤｍの幅によって
規定され、その配線幅は配線抵抗低減のためある程度以
上には細くできないが、表示素子（画素）５１の平面寸
法を大きくすることにより、表示装置の開口率を高める
こともできる。

【００７４】図１３は、図６に示すカラー表示素子２１
と、図１１に示すコントラスト表示装置６１におけるコ
ントラスト表示素子５２とを積層一体化した場合の平面
図である。図１４は、表示素子（画素）５１の変形例を
示す概略断面図である。

【００７５】図１４に示す表示素子５１において、図１
０に示す表示素子５１と異なるのは、各薄膜トランジス
タＩＴ，ＬＴがボトムゲート型になっている点だけであ
る。つまり、図１０に示す表示素子５１では、ソース領
域Ｓ，ドレイン領域Ｄ，チャネル領域ＣＨが形成された
能動層（半導体膜２７ａ，２７ｂ）の上側（絶縁膜３３
側）にゲート電極３１が配置されてトップゲート型の薄
膜トランジスタＩＴ，ＬＴが形成されている。

【００７６】それに対して、図１４に示す表示素子５１
では、ソース領域Ｓ，ドレイン領域Ｄ，チャネル領域Ｃ
Ｈが形成された能動層（半導体膜２７ａ，２７ｂ）の下
側（透明絶縁基板２２側）にゲート電極３１が配置され
てボトムゲート型の薄膜トランジスタＩＴ，ＬＴが形成
されている。

【００７７】尚、図１４に示す表示素子５１の動作は、
図１０に示す表示素子５１と同じである。図１５は、コ
ントラスト表示装置６１の変形例を示すブロック構成図
である。図１５に示すコントラスト表示装置６１におい
て、図１１に示すコントラスト表示装置６１と異なるの
は、各ゲート配線ＬＧ１〜ＬＧｍと各ドレイン配線ＬＤ
１〜ＬＤｍとが平行に配置されている点と、各ドライバ
６３，６４が表示画素部６２の両側に配置されている点
である。

【００７８】図１６は、図９に示すカラー表示素子２１
と、図１５に示すコントラスト表示装置６１におけるコ
ントラスト表示素子５２とを積層一体化した場合の平面
図である。（第５実施形態）図１７は、第５実施形態の表示装置１
０１の製造方法を説明するための要部断面図である。図
１８は、表示装置１０１の一部平面図である。尚、図１
７（ｃ）は、図１８におけるＸ−Ｘ線断面図である。

【００７９】表示装置１０１を製造するには、まず、図
１７（ａ）に示すように、反射電極３上に一定間隔をあ
けてスペーサ１０２を配置する。次に、図１７（ｂ）に
示すように、反射電極３上に樹脂材料１０３を塗布して
各スペーサ１０２間を充填し、樹脂材料１０３の表面を
平坦化すると共に、各スペーサ１０２の頂面を露出させ
る。最後に、図１７（ｃ）および図１８に示すように、
樹脂材料１０３上に透明電極２を形成し、透明電極２を
表示素子（画素）１０４の形状にパターニングした後
に、樹脂材料１０３を取り除く。尚、樹脂材料１０３を
取り除くには、溶剤を用いて樹脂材料１０３を溶解させ
ればよく、樹脂材料１０３にレジストを用いた場合はア
ッシング処理を利用してもよい。

【００８０】その結果、矩形状にパターニングされた各
透明電極２の四隅はそれぞれスペーサ１０２により反射
電極３に対して支持固定される。そして、平板状の各電
極２，３間には、樹脂材料１０３が取り除かれた空隙１
０５が形成される。そのため、各電極２，３はスペーサ
１０２の高さＨ分の間隔をあけて対向配置されることに
なる。

【００８１】このように構成された表示素子１０４で
は、各電極２，３間に印加された電圧に応じて各電極
２，３が静電引力により撓み、各電極２，３の間隔が変
化する。そのため、透明電極２側から入射して反射電極
３で反射された可視光は、各電極２，３の間隔に応じた
光干渉により着色されることになる。従って、各電極
２，３間に印加する電圧を適宜設定することにより、表
示素子１０４の表示色を任意に変化させることができ
る。尚、表示素子１０４では、液晶素子における液晶の
焼き付きのような現象は起こらないため、各電極２，３
間に印加する電圧は直流電圧でよい。

【００８２】従って、本第５実施形態の表示素子１０４
によれば、第１実施形態の表示素子１と同様の作用・効
果を得ることができる。そして、表示素子１０４から成
る画素がマトリックス状に配置されて表示装置１０１が
構成される。そのため、第２実施形態の表示装置１１と
同様に、表示装置１０１の各電極２，３にＸ配線および
Ｙ配線を接続し、ＸデコーダおよびＹデコーダにより選
択した配線の電圧を制御することにより、単純マトリッ
クス方式の表示装置を得ることができる。但し、表示素
子１０４はカラー表示可能であるもののコントラストは
表示不能であるため、表示装置１０１もコントラストを
表示することはできない。

【００８３】従って、本第５実施形態の表示装置１０１
によれば、第２実施形態の表示装置１１と同様の作用・
効果を得ることができる。そして、第３実施形態の表示
素子２１における光干渉素子ＩＦを本第５実施形態の表
示素子１０４に置き換えれば、第３実施形態と同様の作
用・効果を得ることができる。

【００８４】また、第４実施形態の表示素子２１におけ
る光干渉素子ＩＦを本第５実施形態の表示素子１０４に
置き換えれば、第４実施形態と同様の作用・効果を得る
ことができる。尚、本発明は上記各実施形態に限定され
るものではなく、以下のように変更してもよく、その場
合でも、上記各実施形態と同様もしくはそれ以上の作用
・効果を得ることができる。

【００８５】（１）第３，第４実施形態において、光干
渉素子ＩＦの静電容量が十分に大きい場合には、補助容
量ＩＣｓを省いてもよい。また、第４実施形態におい
て、液晶素子ＬＦの静電容量が十分に大きい場合には、
補助容量ＬＣｓを省いてもよい。

【００８６】（２）透明膜４を表示素子（画素）１，２
１毎に分割するようにしてもよい。このようにすれば、
各表示素子（画素）１，２１の隣接部分において透明膜
４が歪むのを防止することが可能になり、透明膜４の歪
みにより表示色に滲み等が生じるのを回避して画質を向
上させることができる。

【００８７】（３）反射膜２３を省き、共通電極２４を
反射電極３に置き換えるようにしてもよい。この場合、
透明絶縁基板２２は可視光に対する透過性が不要にな
る。（４）第４実施形態において、透明絶縁基板２２の下面
に反射膜２３を設けるのではなく、透明絶縁基板５９の
上面（共通電極５８の反対側）に反射膜２３を設けるよ
うにする。

【００８８】また、反射膜２３を省き、共通電極５８を
可視光に対する反射性を備えた材質で形成してもよい。
この場合、透明絶縁基板５９は可視光に対する透過性が
不要になる。つまり、第４実施形態では、可視光が入射
する側（透明絶縁基板５９側）に液晶による表示素子５
２を設け、可視光が反射する側（透明絶縁基板２２側）
に光干渉による表示素子２１を設けている。しかし、上
記（４）のように、透明絶縁基板２２側から可視光を入
射させて透明絶縁基板５９側で反射させるようにして、
可視光が入射する側（透明絶縁基板２２側）に光干渉に
よる表示素子２１を設け、可視光が反射する側（透明絶
縁基板５９側）に液晶による表示素子５２を設けるよう
にしてもよい。

【００８９】（５）第２実施形態の単純マトリックス方
式の表示装置１１と、第４実施形態のアクティブマトリ
ックス方式の表示装置６１とを積層一体化した構成にし
てもよい。また、第３実施形態のアクティブマトリック
ス方式の表示装置４１と、単純マトリックス方式の液晶
表示装置とを積層一体化した構成にしてもよい。

【００９０】（６）第４実施形態では各表示装置２１，
５２を積層一体化して表示装置５１を構成している。し
かし、第２実施形態の表示装置１１または第３実施形態
の表示装置４１と、全く別個に作成した液晶表示装置と
を重ね合わせるようにしてもよい。

【００９１】（７）直視型の表示装置に限らず、投写型
の表示装置（プロジェクタ）に適用してもよい。従来の
液晶プロジェクタでは、光の３原色（または３原色の補
色）にそれぞれ対応する透過型液晶パネルを設ける必要
があり、プロジェクタの光源からの投射光が３つの透過
型液晶パネルを通ってスクリーンに投射されていた。そ
のため、３つの透過型液晶パネルを設ける分だけプロジ
ェクタ全体が大型化すると共に、光源からの投射光が３
つの透過型液晶パネルを通るため減衰されて暗くなると
いう問題があった。

【００９２】それに対して、本発明を適用すれば、第４
実施形態と同様の１つの反射型表示装置だけでプロジェ
クタを構成することが可能になるため、プロジェクタ全
体を小型化すると共に、光源からの投射光が１つの反射
型表示装置で反射されるだけであるため減衰されず暗く
ならないという利点がある。

【００９３】（８）表示装置に限らず、画像の演算を行
うための空間演算素子（空間変調素子）に適用してもよ
い。

【図面の簡単な説明】

【図１】本発明を具体化した第１実施形態の表示素子の
一部断面図。

【図２】本発明を具体化した第２実施形態の表示装置の
ブロック構成図。

【図３】本発明を具体化した第３実施形態の表示素子の
概略断面図。

【図４】本発明を具体化した第３実施形態の表示装置の
ブロック構成図。

【図５】第３実施形態の画素（表示素子）の等価回路
図。

【図６】第３実施形態の表示素子の平面図。

【図７】第３実施形態の表示素子の変形例を示す概略断
面図。

【図８】第３実施形態の表示装置の変形例を示すブロッ
ク構成図。

【図９】図８に示す表示装置における表示素子の平面
図。

【図１０】本発明を具体化した第４実施形態の表示素子
の概略断面図。

【図１１】第４実施形態のコントラスト表示用の表示装
置のブロック構成図。

【図１２】第４実施形態のコントラスト表示用の画表
（表示素子）の等価回路図。

【図１３】図６に示すカラー表示用の表示素子と、図１
１に示すコントラスト表示用の表示装置におけるコント
ラスト表示用の表示素子とを積層一体化した場合の平面
図。

【図１４】第４実施形態の表示素子の変形例を示す概略
断面図。

【図１５】第４実施形態のコントラスト表示用の表示装
置の変形例を示すブロック構成図。

【図１６】図９に示すカラー表示用の表示素子と、図１
５に示すコントラスト表示用の表示装置におけるコント
ラスト表示用の表示素子とを積層一体化した場合の平面
図。

【図１７】本発明を具体化した第５実施形態の表示装置
の製造方法を説明するための要部断面図。

【図１８】第５実施形態の表示装置の平面図。

【符号の説明】

１，２１，５２，１０４…表示素子２…透明電極３…反射電極４…透明膜２４…共通電極１０５…空隙１２，４２…表示画素部１１，４１…表示装置ＩＴ…薄膜トランジスタＸ１〜Ｘｍ…Ｘ配線Ｙ１〜Ｙｍ…Ｙ配線ＩＧ１〜ＩＧｍ…ゲート配線ＩＤ１〜ＩＤｍ…ドレイン配線ＩＣｓ…補助容量ＬＦ…液晶素子ＩＦ…光干渉素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０２Ｆ 1/1365 Ｇ０９Ｆ 9/30 ３４９ＺＧ０９Ｆ 9/30 ３４９３７０Ｚ３７０Ｇ０２Ｆ 1/136 ５００Ｆターム(参考） 2H088 EA13 EA15 EA16 EA44 HA02 HA06 HA08 HA10 HA21 MA20 2H089 HA15 HA16 HA35 HA36 JA11 KA19 QA16 TA02 TA05 TA09 TA17 2H091 FA14Y FA14Z FB02 FB08 FC06 FC10 FD06 FD24 GA01 GA02 GA07 GA11 GA13 GA16 LA15 2H092 GA05 GA18 GA29 HA03 HA05 HA07 JA28 JA34 JA37 JA41 JA46 JB07 JB09 JB56 JB61 JB65 JB67 JB69 KA03 KA04 KA05 KA12 KA18 MA11 MA30 NA27 5C094 AA05 AA08 AA43 BA03 BA41 CA19 CA24 EA05 EA06 EB02

Claims

【特許請求の範囲】

【請求項１】可視光に対する透過性と導電性とを備え
た透明電極板と、可視光に対する反射性と導電性とを備えた反射電極板
と、前記透明電極板と前記反射電極板との間に挟設され、両
電極板からの電圧印加により膜厚が変化すると共に、可
視光に対する透過性を備えた透明膜とを備えたことを特
徴とする表示素子。
【請求項２】可視光に対する透過性と導電性とを備え
た透明電極板と、可視光に対する反射性と導電性とを備えた反射電極板と
を備え、前記透明電極板と前記反射電極板との間に空隙が設けら
れたことを特徴とする表示素子。
【請求項３】請求項１または請求項２に記載の表示素
子から構成される画素がマトリックス状に配置された表
示画素部と、前記画素を構成する前記表示素子の前記透明電極に接続
された第１配線と、前記画素を構成する前記表示素子の前記反射電極に接続
された第２配線とを備えたことを特徴とする単純マトリ
ックス方式の反射型表示装置。
【請求項４】請求項１または請求項２に記載の表示素
子と、その表示素子にデータ信号を転送して駆動するス
イッチング素子とから構成される画素がマトリックス状
に配置された表示画素部と、前記画素を構成するスイッチング素子のスイッチング動
作を制御するための走査信号が転送される走査配線と、前記データ信号が転送されるデータ配線とを備えたこと
を特徴とするアクティブマトリックス方式の反射型表示
装置。
【請求項５】請求項３または請求項４に記載の表示装
置において、前記表示素子の前記透明電極板と前記反射電極板との間
に形成される静電容量と並列に接続された補助容量を備
えたことを特徴とする表示装置。
【請求項６】請求項３〜５のいずれか１項に記載の表
示装置において、前記画素を構成する表示素子と重ね合わされて配置され
たコントラストを表示する画素を備えたことを特徴とす
る表示装置。
【請求項７】請求項６に記載の表示装置において、前記コントラストを表示する画素は、液晶素子を備えた
ことを特徴とする表示装置。