JP2000258751A - Driving method and driving device for liquid crystal display device - Google Patents

Driving method and driving device for liquid crystal display device

Info

Publication number
JP2000258751A
JP2000258751A JP6568699A JP6568699A JP2000258751A JP 2000258751 A JP2000258751 A JP 2000258751A JP 6568699 A JP6568699 A JP 6568699A JP 6568699 A JP6568699 A JP 6568699A JP 2000258751 A JP2000258751 A JP 2000258751A
Authority
JP
Japan
Prior art keywords
voltage
column
liquid crystal
display device
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6568699A
Other languages
Japanese (ja)
Other versions
JP3778244B2 (en
Inventor
Kazuyoshi Kawaguchi
和義 河口
Makoto Nagai
真 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Kyocera Display Corp filed Critical Asahi Glass Co Ltd
Priority to JP6568699A priority Critical patent/JP3778244B2/en
Priority to US09/512,817 priority patent/US6919876B1/en
Priority to DE10009356A priority patent/DE10009356A1/en
Publication of JP2000258751A publication Critical patent/JP2000258751A/en
Application granted granted Critical
Publication of JP3778244B2 publication Critical patent/JP3778244B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】仮想行を設けたMLA法へのPWM方式適用に
付随する表示むらの増大を防止する。 【解決手段】列データ変換器は、MLA演算回路で生成
された電圧パターンを、1選択期間中で電圧変化点が1
箇所になるように変換して列ドライバに出力する。
(57) [Summary] To prevent an increase in display unevenness accompanying the application of the PWM method to the MLA method provided with virtual rows. Kind Code: A1 A column data converter converts a voltage pattern generated by an MLA operation circuit into one voltage change point during one selection period.
And output it to the column driver.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高速で応答する液
晶表示装置を駆動するのに適した液晶表示装置の駆動方
法、およびその駆動方法を用いた液晶表示装置に関す
る。特に複数ライン同時選択法によって駆動される液晶
表示装置に適した駆動方法および駆動装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a liquid crystal display device suitable for driving a liquid crystal display device which responds at a high speed, and a liquid crystal display device using the driving method. In particular, the present invention relates to a driving method and a driving device suitable for a liquid crystal display device driven by a multiple line simultaneous selection method.

【0002】[0002]

【従来の技術】STN液晶素子をより高速に駆動するた
めに複数ライン同時選択法(マルチラインアドレッシン
グ法:MLA法)が提案されている。複数ライン同時選
択法は、複数の走査電極(行電極)を一括して選択して
駆動する方法である。複数ライン同時選択法では、デー
タ電極(列電極)に供給される列表示パターンを独立に
制御するために、同時に駆動される各行電極には、所定
の電圧パルス列が印加される。
2. Description of the Related Art A multiple line simultaneous selection method (multi-line addressing method: MLA method) has been proposed to drive an STN liquid crystal element at higher speed. The multiple line simultaneous selection method is a method in which a plurality of scan electrodes (row electrodes) are collectively selected and driven. In the multiple line simultaneous selection method, a predetermined voltage pulse train is applied to each of the simultaneously driven row electrodes in order to independently control a column display pattern supplied to the data electrodes (column electrodes).

【0003】各行電極に印加される電圧パルス電圧群
(選択パルス群)は、L行K列の行列で表すことができ
る。以下この行列を選択行列(A)という。Lは同時選
択数である。電圧パルス電圧群は、互いに直交するベク
トル群として表される。従って、それらのベクトルを要
素として含む行列は直交行列となる。各行列内の各行ベ
クトルは互いに直交である。
A voltage pulse voltage group (selection pulse group) applied to each row electrode can be represented by a matrix of L rows and K columns. Hereinafter, this matrix is referred to as a selection matrix (A). L is the number of simultaneous selections. The voltage pulse voltage group is represented as a vector group orthogonal to each other. Therefore, a matrix including those vectors as elements is an orthogonal matrix. Each row vector in each matrix is orthogonal to each other.

【0004】直交行列において、各行は液晶表示装置の
各ラインに対応する。例えば、L本の選択ライン中の第
1番目のラインに対して、選択行列(A)の第1行目の
要素が適用される。すなわち1列目の要素、2列目の要
素の順に選択パルスが、第1番目の行電極に印加され
る。
[0004] In the orthogonal matrix, each row corresponds to each line of the liquid crystal display device. For example, the element of the first row of the selection matrix (A) is applied to the first line of the L selection lines. That is, the selection pulse is applied to the first row electrode in the order of the first column element and the second column element.

【0005】図4は、列電極に印加される電圧波形のシ
ーケンスの決め方を示す説明図である。図4において、
(a)は選択行列および表示データの例、(b)は画像
表示パターンおよび電圧パターンの例、(c)は列電極
i,jの電圧波形例を示す。ここでは、図4(a)に示
すように、画素として4行2列、選択行列として4行4
列のアダマール行列を例にとる。図4(a)に示す選択
行列において、「1」は正の選択パルス、「−1」は負
の選択パルスを意味する。
FIG. 4 is an explanatory diagram showing how to determine the sequence of the voltage waveform applied to the column electrodes. In FIG.
(A) shows an example of a selection matrix and display data, (b) shows an example of an image display pattern and a voltage pattern, and (c) shows an example of a voltage waveform of column electrodes i and j. Here, as shown in FIG. 4A, four rows and two columns are used as pixels, and four rows and four columns are used as a selection matrix.
Take a Hadamard matrix of columns as an example. In the selection matrix shown in FIG. 4A, “1” means a positive selection pulse, and “−1” means a negative selection pulse.

【0006】列電極i,jにおいて表示されるべき表示
データが図4(a)に示すようになっているとする。図
4(a)において、白丸は点灯であること、黒丸は消灯
であることを示す。すると、列表示パターン(画像表示
パターン)は、図4(b)に示すようなベクトル(d)
で表される。図4(b)に示すベクトル(d)では、
「−1」はオン表示に対応し、「1」はオフ表示に対応
する。
It is assumed that display data to be displayed on the column electrodes i and j are as shown in FIG. In FIG. 4A, a white circle indicates that the light is on, and a black circle indicates that the light is off. Then, the column display pattern (image display pattern) becomes a vector (d) as shown in FIG.
It is represented by In the vector (d) shown in FIG.
“−1” corresponds to the ON display, and “1” corresponds to the OFF display.

【0007】列電極i,jに順次印加されるべき電圧レ
ベルは、図4(b)に示すベクトル(v)のようにな
る。このベクトルは、列表示パターンとそれに対応する
行選択パターンとについてビットごとに積をとり、それ
らの結果の和をとったものに対応する。図4(c)は、
図4(b)に示したベクトル(v)に対応した列電極
i,jの電圧波形を示すタイミング図である。図4
(c)において、縦軸は列電極に印加される電圧を示
し、横軸は時間を示している。
The voltage level to be sequentially applied to the column electrodes i and j is as shown in a vector (v) shown in FIG. This vector corresponds to a product obtained by multiplying the column display pattern and the corresponding row selection pattern bit by bit and summing the results. FIG. 4 (c)
FIG. 5 is a timing chart showing voltage waveforms of column electrodes i and j corresponding to the vector (v) shown in FIG. FIG.
In (c), the vertical axis indicates the voltage applied to the column electrode, and the horizontal axis indicates time.

【0008】このような駆動方法によると、液晶のフレ
ーム応答を抑制し、その結果、高速応答(r+d<20
0ms:rは液晶分子の立上がり時間、dは立下がり時
間)と高コントラスト(40:1以上)とを達成でき
る。すなわち、STNなど単純マトリックス表示装置に
おいて従来駆動表示では困難とされていた高品位の画像
提供が可能になる。
According to such a driving method, the frame response of the liquid crystal is suppressed, and as a result, a high-speed response (r + d <20) is achieved.
0 ms: r is the rise time of liquid crystal molecules, d is the fall time) and high contrast (40: 1 or more) can be achieved. That is, in a simple matrix display device such as an STN, it is possible to provide a high-quality image which has been difficult in the conventional drive display.

【0009】複数ライン同時選択法によって液晶表示装
置を駆動する場合、列表示パターンおよび行選択パター
ンにおけるオンオフ表示および選択パターンを「−1」
と「1」とで表すと、列電極に印加される電圧パターン
は、列表示パターンとそれに対応する行選択パターンと
についてビットごとに積をとり、それらの結果の和をと
ったものに対応する。
When the liquid crystal display device is driven by the multiple line simultaneous selection method, the on / off display and the selection pattern in the column display pattern and the row selection pattern are set to "-1".
And "1", the voltage pattern applied to the column electrode corresponds to a product obtained by multiplying the column display pattern and the corresponding row selection pattern for each bit and taking the sum of the results. .

【0010】従って、列電極に印加される電圧のレベル
数は、同時選択されるライン数がLのときL+1とな
る。例えば、選択行列として図4(a)に示す4行4列
のアダマール行列を用いた場合には、同時選択ライン数
は4なので印加電圧レベル数は5である。具体的には、
図4(c)に示すように、(−4,−2,0,2,4)
の5種類のレベルが列電極i,jに印加されることにな
る。
Therefore, the number of levels of the voltage applied to the column electrode is L + 1 when the number of simultaneously selected lines is L. For example, when the Hadamard matrix of 4 rows and 4 columns shown in FIG. 4A is used as the selection matrix, the number of simultaneously selected lines is 4, and the number of applied voltage levels is 5. In particular,
As shown in FIG. 4C, (-4, -2, 0, 2, 4)
Are applied to the column electrodes i and j.

【0011】一方、これまでの通常駆動法(線順次駆動
法)における液晶表示装置では、列電極への印加電圧レ
ベル数は、APT駆動で2レベル、IAPT駆動で4レ
ベルであった。これに対して、4ライン同時選択の場合
には5レベルに増加してしまう。印加電圧レベル数が増
加すると、列電極ドライバのコストが上昇してしまうと
いう問題がある、
On the other hand, in the conventional liquid crystal display device in the normal driving method (line-sequential driving method), the number of voltage levels applied to the column electrodes is two in APT driving and four in IAPT driving. On the other hand, in the case of simultaneous selection of four lines, the level increases to five levels. When the number of applied voltage levels increases, there is a problem that the cost of the column electrode driver increases.

【0012】この問題に対して、複数ライン同時選択法
において列電極に印加する電圧レベル数を低減化する方
法も提案されている。例えば、印加電圧レベル数を低減
するために、同時選択されるラインの一部を実際に表示
させない仮想行とする方法である。
To solve this problem, there has been proposed a method of reducing the number of voltage levels applied to the column electrodes in the multiple line simultaneous selection method. For example, in order to reduce the number of applied voltage levels, there is a method in which a part of simultaneously selected lines is set as a virtual line that is not actually displayed.

【0013】図5は、4行4列のアダマール行列を用
い、4ライン目を仮想行とした場合の例である。図5に
おいて、(a)は選択行列および表示データの例、
(b)は画像表示パターンおよび電圧パターンの例を示
す。列電極i,jにおいて行電極L=1,L=2,L=
3で表示される表示データとそれに対応する仮想行デー
タとを図5(a)に示すようにすると、列表示パターン
は、図5(b)に示すようなベクトル(d)で表され
る。
FIG. 5 shows an example in which a Hadamard matrix of 4 rows and 4 columns is used and the fourth line is a virtual row. In FIG. 5, (a) shows an example of a selection matrix and display data,
(B) shows an example of an image display pattern and a voltage pattern. The row electrodes L = 1, L = 2, L =
When the display data displayed in 3 and the corresponding virtual row data are as shown in FIG. 5A, the column display pattern is represented by a vector (d) as shown in FIG. 5B.

【0014】列電極i,jに順次印加されるべき電圧パ
ターンは、列表示パターンとそれに対応する行選択パタ
ーンとについてビットごとに積をとり、それらの結果の
和をとったものに対応するので、列電極i,jに順次印
加されるべき電圧パターンは、図5(b)に示すベクト
ル(v)のようになる。この場合、印加電圧パターンの
レベル数は2レベルに削減される。
The voltage pattern to be sequentially applied to the column electrodes i and j corresponds to a product obtained by multiplying the column display pattern and the corresponding row selection pattern for each bit and taking the sum of the results. The voltage pattern to be sequentially applied to the column electrodes i and j is as shown in a vector (v) shown in FIG. In this case, the number of levels of the applied voltage pattern is reduced to two levels.

【0015】次に、レベル数を低減するために仮想行を
設けた複数ライン同時選択法に対してPWM(パルス幅
変調)方式による階調方法を適応した場合の駆動方法に
ついて説明する。まず、一般的なPWM階調方式の例を
図6に示す。図6において「−1」はオン表示、「1」
はオフ表示に対応する。
Next, a description will be given of a driving method in a case where a gradation method based on a PWM (pulse width modulation) method is applied to a simultaneous selection method for a plurality of lines in which virtual rows are provided in order to reduce the number of levels. First, an example of a general PWM gradation method is shown in FIG. In FIG. 6, "-1" indicates ON display, and "1".
Corresponds to the off display.

【0016】図6に示すように、選択期間をT1〜T4
の4等分に分割し、階調レベル4/4はT1〜T4の期
間オン表示を行い、階調レベル0/4ではT1〜T4の
期間オフ表示を行う。そして、階調レベル1/4,2/
4,3/4ではオン表示とオフ表示の期間を混在させる
ことによって中間レベルの階調を表示する。このように
4分割した場合には5レベルの階調を表示できる。
As shown in FIG. 6, the selection period is set to T1 to T4.
In the gray level 4/4, on display is performed during the period from T1 to T4, and when the gray level is 0/4, off display is performed during the period from T1 to T4. Then, the gradation levels 1/4, 2 /
In 4/3/4, an intermediate level gray scale is displayed by mixing ON display and OFF display periods. When the image is divided into four in this way, five levels of gradation can be displayed.

【0017】次に、複数ライン同時選択法においてPW
M階調方法によって階調表示を行う方法について説明す
る。複数ライン同時選択法でPWM階調方法を適用した
従来例として、特開平5−100642号公報や特開平
7−199863号公報に開示された方法がある。ま
た、特開平6−4049号公報、EP0522510A
1、US5262881等に、複数ライン同時選択法に
仮想行を用いることが開示されている。さらに、仮想行
を設けた複数ライン同時選択法にPWM階調方法を適用
した従来例として、特開平10−301545号公報に
開示された方法がある。
Next, in the multiple line simultaneous selection method, PW
A method of performing gradation display by the M gradation method will be described. As a conventional example to which the PWM gradation method is applied by the simultaneous selection method of a plurality of lines, there are methods disclosed in Japanese Patent Application Laid-Open Nos. Hei 5-100642 and Hei 7-199863. Also, JP-A-6-4049, EP0522510A
1, US Pat. No. 5,262,881 discloses the use of virtual lines for a multiple line simultaneous selection method. Further, as a conventional example in which a PWM gradation method is applied to a method of simultaneously selecting a plurality of lines provided with virtual rows, there is a method disclosed in Japanese Patent Application Laid-Open No. 10-301545.

【0018】以下、仮想行を設けた複数ライン同時選択
法にPWM階調方法を適応した例を図7を用いて説明す
る。図7において、(a)は分割期間におけるオンオフ
表示の例、(b)は列電極への印加電圧パターンの例を
示す。図7(a)に示すように同時選択されるラインL
1,L2,L3の表示データが3/4,2/4,1/4
であるとすると、選択期間内のT1〜T4におけるオン
「−1」、オフ「1」の表示は、L1が[1,−1,−
1,−1]、L2が[1,1,−1,−1]、L3が
[1,1,1,−1]である。
Hereinafter, an example in which the PWM gray scale method is applied to the multiple line simultaneous selection method in which virtual rows are provided will be described with reference to FIG. In FIG. 7, (a) shows an example of on / off display in a divided period, and (b) shows an example of a voltage pattern applied to a column electrode. Lines L selected simultaneously as shown in FIG.
The display data of 1, L2, L3 is 3/4, 2/4, 1/4
In the display of ON “−1” and OFF “1” in T1 to T4 in the selection period, L1 is [1, −1, −
[1, -1, -1] and L2 are [1,1, -1, -1], and L3 is [1,1,1, -1].

【0019】T1〜T4のそれぞれの期間で、印加電圧
のレベル数を2レベルにするための仮想行のデータを決
定する。図5(a)に示す4行4列のアダマール行列を
用いた場合には、T1ではL1,L2,L3の表示デー
タが(1,1,1)となるので仮想データは「−1」と
なる。同様に、T2では表示データが(−1,1,1)
となるので仮想データは「1」となる。T3では表示デ
ータが(−1,−1,1)となるので仮想データは「−
1」となる。そして、T4では表示データが(−1,−
1,−1)となるので仮想データは「1」となる。
In each of the periods T1 to T4, virtual row data for determining the number of applied voltage levels to two levels is determined. When the Hadamard matrix of 4 rows and 4 columns shown in FIG. 5A is used, the display data of L1, L2, and L3 is (1, 1, 1) at T1, so that the virtual data is “−1”. Become. Similarly, at T2, the display data is (-1, 1, 1)
Therefore, the virtual data is “1”. At T3, the display data is (-1, -1,1), so the virtual data is "-
1 ". Then, at T4, the display data is (-1,-).
1, -1), so the virtual data is "1".

【0020】図7(a)に示す列表示パターンと、それ
に対応する図5(a)に示すような行選択パターンとに
ついてビットごとに積をとり、それらの結果の和をとる
と、第1選択〜第4選択の各選択期間で、列電極に印加
される電圧パターンは、図7(b)に示すようになる。
レベル数を低減するために仮想行を設けた複数ライン同
時選択法に対してPWM方式による階調方法を適応した
場合の駆動方法は、以上の手順で行われる。
When the product of the column display pattern shown in FIG. 7A and the corresponding row selection pattern shown in FIG. 5A is multiplied for each bit, and the sum of the results is obtained, In each of the selection periods from selection to fourth selection, the voltage patterns applied to the column electrodes are as shown in FIG.
The driving method in the case where the PWM gray scale method is applied to the multiple line simultaneous selection method in which virtual rows are provided to reduce the number of levels is performed according to the above procedure.

【0021】しかし、この方法で液晶表示装置を駆動し
た場合、表示画面内に輝度差が生じるといういわゆる表
示むらが増加する問題がある。このことを、図7(c)
を参照して説明する。図7(c)には、第1選択時と第
2選択時の印加電圧波形が示されている。図7(c)に
示すように、第1選択時では1回、第2選択時では3回
それぞれ印加電圧レベルの変化点がある。これらの変化
点では、点線で示すように印加電圧波形なまりが生じ
る。この波形なまりは、印加電圧実効値の損失となって
表示むらの原因となる。
However, when the liquid crystal display device is driven by this method, there is a problem in that so-called display unevenness, that is, a difference in luminance occurs in a display screen, is increased. This is shown in FIG.
This will be described with reference to FIG. FIG. 7C shows applied voltage waveforms at the time of the first selection and the second selection. As shown in FIG. 7C, there is a change point of the applied voltage level once in the first selection and three times in the second selection. At these changing points, the applied voltage waveform becomes rounded as shown by the dotted line. This waveform rounding causes a loss of the effective value of the applied voltage, which causes display unevenness.

【0022】[0022]

【発明が解決しようとする課題】以上のように、レベル
数を低減するために仮想行を設けた複数ライン同時選択
法に対してPWM方式の階調方法を適応した駆動方法を
用いて液晶表示装置を駆動した場合には、列電極に対す
る印加電圧レベルの変化点が多くなり、その結果、印加
電圧波形のなまりによって生ずる印加電圧実効値の損失
によって表示むらが増大するという課題がある。
As described above, in order to reduce the number of levels, a liquid crystal display using a driving method in which a PWM gray scale method is applied to a multiple line simultaneous selection method in which virtual rows are provided. When the device is driven, the number of changing points of the applied voltage level to the column electrodes increases, and as a result, there is a problem that display unevenness increases due to a loss of an effective value of the applied voltage caused by a rounded applied voltage waveform.

【0023】そこで、本発明は、そのような課題を解決
し、表示むらを抑制し均一な表示品位が得られる液晶表
示装置の駆動方法および駆動装置を提供することを目的
とする。
Accordingly, it is an object of the present invention to solve such a problem and to provide a driving method and a driving apparatus for a liquid crystal display device capable of suppressing display unevenness and obtaining uniform display quality.

【0024】[0024]

【課題を解決するための手段】請求項1記載の発明に係
る液晶表示装置の駆動方法は、仮想行を想定して複数ラ
イン同時選択法を用いて階調表示を行う方法であって、
1選択期間を複数に分割した各期間を設け、1選択期間
に列電極に印加する電圧レベルの変化点を減らすように
電圧パターンを変換し、変換後の電圧パターンに従って
列電極に電圧を印加して階調表示を行うことを特徴とす
る。なお、本願発明の発明者は、フレームの選択期間を
分割することによって表示むらを抑制しながら階調数を
増加させる発明をし、その発明を特願平11−5191
4号明細書に開示している。
According to a first aspect of the present invention, there is provided a method of driving a liquid crystal display device, wherein a gray scale display is performed by using a multiple line simultaneous selection method assuming a virtual row.
Each period is obtained by dividing one selection period into a plurality of parts. A voltage pattern is converted so as to reduce the change point of the voltage level applied to the column electrode in one selection period, and a voltage is applied to the column electrode according to the converted voltage pattern. And performing gradation display. The inventor of the present invention made an invention to increase the number of gradations while suppressing display unevenness by dividing a frame selection period, and disclosed the invention in Japanese Patent Application No. 11-5191.
No. 4 discloses it.

【0025】請求項2記載の発明に係る液晶表示装置の
駆動方法は、仮想行を想定して複数ライン同時選択法を
用いて階調表示を行う方法であって、1選択期間を複数
に均等分割した各期間を設け、列電極に印加すべき電圧
パターンを決定し、1選択期間に列電極に印加する電圧
レベルの変化点が1箇所である電圧パターンを用いて列
電極に電圧を印加して階調表示を行うことを特徴とす
る。
According to a second aspect of the present invention, there is provided a method of driving a liquid crystal display device, in which a grayscale display is performed by using a simultaneous selection method for a plurality of lines assuming a virtual row, and one selection period is equally set to a plurality of times. Each divided period is provided, a voltage pattern to be applied to the column electrode is determined, and a voltage is applied to the column electrode using a voltage pattern in which the voltage level applied to the column electrode changes at one point in one selection period. And performing gradation display.

【0026】請求項3記載の発明に係る液晶表示装置の
駆動装置は、入力される画像データから階調データを生
成してフレームメモリに書き込む階調処理手段と、1選
択期間を複数に均等分割した各期間で列電極に印加すべ
き電圧パターンを決定するする列データ生成手段とを備
え、1選択期間に列電極に印加される電圧レベルの変化
点が複数ある場合に変化点が1箇所になるように構成さ
れてなるものである。
According to a third aspect of the present invention, there is provided a driving apparatus for a liquid crystal display device, wherein gradation processing means for generating gradation data from input image data and writing the same in a frame memory, and equally dividing one selection period into a plurality of periods. Column data generating means for determining a voltage pattern to be applied to the column electrode in each of the periods, and when there are a plurality of change points of the voltage level applied to the column electrode in one selection period, the change point is set to one place It is constituted so that it may become.

【0027】[0027]

【発明の実施の形態】以下、この発明の実施の形態につ
いて説明する。図1は、この発明による複数ライン同時
選択駆動を行う液晶駆動装置の一構成例を示すブロック
図である。図1において、液晶駆動装置10は、画像デ
ータ100および制御信号101を入力し、列ドライバ
に対して列データ信号105を出力し、列ドライバと行
ドライバに対して必要な制御信号106を出力する。制
御信号101には、ドットクロック信号、垂直同期信
号、水平同期信号、画像データの有効期間を示すデータ
・イネーブル信号等が含まれる。
Embodiments of the present invention will be described below. FIG. 1 is a block diagram showing an example of the configuration of a liquid crystal driving device for performing simultaneous selection driving of a plurality of lines according to the present invention. In FIG. 1, a liquid crystal driving device 10 receives image data 100 and a control signal 101, outputs a column data signal 105 to a column driver, and outputs necessary control signals 106 to a column driver and a row driver. . The control signal 101 includes a dot clock signal, a vertical synchronization signal, a horizontal synchronization signal, a data enable signal indicating a valid period of image data, and the like.

【0028】液晶駆動装置10に入力される階調信号を
持った画像データ100は、階調処理回路11に入力さ
れる。階調処理回路11は、入力した画像データ100
を各表示フレームごとの階調レベルを示す階調データ1
02に変換してフレームメモリ12に書き込む。フレー
ムメモリ12は、複数ライン同時選択駆動(MLA駆
動)するために複数回読み出されるまで、書き込まれた
階調データを保持する。
The image data 100 having the gradation signal inputted to the liquid crystal driving device 10 is inputted to the gradation processing circuit 11. The gradation processing circuit 11 receives the input image data 100
Is the gradation data 1 indicating the gradation level for each display frame.
02 and write it to the frame memory 12. The frame memory 12 holds the written gradation data until it is read a plurality of times in order to perform the multiple line simultaneous selection drive (MLA drive).

【0029】MLA演算回路13は、フレームメモリ1
2から階調データ103を読み出して、複数ライン同時
選択演算処理を行って列電極に印加される電圧パターン
を生成する。そして、電圧パターンを列データ信号10
4として列データ変換器14に出力する。列データ変換
器14は、MLA演算回路13で生成された電圧パター
ンを表示むらを増加させないような電圧パターンに変換
して列ドライバに出力する。
The MLA operation circuit 13 includes the frame memory 1
2, the gradation data 103 is read out, and a multiple line simultaneous selection calculation process is performed to generate a voltage pattern applied to the column electrodes. Then, the voltage pattern is changed to the column data signal 10.
4 is output to the column data converter 14. The column data converter 14 converts the voltage pattern generated by the MLA operation circuit 13 into a voltage pattern that does not increase display unevenness, and outputs the voltage pattern to the column driver.

【0030】タイミングコントロール回路15は、各回
路ブロックに必要な制御信号と列ドライバおよび行ドラ
イバに対する制御信号106を生成する。なお、液晶駆
動装置10には、直交行列にもとづく行選択パターン信
号を行ドライバに供給する行選択パターン発生器も設け
られているが、図1では図示を省略した。
The timing control circuit 15 generates a control signal required for each circuit block and a control signal 106 for a column driver and a row driver. The liquid crystal driving device 10 is also provided with a row selection pattern generator for supplying a row selection pattern signal based on an orthogonal matrix to a row driver, but is not shown in FIG.

【0031】次に、液晶駆動装置10の動作について説
明する。液晶駆動装置10に入力される階調信号を持っ
た画像データ100は、階調処理回路11に入力され
る。階調処理回路11は、入力した画像データ100を
各表示フレームごとの階調レベルに対応した階調データ
102に変換してフレームメモリ12に書き込む。例え
ば、選択期間を4分割して5階調の中間調表示を行う場
合には、階調データ102は、0/4〜4/4の5種類
の階調レベルを区別するための3ビットのデータとな
る。
Next, the operation of the liquid crystal driving device 10 will be described. The image data 100 having the gradation signal inputted to the liquid crystal driving device 10 is inputted to the gradation processing circuit 11. The gradation processing circuit 11 converts the input image data 100 into gradation data 102 corresponding to the gradation level of each display frame, and writes the converted data into the frame memory 12. For example, when the selection period is divided into four and a halftone display of five gradations is performed, the gradation data 102 is a 3-bit data for distinguishing five gradation levels from 0/4 to 4/4. Data.

【0032】すなわち、階調処理回路11は、各表示フ
レームごとに、図6に示したような階調レベルに応じた
3ビットのデータを生成し、生成したデータを階調デー
タ102としてフレームメモリ12に書き込む。フレー
ムメモリ12は、複数ライン同時選択駆動するために複
数回読み出されるまで、書き込まれた階調データを保持
する。
That is, the gradation processing circuit 11 generates 3-bit data corresponding to a gradation level as shown in FIG. 6 for each display frame, and uses the generated data as gradation data 102 in a frame memory. Write to 12. The frame memory 12 holds the written gradation data until the frame memory 12 is read a plurality of times in order to drive the plurality of lines simultaneously.

【0033】MLA演算回路13は、フレームメモリ1
2から階調データ103を読み出す。図6に示した例の
場合、3ビットの階調データを読み出し、4分割した選
択期間の各期間T1〜T4におけるオン表示またはオフ
表示を示す4ビットのデータに変換する。次に、T1〜
T4のそれぞれの分割期間において列電極に印加する電
圧のレベル数を2レベルにするために、同時選択される
3ラインの表示データに対応して仮想行のデータを生成
する。
The MLA operation circuit 13 stores the frame memory 1
2, the gradation data 103 is read. In the case of the example shown in FIG. 6, 3-bit grayscale data is read and converted into 4-bit data indicating ON display or OFF display in each of the four divided selection periods T1 to T4. Next, T1
In order to set the number of levels of the voltage applied to the column electrode to two levels in each divided period of T4, virtual row data is generated corresponding to three lines of display data selected at the same time.

【0034】例えば、図5(a)に示す4行4列のアダ
マール行列を行選択パターンとして用いたときには、第
1選択〜第4選択の各選択期間ごとに、各分割期間T1
〜T4について、同時選択される3表示ラインおよび仮
想行のデータと行選択パターンとについてビットごとに
積をとり、それらの結果の和が「+1」または「−1」
となるように、仮想行のデータ(仮想データ)を決め
る。そして、結果の和である「+1」または「−1」を
並べて印加電圧パターンとする。
For example, when the Hadamard matrix of 4 rows and 4 columns shown in FIG. 5A is used as a row selection pattern, each divided period T1 is selected for each of the first to fourth selection periods.
For .about.T4, the product of the data of three display lines and virtual rows that are simultaneously selected and the row selection pattern are multiplied bit by bit, and the sum of the results is "+1" or "-1".
The virtual row data (virtual data) is determined so that The sum of the results, "+1" or "-1", is arranged to form an applied voltage pattern.

【0035】なお、実際の回路上では、「−1」が
「0」、「+1」が「1」で表現されているので、ML
A演算回路13は、ビットごとに排他的論理和をとって
印加電圧パターンを生成する。生成された印加電圧パタ
ーンは列データ信号104として列データ変換器14に
出力される。
In an actual circuit, "-1" is represented by "0" and "+1" is represented by "1".
The A operation circuit 13 generates an applied voltage pattern by taking an exclusive OR for each bit. The generated applied voltage pattern is output to the column data converter 14 as a column data signal 104.

【0036】3表示ライン(L1,L2,L3)の階調
データが3/4階調、2/4階調、1/4階調となる場
合、図7(c)に示したように第2選択期間の電圧パタ
ーンでは電圧レベルの変化点が3箇所で発生し、ここで
の波形なまりが表示むらを増加させてしまうことは既に
述べた。そこで、本発明の実施形態では、列データ変換
器14が、MLA演算回路13で生成された電圧パター
ン信号を表示むらを増加させないような電圧パターンに
変換する。
When the gray scale data of the three display lines (L1, L2, L3) is 3/4 gray scale, 2/4 gray scale, and 1/4 gray scale, as shown in FIG. It has already been described that in the voltage pattern in the two selection periods, the voltage level change points occur at three places, and the rounded waveforms here increase the display unevenness. Therefore, in the embodiment of the present invention, the column data converter 14 converts the voltage pattern signal generated by the MLA operation circuit 13 into a voltage pattern that does not increase display unevenness.

【0037】以下、図2のタイミング図を参照して列デ
ータ変換器14の動作を説明する。図2は、列データ変
換器14で変換される前後の電圧パターンを示す説明図
である。変換前の電圧パターンにおいて、T1〜T4で
の電圧レベルは(2,−2,2,−2)の順序になって
いるが、列データ変換器14は、T2とT3の順序を入
れ替えて(2,2,−2,−2)とする。すると、変換
後の電圧パターンにおいて、電圧レベルの変化点は1箇
所のみになる。
Hereinafter, the operation of the column data converter 14 will be described with reference to the timing chart of FIG. FIG. 2 is an explanatory diagram showing voltage patterns before and after conversion by the column data converter 14. In the voltage pattern before conversion, the voltage levels at T1 to T4 are in the order of (2, -2, 2, -2), but the column data converter 14 changes the order of T2 and T3 ( 2, 2, -2, -2). Then, in the converted voltage pattern, there is only one change point of the voltage level.

【0038】従って、印加電圧波形のなまりにより生じ
る印加電圧実効値の損失が低減され、その結果、表示む
らは増大が防止される。他の電圧パターンにおいても、
変化点が3箇所ある場合には、列データ変換器14は、
変化点が1箇所になるように波形整形を行う。このよう
に、列データ変換器14は、電圧レベルの変化点が1箇
所になるように電圧パターンを変換して列データ信号1
05を出力する。
Therefore, the loss of the effective value of the applied voltage caused by the rounding of the applied voltage waveform is reduced, and as a result, the display unevenness is prevented from increasing. In other voltage patterns,
When there are three change points, the column data converter 14
Waveform shaping is performed so that there is one change point. As described above, the column data converter 14 converts the voltage pattern so that the voltage level changes at one point, and converts the column data signal 1
05 is output.

【0039】図3は、この実施の形態でのMLA演算回
路13が出力しうる列データ信号104の電圧パターン
と列データ変換器14による変換後の列データ信号10
5の電圧パターンとの関係の例を示す説明図である。な
お、図3では、電圧パターンにおいて、例えば高い電圧
が「1」で表示され低い電圧が「0」で表示されてい
る。
FIG. 3 shows a voltage pattern of column data signal 104 that can be output by MLA operation circuit 13 and column data signal 10 after conversion by column data converter 14 in this embodiment.
It is explanatory drawing which shows the example of the relationship with 5 voltage patterns. In FIG. 3, in the voltage pattern, for example, a high voltage is indicated by “1” and a low voltage is indicated by “0”.

【0040】MLA演算回路13が出力する可能性のあ
る電圧パターンのうち変化点が3箇所にあるのは、
[0,1,0,1]および[1,0,1,0]のパター
ンである。図3に示すように、それらのパターンは、列
データ変換器14によって[1,1,0,0]または
[0,0,1,1]に変換される。
There are three changing points in the voltage patterns that may be output from the MLA operation circuit 13 because:
[0,1,0,1] and [1,0,1,0] patterns. As shown in FIG. 3, those patterns are converted by the column data converter 14 into [1,1,0,0] or [0,0,1,1].

【0041】また、列データ変換器14は、2箇所にお
いて変化点が存在する電圧パターンを、1箇所にのみ変
化点があるような電圧パターンに変換する。すなわち、
[0,0,1,0]および[0,1,0,0]のパター
ンを[0,0,0,1]または[1,0,0,0]に変
換する。また、[1,0,0,1]および[0,1,
1,0]のパターンを[1,1,0,0]または[0,
0,1,1]に変換する。さらに、[1,0,1,1]
および[1,1,0,1]のパターンを[1,1,1,
0]または[0,1,1,1]に変換する。
The column data converter 14 converts a voltage pattern having a change point in two places into a voltage pattern having a change point in only one place. That is,
The patterns [0,0,1,0] and [0,1,0,0] are converted into [0,0,0,1] or [1,0,0,0]. Also, [1,0,0,1] and [0,1,
[1,0] pattern is [1,1,0,0] or [0,
[0,1,1]. Further, [1,0,1,1]
And the pattern of [1,1,0,1] is [1,1,1,
0] or [0, 1, 1, 1].

【0042】図3に示すような変換は、論理回路の組み
合わせによって容易に実現できる。そして、LSIで液
晶駆動回路を実現する場合に、そのような論理回路の占
める面積は僅かである。また、変換前のパターンをアド
レスデータとし変換後のデータを指定されたアドレス内
のデータとするROMによっても容易に実現できる。
The conversion as shown in FIG. 3 can be easily realized by a combination of logic circuits. When a liquid crystal driving circuit is realized by an LSI, the area occupied by such a logic circuit is small. Further, it can be easily realized by a ROM in which a pattern before conversion is used as address data and data after conversion is used as data in a specified address.

【0043】列データ変換器14は、変換後の電圧パタ
ーンを示す列データ信号105を列ドライバに出力す
る。列データ信号105が列ドライバに出力されると、
タイミングコントロール回路15は、データを列ドライ
バに取り込ませるためのラッチ信号を出力する。列ドラ
イバは、ラッチ信号を受け取ると、入力したデータに対
応した液晶駆動用電圧を列電極に印加する。また、行選
択パターン発生器からの行選択パターン信号は行ドライ
バに出力される。行ドライバは、行選択パターン信号に
応じて液晶パネルの行電極に所定の電圧を印加する。
The column data converter 14 outputs a column data signal 105 indicating the converted voltage pattern to the column driver. When the column data signal 105 is output to the column driver,
The timing control circuit 15 outputs a latch signal for taking data into the column driver. Upon receiving the latch signal, the column driver applies a liquid crystal driving voltage corresponding to the input data to the column electrode. The row selection pattern signal from the row selection pattern generator is output to a row driver. The row driver applies a predetermined voltage to a row electrode of the liquid crystal panel according to a row selection pattern signal.

【0044】なお、以上に述べた実施の形態では、1選
択期間を均等に分割したが、均等に分割しない場合であ
っても、1選択期間中の電圧レベルの変化点が減るよう
に分割すれば表示むらを抑制することができる。また、
以上に述べた実施の形態は、本発明の形態を列ドライバ
および行ドライバから独立した構成のMLA駆動装置に
適用した一例であるが、本発明は、列ドライバ回路を内
蔵した構成、または列ドライバと行ドライバの回路を内
臓した構成のMLA駆動装置にも適用できる。
In the above-described embodiment, one selection period is divided evenly. However, even if the division is not performed equally, the division is performed so that the change point of the voltage level during one selection period is reduced. Display unevenness can be suppressed. Also,
The above-described embodiment is an example in which the embodiment of the present invention is applied to an MLA driving device having a configuration independent of a column driver and a row driver. The present invention can also be applied to an MLA driving device having a configuration in which a circuit of a row driver is incorporated.

【0045】[0045]

【発明の効果】以上に述べたように、本発明によれば、
液晶表示装置の駆動方法および駆動装置を、1選択期間
に列電極に印加される電圧レベルの変化点を減らすため
に電圧パターンを変換するように構成したので、電圧波
形のなまりによる電圧実効値の損失が低減され、その結
果、表示むらが抑制されて均一な表示品位が得られる効
果がある。
As described above, according to the present invention,
Since the driving method and the driving device of the liquid crystal display device are configured to convert the voltage pattern in order to reduce the change point of the voltage level applied to the column electrode during one selection period, the voltage effective value due to the rounding of the voltage waveform is changed. Loss is reduced, and as a result, there is an effect that display unevenness is suppressed and uniform display quality is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による液晶駆動装置の一構成例を示す
ブロック図。
FIG. 1 is a block diagram showing a configuration example of a liquid crystal driving device according to the present invention.

【図2】 列データ変換器の動作を説明するためのタイ
ミング図。
FIG. 2 is a timing chart for explaining the operation of the column data converter.

【図3】 MLA演算回路からの電圧パターンと列デー
タ変換器による電圧パターンとの関係の例を示す説明
図。
FIG. 3 is an explanatory diagram showing an example of a relationship between a voltage pattern from an MLA operation circuit and a voltage pattern by a column data converter.

【図4】 列電極に印加される電圧波形のシーケンスの
決め方を示す説明図。
FIG. 4 is an explanatory diagram showing how to determine a sequence of a voltage waveform applied to a column electrode.

【図5】 4行4列のアダマール行列を用い4ライン目
を仮想行とした場合の例を示す説明図。
FIG. 5 is an explanatory diagram showing an example in which a fourth row is a virtual row using a Hadamard matrix of 4 rows and 4 columns.

【図6】 一般的なPWM方式の例を示す説明図。FIG. 6 is an explanatory diagram showing an example of a general PWM method.

【図7】 仮想行を設けた複数ライン同時選択法にPW
M方法を適応した例を示す説明図。
FIG. 7 shows a PW to multiple line simultaneous selection method with virtual lines
Explanatory drawing which shows the example which applied the M method.

【符号の説明】[Explanation of symbols]

10 液晶駆動装置 11 階調処理回路 12 フレームメモリ 13 MLA演算回路 Reference Signs List 10 liquid crystal drive device 11 gradation processing circuit 12 frame memory 13 MLA operation circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 真 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 Fターム(参考) 2H093 NA18 NA47 NA56 NB10 NB13 NC29 ND15 5C006 AA15 AC23 AF43 AF50 AF71 BB11 BC16 BF02 FA22 5C080 AA10 BB05 DD05 EE28 FF09 JJ02 JJ04 JJ05 5C094 AA03 AA54 AA56 BA45 CA19 CA25 GA10  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Makoto Nagai, 1150 Hazawamachi, Kanagawa-ku, Yokohama-shi, Kanagawa F-term within Asahi Glass Co., Ltd. (reference) 2H093 NA18 NA47 NA56 NB10 NB13 NC29 ND15 5C006 AA15 AC23 AF43 AF50 AF71 BB11 BC16 BF02 FA22 5C080 AA10 BB05 DD05 EE28 FF09 JJ02 JJ04 JJ05 5C094 AA03 AA54 AA56 BA45 CA19 CA25 GA10

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数の行電極と複数の列電極を有する液晶
表示装置の行電極を複数本一括して選択し、選択した各
行電極に所定の電圧を印加し、かつ仮想行を設定する液
晶表示装置の駆動方法において、1選択期間を複数に分
割した各期間を設け、1選択期間に列電極に印加する電
圧レベルの変化点を減らすように電圧パターンを変換
し、変換後の電圧パターンに従って列電極に電圧を印加
して階調表示を行うことを特徴とする液晶表示装置の駆
動方法。
1. A liquid crystal for selecting a plurality of row electrodes of a liquid crystal display device having a plurality of row electrodes and a plurality of column electrodes, applying a predetermined voltage to each selected row electrode, and setting a virtual row. In the display device driving method, each period obtained by dividing one selection period into a plurality is provided, and a voltage pattern is converted so as to reduce a change point of a voltage level applied to a column electrode in one selection period, and the voltage pattern is converted according to the converted voltage pattern. A method for driving a liquid crystal display device, wherein a gradation display is performed by applying a voltage to a column electrode.
【請求項2】複数の行電極と複数の列電極を有する液晶
表示装置の行電極を複数本一括して選択し、選択した各
行電極に所定の電圧を印加し、かつ仮想行を設定する液
晶表示装置の駆動方法において、1選択期間を複数に均
等分割した各期間を設け、列電極に印加すべき電圧パタ
ーンを決定し、1選択期間に列電極に印加する電圧レベ
ルの変化点が1箇所である電圧パターンを用いて列電極
に電圧を印加して階調表示を行うことを特徴とする液晶
表示装置の駆動方法。
2. A liquid crystal display device comprising: a plurality of row electrodes of a liquid crystal display device having a plurality of row electrodes and a plurality of column electrodes; a plurality of row electrodes being collectively selected; a predetermined voltage being applied to each of the selected row electrodes; and a virtual row being set. In the display device driving method, each period obtained by equally dividing one selection period into a plurality is provided, a voltage pattern to be applied to the column electrode is determined, and a change point of the voltage level applied to the column electrode in one selection period is one place. A method for driving a liquid crystal display device, wherein a gradation display is performed by applying a voltage to a column electrode using a voltage pattern.
【請求項3】複数の行電極と複数の列電極を有する液晶
表示装置の仮想行と行電極の複数本とを一括して選択
し、選択された各行電極に選択期間の間に所定の電圧が
印加されてなる液晶表示装置の駆動装置において、入力
される画像データから階調データを生成してフレームメ
モリに書き込む階調処理手段と、1選択期間を複数に均
等分割した各期間で列電極に印加すべき電圧パターンを
決定するする列データ生成手段とを備え、1選択期間に
列電極に印加される電圧レベルの変化点が複数ある場合
に変化点が1箇所になるように構成されてなることを特
徴とする液晶表示装置の駆動装置。
3. A method for simultaneously selecting a virtual row and a plurality of row electrodes of a liquid crystal display device having a plurality of row electrodes and a plurality of column electrodes, and applying a predetermined voltage to each of the selected row electrodes during a selection period. Is applied, a gradation processing means for generating gradation data from input image data and writing the same in a frame memory, and a column electrode in each period obtained by equally dividing one selection period into a plurality of periods. And a column data generating means for determining a voltage pattern to be applied to the column electrode. In a case where there are a plurality of changing points of the voltage level applied to the column electrode in one selection period, the changing point becomes one. A driving device for a liquid crystal display device.
JP6568699A 1999-02-26 1999-03-11 Driving method and driving apparatus for liquid crystal display device Expired - Fee Related JP3778244B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6568699A JP3778244B2 (en) 1999-03-11 1999-03-11 Driving method and driving apparatus for liquid crystal display device
US09/512,817 US6919876B1 (en) 1999-02-26 2000-02-25 Driving method and driving device for a display device
DE10009356A DE10009356A1 (en) 1999-02-26 2000-02-28 Gradation generation e.g. in matrix display device, involves giving ON and OFF data to divided and undivided selection periods to generate voltage level that is decimated and used between minimum and maximum levels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6568699A JP3778244B2 (en) 1999-03-11 1999-03-11 Driving method and driving apparatus for liquid crystal display device

Publications (2)

Publication Number Publication Date
JP2000258751A true JP2000258751A (en) 2000-09-22
JP3778244B2 JP3778244B2 (en) 2006-05-24

Family

ID=13294151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6568699A Expired - Fee Related JP3778244B2 (en) 1999-02-26 1999-03-11 Driving method and driving apparatus for liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3778244B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003057623A (en) * 2001-08-17 2003-02-26 Optrex Corp Driving method and driving circuit for liquid crystal display device
JP2003108082A (en) * 2001-09-27 2003-04-11 Optrex Corp Driving method and driving apparatus for liquid crystal display device
KR100431532B1 (en) * 2001-06-19 2004-05-14 레디스 테크놀로지 인코포레이티드 Flat panel display device and method for driving the same
US6919872B2 (en) 2001-02-27 2005-07-19 Leadis Technology, Inc. Method and apparatus for driving STN LCD
US6967634B2 (en) 2001-12-05 2005-11-22 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US6975336B2 (en) 2001-12-05 2005-12-13 Seiko Epson Corporation Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus
US6980203B2 (en) 2001-12-05 2005-12-27 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US7015889B2 (en) 2001-09-26 2006-03-21 Leadis Technology, Inc. Method and apparatus for reducing output variation by sharing analog circuit characteristics
US7046222B2 (en) 2001-12-18 2006-05-16 Leadis Technology, Inc. Single-scan driver for OLED display
US7068248B2 (en) 2001-09-26 2006-06-27 Leadis Technology, Inc. Column driver for OLED display
US7298351B2 (en) 2004-07-01 2007-11-20 Leadia Technology, Inc. Removing crosstalk in an organic light-emitting diode display
US7358939B2 (en) 2004-07-28 2008-04-15 Leadis Technology, Inc. Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919872B2 (en) 2001-02-27 2005-07-19 Leadis Technology, Inc. Method and apparatus for driving STN LCD
KR100431532B1 (en) * 2001-06-19 2004-05-14 레디스 테크놀로지 인코포레이티드 Flat panel display device and method for driving the same
JP2003057623A (en) * 2001-08-17 2003-02-26 Optrex Corp Driving method and driving circuit for liquid crystal display device
US7015889B2 (en) 2001-09-26 2006-03-21 Leadis Technology, Inc. Method and apparatus for reducing output variation by sharing analog circuit characteristics
US7068248B2 (en) 2001-09-26 2006-06-27 Leadis Technology, Inc. Column driver for OLED display
JP2003108082A (en) * 2001-09-27 2003-04-11 Optrex Corp Driving method and driving apparatus for liquid crystal display device
US6967634B2 (en) 2001-12-05 2005-11-22 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US6975336B2 (en) 2001-12-05 2005-12-13 Seiko Epson Corporation Liquid crystal device and electro-optical device, driving circuit and drive method therefor, and electronic apparatus
US6980203B2 (en) 2001-12-05 2005-12-27 Seiko Epson Corporation Display driver circuit, electro-optical device, and display drive method
US7046222B2 (en) 2001-12-18 2006-05-16 Leadis Technology, Inc. Single-scan driver for OLED display
US7298351B2 (en) 2004-07-01 2007-11-20 Leadia Technology, Inc. Removing crosstalk in an organic light-emitting diode display
US7358939B2 (en) 2004-07-28 2008-04-15 Leadis Technology, Inc. Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods

Also Published As

Publication number Publication date
JP3778244B2 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100246150B1 (en) Liquid crystal display device and driving method thereof
JP2006058891A (en) Display device, driving device and driving method thereof
JP3778244B2 (en) Driving method and driving apparatus for liquid crystal display device
JP2796619B2 (en) Liquid crystal display panel gradation drive device
JP3169763B2 (en) Liquid crystal display panel gradation drive device
JP2006267525A (en) Driving device for display device and driving method for display device
CN100481199C (en) Video signal line drive circuit and display device having the circuit
JPH11249104A (en) Liquid crystal display device and driving method thereof
JPH11338424A (en) Liquid crystal controller and liquid crystal display device using the same
US6850251B1 (en) Control circuit and control method for display device
JPH08160392A (en) Liquid crystal display
JP4819262B2 (en) Driving method and driving apparatus for liquid crystal display device
JP3181771B2 (en) Driving method of liquid crystal panel
JP2000250492A (en) Driving method and driving device for liquid crystal display device
JP3372306B2 (en) Matrix type liquid crystal display
JPH0281091A (en) Tonal display controller
JP2002149119A (en) Method and circuit for driving liquid crystal display device
JP4095128B2 (en) Liquid crystal display
US6919876B1 (en) Driving method and driving device for a display device
JP3233562B2 (en) Driving method of liquid crystal panel
JP2895889B2 (en) Display device
JP3415965B2 (en) Driving method of image display device
JP2000267631A (en) Gradation generation method and driving device for liquid crystal display device
JPH11161242A (en) Liquid crystal display system
JPH08115061A (en) Driving method for liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees