JP2000252835A - Coding circuit - Google Patents
Coding circuitInfo
- Publication number
- JP2000252835A JP2000252835A JP11052266A JP5226699A JP2000252835A JP 2000252835 A JP2000252835 A JP 2000252835A JP 11052266 A JP11052266 A JP 11052266A JP 5226699 A JP5226699 A JP 5226699A JP 2000252835 A JP2000252835 A JP 2000252835A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data
- encoding
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、符号化回路におい
て、特にデータの符号化途中にエラーが起こった時にエ
ラーのコンシールメントを行なう符号化回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an encoding circuit, and more particularly to an encoding circuit which performs concealment of an error when an error occurs during data encoding.
【0002】[0002]
【従来の技術】従来、符号化の信号処理を行なって、処
理信号を出力する回路として、図6に示す構成のものが
知られている。図6に示す回路の各ブロックについて、
以下のその働きを説明する。2. Description of the Related Art Conventionally, a circuit having a configuration shown in FIG. 6 is known as a circuit for performing a signal processing for encoding and outputting a processed signal. For each block of the circuit shown in FIG.
The function will be described below.
【0003】60は、従来の符号化回路の本体である。[0003] Reference numeral 60 denotes a main body of a conventional encoding circuit.
【0004】MPEGオーディオエンコーダのようなフ
レーム単位処理において、ここではそのフレーム単位を
示す信号として、フレーム信号S602を用いた符号化
の例で説明する。[0004] In a frame unit process such as an MPEG audio encoder, an example of encoding using a frame signal S602 as a signal indicating the frame unit will be described.
【0005】601は、入力端子であり、デジタル化さ
れた入力信号S601を入力する。An input terminal 601 receives a digitized input signal S601.
【0006】602は、カウンタであり、入力信号S6
01を入力し、そのデータ数をカウントしてあるカウン
ト値になった時、例えばフレームの区切りを示すフレー
ム信号S602を出力する。Reference numeral 602 denotes a counter, and the input signal S6
When "01" is input and the number of data is counted and reaches a certain count value, for example, a frame signal S602 indicating a frame delimiter is output.
【0007】605はデータ記憶手段であり、処理デー
タアドレスS604により指定された処理データS60
45をデータ処理手段604との間でやりとりする。ま
た、出力アドレスS6035で指定されたデータを出力
データS605として出力する。[0007] Reference numeral 605 denotes a data storage means which stores the processing data S60 designated by the processing data address S604.
45 is exchanged with the data processing means 604. Further, the data specified by the output address S6035 is output as output data S605.
【0008】603は、データ制御手段で、フレーム信
号S602を入力し、データ記憶手段605にデータの
読み出すを行なうための出力アドレスS6035を出力
する。出力アドレスS6035はフレーム信号S602
の立ち下がりエッジごとにデータ記憶手段605のある
定められた出力領域1と出力領域2を交互に出力するよ
うに制御される。また出力データS605が有効か無効
かを示す有効信号S6037を出力する。Reference numeral 603 denotes a data control unit which receives the frame signal S 602 and outputs an output address S 6035 for reading data to the data storage unit 605. The output address S6035 is the frame signal S602
Is controlled so that a predetermined output area 1 and an output area 2 of the data storage means 605 are alternately output at each falling edge of the data. Further, it outputs a valid signal S6037 indicating whether the output data S605 is valid or invalid.
【0009】604は、データ処理手段であり、入力信
号S601とフレーム信号S602を入力し、入力信号
S601を符号化して、処理データS6045と処理デ
ータアドレスS604を介してデータ記憶手段605に
格納する。A data processing unit 604 receives the input signal S 601 and the frame signal S 602, encodes the input signal S 601, and stores it in the data storage unit 605 via the processed data S 6045 and the processed data address S 604.
【0010】606は、出力端子で、入力信号S601
を符号化した出力データS605を外部に出力する。Reference numeral 606 denotes an output terminal, which is an input signal S601.
Is output to the outside.
【0011】607は、有効信号出力端子で、有効信号
S6037を出力する。An effective signal output terminal 607 outputs an effective signal S6037.
【0012】以上のように構成された回路により、入力
信号S601を符号化して出力信号S605を出力する
ことを行なっていた。The circuit configured as described above encodes the input signal S601 and outputs the output signal S605.
【0013】[0013]
【発明が解決しようとする課題】しかし、近年、機器の
消費電力を小さくするために、必要に応じて動作電圧を
下げるといったことが行われてる。そうした場合、処理
速度も遅くなるため、符号化にかかる時間が長くなるこ
とがある。上記構成の符号化回路にこのような技術を適
用した場合、1フレームの時間では符号化が完了しない
場合には、不定のデータが符号化データとして出力され
るという課題があった。However, in recent years, in order to reduce the power consumption of equipment, the operating voltage has been reduced as necessary. In such a case, the processing speed is slowed down, so that the encoding time may be long. When such a technique is applied to the encoding circuit having the above configuration, there is a problem that if encoding is not completed in one frame time, indefinite data is output as encoded data.
【0014】この発明においては、入力信号の符号化が
定められた期間内に終了しない場合でも、エラーコンシ
ールメントを行なうことにより不定の符号化信号が出力
されない符号化回路を提供することを目的とする。An object of the present invention is to provide an encoding circuit which does not output an indefinite encoded signal by performing error concealment even when encoding of an input signal is not completed within a predetermined period. I do.
【0015】[0015]
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1記載の符号化回路は、符号化され
るデータを入力し、前記データの時系列的なデータの個
数をカウントして符号化の単位であるフレーム信号を出
力するカウント手段と、符号化したデータを格納する格
納手段と、前記入力データを符号化し、符号化した符号
化データを前記格納手段に格納するとともに、ある第1
のフレームの符号化が完了してから前記第1のフレーム
に続く第2のフレームの符号化が完了するまでの間、前
記第1のフレームの符号化データを格納したアドレスを
出力するデータ処理手段と、前記アドレスを前記フレー
ム信号の区切り毎にラッチし前記格納手段の読み出しア
ドレスとして与えることにより符号化データとして出力
するデータ制御手段とを備えるものである。According to a first aspect of the present invention, there is provided an encoding circuit for receiving data to be encoded and determining the number of time-series data of the data. Counting means for counting and outputting a frame signal which is a unit of encoding; storage means for storing encoded data; encoding the input data; storing encoded encoded data in the storage means; The first
Data processing means for outputting an address storing the encoded data of the first frame from completion of encoding of the first frame to completion of encoding of a second frame following the first frame. And a data control means for latching the address at every break of the frame signal and giving it as a read address of the storage means to output as encoded data.
【0016】上記構成により、あるフレームのデータが
定められた期間すなわち1フレームの時間の間に符号化
が完了しない場合に、不定のデータが出力される代りに
そのフレームの前のフレームの符号化データが再度出力
されるため、後段で不確定な処理がなされるのを防ぐこ
とができる。According to the above configuration, when data of a certain frame is not completely encoded during a predetermined period, that is, one frame, instead of outputting indefinite data, encoding of a frame preceding the previous frame is performed. Since the data is output again, it is possible to prevent an indeterminate process from being performed at a later stage.
【0017】また、上記課題を解決するために、本発明
の請求項2記載の符号化回路は、請求項1記載の符号化
回路において、符号化データは前記符号化データが有効
であるか無効であるかを示す有効無効情報を有し、ある
フレームが1フレーム内に符号化が完了しなかった場合
は、前記有効無効情報を、前記符号化データが無効であ
ることを示すように定めるものである。According to a second aspect of the present invention, there is provided an encoding circuit according to the first aspect, wherein the encoded data is such that the encoded data is valid or invalid. If the coding is not completed within one frame, the validity / invalidity information is set to indicate that the coded data is invalid. It is.
【0018】上記構成により、符号化が間に合わなかっ
た場合の処理を符号化回路の後段で行なうことができる
ので、設計の自由度が拡大される。なお、有効無効情報
が無効となっているフレームの符号化データについて、
有効無効情報以外のデータは符号化が間に合わなかった
フレームの前のフレームのデータと同じであるので、有
効無効情報の解析ができないほどにデータが不定になる
といったことがなくなり、有効無効情報を正しく解析す
ることができる。According to the above configuration, the processing in the case where the encoding is not completed in time can be performed in the subsequent stage of the encoding circuit, so that the degree of freedom of design is expanded. In addition, regarding the encoded data of the frame in which the valid / invalid information is invalid,
Since the data other than the valid / invalid information is the same as the data of the frame before the frame for which the encoding was not completed in time, the data does not become unstable so that the valid / invalid information cannot be analyzed. Can be analyzed.
【0019】また、上記課題を解決するために、本発明
の請求項3記載の符号化回路は、請求項1記載の符号化
回路において、符号化データが有効であるか無効あるか
を示す有効無効信号をさらに備え、あるフレームが1フ
レーム内に符号化が完了しなかった場合に、前記有効無
効信号を、前記符号化データが無効であることを示すよ
うに定めることを特徴とするものである。According to a third aspect of the present invention, there is provided an encoding circuit according to the third aspect of the present invention, wherein the encoding circuit according to the first aspect of the present invention indicates whether the encoded data is valid or invalid. Further comprising an invalidation signal, wherein when the encoding of a certain frame is not completed within one frame, the validity / invalidity signal is determined so as to indicate that the encoded data is invalid. is there.
【0020】上記構成によって、符号化回路の後段の回
路は、有効無効情報の解析を行なうことなく、有効無効
信号の二値信号をデコードするだけで請求項3と同様の
効果を得ることができる。According to the above configuration, the circuit subsequent to the encoding circuit can obtain the same effect as that of the third embodiment only by decoding the binary signal of the valid / invalid signal without analyzing the valid / invalid information. .
【0021】また、上記課題を解決するために、本発明
の請求項4記載の符号化回路は、請求項1記載の符号化
回路において、格納手段は、符号化データの代りに出力
するコンシールメントデータを格納し、データ処理手段
は、アドレスをある第1のフレームの符号化が完了して
からある定められた時間の後に前記コンシールメントデ
ータを格納したアドレスに切りかえ、また、前記第1フ
レームに続く第2のフレームの符号化が完了した時に前
記第2のフレームを符号化したデータを格納したアドレ
スに切りかえるものである。According to a fourth aspect of the present invention, there is provided an encoding circuit according to the first aspect, wherein the storage means outputs the concealment data instead of the encoded data. After storing the data, the data processing means switches the address to the address where the concealment data is stored after a predetermined time after the encoding of the first frame is completed. When the encoding of the subsequent second frame is completed, the address is switched to the address storing the encoded data of the second frame.
【0022】上記構成により、あるフレームのデータの
符号化がその符号化に与えれらた時間内に完了しなかっ
た場合に、任意のデータでそのフレームのデータを置き
換えることによってコンシールメントをすることができ
る。According to the above configuration, when encoding of data of a certain frame is not completed within the time given to the encoding, concealment can be performed by replacing data of the frame with arbitrary data. it can.
【0023】また、上記課題を解決するために、本発明
の請求項5記載の符号化回路は、請求項4記載の符号化
回路において、格納手段は複数のコンシールメントデー
タを格納し、データ処理手段は、コンシールメントが目
立たない前記コンシールメントデータのアドレスを出力
することを特徴とする符号化回路。According to a fifth aspect of the present invention, there is provided an encoding circuit according to the fifth aspect of the present invention, wherein the storage means stores a plurality of concealment data. The encoding circuit outputs an address of the concealment data in which concealment is inconspicuous.
【0024】上記構成により、あるフレームのデータの
符号化がその符号化に与えられた時間内に完了しなかっ
た場合に、より適切なデータでそのフレームのデータを
置き換えることによってコンシールメントをすることが
できる。According to the above configuration, when encoding of data of a certain frame is not completed within a time given to the encoding, concealment is performed by replacing data of the frame with more appropriate data. Can be.
【0025】[0025]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1から図5を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to FIGS.
【0026】(実施の形態1)図1は、本発明の実施の
形態1に係わる符号化回路のブロック図を示す。以下、
図1の各ブロックについて説明する。(Embodiment 1) FIG. 1 is a block diagram of an encoding circuit according to Embodiment 1 of the present invention. Less than,
Each block in FIG. 1 will be described.
【0027】10は、実施の形態1に係わる符号化回路
の本体である。Reference numeral 10 denotes a main body of the encoding circuit according to the first embodiment.
【0028】100は、入力端子で、符号化を行なう入
力信号S100を入力する。An input terminal 100 receives an input signal S100 for encoding.
【0029】101は、カウンタで、入力信号S100
のデータ数をカウントし、ある定められた個数のデータ
が入力されたとき、フレーム信号S101を生成する。Reference numeral 101 denotes a counter, which is an input signal S100.
Is counted, and when a predetermined number of data are input, a frame signal S101 is generated.
【0030】102は、データ処理手段で、入力信号S
100とフレーム信号S101を入力し、データの符号
化を行い、処理データアドレスS1023を出力するこ
とによって符号化途中の処理データS1022をデータ
記憶手段103とやりとりしながら、符号化を行なって
いく。また、データ記憶手段103から読み出すデータ
の先頭アドレスS1020と終了アドレスを示すための
出力サイズS1021を出力する。Reference numeral 102 denotes a data processing means, which is an input signal S
100, the frame signal S101 is input, the data is encoded, and the processing data address S1023 is output, thereby performing the encoding while exchanging the processing data S1022 in the middle of encoding with the data storage unit 103. In addition, an output size S1021 for indicating a start address S1020 and an end address of data read from the data storage unit 103 is output.
【0031】103は、データ記憶手段で、処理データ
アドレスS1023により指定された処理データS10
22をデータ処理手段102との間でやりとりする。ま
た、出力アドレスS1040により読み出された出力デ
ータS103を出力する。Numeral 103 denotes a data storage means, which is the processing data S10 designated by the processing data address S1023.
22 is exchanged with the data processing means 102. Also, it outputs the output data S103 read by the output address S1040.
【0032】104は、データ制御手段で、フレーム信
号S101、先頭アドレスS1020、出力サイズS1
021を入力とし、データ記憶手段103に出力させた
いデータのアドレスS1040と出力データS103が
有効であるかいなかを示す有効信号S1041を出力す
る。Reference numeral 104 denotes a data control means, which is a frame signal S101, a head address S1020, an output size S1.
021, and outputs an address S1040 of data to be output to the data storage means 103 and a valid signal S1041 indicating whether the output data S103 is valid or not.
【0033】105は、出力端子で、符号化した信号を
出力する。An output terminal 105 outputs an encoded signal.
【0034】106は、有効信号出力端子で、有効信号
S1041を出力する。Reference numeral 106 denotes a valid signal output terminal for outputting a valid signal S1041.
【0035】図2は、図1に示すデータ記憶手段103
の詳細を示すブロック図である。以下、図2の各ブロッ
クについて説明する。FIG. 2 shows the data storage means 103 shown in FIG.
FIG. 4 is a block diagram showing the details of. Hereinafter, each block in FIG. 2 will be described.
【0036】フレーム信号S101、先頭アドレスS1
020、出力サイズS1021、出力アドレスS104
0は、図1に示す同符号のものと対応する。Frame signal S101, start address S1
020, output size S1021, output address S104
0 corresponds to the same sign shown in FIG.
【0037】200は、出力データアドレス先頭アドレ
ス記憶手段で、先頭アドレスS1020をフレーム信号
S101立ち下がりエッジによりラッチし、フレーム信
号S101のと同期して保持されたアドレスS200を
出力する。Reference numeral 200 denotes an output data address start address storage unit which latches the start address S1020 at the falling edge of the frame signal S101 and outputs the address S200 held in synchronization with the frame signal S101.
【0038】201は、出力データサイズ記憶手段で、
サイズS1021をフレーム信号S101立ち下がりエ
ッジでラッチし、フレーム信号S101と同期して保持
されたサイズS201を出力する。Reference numeral 201 denotes output data size storage means.
The size S1021 is latched at the falling edge of the frame signal S101, and the size S201 held in synchronization with the frame signal S101 is output.
【0039】202は、アドレス発生手段で、保持され
たアドレスS200と保持されたサイズS201を入力
として、出力アドレスS1040を出力する。Reference numeral 202 denotes an address generation unit which receives the held address S200 and the held size S201 as inputs and outputs an output address S1040.
【0040】以上のように構成された符号化回路につい
て、以下にその動作を説明する。The operation of the coding circuit configured as described above will be described below.
【0041】(1)フレームリピートによるエラーコン
シールメント 図3に図1に示す符号化回路のタイミング図を示す。(1) Error concealment by frame repeat FIG. 3 is a timing chart of the encoding circuit shown in FIG.
【0042】時刻T0において、フレームBの符号化が
始まり、符号途中のデータである処理データS1022
がデータ記憶手段103との間でやりとりされる。その
他の信号は、前のフレーム(フレームA)の信号であ
り、その説明は割愛する。At time T0, encoding of frame B starts, and processed data S1022 which is data in the middle of encoding.
Is exchanged with the data storage means 103. Other signals are signals of the previous frame (frame A), and the description thereof is omitted.
【0043】時刻T1において、フレームBの符号化が
すでに終了し、データ記憶手段103へのデータの格納
も終了する。そして、符号化されたフレームBが格納さ
れている先頭のアドレスとそのサイズである先頭アドレ
スS1020と出力サイズS1021が出力される。At time T1, the encoding of frame B has already been completed, and the storage of data in data storage means 103 has also been completed. Then, the head address where the encoded frame B is stored, the head address S1020 which is the size thereof, and the output size S1021 are output.
【0044】時刻T2で、フレーム信号S101が立ち
下がり、先頭アドレスS1020、出力サイズS102
1がラッチされ、保持されたアドレスS200、保持さ
れたサイズS201として出力される。At time T2, the frame signal S101 falls, the start address S1020, the output size S102
1 is latched and output as the held address S200 and the held size S201.
【0045】時刻T2からT3の間で、データ制御手段
104は保持されたアドレスS200を先頭とした出力
アドレスS1040を保持されたサイズS201で指定
された数出力する。その結果、フレームBが格納されて
いる番地を示すアドレスS1040が出力され、データ
記憶手段103からフレームBが出力データS103と
して出力される。また、時刻T2においてフレームCの
符号化が始まる。なお、フレームCの符号化は、フレー
ムCの符号化が終了しなければならない時刻T4までに
は終了しないことに注意されたい。From time T2 to T3, the data control means 104 outputs the number of output addresses S1040 starting from the held address S200 specified by the held size S201. As a result, an address S1040 indicating the address where the frame B is stored is output, and the frame B is output from the data storage unit 103 as output data S103. At time T2, encoding of frame C starts. It should be noted that encoding of frame C does not end by time T4 when encoding of frame C must end.
【0046】時刻T4で、フレーム信号S101が立ち
下がるが、この時まだフレームCの符号化が終了してお
らず、処理データS1022にはフレームCのデータの
転送が完了せず、また、データ処理手段102は先頭ア
ドレスS1020、出力サイズS1021として、フレ
ームBのアドレスとサイズを出力している。そのため、
フレームCが出力されるべき期間において、保持された
アドレスS200と保持されたサイズS201は、フレ
ームBを示したままであるため、出力アドレスS104
0はフレームBを格納しているアドレスを示す。またデ
ータ記憶手段103内のこの領域のデータはフレームB
を符号化したがまだ格納されており、出力データS10
3はフレームBと同様のものとなる。At time T4, the frame signal S101 falls, but at this time, the encoding of the frame C has not been completed yet, the transfer of the data of the frame C to the processing data S1022 has not been completed, and the data processing has not been completed. The means 102 outputs the address and size of the frame B as the start address S1020 and the output size S1021. for that reason,
During the period in which the frame C is to be output, the held address S200 and the held size S201 still indicate the frame B, so the output address S104
0 indicates the address where the frame B is stored. The data in this area in the data storage means 103 is frame B
Has been encoded but is still stored, and the output data S10
3 is the same as frame B.
【0047】以上の構成およびその説明からもわかるよ
うに、データ処理手段102が出力する処理データS1
022をデータ記憶手段103に格納する際のアドレス
である先頭アドレスS1020とそのサイズである出力
サイズS1021をデータ制御手段104でフレーム毎
にラッチすることにより、符号化処理が間に合わなかっ
た時は前のフレームと同じフレームをデータ記憶手段1
03から読み出すことができる。As can be seen from the above configuration and the description thereof, the processing data S1
022 is stored in the data storage unit 103 and the output size S1021 as the size of the start address S1020 is latched for each frame by the data control unit 104. Data storage means 1 stores the same frame as the frame.
03 can be read.
【0048】また、フレームリピートの機能を用いて、
復号化側にエラーコンシールメントを任せる方法とし
て、エラーコンシールメントしたフレームのエラーかエ
ラーでないかを示すビット、例えばCRCビットをエラ
ーな値にする方法がある。そうすれば、出力のシンタッ
クスを崩さずに出力を受け取る復号化側でエラーコンシ
ールメントを任せることができる。Also, by using the frame repeat function,
As a method of entrusting the error concealment to the decoding side, there is a method of setting an error value of a bit indicating whether an error has occurred or not in the error concealed frame, for example, a CRC bit. Then, error concealment can be left to the decoding side that receives the output without breaking the syntax of the output.
【0049】(実施の形態2)図4に、符号化が間に合
わなかった時に任意の波形を出力することによってエラ
ーコンシールメントを行なうデータ記憶手段104のメ
モリ構成を示す。第1のフレームではワーク領域400
と出力バッファ1・ワーク領域401を用いてデータ処
理手段102は符号化処理を行い処理後のデータを出力
バッファ1・ワーク領域401に格納する。第2のフレ
ームではワーク領域400と出力バッファ2・ワーク領
域402を用いてデータ処理手段102は符号化処理を
行い処理後のデータを出力バッファ2・ワーク領域40
2に格納する。アドレスA0からA1に示す領域をエラ
ーコンシールメント出力バッファー403とし、ここ
に、エラーが起こった場合に出力する任意のデータを格
納している。データ記憶手段104のエラーコンシール
メント出力バッファー403以外の構成は、実施の形態
1において図1、図2に示したものと同一である。(Embodiment 2) FIG. 4 shows a memory configuration of the data storage means 104 for performing error concealment by outputting an arbitrary waveform when encoding cannot be performed in time. In the first frame, the work area 400
The data processing means 102 performs an encoding process using the output buffer 1 and the work area 401, and stores the processed data in the output buffer 1 and the work area 401. In the second frame, the data processing means 102 performs an encoding process using the work area 400 and the output buffer 2 / work area 402, and outputs the processed data to the output buffer 2 / work area 40.
2 is stored. The area indicated by the addresses A0 to A1 is an error concealment output buffer 403, in which arbitrary data to be output when an error occurs is stored. The configuration of the data storage unit 104 other than the error concealment output buffer 403 is the same as that shown in FIGS. 1 and 2 in the first embodiment.
【0050】図5に実施の形態2に係わる符号化回路の
タイミング図を示す。FIG. 5 is a timing chart of the encoding circuit according to the second embodiment.
【0051】時刻T0において、フレームBの符号化が
始まる。符号途中のデータである処理データS1022
がデータ記憶手段103との間でやりとりされる。この
時、先頭アドレスS1020、出力サイズS1021は
データ記憶手段103のアドレスA0からA1の領域
(以下コンシールメントデータZとする)を示すように
切り換わる。その他の信号は、前のフレームであるフレ
ームAに対応しており、その説明は割愛する。At time T0, encoding of frame B starts. Processing data S1022 which is data in the middle of the code
Is exchanged with the data storage means 103. At this time, the start address S1020 and the output size S1021 are switched so as to indicate the area from address A0 to A1 of the data storage means 103 (hereinafter referred to as concealment data Z). Other signals correspond to the previous frame, frame A, and the description thereof is omitted.
【0052】時刻T0において、フレームBの符号化が
始まる。この時、先頭アドレスS1020と出力サイズ
S1021はそれぞれ前のフレームであるフレームAに
対応する値を示しているので、保持されたアドレスS2
00と保持されたサイズS201はそれぞれフレームA
に対応する値を示し、その結果データ記憶手段103か
らフレームAの符号化信号が出力される。At time T0, encoding of frame B starts. At this time, since the start address S1020 and the output size S1021 each indicate a value corresponding to the previous frame, frame A, the held address S2
00 and the held size S201 are frame A
, And as a result, the encoded signal of frame A is output from the data storage means 103.
【0053】時刻T1において、先頭アドレスS102
0と出力サイズS1021は、もしフレームBの符号化
が間にあわない場合に符号途中の不定データを置き換え
る,すなわちコンシールを行なうためのデータであるコ
ンシールメントデータZが格納されている先頭アドレス
とそのサイズを示す値に一時的に変更される。なお、こ
の時刻T1は、フレームBの符号化が終了する前でか
つ、フレーム信号S101が次に立ち下がるT3までで
あれば、いつでもよく、フレームBの符号化が終了すれ
ば、その時点でフレームBが格納されている先頭アドレ
スとフレームBのサイズを示す値に復帰されるものであ
る。At time T1, the start address S102
0 and the output size S1021 are used to replace the indeterminate data in the middle of the code if the encoding of the frame B is not in time. It is temporarily changed to the indicated value. The time T1 may be any time before the encoding of the frame B is completed and until T3 when the frame signal S101 falls next. If the encoding of the frame B is completed, the time T1 may be any time. The value is returned to a value indicating the start address where B is stored and the size of frame B.
【0054】時刻T2において、フレームBの符号化
が、符号化の制限時間内、すなわちフレーム信号S10
1の立ち下がりの時刻である時刻T3より前に終了する
ため、先頭アドレスS1020と出力サイズS1021
をフレームBに対応するものに復帰させる。At time T2, the encoding of frame B is performed within the encoding time limit, that is, frame signal S10.
Since the processing ends before time T3, which is the time of the falling edge of No. 1, the start address S1020 and the output size S1021
To the one corresponding to frame B.
【0055】時刻T3において、フレーム信号S101
が立ち下がり、保持されたアドレスS200と保持され
たサイズS201は、それぞれフレームBに対応するも
のを示し、出力データS103としてフレームBを符号
化したものが出力される。また、次のフレームであるフ
レームCが入力され、符号化が始まる。なお、フレーム
Cはこの場合、符号化が完了しなくてはならない時刻T
6までには符号化が完了しないことに注意されたい。At time T3, the frame signal S101
Falls, the held address S200 and the held size S201 respectively indicate those corresponding to the frame B, and the encoded data of the frame B is output as the output data S103. Also, the next frame, frame C, is input, and encoding starts. Note that, in this case, the frame C has a time T at which the encoding must be completed.
Note that the encoding is not completed by 6.
【0056】時刻T4において、時刻T1の場合と同様
に、先頭アドレスS1020と出力サイズS1021は
それぞれ、フレームCの符号化が制限時間内に完了しな
かった場合に備えて、コンシールメントデータZのアド
レスとサイズを示す値に変更される。At time T4, as in time T1, the start address S1020 and the output size S1021 are respectively the addresses of the concealment data Z in case that the encoding of the frame C has not been completed within the time limit. Is changed to a value indicating the size.
【0057】時刻T5において、フレーム信号S101
は立ち下がるが、フレームCの符号化は終了していない
ので、先頭アドレスS1020と出力サイズS1021
はそれぞれコンシールメントデータZのアドレスとサイ
ズを示しているので、保持されたアドレスS200と保
持されたサイズサイズS201はそれぞれコンシールメ
ントデータZに対応するものを示す。よって出力データ
S103にはコンシールメントデータZが出力され、フ
レームCが符号化途中で不定のデータとして出力される
代りに、コンシールメントデータZが出力される。At time T5, the frame signal S101
Falls, but since the encoding of the frame C has not been completed, the start address S1020 and the output size S1021
Indicate the address and size of the concealment data Z, respectively, and the held address S200 and the held size size S201 indicate those corresponding to the concealment data Z, respectively. Therefore, concealment data Z is output to output data S103, and concealment data Z is output instead of outputting frame C as indefinite data during encoding.
【0058】時刻T6でフレームCの符号化は終了し、
先頭アドレスS1020と出力サイズS1021はフレ
ームCに対応するものを示す。また、次のフレームであ
るフレームDの符号化が開始される。At time T6, the encoding of frame C ends.
The start address S1020 and the output size S1021 indicate those corresponding to the frame C. In addition, encoding of the next frame, frame D, is started.
【0059】時刻T7では、時刻T1、時刻T4の場合
と同様、先頭アドレスS1020と出力サイズS102
1はコンシールメントデータZを示すものに変更され
る。At time T7, the start address S1020 and the output size S102 are the same as at times T1 and T4.
1 is changed to a value indicating the concealment data Z.
【0060】時刻T8では、フレームDの符号化が完了
し、先頭アドレスS1020と出力サイズS1021は
それぞれフレームDに対応するものを示す。At time T8, encoding of the frame D is completed, and the start address S1020 and the output size S1021 correspond to the frame D, respectively.
【0061】時刻T9では、保持されたアドレスS20
0と保持されたサイズS201はそれぞれフレームDに
対応するものを示すので、出力データS103としてフ
レームDを符号化したものが出力される。すなわち、こ
のフレームにおいてコンシールメントは解除されてい
る。At time T9, the stored address S20
Since 0 and the held size S201 correspond to the frame D, the encoded data of the frame D is output as the output data S103. That is, concealment is released in this frame.
【0062】以上のように、あるフレームの符号化が定
められた時間内に終了しない場合にも、そのデータを任
意のデータにコンシールメントすることができることが
わかる。As described above, even if the encoding of a certain frame is not completed within a predetermined time, the data can be concealed into arbitrary data.
【0063】また、任意のコンシールメントデータZの
与えかたとして、N(Nは2以上の自然数)個のデータ
を与えることもできる。この場合、コンシールメントの
始まりのレベル値をCa0〜Can-1とN個の異なった値
とし、コンシールメントの終わりのレベル値をCbと共
通の固定値として、それらのN個のパターンの中から1
つを選択するようにする。選択の仕方として、値Ca0
〜Can-1がコンシールメントが始まる直前の最後のデ
ータの値に最も近くなるようなものを用いてデータ処理
手段102によって選べば、最も目立たないエラーコン
シールメントを行なうことが可能となる。As a method of giving arbitrary concealment data Z, N (N is a natural number of 2 or more) data can be given. In this case, the level value at the beginning of the concealment is N different values from Ca0 to Can-1 and the level value at the end of the concealment is a fixed value common to Cb, and among these N patterns, 1
To choose one. As a method of selection, the value Ca0
If the data processing means 102 selects a value of .about.Can-1 which is closest to the value of the last data immediately before the start of the concealment, the most inconspicuous error concealment can be performed.
【0064】(実施の形態3)エラーが起こった時、そ
のデータをスキップするための方法として、データ処理
手段102が出力サイズS1021を0として出力する
ことで、データ制御手段104が符号化したデータが有
効であるか有効でないかを示す有効信号S1041をデ
ータ記憶手段103が出力する出力データS103とと
もに出力する構成があげられる。このことによりエラー
が起こったフレームについては有効信号S1041を非
アクティブにすることによって、デコード側ではそのデ
ータを無視するといったことを行なうことが可能であ
る。(Embodiment 3) As a method for skipping the data when an error occurs, the data processing means 102 outputs the output size S1021 as 0, and the data control means 104 Is output together with the output data S103 output by the data storage means 103, indicating that the data storage means 103 is valid or invalid. Thus, by deactivating the valid signal S1041 for a frame in which an error has occurred, it is possible to ignore the data on the decoding side.
【0065】[0065]
【発明の効果】以上に説明したように、本発明により、
あるフレームのデータが定められた期間すなわち1フレ
ームの時間の間に符号化が完了しない場合に、不定のデ
ータが出力される代りにそのフレームの前のフレームの
符号化データが再度出力されるため、後段で不確定な処
理がなされるのを防ぐことができるという効果がある。As described above, according to the present invention,
If the encoding of the data of a certain frame is not completed during a predetermined period, that is, the time of one frame, the encoded data of the frame preceding the frame is output again instead of outputting indefinite data. In addition, there is an effect that it is possible to prevent indeterminate processing from being performed in a subsequent stage.
【図1】実施の形態1に係わる符号化回路のブロック図FIG. 1 is a block diagram of an encoding circuit according to a first embodiment.
【図2】実施の形態1に係わる符号化回路のデータ制御
手段104のブロック図FIG. 2 is a block diagram of a data control unit 104 of the encoding circuit according to the first embodiment;
【図3】実施の形態1に係わる符号化回路の動作を示す
タイミング図FIG. 3 is a timing chart showing an operation of the encoding circuit according to the first embodiment;
【図4】実施の形態2に係わる符号化回路のデータ記憶
手段のブロック図FIG. 4 is a block diagram of a data storage unit of the encoding circuit according to the second embodiment;
【図5】実施の形態2に係わる符号化回路の動作を示す
タイミング図FIG. 5 is a timing chart showing an operation of the encoding circuit according to the second embodiment;
【図6】従来の符号化回路のブロック図FIG. 6 is a block diagram of a conventional encoding circuit.
10 本発明の符号化回路の本体 100 入力端子 101 カウンタ 102 データ処理手段 103 データ記憶手段 104 データ制御手段 105 データ出力端子 106 有効信号出力端子 Reference Signs List 10 main body of encoding circuit of the present invention 100 input terminal 101 counter 102 data processing means 103 data storage means 104 data control means 105 data output terminal 106 valid signal output terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 難波 剛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森 猛 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B001 AC01 AE02 5J064 AA00 BB12 BC01 BC02 BC05 BD01 ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Go Namba 1006 Kadoma Kadoma, Osaka Pref. Matsushita Electric Industrial Co., Ltd. Terms (reference) 5B001 AC01 AE02 5J064 AA00 BB12 BC01 BC02 BC05 BD01
Claims (5)
号化の単位であるフレーム信号を出力するカウント手段
と、 符号化したデータを格納する格納手段と、 前記入力データを符号化し、符号化した符号化データを
前記格納手段に格納するとともに、ある第1のフレーム
の符号化が完了してから前記第1のフレームに続く第2
のフレームの符号化が完了するまでの間、前記第1のフ
レームの符号化データを格納したアドレスを出力するデ
ータ処理手段と、 前記アドレスを前記フレーム信号の区切り毎にラッチし
前記格納手段の読み出しアドレスとして与えることによ
り符号化データとして出力するデータ制御手段とを備え
ることを特徴とする符号化回路。1. Counting means for inputting data to be encoded, counting the number of time-series data of the data and outputting a frame signal as a unit of encoding, and storing the encoded data. A storage unit, for encoding the input data, storing the encoded data in the storage unit, and a second frame following the first frame after the encoding of a certain first frame is completed.
Data processing means for outputting an address at which the encoded data of the first frame is stored until the encoding of the frame is completed; latching the address for each frame signal delimiter and reading the storage means A data control means for outputting as encoded data by giving as an address.
号化データは前記符号化データが有効であるか無効であ
るかを示す有効無効情報を有し、 あるフレームが1フレーム内に符号化が完了しなかった
場合は、前記有効無効情報を、前記符号化データが無効
であることを示すように定めることを特徴とする符号化
回路。2. The coding circuit according to claim 1, wherein the coded data has valid / invalid information indicating whether the coded data is valid or invalid, and a certain frame is coded in one frame. If the encoding is not completed, the validity / invalidity information is determined so as to indicate that the encoded data is invalid.
号化データが有効であるか無効あるかを示す有効無効信
号をさらに備え、 あるフレームが1フレーム内に符号化が完了しなかった
場合に、前記有効無効信号を、前記符号化データが無効
であることを示すように定めることを特徴とする符号化
回路。3. The encoding circuit according to claim 1, further comprising a valid / invalid signal indicating whether the encoded data is valid or invalid, wherein the encoding of a certain frame is not completed within one frame. Wherein the valid / invalid signal is determined so as to indicate that the encoded data is invalid.
メントデータを格納し、 データ処理手段は、アドレスをある第1のフレームの符
号化が完了してからある定められた時間の後に前記コン
シールメントデータを格納したアドレスに切りかえ、ま
た、前記第1フレームに続く第2のフレームの符号化が
完了した時に前記第2のフレームを符号化したデータを
格納したアドレスに切りかえることを特徴とする符号化
回路。4. The encoding circuit according to claim 1, wherein the storage means stores concealment data to be output instead of the encoded data, and the data processing means encodes the first frame having an address. After a predetermined time from completion, the address is switched to the address storing the concealment data, and the second frame is encoded when the encoding of the second frame following the first frame is completed. An encoding circuit for switching to an address at which data is stored.
納手段は複数のコンシールメントデータを格納し、 データ処理手段は、コンシールメントが目立たない前記
コンシールメントデータのアドレスを出力することを特
徴とする符号化回路。5. The encoding circuit according to claim 4, wherein said storage means stores a plurality of concealment data, and said data processing means outputs an address of said concealment data in which concealment is inconspicuous. Encoding circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05226699A JP3463592B2 (en) | 1999-03-01 | 1999-03-01 | Encoding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05226699A JP3463592B2 (en) | 1999-03-01 | 1999-03-01 | Encoding circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000252835A true JP2000252835A (en) | 2000-09-14 |
JP3463592B2 JP3463592B2 (en) | 2003-11-05 |
Family
ID=12909981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05226699A Expired - Fee Related JP3463592B2 (en) | 1999-03-01 | 1999-03-01 | Encoding circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3463592B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102486923A (en) * | 2010-12-03 | 2012-06-06 | 索尼公司 | Encoding apparatus, encoding method, decoding apparatus, decoding method, and program |
-
1999
- 1999-03-01 JP JP05226699A patent/JP3463592B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102486923A (en) * | 2010-12-03 | 2012-06-06 | 索尼公司 | Encoding apparatus, encoding method, decoding apparatus, decoding method, and program |
JP2012118462A (en) * | 2010-12-03 | 2012-06-21 | Sony Corp | Encoding device, encoding method, decoding device, decoding method, and program |
CN102486923B (en) * | 2010-12-03 | 2015-10-21 | 索尼公司 | Encoding device, coding method, decoding device, coding/decoding method |
Also Published As
Publication number | Publication date |
---|---|
JP3463592B2 (en) | 2003-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3008685B2 (en) | Variable length code decoding circuit | |
JP2000261674A (en) | Image expanding device | |
JP2000252835A (en) | Coding circuit | |
JPH0815262B2 (en) | Data compression / decompression processor | |
JPH07106983A (en) | Code generating method | |
US6134288A (en) | Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals | |
JPH09246990A (en) | Variable length coder/decoder | |
JPH0767154A (en) | Address converting device for time switch | |
JP3309601B2 (en) | Image encoding device and image decoding device | |
JP2966437B2 (en) | Run length code encoder | |
JP2612423B2 (en) | Frame generation method for PCM data | |
JPS60236336A (en) | Frame signal processor | |
JP2996601B2 (en) | Shared circuit of elastic store circuit and time switch circuit | |
RU1785083C (en) | Decoder | |
JP2574384B2 (en) | Data stream generator | |
JP2719222B2 (en) | Arithmetic coding device | |
JPH0537402A (en) | Viterbi decoder | |
Nicholas | Source codes for the output of a delta modulator operating on speech | |
JPS6132867B2 (en) | ||
JP2007201802A (en) | Data transfer circuit | |
JPH09149262A (en) | Facsimile equipment, adaptive prediction encoding device and context selection method | |
JPH05114251A (en) | Error correcting method | |
JPH07162461A (en) | Data receiving circuit | |
JPH03116225A (en) | State transition circuit | |
JPH02244886A (en) | Buffer memory switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |