JP2000252436A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】トレンチ型キャパシタを有する半導体装置にお
いて、絶縁膜の著しい微細化、薄膜化の方向が必須の要
件になりつつある。しかし、絶縁膜が薄いと、従来技術
からの課題である、寄生トランジスタが形成されてしま
う。従って、絶縁膜の膜を調整するという方法のみで
は、すべての課題を解決できるわけではないといえる。
本発明はこれらの課題を解決する半導体装置及びその製
造方法を提供する。 【解決手段】トレンチ内部の絶縁膜に隣接する多結晶シ
リコン領域の不純物濃度を、トレンチ水平方向での中心
方向及び上部方向への多結晶シリコン領域に成る程、不
純物濃度が高くなるように多結晶シリコン領域を形成す
る事により、空乏層を広げ、しきい値電圧を高め、絶縁
膜を薄膜する効果を達成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリ（DRAM）において、トレンチ内に埋
め込まれた不純物をドーピングされた多結晶シリコンの
構造に関する。

【０００２】

【従来の技術】ダイナミックランダムアクセスメモリ(D
RAM)において、DRAMのメモリセルは、記憶情報となる電
荷を蓄積するキャパシタと、そのキャパシタに電荷を出
し入れするスイッチの働きをするMOSFETから構成されて
いる。DRAMの高集積化には、メモリセルの微細化が不可
欠であるが、それに伴いキャパシタの占める領域も微細
化しなければならない。その断面形状は図12に示すよう
な構造になっている。Ｐ型シリコン100からなる基板内
に溝が形成されている。この溝の開口部内の基板表面に
N型の不純物が高濃度にドープされたN型拡散領域108が
プレートとして形成されている。このN型拡散領域108が
片方のキャパシタ電極になる。溝の上部表面上には酸化
物アイソレーションカラ−105(絶縁膜)が形成されてい
る。この酸化物アイソレーションカラ−105に接して電
極として不純物、例えば砒素を含んだ多結晶シリコン10
6がストレージノード(データが保持される側の電極)と
して形成され、その上にN型導電体としてストラップ多
結晶シリコン107(トレンチと拡散層とをつなぐ多結晶シ
リコン)が埋め込まれている。

【０００３】このキャパシタの周辺の基板上にはMOSト
ランジスタとフィ−ルド酸化膜が形成されている。この
MOSトランジスタ内にはチャネル領域Pウエル110と、基
板上にゲート保護膜111、ゲート電極112、ゲート電極上
にシリサイド113、ゲート電極下にゲート酸化膜115が形
成されている。このうちドレイン領域は溝の側壁の一部
を介して、ストラップ多結晶シリコン107と接続されて
いる。従来の製造方法を以下に説明する。まず、図9に
示されるように、シリコン窒化膜等から成るトレンチマ
スク材116でマスクをし、P型シリコンから成る基板101
にトレンチ102を形成する。次に、トレンチ102内部に誘
電体膜103を形成した後、ヒ素などの不純物をドープし
た多結晶シリコン104をCVD等で堆積する。CVDとは有機
金属ガスを基板の所定の位置に供給し、化学反応により
基板上のその所定の位置に有機金属を選択的に堆積し有
機金属の領域を形成する技術である。その後トレンチ１
０２内部の上部領域に対し、RIE(反応性イオンエッチン
グ)で多結晶シリコン104および誘電体膜103をエッチン
グする。次に、図10で示されるように、酸化物アイソレ
ーションカラ−105をトレンチ102内に堆積させ、RIEに
てトレンチ102の内壁の一部にのみ酸化物アイソレーシ
ョンカラ−105が残るようにエッチングする。

【０００４】次に、図11で示されるように、シャロート
レンチによる素子分離（STI）を用いる。この例では、
不純物を有する多結晶シリコン106をCVDなどにより図9
の状態からトレンチ102内部に堆積した後、フォトリゾ
グラフィー技術とRIEで、素子分離領域となる部分の不
純物を有する多結晶シリコン106の除去加工を行う。こ
れで、素子分離領域の部分を確保することができる。そ
の後、ストラップ多結晶シリコン107を、トレンチ内壁
の基板に直接接触するように堆積する。次に、図12に示
すように、素子分離領域114を埋め込む酸化膜が堆積さ
れ、RIEとCMPにより平坦化され、素子分離領域114が完
成する。その後の熱工程により多結晶シリコン中の不純
物が拡散し、最終的なストラップ接合（ストラップとは
トレンチと拡散層をつなぐ事）が完成する。次に、プレ
ートとなるN型拡散領域108は出力が数MeV程度のイオン
注入装置による数MeVの高エネルギーイオン注入により
形成する。ここで、従来技術において、ストレージ・ノ
ード106の埋め込み方法は、不純物を有する多結晶シリ
コンを堆積する事によりストレ−ジ・ノ−ドを形成する
方法でおこなっている。この場合の課題として、寄生ト
ランジスタが形成されるという事がある。つまり、プレ
−トとして埋め込まれたN型拡散領域108がドレイン、ト
ランジスタ部のドレイン領域109がソ−ス、ストレ−ジ
・ノ−ドの多結晶シリコン106がゲ−ト、そしてPウエル
領域110のあたりがチャネルとして作用し、酸化物アイ
ソレ−ションカラ−はゲ−ト−チャネル間の絶縁体とし
てふるまう形で、寄生トランジスタが形成される。スト
レ−ジ・ノ−ドに“１”デ−タ（高い電圧）が書き込ま
れた時、寄生トランジスタのしきい値が十分高くない場
合、Pウエル内の酸化物アイソレ−ションカラ−表面に
チャネルが形成され、キャパシタへの供給電圧がトレン
チ側面に沿ってリ−クしてしまうため、読み出し動作時
に十分ビット線に電荷を供給できず、“０”デ−タとし
て増幅されてしまう。これを防ぐため、寄生トランジス
タからリ−クしないような高いしきい値にするべく、酸
化物アイソレーションカラ−の膜圧を厚くするという方
法で対処してきた。

【０００５】

【発明が解決しようとする課題】しかし、メモリの高集
積化、ロジックデバイスの高速化、低消費電力化の要求
により、素子の微細化が要求されている。DRAMにおいて
は例えば、容量絶縁膜で0.18μｍルールの1GDRAMでは実
効膜厚2.5nm以下が要求される。このように技術の方向
としては絶縁膜、例えば、酸化シリコン膜、酸窒化膜、
ON（oxide-nitride）膜などの酸化膜、窒化膜系の積層
絶縁膜の著しい微細化、薄膜化の方向が必須の要件にな
りつつある。また、図13に示されるように、従来技術の
酸化物アイソレーションカラー105の膜圧を厚くすると
いう方法では、高集積化が進み、キャパシタ用の溝の開
口が小さくなると、溝全体に対し相対的に酸化物アイソ
レーションカラーの占める割合が大きくなる。さらに、
酸化物アイソレーションカラー105が厚いままでは、ス
トラップ多結晶シリコン107と接続用の多結晶シリコン1
06の接触面積が小さくなり、トランスファゲ−トトラン
ジスタの拡散層とストレ−ジ・ノ−ドの間のコンタクト
抵抗が高くなるという課題が生じる。更に、図１3に示
されるように、シャロートレンチによる素子分離領域11
4が、生産工程の合わせずれ121により、ストラップ多結
晶シリコン側よりに偏って形成されてしまったときに、
ストラップ多結晶シリコンとトランジスタ部のドレイン
等の接続領域120での酸化物アイソレーションカラー105
内側領域が狭まり、コンタクト抵抗が増大する課題は、
より顕著になる。

【０００６】更に、シンクロナスDRAMなどの高速DRAMで
は高速化に伴いセルストレ−ジ・ノ−ドへデ−タを書き
込む時間が短くなり、十分な電荷が書き込めず不良とな
ることになる。従って、従来技術からの課題である、プ
レ−トとして埋め込まれたN型拡散領域108がドレイン、
トランジスタ部のドレイン領域109がソ−ス、ストレ−
ジ・ノ−ドの多結晶シリコン106がゲ−ト、そしてPウエ
ル領域110のあたりがチャネルとして作用し、酸化物ア
イソレーションカラー105はゲ−ト−チャネル間の絶縁
体という形で、寄生トランジスタが形成されるという課
題は、酸化物アイソレーションカラー105の膜圧を厚く
するという方法で解決できるが、絶縁膜である酸化物ア
イソレーションカラー105の膜を調整するという方法の
みでは、絶縁膜を薄膜化する必要性の課題及び寄生トラ
ンジスタの課題を同時に解決できるわけではないといえ
る。

【０００７】

【課題を解決するための手段】従って本発明は上記課題
を解決する為の、第一導電型半導体基板と、前記半導体
基板内に設けられたトレンチと、前記トレンチ周辺にプ
レ−トとして埋め込まれた第二導電型の第一不純物拡散
領域と、前記第一不純物拡散領域上部で、前記トレンチ
周辺に設けられた第一導電型領域と、前記トレンチ周辺
で、第一導電型半導体基板表面に設けられた第二導電型
の第二不純物拡散領域と、前記トレンチ内側下部領域に
設けられた誘電体膜と、前記誘電体膜内側の下部領域に
設けられた一定の不純物濃度を有する多結晶シリコン領
域と、前記トレンチ内側で、前記誘電体膜上部に設けら
れた酸化物アイソレーションカラーと、前記酸化物アイ
ソレーションカラーの内側周辺の領域で、第一の不純物
濃度を有する多結晶シリコン領域の上部に形成された、
水平方向において中央部方向かつ上部方向領域に至るほ
ど段階的に不純物濃度の高い多結晶シリコン領域と、前
記段階的に不純物濃度の高い多結晶シリコン領域と前記
第一導電型半導体基板表面に設けられた第二導電型不純
物拡散領域を電気的に接続する一定の不純物濃度を有す
る接続用多結晶シリコン領域と、前記段階的に不純物濃
度の高い多結晶シリコン領域、前記トレンチ周辺に設け
られた第一導電型領域、前記第一導電型半導体基板表面
に設けられた第二導電型の第二不純物拡散領域、前記不
純物濃度を有する接続用多結晶シリコン領域、および酸
化物アイソレーションカラーに接して形成されたシャロ
ートレンチによる素子分離領域とを具備する半導体装置
である。

【０００８】更に、本発明は上記課題を解決する為、第
一導電型半導体基板と、前記半導体基板内に設けられた
トレンチと、前記トレンチ周辺にプレ−トとして埋め込
まれた第二導電型の第一不純物拡散領域と、前記第一不
純物拡散領域上部で、前記トレンチ周辺に設けられた第
一導電型領域と、前記トレンチ周辺で、第一導電型半導
体基板表面に設けられた第二導電型の第二不純物拡散領
域と、前記トレンチ内側下部領域に設けられた誘電体膜
と、前記誘電体膜内側の下部領域に設けられた第一の不
純物濃度を有する多結晶シリコン領域と、前記トレンチ
内側で、前記誘電体膜上部に設けられた酸化物アイソレ
ーションカラーと、前記酸化物アイソレーションカラー
の内側周辺の領域に存在する第二の不純物濃度を有する
多結晶シリコン領域と、前記第二の不純物濃度を有する
多結晶シリコン領域内に形成された不純物拡散防止膜
と、前記不純物拡散防止膜の内側に設けられた第三の不
純物濃度を有する多結晶シリコン領域と、前記第二の不
純物濃度を有する多結晶シリコン領域の上部に形成され
た第四の不純物濃度を有する多結晶シリコン領域と、前
記第三の不純物濃度を有する多結晶シリコン領域の上部
に形成された第五の不純物濃度を有する多結晶シリコン
領域と、前記第四の不純物濃度を有する多結晶シリコン
領域、酸化物アイソレーションカラー、前記第五の不純
物濃度を有する多結晶シリコン領域、および前記第一導
電型半導体基板表面に設けられた第二導電型不純物拡散
領域に接して形成された第六の不純物濃度を有する多結
晶シリコン領域と、前記トレンチ周辺に設けられた第一
導電型領域、前記第一導電型半導体基板表面に設けられ
た第二導電型の第二不純物拡散領域、前記第二の不純物
濃度を有する多結晶シリコン領域、前記第三の不純物濃
度を有する多結晶シリコン領域、前記第五の不純物濃度
を有する多結晶シリコン領域、前記第六の不純物濃度を
有する多結晶シリコン領域、および酸化物アイソレーシ
ョンカラーに接して形成されたシャロートレンチによる
素子分離領域とを有し、前記第六の不純物濃度の多結晶
シリコン領域は、第四の不純物濃度を有する多結晶シリ
コン領域及び第五の不純物濃度を有する多結晶シリコン
領域より不純物濃度が高く、前記第五の不純物濃度の多
結晶シリコン領域は、第三の不純物濃度を有する多結晶
シリコン領域及び第四の不純物濃度を有する多結晶シリ
コン領域より不純物濃度が高く、前記第四の不純物濃度
の多結晶シリコン領域は、第二の不純物濃度を有する多
結晶シリコン領域より不純物濃度が高く、前記第三の不
純物濃度の多結晶シリコン領域は、第二の不純物濃度を
有する多結晶シリコン領域より不純物濃度が高く形成さ
れていることを特徴とする半導体装置である。

【０００９】更に本発明は上記課題を解決する為、第一
導電型半導体基板内にトレンチを形成する工程と、前記
トレンチ内側下部領域に設けられた誘電体膜を形成する
工程と、前記誘電体膜内側に第一の不純物濃度を有する
多結晶シリコン領域を形成する工程と、前記トレンチ内
側で、前記第一の不純物濃度を有する多結晶シリコン領
域および前記誘電体膜の一部を除去し、前記除去された
領域におけるトレンチの内側で、前記誘電体膜上部に酸
化物アイソレーションカラーを形成する工程と、前記酸
化物アイソレーションカラーの内側の領域で、不純物を
含まない第二の多結晶シリコン領域を形成する工程と、
前記不純物を含まない第二の多結晶シリコン領域を酸化
物アイソレーションカラーの内側表面のみに残るよう除
去する工程と、前記不純物を含まない第二の多結晶シリ
コン領域の内側で、第三の不純物濃度を有する多結晶シ
リコン領域を形成する工程と、前記不純物を含まない多
結晶シリコン領域の上部に不純物をイオン注入し、下部
を第二の不純物濃度を有する多結晶シリコン領域とし、
上部を第二の不純物濃度を有する多結晶シリコン領域よ
り不純物濃度が高い、第四の不純物濃度を有する多結晶
シリコン領域として形成する工程と、不純物のイオン注
入により、前記第三の不純物濃度を有する多結晶シリコ
ン領域の上部を、第三の不純物濃度を有する多結晶シリ
コン領域より不純物濃度が高い、第五の不純物濃度を有
する多結晶シリコン領域として形成する工程と、前記第
四の不純物濃度を有する多結晶シリコン領域、酸化物ア
イソレーションカラー、前記第五の不純物濃度を有する
多結晶シリコン領域の一部を除去し、除去された領域
に、第四の不純物濃度を有する多結晶シリコン領域およ
び第五の不純物濃度を有する多結晶シリコン領域より不
純物濃度が高く、前記第四の不純物濃度を有する多結晶
シリコン領域、酸化物アイソレーションカラー及び前記
第五の不純物濃度を有する多結晶シリコン領域に接して
形成された第六の不純物濃度を有する多結晶シリコン領
域を形成する工程と、前記第二から第六の不純物濃度を
有する多結晶シリコン領域の一部を除去し、前記第二の
不純物濃度を有する多結晶シリコン領域、前記第三の不
純物濃度を有する多結晶シリコン領域、前記第五の不純
物濃度を有する多結晶シリコン領域、前記第六の不純物
濃度を有する多結晶シリコン領域、および酸化物アイソ
レーションカラーに接したシャロートレンチによる素子
分離領域を形成する工程と、前記トレンチ周辺にプレ−
トとして埋め込まれた第二導電型の第一不純物拡散領域
を形成する工程と、前記トレンチ周辺で、第一導電型半
導体基板表面に設けられた第二導電型の第二不純物拡散
領域を形成する工程とを具備する半導体装置の製造方法
である。

【００１０】

【発明の実施の形態】本発明の実施例1の製造方法を説
明する。まず、この実施例中で多結晶シリコン領域とい
う領域は、多結晶シリコン中に含まれる砒素等の不純物
濃度の空間的な分布を表すものであり、多結晶シリコン
領域間の境界は必ずしも明確に定義できない場合があ
る。この為、各図面の各領域間の境界は点線で示した。
次に、図2に示すように、シリコン窒化膜等から成るト
レンチマスク材207でマスクをし、P型シリコンからなる
基板201にトレンチ202を掘る。次に、トレンチ202内部
にシリコン窒化膜、チタン酸化膜等の誘電体膜203を形
成した後、砒素などの不純物(以下、不純物と述べる)を
高濃度にドープした第一の不純物濃度の多結晶シリコン
領域204をCVD（Chemical Vapor Deposition）などで
堆積する。次に、RIEにて第一の不純物濃度を有する多
結晶シリコン領域204および誘電体膜203をトレンチ内部
領域でエッチングする。その後、図3に示すように、酸
化物アイソレーションカラー205を堆積させ、RIEにてト
レンチ202内部にのみ酸化物アイソレーションカラー205
が残るようにエッチングする。ここまでは従来技術と同
様である。

【００１１】次に、図4に示すように、図3に示す状態か
ら、不純物を含まない第二の多結晶シリコン領域220を
トレンチ202内部の空洞領域に堆積する。その後、酸化
物アイソレーションカラー205及び第一の不純物濃度を
有する多結晶シリコン204の内側に、リーク電流が流れ
ない十分な厚さの空乏層が形成できる程度の、不純物を
含まない第二の多結晶シリコン220を残して、他の部分
をRIE等の除去手段を用いて、除去する。その後、不純
物を含まない第二の多結晶シリコン220の露出面に窒化
膜、酸化膜系の物質から成る不純物拡散防止膜221を形
成する。この結果、熱を加える事による不純物熱拡散が
膜によって抑制され、酸化物アイソレーションカラー20
5に接した不純物を含まない第二の多結晶シリコン220の
領域を形成する工程は、寄生トランジスタによる電流の
リークを防止する空乏層を広げるということになり、酸
化物アイソレーションカラーを厚くする方法を用いない
で、しきい値電圧を高める事が可能になる。次に、図5
に示すように、RIE等の除去手段によって、トレンチ内
部の空洞部分の底部を第一の不純物を有する多結晶シリ
コン領域204がトレンチ空洞部分に露出するように除去
する。

【００１２】次に、図6に示すように、第三の不純物を
有する多結晶シリコン領域222を堆積させる。その後、
トレンチに埋め込まれた第三の不純物を有する多結晶シ
リコン領域222と第二の不純物を含まない多結晶シリコ
ン領域220の表面に、これから形成されるストラップ多
結晶シリコンおよび拡散層への接続のため、不純物濃度
を大きくする必要があり、イオン注入法を用いてヒ素等
の不純物をイオン注入する。これにより、トレンチ表面
付近で、トレンチ内の第二の不純物を含まない多結晶シ
リコン領域220の不純物濃度を高め、その下部を第二の
不純物を有する多結晶シリコン領域226とし、その上部
を第二の不純物濃度を有する多結晶シリコン領域226よ
り不純物濃度が高い、第四の不純物濃度を有する多結晶
シリコン領域224として形成する。更に、同時にされた
不純物のイオン注入により、第三の不純物濃度を有する
多結晶シリコン領域222の上部を、第三の不純物濃度を
有する多結晶シリコン領域222より不純物濃度が高い、
第五の不純物濃度を有する多結晶シリコン領域225とし
て形成する。その後、加熱を行う事により、トレンチ下
部の第一の不純物濃度を有する多結晶シリコン領域204
と、その上部の第三の不純物濃度を有する多結晶シリコ
ン領域222との間での不純物熱拡散により、第一の不純
物濃度を有する多結晶シリコン領域204と第三の不純物
濃度を有する多結晶シリコン領域222の境界面の不純物
濃度を均一にする。

【００１３】また、第一の不純物濃度を有する多結晶シ
リコン領域204および第三の不純物濃度を有する多結晶
シリコン領域222の不純物濃度の関係は、第一の不純物
濃度を有する多結晶シリコン領域204が、第三の不純物
濃度を有する多結晶シリコン領域222の不純物濃度に比
べて不純物濃度が高くても良いし、その逆でも良い。こ
れにより、第一の不純物濃度を有する多結晶シリコン領
域204と第三の不純物濃度を有する多結晶シリコン領域2
22の境界面の抵抗を抑えることができる。次に、図7に
示すように、第二から第六の不純物濃度を有する多結晶
シリコン領域をRIEで表面の一部分のみ除去する。その
後、トレンチ内の酸化物アイソレーションカラー205の
一部を除去して、第六の不純物濃度を有する多結晶シリ
コン領域223を、第三の不純物濃度を有する多結晶シリ
コン領域222と第二の不純物濃度を有する多結晶シリコ
ン領域226の上部でトレンチ内壁の基板と直接接触する
ように堆積する。次に、図1に示すように、フォトリソ
グラフィー技術とRIEとで、素子分離領域を確保する為
の領域を除去する。その部分に、酸化膜を堆積し、RIE
で除去した後、CMPで平坦化する。これにより、素子分
離領域214が形成される。

【００１４】その後の熱工程によって、最終的なストラ
ップ接合が形成される。プレートとなるＮ型層208は、
出力が数MeV程度のイオン注入装置で形成する。これら
の工程により、各多結晶シリコンの不純物濃度の相対的
関係が定まる。まず、第六の不純物濃度を有する多結晶
シリコン領域223は、第四の不純物濃度を有する多結晶
シリコン領域224と第五の不純物濃度を有する多結晶シ
リコン領域225より不純物濃度が高くなる。次に、第五
の不純物濃度を有する多結晶シリコン領域225は、第三
の不純物濃度を有する多結晶シリコン領域222と第四の
不純物濃度を有する多結晶シリコン領域224より不純物
濃度が高くなる。その後、ゲート酸化膜206、ゲート電
極212、シリサイド膜213、ゲート保護膜211等を形成
し、MOSトランジスタを完成させる。これらの効果とし
て、不純物熱拡散防止膜221を形成する工程を加えるこ
とで、第二の不純物を有する多結晶シリコン領域226の
中の空乏層を、不純物熱拡散防止膜221が存在しない場
合に比べ、より厚くすることができるのは明らかであ
る。

【００１５】また、半導体装置としては、酸化物アイソ
レーションカラ−205を特に厚くする必要がなくなるこ
とで半導体装置の微細化が可能となる。本発明の実施例
2の製造方法を、図8を用いて、以下に説明する。まず、
実施例1の製造方法では、不純物拡散防止膜221は不純物
拡散を制御するものである。従って、不純物拡散を行っ
てもよいときには膜はなくても良いし、膜の形成の程度
によって、不純物濃度が調整できる物質であれば材料は
限定されるものではないので、本実施例2では不純物拡
散防止膜を用いない製造方法である。実施例１の例で説
明すれば、図4で示すように、不純物を含まない第二の
多結晶シリコン領域220の内側に、不純物拡散防止膜221
を形成するのであるが、本実施例ではこの工程が必要な
い事になる。この点以外は実施例1の製造方法と同様であ
る。この製造方法により、図8に示すように、トレンチ3
02内における酸化物アイソレーションカラー305内で、
第一の不純物濃度を有する多結晶シリコン304領域上に
おいて、その多結晶シリコンで形成された上部領域の不
純物濃度を、酸化物アイソレーションカラー内側に隣接
する多結晶シリコン領域から、トレンチの水平方向での
中心方向および上部方向へ段階的に不純物濃度が濃くな
るように多結晶シリコン領域を形成することができる。

【００１６】ここで、各多結晶シリコン領域の境界は、
不純物熱拡散により、必ずしも明確に定義できないこと
が考えられるが、不純物拡散防止膜を用いない工程であ
っても、不純物熱拡散の調整によっては、寄生トランジ
スタを形成させない程度の、第二の不純物を有する多結
晶シリコン領域226中に充分な空乏層を形成することが
でき、これにより十分実施例1と同様の効果を達成でき
る。更に、実施例2の効果として不純物拡散防止膜を形
成する工程を不要とすることにより製造工程を効率化す
ることができる。

【００１７】

【発明の効果】本提案の構造をとることで、トレンチの
微細化と同様の割合で、酸化膜アイソレーションカラ−
も微細化できるので、トレンチキャパシタの微細化が促
進できる。また、酸化物アイソレーションカラーの厚さ
を薄く設定できると、高集積化が進み、キャパシタ用の
トレンチの直径が小さくなったとき、生産工程のあわせ
ずれで、シャロートレンチが多少ずれて形成されたとし
ても、ストラップ多結晶シリコンと接続用の多結晶シリ
コンの接触面積の減少を防ぐことができる。

【図面の簡単な説明】

【図１】実施例１の半導体装置を示す断面図である。

【図２】実施例１の半導体装置の製造方法の一工程を示
す断面図である。

【図３】実施例１の半導体装置の製造方法の一工程を示
す断面図である。

【図４】実施例１の半導体装置の製造方法の一工程を示
す断面図である。

【図５】実施例１の半導体装置の製造方法の一工程を示
す断面図である。

【図６】実施例１の半導体装置の製造方法の一工程を示
す断面図である。

【図７】実施例1の半導体装置の製造方法の一工程を示
す断面図である。

【図８】実施例2の半導体装置を示す断面図である。

【図９】従来技術の半導体装置の製造方法の一工程を示
す断面図である。

【図１０】従来技術の半導体装置の製造方法の一工程を
示す断面図である。

【図１１】従来技術の半導体装置の製造方法の一工程を
示す断面図である。

【図１２】従来技術の半導体装置を示す断面図である。

【図１３】従来技術の半導体装置を示す断面図である。

【符号の説明】

100半導体基板 101半導体基板 102トレンチ(溝) 103誘電体膜 104ヒ素等の不純物を含んだ多結晶シリコン 105酸化物アイソレーションカラー 106ヒ素等の不純物を含んだ多結晶シリコン 107ストラップ多結晶シリコン 108プレ−トとして埋め込まれたＮ型拡散領域 109トランジスタ部のドレイン領域 110Pウエル領域 111ゲート保護膜 112ゲート電極 113シリサイド膜 114素子分離領域 115ゲート酸化膜 116トレンチのマスク材 120ストラップ多結晶シリコンとトランジスタ部のドレ
イン等の接続領域 121生産工程の合わせずれ 200半導体基板 201半導体基板 202トレンチ(溝) 203誘電体膜 204第一の不純物濃度を有する多結晶シリコン 205酸化物アイソレーションカラー 206ゲート酸化膜 207トレンチのマスク材 208プレ−トとして埋め込まれたＮ型拡散領域 209トランジスタ部のドレイン領域 210Pウエル領域 211ゲート保護膜 212ゲート電極 213シリサイド膜 214素子分離領域 220不純物を含まない第二の多結晶シリコン 221不純物拡散防止膜 222第三の不純物濃度を有する多結晶シリコン 223第六の不純物濃度を有する多結晶シリコン 224第四の不純物濃度を有する多結晶シリコン 225第五の不純物濃度を有する多結晶シリコン 226第二の不純物濃度を有する多結晶シリコン 300半導体基板 301半導体基板 302トレンチ(溝) 303誘電体膜 304第一の不純物濃度を有する多結晶シリコン 305酸化物アイソレーションカラー 306ゲート酸化膜 307トレンチのマスク材 308プレ−トとして埋め込まれたＮ型拡散領域 309トランジスタ部のドレイン領域 310Pウエル領域 311ゲート保護膜 312ゲート電極 313シリサイド膜 314素子分離領域 322第三の不純物濃度を有する多結晶シリコン 323第六の不純物濃度を有する多結晶シリコン 324第四の不純物濃度を有する多結晶シリコン 325第五の不純物濃度を有する多結晶シリコン 326第二の不純物濃度を有する多結晶シリコン

Claims (4)

【特許請求の範囲】
1. 【請求項１】第一導電型半導体基板と、 前記半導体基板内に設けられたトレンチと、 前記トレンチ周辺にプレ−トとして埋め込まれた第二導
   電型の第一不純物拡散領域と、 前記第一不純物拡散領域上部で、前記トレンチ周辺に設
   けられた第一導電型領域と、 前記トレンチ周辺で、第一導電型半導体基板表面に設け
   られた第二導電型の第二不純物拡散領域と、 前記トレンチ内側下部領域に設けられた誘電体膜と、 前記誘電体膜内側の下部領域に設けられた一定の不純物
   濃度を有する多結晶シリコン領域と、 前記トレンチ内側で、前記誘電体膜上部に設けられた酸
   化物アイソレーションカラーと、 前記酸化物アイソレーションカラーの内側周辺の領域
   で、第一の不純物濃度を有する多結晶シリコン領域の上
   部に形成された、水平方向において中央部方向かつ上部
   方向領域に至るほど段階的に不純物濃度の高い多結晶シ
   リコン領域と、前記段階的に不純物濃度の高い多結晶シ
   リコン領域と前記第一導電型半導体基板表面に設けられ
   た第二導電型不純物拡散領域を電気的に接続する一定の
   不純物濃度を有する接続用多結晶シリコン領域と、 前記段階的に不純物濃度の高い多結晶シリコン領域、前
   記トレンチ周辺に設けられた第一導電型領域、前記第一
   導電型半導体基板表面に設けられた第二導電型の第二不
   純物拡散領域、前記不純物濃度を有する接続用多結晶シ
   リコン領域、および酸化物アイソレーションカラーに接
   して形成されたシャロートレンチによる素子分離領域と
   を具備する半導体装置。
2. 【請求項２】第一導電型半導体基板と、 前記半導体基板内に設けられたトレンチと、 前記トレンチ周辺にプレ−トとして埋め込まれた第二導
   電型の第一不純物拡散領域と、 前記第一不純物拡散領域上部で、前記トレンチ周辺に設
   けられた第一導電型領域と、 前記トレンチ周辺で、第一導電型半導体基板表面に設け
   られた第二導電型の第二不純物拡散領域と、 前記トレンチ内側下部領域に設けられた誘電体膜と、 前記誘電体膜内側の下部領域に設けられた第一の不純物
   濃度を有する多結晶シリコン領域と、 前記トレンチ内側で、前記誘電体膜上部に設けられた酸
   化物アイソレーションカラーと、 前記酸化物アイソレーションカラーの内側周辺の領域に
   存在する第二の不純物濃度を有する多結晶シリコン領域
   と、 前記第二の不純物濃度を有する多結晶シリコン領域内に
   形成された不純物拡散防止膜と、 前記不純物拡散防止膜の内側に設けられた第三の不純物
   濃度を有する多結晶シリコン領域と、 前記第二の不純物濃度を有する多結晶シリコン領域の上
   部に形成された第四の不純物濃度を有する多結晶シリコ
   ン領域と、 前記第三の不純物濃度を有する多結晶シリコン領域の上
   部に形成された第五の不純物濃度を有する多結晶シリコ
   ン領域と、 前記第四の不純物濃度を有する多結晶シリコン領域、酸
   化物アイソレーションカラー、前記第五の不純物濃度を
   有する多結晶シリコン領域、および前記第一導電型半導
   体基板表面に設けられた第二導電型不純物拡散領域に接
   して形成された第六の不純物濃度を有する多結晶シリコ
   ン領域と、 前記トレンチ周辺に設けられた第一導電型領域、前記第
   一導電型半導体基板表面に設けられた第二導電型の第二
   不純物拡散領域、前記第二の不純物濃度を有する多結晶
   シリコン領域、前記第三の不純物濃度を有する多結晶シ
   リコン領域、前記第五の不純物濃度を有する多結晶シリ
   コン領域、前記第六の不純物濃度を有する多結晶シリコ
   ン領域、および酸化物アイソレーションカラーに接して
   形成されたシャロートレンチによる素子分離領域とを有
   し、 前記第六の不純物濃度の多結晶シリコン領域は、第四の
   不純物濃度を有する多結晶シリコン領域及び第五の不純
   物濃度を有する多結晶シリコン領域より不純物濃度が高
   く、 前記第五の不純物濃度の多結晶シリコン領域は、第三の
   不純物濃度を有する多結晶シリコン領域及び第四の不純
   物濃度を有する多結晶シリコン領域より不純物濃度が高
   く、 前記第四の不純物濃度の多結晶シリコン領域は、第二の
   不純物濃度を有する多結晶シリコン領域より不純物濃度
   が高く、 前記第三の不純物濃度の多結晶シリコン領域は、第二の
   不純物濃度を有する多結晶シリコン領域より不純物濃度
   が高く形成されていることを特徴とする半導体装置。
3. 【請求項３】第一導電型半導体基板内にトレンチを形成
   する工程と、 前記トレンチ内側下部領域に設けられた誘電体膜を形成
   する工程と、 前記誘電体膜内側に第一の不純物濃度を有する多結晶シ
   リコン領域を形成する工程と、 前記トレンチ内側で、前記第一の不純物濃度を有する多
   結晶シリコン領域および前記誘電体膜の一部を除去し、
   前記除去された領域におけるトレンチの内側で、前記誘
   電体膜上部に酸化物アイソレーションカラーを形成する
   工程と、 前記酸化物アイソレーションカラーの内側の領域で、不
   純物を含まない第二の多結晶シリコン領域を形成する工
   程と、 前記不純物を含まない第二の多結晶シリコン領域を酸化
   物アイソレーションカラーの内側表面のみに残るよう除
   去する工程と、 前記不純物を含まない第二の多結晶シリコン領域の内側
   で、第三の不純物濃度を有する多結晶シリコン領域を形
   成する工程と、 前記不純物を含まない多結晶シリコン領域の上部に不純
   物をイオン注入し、下部を第二の不純物濃度を有する多
   結晶シリコン領域とし、上部を第二の不純物濃度を有す
   る多結晶シリコン領域より不純物濃度が高い、第四の不
   純物濃度を有する多結晶シリコン領域として形成する工
   程と、 不純物のイオン注入により、前記第三の不純物濃度を有
   する多結晶シリコン領域の上部を、第三の不純物濃度を
   有する多結晶シリコン領域より不純物濃度が高い、第五
   の不純物濃度を有する多結晶シリコン領域として形成す
   る工程と、 前記第四の不純物濃度を有する多結晶シリコン領域、酸
   化物アイソレーションカラー、前記第五の不純物濃度を
   有する多結晶シリコン領域の一部を除去し、除去された
   領域に、第四の不純物濃度を有する多結晶シリコン領域
   および第五の不純物濃度を有する多結晶シリコン領域よ
   り不純物濃度が高く、前記第四の不純物濃度を有する多
   結晶シリコン領域、酸化物アイソレーションカラー及び
   前記第五の不純物濃度を有する多結晶シリコン領域に接
   して形成された第六の不純物濃度を有する多結晶シリコ
   ン領域を形成する工程と、 前記第二から第六の不純物濃度を有する多結晶シリコン
   領域の一部を除去し、前記第二の不純物濃度を有する多
   結晶シリコン領域、前記第三の不純物濃度を有する多結
   晶シリコン領域、前記第五の不純物濃度を有する多結晶
   シリコン領域、前記第六の不純物濃度を有する多結晶シ
   リコン領域、および酸化物アイソレーションカラーに接
   したシャロートレンチによる素子分離領域を形成する工
   程と、 前記トレンチ周辺にプレ−トとして埋め込まれた第二導
   電型の第一不純物拡散領域を形成する工程と、 前記トレンチ周辺で、第一導電型半導体基板表面に設け
   られた第二導電型の第二不純物拡散領域を形成する工程
   を具備する半導体装置の製造方法。
4. 【請求項４】第一導電型半導体基板内に設けられたトレ
   ンチを形成する工程と、 前記トレンチ内側下部領域に設けられた誘電体膜を形成
   する工程と、 前記誘電体膜内側に第一の不純物濃度を有する多結晶シ
   リコン領域を形成する工程と、 前記トレンチ内側で、前記第一の不純物濃度を有する多
   結晶シリコン領域および前記誘電体膜の一部を除去し、
   前記除去された領域におけるトレンチの内側で、前記誘
   電体膜上部に酸化物アイソレーションカラーを形成する
   工程と、 前記酸化物アイソレーションカラーの内側の領域で、第
   二の不純物濃度を有する多結晶シリコン領域を形成する
   工程と、 前記第二の不純物濃度を有する多結晶シリコン領域を酸
   化物アイソレーションカラーの内側表面のみに残るよう
   除去する工程と、 前記第二の不純物濃度を有する多結晶シリコン領域内
   に、不純物拡散防止膜を形成する工程と、 前記不純物拡散防止膜の内側に、第三の不純物濃度を有
   する多結晶シリコン領域を形成する工程と、 前記第二の不純物濃度を有する多結晶シリコン領域の上
   部、および前記第三の不純物濃度を有する多結晶シリコ
   ン領域上部に不純物をイオン注入し、前記第二の不純物
   濃度を有する多結晶シリコン領域の上部を、第二の不純
   物濃度を有する多結晶シリコン領域より不純物濃度が高
   い、第四の不純物濃度を有する多結晶シリコン領域とし
   て形成し、前記第三の不純物濃度を有する多結晶シリコ
   ン領域の上部を、第三の不純物濃度を有する多結晶シリ
   コン領域より不純物濃度が高い、第五の不純物濃度を有
   する多結晶シリコン領域として形成する工程と、 前記第四の不純物濃度を有する多結晶シリコン領域、酸
   化物アイソレーションカラー、前記第五の不純物濃度を
   有する多結晶シリコン領域の一部を除去し、除去された
   領域に、第四の不純物濃度を有する多結晶シリコン領域
   および第五の不純物濃度を有する多結晶シリコン領域よ
   り不純物濃度が高く、前記第四の不純物濃度を有する多
   結晶シリコン領域、酸化物アイソレーションカラー、前
   記第五の不純物濃度を有する多結晶シリコン領域に接し
   て形成された第六の不純物濃度を有する多結晶シリコン
   領域を形成する工程と、 前記第二から第六の不純物濃度を有する多結晶シリコン
   領域の一部を除去し、前記第二の不純物濃度を有する多
   結晶シリコン領域、前記第三の不純物濃度を有する多結
   晶シリコン領域、前記第五の不純物濃度を有する多結晶
   シリコン領域、前記第六の不純物濃度を有する多結晶シ
   リコン領域、および酸化物アイソレーションカラーに接
   したシャロートレンチによる素子分離領域を形成する工
   程と、 前記トレンチ周辺にプレ−トとして埋め込まれた第二導
   電型の第一不純物拡散領域を形成する工程と、 前記トレンチ周辺で、第一導電型半導体基板表面に設け
   られた第二導電型の第二不純物拡散領域を形成する工程
   を具備する半導体装置の製造方法。