JP2000250487A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP2000250487A JP2000250487A JP11047265A JP4726599A JP2000250487A JP 2000250487 A JP2000250487 A JP 2000250487A JP 11047265 A JP11047265 A JP 11047265A JP 4726599 A JP4726599 A JP 4726599A JP 2000250487 A JP2000250487 A JP 2000250487A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- output
- circuit
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
する信号ドライバにおいて、アンプ回路相互の特性にバ
ラツキがある場合であっても、その影響を防止して表示
画質の劣化を抑制することができる液晶駆動装置を提供
する。 【解決手段】 サンプルホールド回路及びアンプ回路か
らなる出力経路を2系統有する信号ドライバにおいて、
フィールドごと、且つ、各走査ラインごとに画素に印加
する信号電圧の極性を反転させるフィールド反転駆動を
行い、走査ラインごとに2系統アンプ回路の選択を切り
替える駆動を行うが、フィールドごとの2系統アンプ回
路の選択切り替えを行わないようにして、第1及び第2
のフィールドのいずれにおいても、奇数ラインに対して
第1系統の出力経路が選択されて信号電圧が出力され、
偶数ラインに対して第2系統の出力経路が選択されて信
号電圧が出力される。
Description
し、特に、液晶表示パネルを構成する液晶画素に接続さ
れた信号ラインに、表示画像信号に基づいて液晶画素を
駆動する信号を出力する信号ドライバを有する液晶駆動
装置に関する。
て、簡単に説明する。図6は、従来採用されてきた液晶
表示装置の概略構成図である。図6において、10は液
晶表示パネル、20は信号ドライバ、30は走査ドライ
バである。液晶表示パネル10は、マトリクス状に配置
された画素電極と、画素電極にドレインが接続された、
例えば薄膜トランジスタ(Thin Film Transistor;以
下、TFTと略記する。)と、マトリクスの列方向に延
伸し、複数のTFTのソースに接続された信号ライン2
0aと、マトリクスの行方向に延伸し、複数のTFTの
ゲートに接続された走査ライン30aと、画素電極に対
向して配置され、コモン電圧Vcomが共通配線40を介
して印加される共通電極(対向電極ともいう。)と、画
素電極と共通電極の間に液晶が充填された画素容量Clc
と、画素電極のドレインに画素容量Clcと並列に付加さ
れる蓄積容量Csにより構成される。ここで、TFTと
画素容量Clc、蓄積容量Csとにより液晶画素を構成す
る。
Dコントローラから供給される水平制御信号に基づい
て、画像情報を構成するR、G、Bの各表示信号(以
下、画像信号という。)を1行単位で記憶し、対応する
表示信号電圧を信号ライン20aを介して各液晶画素に
印加する。走査ドライバ30は、LCDコントローラか
ら供給される垂直制御信号に基づいて、各走査ライン3
0aに走査信号を順次印加して選択状態とし、上記信号
ライン20aと交差する位置の液晶画素に、上記信号ラ
イン20aに供給された表示信号電圧を印加する。
は、水平クロック信号、垂直クロック信号及び同期信号
に基づいて、水平制御信号及び垂直制御信号を生成し
て、信号ドライバ20及び走査ドライバ30に供給する
ことにより、液晶表示パネル10における表示動作を制
御する。このような構成において、走査信号がオンとな
り、選択状態にある走査ライン30aに接続された液晶
画素に信号ライン20aの表示信号電圧が印加される
と、蓄積容量Csに表示信号電圧とコモン電圧との電位
の差が充電され、液晶表示パネル10に所望の画像情報
が表示される。
一般的に採用されている2ラッチ方式のサンプルホール
ド回路について、図7を参照して説明する。なお、出力
回路部は、各信号ラインごとに設けられるものである
が、それぞれ同一の構成を有しているため、図7におい
ては、一組の出力回路部についてのみ説明する。また、
信号ドライバの基本構成については後述する。図7に示
すように、信号ドライバの出力回路部は、2系統のサン
プルホールド回路及びアンプ回路(以下、2系統の出力
経路という。)を有して構成されている。具体的には、
アナログスイッチ(以下、単にスイッチという。)Sw
a1とボルテージフォロワアンプ(以下、単にアンプと
いう。)Amp1とスイッチSwb1を直列に接続して
構成され、スイッチSwa1とアンプAmp1の接続点
に、他端側が低電位電源(接地電位)Vssに接続され
たサンプルホールドコンデンサ(以下、S/Hコンデン
サと略記する。)C1が接続された第1の出力経路と、
スイッチSwa2とアンプAmp2とスイッチSwb2
を直列に接続して構成され、スイッチSwa2とアンプ
Amp2の接続点に、他端側が低電位電源Vssに接続
されたS/HコンデンサC2が接続された第2の出力経
路から構成されている。
の動作について、図8のタイミングチャートを参照して
説明する。まず、リセット信号RESETにより全ての
スイッチSwa1〜Swb2がリセットされた後、外部
から供給され、水平同期信号(1H)に同期する制御信
号に基づいて、スイッチSwa1〜Swb2のON/O
FF動作が制御される。制御信号の最初の立ち上がりか
ら2番目の立ち上がりまでのサイクル1の期間中に、ス
イッチSwa1がON、スイッチSwb1がOFFする
と、画像信号の電荷がスイッチSwa1を介してS/H
コンデンサC1に蓄積される。一方、このときスイッチ
Swa2はOFF、スイッチSwb2はON状態にある
ため、S/HコンデンサC2に蓄積されていた電荷に応
じた信号電圧がアンプAmp2により所定の増幅処理を
施されてスイッチSwb2を介して信号ライン20aに
出力される。
3番目の立ち上がりまでのサイクル2の期間中に、スイ
ッチSwa1がOFF、スイッチSwb1がONする
と、サイクル1においてS/HコンデンサC1に蓄積さ
れた電荷に応じた信号電圧がアンプAmp1により増幅
されてスイッチSwb1を介して信号ライン20aに出
力される。一方、スイッチSwa2はON、スイッチS
wb2はOFF状態にあるため、画像信号の電荷がスイ
ッチSwa2を介してS/HコンデンサC2に蓄積され
る。続いて、サイクル3の期間では、上述したサイクル
1と同様に、画像信号の電荷がスイッチSwa1を介し
てS/HコンデンサC1に蓄積され、サイクル2におい
てS/HコンデンサC2に蓄積された電荷に応じた信号
電圧がアンプAmp2により増幅されてスイッチSwb
2を介して信号ライン20aに出力される。このように
して、信号ドライバは、R、G、Bの各表示信号から構
成される画像信号を2系統の出力経路により、交互に取
り込み、増幅してドライバ出力として信号ライン20a
に出力し、液晶表示パネルの各液晶画素に信号電圧を印
加して、画像信号に応じた表示出力を行う。
命等の観点から交流駆動方式を採用する必要があり、ま
た、フリッカを抑制する目的で、通常、図9に示すよう
に、液晶表示パネル上で空間的に隣合う走査ラインごと
に画素に印加する信号電圧の極性を反転させるライン反
転、さらに、フィールド(フレーム)ごと、且つ、各走
査ラインごとに画素に印加する信号電圧の極性を反転さ
せるフィールド反転を行う駆動方式が採用されている。
ここで、2系統の出力経路により構成される信号ドライ
バの出力回路部においては、図10に示すように、上述
した液晶の駆動方式と同様に、走査ラインごとに選択さ
れる出力系統が反転するライン反転、さらに、フィール
ドごとに選択される出力系統が反転するフィールド反転
方式が採用されている。なお、図10は、2系統の出力
経路を選択する選択制御信号の波形図である。
反転、かつ、フィールド反転方式で2系統の出力経路を
選択制御すると、第1フィールドにおいては、たとえば
第1ラインでは第1系統の出力経路を用いて信号電圧が
出力され、第2ラインでは第2系統の出力経路を用いて
信号電圧が出力され、第3ラインでは再び第1系統の出
力経路を用い、次の第4ラインでは再び第2系統の出力
経路を用いる、という制御が行われる。すなわち、奇数
ラインでは、第1系統の出力経路が使用され、偶数ライ
ンでは第2系統の出力経路が使用される。次いで、第2
フィールドにおいては、まず画像信号の極性がコモン電
圧Vcomに対して反転され、各ラインごとに第1フィー
ルドにおける出力経路の選択制御とは逆の位相で選択制
御が行われる。すなわち、奇数ラインでは第2系統の出
力経路が使用され、偶数ラインでは第1系統の出力経路
が使用される。
の信号ドライバの出力回路部においては、2系統の出力
経路の選択制御においても、ライン反転、かつ、フィー
ルド反転方式を採用しているため、次に示すような問題
を有している。すなわち、第1系統の出力経路に含まれ
るアンプ回路(以下、第1系統アンプという。)と、第
2系統の出力経路に含まれるアンプ回路(以下、第2系
統アンプという。)の入出力電圧特性は、図11に示す
ように、本来アンプ回路に要求される理想値(入出力電
圧の比が1対1とな特性線)に対してアンプ回路特有の
バラツキを有している。ここで、図11(a)は、第1
系統アンプ及び第2系統アンプの特性が、アンプ回路の
理想値に対して交差している場合の入出力電圧特性図で
あり、図11(b)は、第1系統アンプ及び第2系統ア
ンプの特性が、理想値に対して所定量シフトしている場
合の入出力電圧特性図である。いずれの特性図において
も、横軸がアンプ回路への入力電圧(信号電圧Vsi
g)、縦軸が出力電圧である。
経路を選択する選択制御方式として、ライン反転、か
つ、フィールド反転方式を採用した場合、信号ラインご
とに設けられる2系統のアンプ回路の特性は、厳密に一
致していないので、アンプ回路が走査ラインごと、か
つ、フィールドごとに交互に切り換わることによって、
液晶画素に印加される信号電圧にバラツキ(差)が生じ
て、ラスター表示等を行った場合、バラツキの大きさに
応じて明暗の縦縞が発生するという問題を有している。
場合においては、図9及び図11(a)に示すように、
たとえば緑(G)の画素に着目すると、第1フィールド
の奇数ラインでは、コモン電圧Vcomに対して+方向
(+a)の印加電圧VOL(f1)であるのに対して、
第1フィールドの偶数ラインでは、逆の−方向(−b)
の印加電圧VEL(f1)であり、また、第2フィール
ドの奇数ラインでは、−方向(−b)の印加電圧VOL
(f2)であるのに対して、第2フィールドの偶数ライ
ンでは、+方向(+a)の印加電圧VEL(f2)とな
る。ここで、図11(a)に示すように、第1フィール
ドと第2フィールドにおける奇数ラインの印加電圧VO
L(f1)、VOL(f2)の絶対値は等しくないた
め、印加電圧に差分を生じ、また、第1フィールドと第
2フィールドにおける偶数ラインの印加電圧VEL(f
1)、VEL(f2)の絶対値も等しくないため、印加
電圧に差分を生じる。
ている場合においては、図11(b)に示すように、第
1フィールドの奇数ラインでは、第2系統のコモン電圧
Vcom2に対して+aの印加電圧VOL(f1)である
のに対して、第1フィールドの偶数ラインでは、第1系
統のコモン電圧Vcom1に対して−bの印加電圧VEL
(f1)であり、また、第2フィールドの奇数ラインで
は、第2系統のコモン電圧Vcom2に対して−cの印加
電圧VOL(f2)であるのに対して、第2フィールド
の偶数ラインでは、第1系統のコモン電圧Vcom1に対
して+dの印加電圧VEL(f2)となる。ここで、図
11(b)に示すように、第1フィールドと第2フィー
ルドにおける奇数ラインの印加電圧の絶対値は等しくな
いため、印加電圧に差分を生じ、また、第1フィールド
と第2フィールドにおける偶数ラインの印加電圧の絶対
値も等しくないため、印加電圧に差分を生じる。
イン方向に1.5画素分だけずれたデルタ配列の構成を
有する液晶表示パネルにおいては、上述したように印加
電圧がばらつき、かつ、フィールドが切り替わると、同
じ色の画素を有する信号ラインに印加される信号電圧の
ずれ方の周期(位相)が逆の状態になって、たとえば、
緑(G)の全面表示の場合、印加電圧のずれの差が画素
列の明暗となって現れ、縦縞が発生するという問題を有
している。なお、液晶表示パネルの縦方向に同じ色が配
列されたストライプ配列の場合には、電圧のずれがフィ
ールドごとに発生しても、見た目上電圧の差がキャンセ
ルされてあまり問題にはならない。
有する出力回路部を有する信号ドライバにおいて、アン
プ回路相互の特性にバラツキが生じている場合であって
も、その影響を防止して表示画質の劣化を抑制すること
ができる液晶駆動装置を提供することを目的とする。
装置は、液晶表示パネルを構成する液晶画素を駆動する
画像信号を、第1及び第2の経路に設けられたサンプリ
ングコンデンサに所定の周期で交互に蓄積、出力する2
系統のサンプルホールド回路と、前記第1及び第2の経
路に設けられたサンプリングコンデンサから出力される
信号レベルを所定の増幅率で増幅し、前記液晶画素に接
続された信号ラインに交互に出力する2系統のアンプ回
路と、を有する出力回路部を前記信号ラインごとに備え
た液晶駆動装置において、前記出力回路部は、前記液晶
表示パネルに一画面分の前記画像信号を出力する偶数フ
ィールド及び奇数フィールドのいずれにおいても、同一
の走査ラインに対して同一経路側の前記アンプ回路を介
して、前記信号ラインに前記画像信号を出力することを
特徴とする。
求項1記載の液晶駆動装置において、前記出力回路部
は、前記2系統のアンプ回路を所定の周期で切り換え制
御するスイッチ回路を有し、前記スイッチ手段を切り換
え制御する制御信号は、前記偶数フィールド及び奇数フ
ィールド相互において、同一周期及び同一波形を有して
いることを特徴とする。
液晶表示パネルを構成する液晶画素を駆動する画像信号
を、第1及び第2の経路に設けられたサンプリングコン
デンサに所定の周期で交互に蓄積、出力する2系統のサ
ンプルホールド回路と、前記第1及び第2の経路に設け
られたサンプリングコンデンサの各々から出力される信
号レベルを所定の増幅率で増幅し、前記液晶画素に接続
された信号ラインに交互に出力する2系統のアンプ回路
と、前記2系統のサンプルホールド回路及びアンプ回路
への前記画像信号の入力、出力を所定の周期で切り換え
制御するスイッチ回路と、を有する出力回路部を前記信
号ラインごとに備えた液晶駆動装置において、前記スイ
ッチ回路は、前記液晶表示パネルに一画面分の前記画像
信号を出力する偶数フィールド及び奇数フィールドのい
ずれにおいても、同一の走査ラインに対して同一経路側
の前記サンプルホールド回路及びアンプ回路を介して、
前記信号ラインに前記画像信号を出力するように切り換
え制御されることを特徴とする。
2系統のアンプ回路の切り替え制御を、偶数及び奇数の
フィールド相互で反転させることなく、アンプ回路の選
択状態をフィールド相互で同一周期(位相)及び同一波
形となるようにするとともに、各フィールド内では、偶
数及び奇数の走査ラインごとに交互に切り替わるように
することにより、液晶画素の交流駆動を維持しつつ、信
号ラインに出力される信号電圧がフィールド相互でバラ
ツキ(差)を生じることを防止するものである。
液晶駆動装置の基本概念について説明する。図1は、本
発明に係る液晶駆動装置の駆動方式を示す概念図であ
る。ここでは、画素配列が走査ライン方向に1.5画素
分だけずれたデルタ配列の構成を有する液晶表示パネル
を対象とし、2系統のサンプルホールド回路及びアンプ
回路を有する信号ドライバによる駆動方式を示す。図1
に示すように、本発明に係る液晶駆動装置の駆動方式
は、第1及び第2のフィールドのいずれにおいても、奇
数ラインに対して第1系統の出力経路が選択されて信号
電圧が出力され、偶数ラインに対して第2系統の出力経
路が選択されて信号電圧が出力されることを特徴として
いる。すなわち、フィールドごと、且つ、各走査ライン
ごとに画素に印加する信号電圧の極性を反転させるフィ
ールド反転駆動は従来通り行うが、フィールドごとの2
系統アンプ回路の選択の切り替えを行わないようにす
る。以下に、本発明に係る液晶駆動装置の一実施形態を
示し、詳しく説明する。
動装置に適用される信号ドライバの概略構成を示すブロ
ック図である。図2に示すように、信号ドライバは、サ
ンプルクロック発生回路1と、シフトレジスタ2と、レ
ベルシフタ3と、2系統サンプルホールド回路4と、2
系統出力アンプ回路5と、を有して構成されている。こ
こで、サンプルクロック発生回路1を除く上記構成は、
出力端子(信号ライン)の同等数設けられる。
論理回路の正電源電位及び負電源電位であって、VSS
は後述する2系統サンプルホールド回路4に設けられる
S/Hコンデンサの対向電極電位である。VDDA及び
VSSAはそれぞれアナログ回路の正電源電位及び負電
源電位、VDDCはプリチャージ用電源電位、VBは出
力バイアス電流設定信号、V1、V2、V3は画像信
号、CRLはプリチャージ制御信号、OEは出力イネー
ブル信号、LOEはS/Hコンデンサ選択信号、MCL
Kは制御クロック信号、SRTはシフトレジスタ制御信
号、MODEはシフト方向切換信号であるサンプルクロ
ック発生回路1は、制御クロック信号MCLKによりサ
ンプリングクロック(CK、CKB)を発生させるとと
もに、スタート遅延回路として、シフトレジスタ制御信
号SRTを遅延処理させて、シフトレジスタスタート信
号STを発生する機能も有している。
MODEにより設定されるシフト方向(FWD又はRE
W)のいずれが選択されたかによって、1番目又はn番
目のシフトレジスタがシフトレジスタスタート信号ST
をサンプリングクロック(CK、CKB)でラッチし、
順次シフトする。レベルシフタ3は、シフトレジスタス
タート信号STを論理回路の正電源電位VDDからアナ
ログ回路の正電源電位VDDAにシフトして、サンプリ
ングパルスSPを生成する。2系統サンプルホールド回
路4は、従来技術において示した構成と同様に、2系統
のS/Hコンデンサを有し、一方のS/Hコンデンサに
より画像信号をサンプリングしているときに、他方のS
/Hコンデンサによりホールドされている画像信号を2
系統出力アンプ回路5により所定の信号電圧に増幅され
て、出力イネーブル信号OEのタイミングで出力端子O
UT1〜OUTnを介して、信号ラインに出力される。
び2系統の出力アンプ回路5により構成される出力回路
部について、図面を参照して説明する。図3は、本実施
形態に係る信号ドライバの出力回路部の回路構成図であ
る。なお、従来技術と同等の構成については、同一の符
号を付して、その説明を簡略化する。また、出力回路部
は、各信号ラインごとに設けられるものであるが、それ
ぞれ同一の構成を有しているため、一組の出力回路部に
ついてのみ説明する。図3に示すように、スイッチSw
a1、アンプAmp1、スイッチSwb1を直列に接続
して構成され、スイッチSwa1とアンプAmp1の接
続点に、他端側が負電源電位VSSに接続されたS/H
コンデンサC1が接続された第1系統の出力経路と、ス
イッチSwa、アンプAmp2、スイッチSwb2を直
列に接続して構成され、スイッチSwa2とアンプAm
p2の接続点に、他端側が負電位電源VSSに接続され
たS/HコンデンサC2が接続された第2系統の出力経
路から構成されている。
従来技術と同様に、スイッチSwa1とSwb2を一組
とし、また、スイッチSwa2とSwb1を一組とし
て、それぞれの組のスイッチがS/Hコンデンサ選択信
号LOEに基づいて、ON/OFF動作が制御される。
なお、アンプAmp1、Amp2には、各々正電源電位
VDDAが供給されるとともに、出力バイアス電流設定
信号VBに基づいてバイアス電流が供給されている。ま
た、スイッチSwcは、他端側がプリチャージ用電源電
位VDDCに接続され、プリチャージ制御信号CRLに
基づいて、出力端子OUTに出力される信号電圧をキャ
ンセルする機能を有する。
動作について、図面を参照して説明する。図4は、上述
した出力回路部において、スイッチSwa1〜Swb2
をON/OFF制御するS/Hコンデンサ選択信号LO
Eの波形図である。図4に示すように、S/Hコンデン
サ選択信号LOEにより、スイッチSwa1〜Swb2
をON/OFF制御して、走査ラインごとに選択される
出力経路が反転するライン反転を行い、かつ、フィール
ドごとに選択される出力経路を反転しないように制御す
ることにより、基本概念(図1)に示した駆動状態が実
現される。
ずれにおいても、奇数ラインに対してS/Hコンデンサ
選択信号LOEが“1”(Hレベル)となって、スイッ
チSwb1をON状態にしてS/HコンデンサC1に蓄
積された信号電圧を出力するとともに、スイッチSwa
2をON状態にしてS/HコンデンサC2に次の画像信
号を取り込み、一方、偶数ラインに対してS/Hコンデ
ンサ選択信号LOEが“0”(Lレベル)となって、ス
イッチSwb2をON状態にしてS/HコンデンサC2
に蓄積された信号電圧を出力するとともに、スイッチS
wa1をON状態にしてS/HコンデンサC1に次の画
像信号を取り込む動作を行う。したがって、フィールド
相互において、S/Hコンデンサ選択信号LOEの波形
を同一周期(位相)で、かつ、同一波形にすることによ
り、ライン相互では出力経路(アンプAmp1、Amp
2)を交互に切り換えるが、フィールド相互において
は、同一ラインについて同一出力経路(アンプAmp
1、Amp2)が選択されるように制御される。なお、
信号ドライバにより各液晶画素に印加される画像信号
は、隣接する画素相互において極性が反転するように交
流駆動が施されている。
方式と、2系統の出力経路に含まれるアンプの入出力電
圧特性との関係について、図面を参照して説明する。図
5は、アンプの入出力電圧特性と、液晶画素に印加され
る信号電圧のバラツキとの関係を示す図であり、図5
(a)は、2系統の出力経路に含まれるアンプの入出力
電圧特性が、アンプ特性の理想値に対して交差している
場合の特性図、図5(b)は、アンプの入出力電圧特性
が、理想値に対して所定量シフトしている場合の特性図
である。
査ラインごとに使用される出力経路(アンプ)が固定さ
れているので、アンプ回路の特性が交差する場合におい
ては、図1及び図5(a)に示すように、たとえば緑
(G)の画素に着目すると、第1フィールドの奇数ライ
ンでは、コモン電圧Vcomに対して+aの印加電圧VO
L(f1)になるのに対して、第1フィールドの偶数ラ
インでは、−bの印加電圧VEL(f1)になる。ま
た、第2フィールドの奇数ラインでは、−cの印加電圧
VOL(f2)になるのに対して、第2フィールドの偶
数ラインでは、+dの印加電圧VEL(f2)になる。
すなわち、画像信号はコモン電圧Vcomを中心としてフ
ィールド反転して、4ポイントで出力されることになる
が、図5(a)に示すように、第1フィールドと第2フ
ィールドにおける奇数ラインの印加電圧VOL(f
1)、VOL(f2)の絶対値は等しく、また、第1フ
ィールドと第2フィールドにおける偶数ラインの印加電
圧VEL(f1)、VEL(f2)の絶対値は等しいた
め、印加電圧の差分が生じることはなく、表示画面に明
暗を生じることはない。
ている場合においては、奇数及び偶数の走査ラインごと
に使用される出力経路(アンプ)が固定されているの
で、図5(b)に示すように、第1フィールドの奇数ラ
インでは、第1系統のコモン電圧Vcom1に対して+a
の印加電圧VOL(f1)になるのに対して、第1フィ
ールドの偶数ラインでは、第2系統のコモン電圧Vcom
2に対して−bの印加電圧VEL(f1)になる。ま
た、第2フィールドの奇数ラインでは、第1系統のコモ
ン電圧Vcom1に対して−cの印加電圧VOL(f2)
になるのに対して、第2フィールドの偶数ラインでは、
第2系統のコモン電圧Vcom2に対して+dの印加電圧
VEL(f2)になる。すなわち、奇数ラインでは、コ
モン電圧Vcom1を中心としてフィールド反転し、偶数
ラインでは、コモン電圧Vcom2を中心としてフィール
ド反転して出力されることになるが、図5(b)に示す
ように、第1フィールドと第2フィールドにおける奇数
ラインの印加電圧VOL(f1)、VOL(f2)の絶
対値は等しく、また、第1フィールドと第2フィールド
における偶数ラインの印加電圧VEL(f1)、VEL
(f2)の絶対値は等しいため、印加電圧の差分が生じ
ることはなく、表示画面に明暗を生じることはない。
る出力経路(アンプ)を固定し、第1フィールドの奇数
ラインでは第1系統アンプ、また、偶数ラインでは第2
系統アンプを使用し、一方、第2フィールドにおいても
奇数ラインでは第1系統アンプ、また、偶数ラインでは
第2系統アンプを使用することにより、奇数及び偶数フ
ィールドに関わらず、同一ラインについて同一のアンプ
回路を使用することができるので、アンプの出力特性の
バラツキ(差)が、ラインの電圧に影響することがな
く、よって、表示品質の劣化を抑制することができる。
サンプルホールド回路及びアンプ回路を有する信号ドラ
イバの出力回路部において、偶数フィールド及び奇数フ
ィールドのいずれにおいても、同一の走査ラインに対し
て同一経路側のアンプ回路を介して、信号ラインに画像
信号を出力することにより、2系統のアンプ回路相互の
特性にバラツキが生じていても、偶数フィールド及び奇
数フィールドに関わりなく、同一走査ラインに対して同
一の経路側のアンプ回路が用いられることになるため、
アンプ回路相互の特性のバラツキ(差)の影響を抑制し
て表示画質の向上を図ることができる。
ッチ回路によりアンプ回路を切り換え制御する制御信号
(LOE信号)を、偶数及び奇数のフィールド相互で反
転させることなく、フィールド相互で同一周期及び同一
波形として、2系統のアンプ回路を選択制御することに
より、2系統のアンプ回路相互の特性にバラツキが生じ
ていても、フィールド相互で信号電圧を出力するアンプ
回路は常に一定である(固定されている)ため、液晶画
素に印加される電圧のずれを同位相とすることができ、
液晶表示パネルにおける縦縞の発生を抑制して表示画質
の向上を図ることができる。さらに、請求項3記載の発
明によれば、2系統のサンプルホールド回路及びアンプ
回路と、これらの経路を切り換え制御するスイッチ回路
を有する信号ドライバの出力回路部において、偶数フィ
ールド及び奇数フィールドのいずれにおいても、同一の
走査ラインに対して同一経路側のサンプルホールド回路
及びアンプ回路を介して、信号ラインに画像信号を出力
することにより、2系統のサンプルホールド回路及びア
ンプ回路の経路相互の特性にバラツキが生じていても、
偶数フィールド及び奇数フィールドに関わりなく、同一
走査ラインに対して同一の経路が用いられることになる
ため、出力回路部の経路相互の特性のバラツキ(差)の
影響を抑制して表示画質の向上を図ることができる。
念図である。
ライバの概略構成を示すブロック図である。
ライバの出力回路部を示す回路構成図である。
LOEの波形図である。
れる信号電圧のバラツキとの関係を示す図である。
である。
である。
ある。
ある。
波形図である。
る。
Claims (3)
- 【請求項1】 液晶表示パネルを構成する液晶画素を駆
動する画像信号を、第1及び第2の経路に設けられたサ
ンプリングコンデンサに所定の周期で交互に蓄積、出力
する2系統のサンプルホールド回路と、前記第1及び第
2の経路に設けられたサンプリングコンデンサから出力
される信号レベルを所定の増幅率で増幅し、前記液晶画
素に接続された信号ラインに交互に出力する2系統のア
ンプ回路と、を有する出力回路部を前記信号ラインごと
に備えた液晶駆動装置において、 前記出力回路部は、前記液晶表示パネルに一画面分の前
記画像信号を出力する偶数フィールド及び奇数フィール
ドのいずれにおいても、同一の走査ラインに対して同一
経路側の前記アンプ回路を介して、前記信号ラインに前
記画像信号を出力することを特徴とする液晶駆動装置。 - 【請求項2】 前記出力回路部は、前記2系統のアンプ
回路を所定の周期で切り換え制御するスイッチ回路を有
し、 前記スイッチ回路を切り換え制御する制御信号は、前記
偶数フィールド及び奇数フィールド相互において、同一
周期及び同一波形を有していることを特徴とする請求項
1記載の液晶駆動装置。 - 【請求項3】 液晶表示パネルを構成する液晶画素を駆
動する画像信号を、第1及び第2の経路に設けられたサ
ンプリングコンデンサに所定の周期で交互に蓄積、出力
する2系統のサンプルホールド回路と、前記第1及び第
2の経路に設けられたサンプリングコンデンサの各々か
ら出力される信号レベルを所定の増幅率で増幅し、前記
液晶画素に接続された信号ラインに交互に出力する2系
統のアンプ回路と、前記2系統のサンプルホールド回路
及びアンプ回路への前記画像信号の入力、出力を所定の
周期で切り換え制御するスイッチ回路と、を有する出力
回路部を前記信号ラインごとに備えた液晶駆動装置にお
いて、 前記スイッチ回路は、前記液晶表示パネルに一画面分の
前記画像信号を出力する偶数フィールド及び奇数フィー
ルドのいずれにおいても、同一の走査ラインに対して同
一経路側の前記サンプルホールド回路及びアンプ回路を
介して、前記信号ラインに前記画像信号を出力するよう
に切り換え制御されることを特徴とする液晶駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11047265A JP2000250487A (ja) | 1999-02-24 | 1999-02-24 | 液晶駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11047265A JP2000250487A (ja) | 1999-02-24 | 1999-02-24 | 液晶駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000250487A true JP2000250487A (ja) | 2000-09-14 |
Family
ID=12770477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11047265A Pending JP2000250487A (ja) | 1999-02-24 | 1999-02-24 | 液晶駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000250487A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005165154A (ja) * | 2003-12-04 | 2005-06-23 | Sony Corp | 半導体装置及び画像表示装置 |
-
1999
- 1999-02-24 JP JP11047265A patent/JP2000250487A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005165154A (ja) * | 2003-12-04 | 2005-06-23 | Sony Corp | 半導体装置及び画像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2093751B1 (en) | Liquid crystal display apparatus, and driving circuit and driving method thereof | |
US7319450B2 (en) | Method and apparatus for driving a thin film transistor liquid crystal display | |
JP4887657B2 (ja) | アクティブマトリクス型表示装置及びその駆動方法 | |
JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US20040263466A1 (en) | Liquid crystal display device and method of driving the same | |
KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
US20060227092A1 (en) | Liquid crystal display device for improved inversion drive | |
JP2008116556A (ja) | 液晶表示装置の駆動方法およびそのデータ側駆動回路 | |
KR19990045436A (ko) | 화상 디스플레이 장치 및 그의 구동 방법 | |
US10002581B2 (en) | Liquid crystal display and a driving method thereof | |
JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
KR101051605B1 (ko) | 표시 장치 및 그 구동 방법 | |
JP4525343B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
JPS6271932A (ja) | 液晶表示装置の駆動方法 | |
US6020873A (en) | Liquid crystal display apparatus with arbitrary magnification of displayed image | |
KR20040016029A (ko) | 액정표시장치의 구동방법 및 구동장치 | |
JPH10326090A (ja) | アクティブマトリクス表示装置 | |
JP2000250487A (ja) | 液晶駆動装置 | |
JP3968925B2 (ja) | 表示駆動装置 | |
JP3129234B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP3203856B2 (ja) | 液晶表示装置 | |
JPH11249633A (ja) | 表示駆動装置及び表示装置の駆動方法 | |
JP3377739B2 (ja) | 液晶表示装置の駆動方法及び駆動回路 | |
KR101326582B1 (ko) | 액정표시장치 | |
JPH10111489A (ja) | 表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060301 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061013 |