JP2000244264A - High frequency power amplifier - Google Patents
High frequency power amplifierInfo
- Publication number
- JP2000244264A JP2000244264A JP11046312A JP4631299A JP2000244264A JP 2000244264 A JP2000244264 A JP 2000244264A JP 11046312 A JP11046312 A JP 11046312A JP 4631299 A JP4631299 A JP 4631299A JP 2000244264 A JP2000244264 A JP 2000244264A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- communication
- frequency power
- power amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、無線通信機に組み
込まれる高周波電力増幅器（高周波電力増幅モジュー
ル）に係わり、特にアナログ通信やデジタル通信等の通
信モードが異なる複数の通信機能を有する多モード通信
方式のセルラー携帯電話機に適用して有効な技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency power amplifier (high-frequency power amplifier module) incorporated in a wireless communication device, and more particularly to a multi-mode communication having a plurality of communication functions having different communication modes such as analog communication and digital communication. TECHNICAL FIELD The present invention relates to a technology that is effective when applied to a cellular mobile phone of a system.
【０００２】[0002]
【従来の技術】近年、北米セルラー市場においては、従
来から使用されている北米全土をカバーするアナログ方
式のＡＭＰＳ（Advanced Mobile phone Servic）と、Ｔ
ＤＭＡ（time division multiple access：時分割多元
接続），ＣＤＭＡ（code division multiple access：
符号分割多元接続）等デジタル方式を一つの携帯電話に
組み込んだいわゆるデュアルモード携帯電話機が主流と
なりつつある。多モード通信方式については、たとえ
ば、米国特許第5,060,294号公報、または日立評論社発
行「日立評論」、第80巻、第11号、1998年、Ｐ42〜Ｐ5
2、もしくは日経ＢＰ社発行「日経エレクトロニクス」1
997年１月27日号、(no.681)、P115〜P126に記載されて
いる。2. Description of the Related Art In recent years, in the North American cellular market, analog type AMPS (Advanced Mobile Phone Servic), which has been used throughout the whole of North America, and T
DMA (time division multiple access), CDMA (code division multiple access:
A so-called dual mode mobile phone in which a digital system such as code division multiple access) is incorporated in one mobile phone is becoming mainstream. Regarding the multi-mode communication system, for example, U.S. Pat. No. 5,060,294, or "Hitachi Hyoron", issued by Hitachi Hyoron Co., Ltd., Vol. 80, No. 11, 1998, P42-P5
2, or "Nikkei Electronics" published by Nikkei BP 1
No. 681, January 27, 997, pages 115 to 126.
【０００３】[0003]
【発明が解決しようとする課題】従来のこの種デュアル
モード高周波電力増幅装置は異なる二組の増幅器または
一つのパッケージ内に二つの完全独立した入出力回路に
より構成されている。A conventional dual-mode high-frequency power amplifier of this type is constituted by two completely different amplifiers or two completely independent input / output circuits in one package.
【０００４】一方、デュアルモード用高周波電力増幅モ
ジュールにおいて、すなわち高周波（ＲＦ）信号を増幅
する送信側の高出力増幅器（ＨＰＡ：High Power Ampli
fier）においては、８２４〜８４９ＭＨｚを送信周波数
とするセルラー帯において、携帯電話機の小型化および
廉価化の観点から一つの増幅器でアナログ信号とデジタ
ル信号をともに増幅させようとする要求がある。On the other hand, in a dual mode high frequency power amplifier module, that is, a high power amplifier (HPA: High Power Ampli? Er) on the transmitting side for amplifying a high frequency (RF) signal.
fier), in the cellular band having a transmission frequency of 824 to 849 MHz, there is a demand to amplify both an analog signal and a digital signal with one amplifier from the viewpoint of miniaturization and cost reduction of a mobile phone.
【０００５】ＴＤＭＡおよびＣＤＭＡといったデジタル
システムは、隣接チャネル漏洩電力（adjacent channei
leakage power：ＡＣＰ）を小さくし、隣接チャネルで
の通話を良好とするため、送信信号に非常に高い線形性
が要求される。また、アナログシステムであるＡＭＰＳ
は通話中Ｄｕｔｙ１００％であるため、トークタイム
（通話時間）の長期化および発熱量低減の必要性から高
周波電力増幅装置には高効率が求められている。[0005] Digital systems such as TDMA and CDMA use adjacent channel leakage power.
In order to reduce leakage power (ACP) and improve speech on adjacent channels, very high linearity is required for a transmission signal. Also, AMPS which is an analog system
Since the duty during communication is 100%, the high-frequency power amplifier is required to have high efficiency from the necessity of prolonging the talk time (talk time) and reducing the calorific value.
【０００６】高効率を図るには、アンプを信号を歪ませ
た飽和状態にて動作させる必要がある。すなわち、一つ
のアンプを線形動作および飽和動作という共に相反する
動作状態で使用しなければならず、従来の一つの入出力
回路では実現が困難であった。In order to achieve high efficiency, it is necessary to operate the amplifier in a saturated state in which a signal is distorted. In other words, one amplifier must be used in opposing operating states of linear operation and saturation operation, and it has been difficult to realize this with one conventional input / output circuit.
【０００７】本発明の目的は、線形性増幅器および飽和
性増幅器を一つの入出力回路で構成できる高周波電力増
幅器を提供することにある。An object of the present invention is to provide a high-frequency power amplifier in which a linear amplifier and a saturable amplifier can be constituted by one input / output circuit.
【０００８】本発明の他の目的は、アナログ通信の増幅
とデジタル通信の増幅が行える高周波電力増幅装置を提
供することにある。Another object of the present invention is to provide a high-frequency power amplifier capable of amplifying analog communication and amplifying digital communication.
【０００９】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【００１０】[0010]
【課題を解決するための手段】（１）アナログ通信やデ
ジタル通信を含む多モード通信の各増幅を単一の入出力
回路構成で構成する高周波電力増幅装置であり、少なく
とも増幅最終段の増幅器は並列接続される複数のトラン
ジスタで構成され、かつ前記各トランジスタの閾値およ
び最大出力電力は相互に異なり、線形性増幅器と飽和性
増幅器をそれぞれ構成する。前記最終段の増幅器は二つ
の並列接続のトランジスタで構成されてデュアルモード
用増幅器を構成し、閾値の小さい第１トランジスタは飽
和動作域で動作してアナログ通信の増幅を行い、閾値の
大きい第２トランジスタは前記トランジスタと同時に動
作して線形動作によるデジタル通信の増幅を行うように
構成されている。前記閾値の小さい第１トランジスタは
ＡＭＰＳ通信の増幅を行い、前記閾値の大きい第２トラ
ンジスタはＴＤＭＡ通信またはＣＤＭＡ通信の増幅を行
うように構成されている。前記各トランジスタはＭＯＳ
ＦＥＴ，シリコンバイポーラトランジスタ，ＧａＡｓ−
ＭＥＳＦＥＴ，ＨＢＴ，ＨＥＭＴ等のトランジスタで構
成されている。(1) A high-frequency power amplifying device in which each amplification of multi-mode communication including analog communication and digital communication is constituted by a single input / output circuit configuration. It is composed of a plurality of transistors connected in parallel, and the threshold value and the maximum output power of each transistor are different from each other, and constitute a linear amplifier and a saturable amplifier, respectively. The last-stage amplifier is constituted by two parallel-connected transistors to constitute a dual-mode amplifier. The first transistor having a small threshold operates in a saturation operation region to amplify analog communication, and the second transistor having a large threshold has a second transistor. The transistor is configured to operate simultaneously with the transistor to amplify digital communication by linear operation. The first transistor having a small threshold value is configured to amplify AMPS communication, and the second transistor having a large threshold value is configured to amplify TDMA communication or CDMA communication. Each of the transistors is a MOS
FET, silicon bipolar transistor, GaAs-
It is composed of transistors such as MESFET, HBT and HEMT.
【００１１】（２）前記手段（１）の構成において、前
記最終段の増幅器は相互に並列接続される３つ以上のト
ランジスタで形成されて多モード用増幅器を構成し、閾
値の最も小さいトランジスタはＡＭＰＳ通信の増幅を行
い、他のトランジスタは前記トランジスタと同時に動作
して線形動作によるＴＤＭＡ通信やＣＤＭＡ通信を含む
デジタル用通信系の増幅を行うように構成されている。(2) In the configuration of the means (1), the last-stage amplifier is formed of three or more transistors connected in parallel to each other to constitute a multi-mode amplifier, and the transistor having the smallest threshold value is The AMPS communication is amplified, and the other transistors operate simultaneously with the transistor to amplify a digital communication system including TDMA communication and CDMA communication by linear operation.
【００１２】前記（１）の手段によれば、（ａ）単一の
入出力回路であっても、閾値が小さく最大出力電力が小
さい第１トランジスタを含むトランジスタによって飽和
性増幅器が構成されてＡＭＰＳによるアナログ通信が可
能になり、閾値および最大出力電力が前記第１トランジ
スタよりも大きい第２トランジスタを含むトランジスタ
によって線形性増幅器が構成されてセルラー帯（ＴＤＭ
ＡやＣＤＭＡ）によるデジタル通信が可能になる。According to the means (1), (a) the saturable amplifier is constituted by the transistor including the first transistor having a small threshold value and a small maximum output power even if the input / output circuit is a single input / output circuit; , And a linear amplifier is formed by a transistor including a second transistor having a threshold value and a maximum output power larger than the first transistor, and a cellular band (TDM) is formed.
A or CDMA) digital communication becomes possible.
【００１３】（ｂ）デュアルモード用高周波電力増幅装
置として、従来のように二組の増幅器を設けたり、ある
いは一つのパッケージ内に完全独立した入出力回路を設
ける必要がなく、単一の入出力回路によって構成できる
ため、部品点数の低減化により高周波電力増幅装置の小
型化，軽量化，製造コストの低減化が達成できる。(B) As a dual mode high frequency power amplifier, there is no need to provide two sets of amplifiers or a completely independent input / output circuit in one package as in the prior art. Since the high frequency power amplifier can be configured by a circuit, the number of parts can be reduced, so that the high-frequency power amplifier can be reduced in size, weight, and manufacturing cost.
【００１４】前記（２）の手段によれば、前記手段
（１）と同様にトリプルモード等多モード通信用高周波
電力増幅装置を提供することができる。According to the means (2), it is possible to provide a high-frequency power amplifier for multi-mode communication such as triple mode as in the means (1).
【００１５】[0015]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【００１６】（実施形態１）本実施形態１ではアナログ
通信（ＡＭＰＳ）と、デジタル通信（ＴＤＭＡ）におけ
る増幅が行える２系統の増幅系を有するデュアルモード
用高周波電力増幅装置（デュアルモード用高周波電力増
幅モジュール）に本発明を適用した例について説明す
る。(Embodiment 1) In Embodiment 1, a dual-mode high-frequency power amplifying apparatus (a dual-mode high-frequency power amplifier) having two amplifying systems capable of performing amplification in analog communication (AMPS) and digital communication (TDMA) An example in which the present invention is applied to a module will be described.
【００１７】図１乃至図６は本発明の一実施形態（実施
形態１）であるデュアルモード用高周波電力増幅装置
（ＨＰＡモジュール）に係わる図である。FIGS. 1 to 6 relate to a dual mode high frequency power amplifier (HPA module) according to an embodiment (Embodiment 1) of the present invention.
【００１８】図１は本発明の一実施形態（実施形態１）
であるデュアルモード用高周波電力増幅装置の原理的等
価回路図であり、図２は高周波電力増幅装置の特性を示
すグラフ、図３は高周波電力増幅装置の動作形態を示す
表である。FIG. 1 shows an embodiment of the present invention (Embodiment 1).
FIG. 2 is a principle equivalent circuit diagram of the dual mode high frequency power amplifier, FIG. 2 is a graph showing characteristics of the high frequency power amplifier, and FIG. 3 is a table showing an operation mode of the high frequency power amplifier.
【００１９】本実施形態１は、ＡＭＰＳ増幅系５と、デ
ジタル通信用のＴＤＭＡ増幅系６の２系統の増幅系を有
する例について説明する。ＡＭＰＳおよびＴＤＭＡの送
信周波数はいずれも８２４〜８４９ＭＨｚとなってい
る。The first embodiment will be described with respect to an example having two amplification systems, an AMPS amplification system 5 and a TDMA amplification system 6 for digital communication. The transmission frequencies of AMPS and TDMA are both 824 to 849 MHz.
【００２０】原理説明においては、各増幅系が１段構成
の増幅器で構成されている場合で説明する。デュアルモ
ード用高周波電力増幅装置は、図１に示すように、外部
出力端子として、入力端子（Ｐin）、出力端子（Ｐou
t）、第１基準電位端子（たとえば電源端子：Ｖdd）、
第２基準電位端子（たとえばグランド端子：ＧＮＤ）、
制御端子（Ｖapc）を有している。入力端子（Ｐin）と
出力端子（Ｐout）間には、二つのトランジスタ（第１
トランジスタＴｒ１，第２トランジスタＴｒ２）が並列
に接続されている。第１トランジスタＴｒ１と第２トラ
ンジスタＴｒ２のゲート電極には入力端子（Ｐin）が接
続されるとともに、制御端子（Ｖapc）が印加される。
第１トランジスタＴｒ１および第２トランジスタＴｒ２
のドレイン電極には電源端子（Ｖdd）が接続さるととも
にこのドレイン電極は出力端子（Ｐout）に接続されて
いる。なお、第１トランジスタＴｒ１および第２トラン
ジスタＴｒ２のソース電極がグランド端子（ＧＮＤ）に
接続されている。In the explanation of the principle, a case will be described in which each amplification system is constituted by an amplifier having a single-stage configuration. As shown in FIG. 1, the dual-mode high-frequency power amplifying device has an input terminal (Pin) and an output terminal (Pou) as external output terminals.
t), a first reference potential terminal (for example, a power supply terminal: Vdd),
A second reference potential terminal (for example, a ground terminal: GND),
It has a control terminal (Vapc). Between the input terminal (Pin) and the output terminal (Pout), two transistors (first
The transistor Tr1 and the second transistor Tr2) are connected in parallel. The input terminal (Pin) is connected to the gate electrodes of the first transistor Tr1 and the second transistor Tr2, and the control terminal (Vapc) is applied.
First transistor Tr1 and second transistor Tr2
The power supply terminal (Vdd) is connected to the drain electrode, and this drain electrode is connected to the output terminal (Pout). The source electrodes of the first transistor Tr1 and the second transistor Tr2 are connected to a ground terminal (GND).
【００２１】図に示すように閾値（Ｖth１，Ｖth２）が
意図的に相互に異なる第１トランジスタＴｒ１および第
２トランジスタＴｒ２を並列化構成することにより、最
大出力電力（ＰOUT(max)１，ＰOUT(max)２）が相互に異
なる構成になっている。As shown in the figure, the first transistor Tr1 and the second transistor Tr2 whose threshold values (V th1 , V th2 ) are intentionally different from each other are arranged in parallel, so that the maximum output power (P OUT (max ) 1, P OUT (max) 2) are different from each other.
【００２２】そして、飽和動作させるアナログ通信状態
（ＡＭＰＳ）では、ゲートバイアスを浅くした動作点Ａ
で増幅作用（Ｃ級増幅）を行う。ゲートバイアスを浅く
した動作点Ａでは第１トランジスタＴｒ１のみ支配的に
バイアスが掛かるため、このゲートバイアスで増幅作用
を行うと、見かけ上第１トランジスタＴｒ１のみＯＮ動
作しその飽和動作により高効率が期待できる。In the analog communication state (AMPS) in which the saturation operation is performed, the operating point A where the gate bias is made shallower
To perform an amplification action (class C amplification). At the operating point A where the gate bias is shallow, only the first transistor Tr1 is predominantly biased. Therefore, when an amplification operation is performed with this gate bias, only the first transistor Tr1 is apparently turned on, and high efficiency is expected due to its saturation operation. it can.
【００２３】さらにゲートバイアスを深くした動作点Ｂ
では、第１トランジスタＴｒ１と第２トランジスタＴｒ
２の両方にバイアスが掛かり、見かけ上トランジスタサ
イズが増大することから、線形動作（Ａ級増幅）が期待
できる。Operating point B with further increased gate bias
Now, the first transistor Tr1 and the second transistor Tr
Both are biased and apparently increase the transistor size, so that linear operation (class A amplification) can be expected.
【００２４】また、線形，飽和動作以外の動作用とし
て、図３の表に示すように、小出力時には動作点Ａを用
い、大出力時には動作点Ｂを用いることにより、出力に
対する高効率差を小さくして平滑化した増幅動作を行う
ことができる。たとえば、効率は小出力時では２０〜３
０％程度であり、大出力時では５０〜６０％程度であ
り、高効率の差は、３０％程度である。As shown in the table of FIG. 3, the operating point A is used at the time of small output and the operating point B is used at the time of large output for operations other than the linear and saturated operations. A small and smooth amplification operation can be performed. For example, the efficiency is 20 to 3 at low output.
It is about 0%, about 50 to 60% at the time of large output, and the difference between the high efficiencies is about 30%.
【００２５】なお、本発明は二つのトランジスタに限ら
ず、さらに多くのトランジスタを並列接続し、さらなる
多モード化を図ってもよい。Note that the present invention is not limited to two transistors, and more transistors may be connected in parallel for further multi-mode operation.
【００２６】また、この場合、Ｎ倍した種々の閾値Ｖth
を有するトランジスタを組み合わせてもよい。Ｎ倍の組
み合わせにより、より多モード化に対し柔軟に対応で
き、かつ出力に対する効率差を平滑にしやすくできると
いう効果を奏する。In this case, various threshold values V th multiplied by N are used.
May be combined. The combination of N times has an effect that it is possible to flexibly cope with more modes and to easily smooth the difference in efficiency with respect to the output.
【００２７】トランジスタとしては、ＭＯＳ（Metal Ox
ide Semiconductor）ＦＥＴ，シリコンバイポーラトラ
ンジスタ，ＧａＡｓ−ＭＥＳ（Metal-Semiconductor）
ＦＥＴ，ＨＢＴ（Hetero Junction Bipolar Transisto
r），ＨＥＭＴ（High Electron Mobility Transistor）
等のトランジスタを使用することができる。As a transistor, MOS (Metal Ox
ide Semiconductor) FET, silicon bipolar transistor, GaAs-MES (Metal-Semiconductor)
FET, HBT (Hetero Junction Bipolar Transisto)
r), HEMT (High Electron Mobility Transistor)
Etc. can be used.
【００２８】つぎに、デュアルモード用高周波電力増幅
装置の実施形態（実施形態１）について説明する。図４
は高周波電力増幅装置の外観を示す斜視図、図５は等価
回路図、図６は高周波電力増幅装置において電子部品を
搭載した配線基板を示す模式的平面図である。Next, an embodiment (Embodiment 1) of a dual mode high frequency power amplifier will be described. FIG.
Is a perspective view showing the appearance of the high-frequency power amplifier, FIG. 5 is an equivalent circuit diagram, and FIG. 6 is a schematic plan view showing a wiring board on which electronic components are mounted in the high-frequency power amplifier.
【００２９】本実施形態１のデュアルモード用高周波電
力増幅装置（デュアルモード用ＨＰＡ）１０は、図４の
斜視図に示すように、外観的には偏平な矩形体構造にな
っている。デュアルモード用ＨＰＡ１０は、板状の配線
基板１１と、この配線基板１１の一面側（主面側）に重
ねて取り付けられたキャップ１２とによって偏平矩形体
構造のパッケージ１３が構成された構造になっている。
前記キャップ１２は電磁シールド効果の役割を果たす金
属製になっている。The dual-mode high-frequency power amplifying device (dual-mode HPA) 10 according to the first embodiment has a flat rectangular structure as shown in a perspective view of FIG. The dual mode HPA 10 has a structure in which a flat rectangular structure package 13 is constituted by a plate-shaped wiring board 11 and a cap 12 which is mounted on one side (main surface side) of the wiring board 11 so as to overlap. ing.
The cap 12 is made of metal which plays an electromagnetic shielding effect.
【００３０】前記パッケージ２２からは電気的に独立し
た外部電極端子（電極端子）が突出している。すなわ
ち、この例では、配線基板１１の側面から下面に亘って
表面実装用の外部電極端子が設けられている。この外部
電極端子は配線基板１１の表面に形成された配線とこの
配線の表面に形成されたＰｂＳｎハンダ等により形成さ
れている。From the package 22, electrically independent external electrode terminals (electrode terminals) protrude. That is, in this example, external electrode terminals for surface mounting are provided from the side surface to the lower surface of the wiring board 11. The external electrode terminals are formed by wiring formed on the surface of the wiring board 11 and PbSn solder formed on the surface of the wiring.
【００３１】外部電極端子は、図４に示すように、パッ
ケージ１３の一縁では左から右に向かって入力端子（Ｐ
in），グランド端子（ＧＮＤ），制御端子（Ｖapc）と
設けられ、パッケージ１３の他縁では左から右に向かっ
て出力端子（Ｐout），ＧＮＤ，電源端子（Ｖdd）とな
っている。As shown in FIG. 4, the external electrode terminals are connected to the input terminals (P
in), a ground terminal (GND), and a control terminal (Vapc). At the other edge of the package 13, the output terminal (Pout), the GND, and the power supply terminal (Vdd) are provided from left to right.
【００３２】デュアルモード用ＨＰＡ１０は、図５に示
すような等価回路となるとともに、図６に示すように多
層構造の配線基板１１の一面側にトランジスタ等の能動
部品、チップ抵抗やチップコンデンサ等の受動部品を搭
載する構造になっている。そして、複数のトランジスタ
を従属多段に接続させて増幅器を構成している。The dual mode HPA 10 has an equivalent circuit as shown in FIG. 5 and, as shown in FIG. 6, an active component such as a transistor, a chip resistor and a chip capacitor, etc. It has a structure for mounting passive components. Then, a plurality of transistors are connected in a subordinate multistage to constitute an amplifier.
【００３３】本実施形態１では、増幅系は３段構成〔初
段（１段），２段，最終段（３段）〕の増幅器であり、
かつ最終段は並列接続される二つのトランジスタで形成
され、閾値の小さい最終段のトランジスタのみによる飽
和動作による増幅系（アナログ通信：ＡＭＰＳ）と、最
終段の並列接続された二つの同時動作による線形動作に
よる増幅系（デジタル通信：ＴＤＭＡ）とが形成される
構成になっている。In the first embodiment, the amplification system is an amplifier having a three-stage configuration (first stage (one stage), two stages, and last stage (three stages)).
The last stage is formed by two transistors connected in parallel, and an amplification system (analog communication: AMPS) by a saturation operation using only the last transistor with a small threshold value and a linear system by two simultaneous operations of the last stage connected in parallel. An amplification system (digital communication: TDMA) by operation is formed.
【００３４】各増幅系は共に送信周波数は８２４〜８４
９ＭＨｚとなっている。Each of the amplification systems has a transmission frequency of 824 to 84.
9 MHz.
【００３５】図５および図６に示すように、１段目はト
ランジスタＱ１，２段目はトランジスタＱ２となり、最
終段（３段）のトランジスタは並列接続されるトランジ
スタＱ３（前述の第１トランジスタＴｒ１）とトランジ
スタＱ４（前述の第２トランジスタＴｒ２）となる。As shown in FIGS. 5 and 6, the first stage is a transistor Q1 and the second stage is a transistor Q2, and the last (three) stage transistors are connected in parallel to a transistor Q3 (the first transistor Tr1 described above). ) And the transistor Q4 (the above-described second transistor Tr2).
【００３６】ＡＭＰＳの増幅と、ＴＤＭＡの増幅は、図
２に示すように、ゲート・ソース間電圧Ｖgsの選択によ
り選択できる。すなわち、ＡＭＰＳの増幅を行う場合、
すなわち、携帯電話機でアナログ通信を行う場合は、ゲ
ート・ソース間電圧を、トランジスタＱ４（第２トラン
ジスタＴｒ２）の閾値Ｖth２よりも小さく、かつトラン
ジスタＱ３（第１トランジスタＴｒ１）の飽和動作域と
なる電位（動作点Ａ）を選択する。As shown in FIG. 2, the AMPS amplification and the TDMA amplification can be selected by selecting the gate-source voltage V gs . That is, when performing AMPS amplification,
That is, when analog communication is performed by the mobile phone, the gate-source voltage is set to be smaller than the threshold value V th2 of the transistor Q4 (second transistor Tr2) and the saturation operation range of the transistor Q3 (first transistor Tr1). Is selected (operation point A).
【００３７】また、ＴＤＭＡの増幅を行う場合、すなわ
ち、携帯電話機でデジタル通信を行う場合は、ゲート・
ソース間電圧を、トランジスタＱ４（第２トランジスタ
Ｔｒ２）の閾値Ｖth２よりも大きい線形動作域となる電
位（動作点Ｂ）を選択すればよい。When TDMA amplification is performed, that is, when digital communication is performed with a mobile phone, the gate
The source-to-source voltage may be selected to be a potential (operating point B) in a linear operation region larger than the threshold value V th2 of the transistor Q4 (second transistor Tr2).
【００３８】このようなゲート・ソース間電圧の動作点
Ａまたは動作点Ｂの選択によって、Ｐin端子から入力さ
れた信号は、Ｐout端子からＡＭＰＳ用の信号またはＴ
ＤＭＡ用の信号として出力される。By the selection of the operating point A or the operating point B of the gate-source voltage, the signal input from the Pin terminal becomes the AMPS signal or the TPS signal from the Pout terminal.
It is output as a signal for DMA.
【００３９】１例を挙げるならば、第１トランジスタＴ
ｒ１であるトランジスタＱ３は、その閾値Ｖth１が１Ｖ
程度、Ｑ３単独の最大出力電力ＰOUT(max)１が３０ｄＢ
ｍ（１Ｗ）であり、第２トランジスタＴｒ２であるトラ
ンジスタＱ４は、その閾値Ｖth２が１．５Ｖ程度、Ｑ３
＋Ｑ４での最大出力電力ＰOUT(max)１が３３〜３４ｄＢ
ｍ（３Ｗ）である。両トランジスタＱ３，Ｑ４の閾値の
差分は０．５〜１Ｖ程度がＶapc電圧の制御上および電
源電圧の低電圧化の観点故に好ましい。As an example, the first transistor T
is r1 transistor Q3, the threshold V th 1 is 1V
Degree, the maximum output power P OUT (max) 1 of Q3 alone is 30 dB
a m (1W), the transistor Q4 is a second transistor Tr2, the threshold V th 2 is about 1.5V, Q3
Maximum output power P OUT (max) 1 at + Q4 is 33 to 34 dB
m (3W). The difference between the threshold values of the two transistors Q3 and Q4 is preferably about 0.5 to 1 V from the viewpoint of controlling the Vapc voltage and reducing the power supply voltage.
【００４０】図５の等価回路において、各部には整合用
または電位調整等の目的で、コンデンサ（Ｃ１〜Ｃ５，
Ｃ７〜Ｃ１６，Ｃ２２，Ｃ２３）、バイパスコンデンサ
（ＣＢ１〜ＣＢ３）、抵抗（Ｒ１〜Ｒ５，Ｒ８，Ｒ９，
Ｒ１０，Ｒ１２）が組み込まれている。なお、白抜き枠
はマイクロストリップラインを示すものである。これら
各電子部品は、図６に示すように配線基板１１の主面に
実装されている。In the equivalent circuit shown in FIG. 5, capacitors (C1 to C5,
C7 to C16, C22, C23), bypass capacitors (CB1 to CB3), resistors (R1 to R5, R8, R9,
R10, R12) are incorporated. The white frame indicates a microstrip line. These electronic components are mounted on the main surface of the wiring board 11 as shown in FIG.
【００４１】配線基板１１の主面にはメタライズ層によ
る配線２０が所定のパターンに形成されている。前記メ
タライズ層はトランジスタを接続するための固定部等を
も形成し、この固定部分に接合材を介してトランジスタ
が接続されている。また、チップ型の受動部品の各電極
部分は半田等によって、配線の一部である固定パッドに
電気的に固定されている。また、トランジスタの図示し
ない各電極（ドレイン電極Ｄ，ゲート電極Ｇ）と、配線
２０のワイヤボンディングパッド部分は、図示しない導
電性のワイヤで接続されている。さらに、トランジスタ
が形成された半導体チップおよびワイヤ等は保護のため
にコート膜で覆われる。On the main surface of the wiring board 11, a wiring 20 of a metallized layer is formed in a predetermined pattern. The metallized layer also forms a fixed portion for connecting the transistor, and the transistor is connected to this fixed portion via a bonding material. Each electrode portion of the chip-type passive component is electrically fixed to a fixing pad, which is a part of the wiring, by soldering or the like. Each electrode (drain electrode D, gate electrode G) (not shown) of the transistor is connected to a wire bonding pad portion of the wiring 20 by a conductive wire (not shown). Further, the semiconductor chip, the wires, and the like on which the transistors are formed are covered with a coat film for protection.
【００４２】このようなデュアルモード用ＨＰＡ１０
は、増幅系が２系統となり、ゲート・ソース間電圧Ｖgs
の電位の選択によって各系統の高周波電力増幅系が動作
する。したがって、本デュアルモード用ＨＰＡ１０を移
動体通信機としてのセルラー携帯電話機に組み込むこと
によって、アナログ通信（ＡＭＰＳ）とデジタル通信
（ＴＤＭＡ）の通話を１台の携帯電話機で行うことがで
きる。Such a dual mode HPA 10
Means that the amplification system has two systems and the gate-source voltage V gs
, The high-frequency power amplification system of each system operates. Therefore, by incorporating the dual mode HPA 10 into a cellular mobile phone as a mobile communication device, analog communication (AMPS) and digital communication (TDMA) communication can be performed by one mobile phone.
【００４３】本実施形態１によれば以下の効果を有す
る。According to the first embodiment, the following effects can be obtained.
【００４４】（１）単一の入出力回路であっても、閾値
が小さい第１トランジスタＴｒ１（トランジスタＱ３）
を含むトランジスタによって飽和性増幅器が構成されて
ＡＭＰＳによるアナログ通信が可能になり、閾値が前記
第１トランジスタＴｒ１（トランジスタＱ３）よりも大
きい第２トランジスタＴｒ２（トランジスタＱ４）を含
むトランジスタによって線形性増幅器が構成されてセル
ラー帯（ＴＤＭＡ）によるデジタル通信が可能になる。(1) Even with a single input / output circuit, the first transistor Tr1 (transistor Q3) having a small threshold value
And a transistor including a second transistor Tr2 (transistor Q4) having a threshold greater than that of the first transistor Tr1 (transistor Q3). It is configured to enable digital communication in a cellular band (TDMA).
【００４５】（２）本実施形態のデュアルモード用高周
波電力増幅装置として、従来のように二組の増幅器を設
けたり、あるいは一つのパッケージ内に完全独立した入
出力回路を設ける必要がなく、単一の入出力回路によっ
て構成できるため、部品点数の低減化により高周波電力
増幅装置の小型化，軽量化および製造コストの低減化が
達成できる。(2) As the dual-mode high-frequency power amplifier of the present embodiment, there is no need to provide two sets of amplifiers as in the prior art, or to provide a completely independent input / output circuit in one package. Since it can be constituted by one input / output circuit, a reduction in the number of parts can achieve a reduction in size and weight of the high-frequency power amplifier and a reduction in manufacturing cost.
【００４６】（実施形態２）図７は本発明の他の実施形
態（実施形態２）である多モード用高周波電力増幅装置
の特性を示すグラフである。(Embodiment 2) FIG. 7 is a graph showing characteristics of a multimode RF power amplifier according to another embodiment (Embodiment 2) of the present invention.
【００４７】本実施形態２では、最終段を三つの並列接
続によるトランジスタＴｒ１，Ｔｒ２，Ｔｒ３で形成し
た場合のゲート・ソース間電流Ｉds−ゲート・ソース間
電圧Ｖgsの相関を示すグラフと、Ｐout−Ｐinの相関を
示すグラフである。本実施形態２では、ゲート・ソース
間電圧Ｖgsを動作点Ａ，Ｂ，Ｃとすることによって、Ａ
ＭＰＳ，ＴＤＭＡ，ＣＤＭＡの通信（トリプルモード）
の増幅が可能になる。動作点Ａはゲート・ソース間電圧
Ｖgsが閾値Ｖth２よりも低く第１トランジスタＴｒ１が
飽和動作する領域に設定される。動作点Ｂはゲート・ソ
ース間電圧Ｖgsが第２トランジスタＴｒ２の線形動作域
に設定され、動作点Ｃはゲート・ソース間電圧Ｖgsが第
３トランジスタＴｒ３の線形動作域に設定される。In the second embodiment, a graph showing the correlation between the gate-source current I ds and the gate-source voltage V gs when the final stage is formed by three transistors Tr1, Tr2 and Tr3 connected in parallel, It is a graph which shows the correlation of Pout-Pin. In the second embodiment, by setting the gate-source voltage V gs to the operating points A, B, and C, A
MPS, TDMA, CDMA communication (triple mode)
Can be amplified. The operating point A is set in a region where the gate-source voltage V gs is lower than the threshold value V th2 and the first transistor Tr1 performs a saturation operation. At the operating point B, the gate-source voltage V gs is set in the linear operation range of the second transistor Tr2, and at the operating point C, the gate-source voltage V gs is set in the linear operation range of the third transistor Tr3.
【００４８】たとえば、１例を挙げるならば、第１トラ
ンジスタＴｒ１の閾値Ｖth１は１．０Ｖ程度、最大出力
電力ＰOUT(max)１が３０ｄＢｍ（１．０Ｗ）であり、第
２トランジスタＴｒ２は１．５Ｖ程度、最大出力電力Ｐ
OUT(max)２が３３ｄＢｍ（２．０Ｗ）であり、第３トラ
ンジスタＴｒ３は２．０Ｖ程度、最大出力電力ＰOUT(ma
x)３が３５ｄＢｍ（３．２Ｗ）である。[0048] For example, if 1 example, about the threshold V th 1 of the first transistor Tr1 is 1.0 V, the maximum output power P OUT (max) 1 is 30 dBm (1.0 W), the second transistor Tr2 Is about 1.5V, the maximum output power P
OUT (max) 2 is 33 dBm (2.0 W), the third transistor Tr 3 is about 2.0 V, and the maximum output power P OUT (ma
x) 3 is 35 dBm (3.2 W).
【００４９】本実施形態２によれば、アナログ通信とし
てのＡＭＰＳと、デジタル通信としてのＴＤＭＡおよび
ＣＤＭＡの増幅が単一の入出力回路（高周波電力増幅装
置）で行えるようになり、前記実施形態１と同様に高周
波電力増幅装置の小型化，軽量化，低コスト化が達成で
きる。この結果、本実施形態２の高周波電力増幅装置を
組み込んだ携帯電話機も小型化，軽量化，低コスト化が
達成できることになる。According to the second embodiment, the amplification of the AMPS as analog communication and the amplification of TDMA and CDMA as digital communication can be performed by a single input / output circuit (high-frequency power amplifier). In the same manner as in the first embodiment, the high-frequency power amplifier can be reduced in size, weight, and cost. As a result, a mobile phone incorporating the high-frequency power amplifying device of the second embodiment can also achieve a reduction in size, weight, and cost.
【００５０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない、たとえ
ば、ＰＣＳ（Personal Communication System）通信や
マルチメディアを対象とするＷ（Wideband）−ＣＤＭＡ
等の２ＧＨｚ帯のデジタル通信用の増幅も単一の高周波
電力増幅装置に組み込むことができる。Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say, for example, W (Wideband) -CDMA for PCS (Personal Communication System) communication and multimedia
Amplification for digital communication in the 2 GHz band can be incorporated in a single high-frequency power amplifier.
【００５１】[0051]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【００５２】（１）高周波電力増幅装置の少なくとも最
終段のトランジスタを並列接続による複数のトランジス
タとするとともに、各トランジスタは相互に閾値や最大
出力電力が異なるものとしてあり、かつゲート・ソース
間電圧の選択によって、単一のトランジスタによる飽和
動作域での使用によるアナログ通信のための増幅と、他
の最終段のトランジスタの動作による線形動作域での使
用によるデジタル通信のための増幅を単一の入出力回路
（高周波電力増幅装置）で行うことができる。(1) At least the last transistor in the high-frequency power amplifier is a plurality of transistors connected in parallel, and each transistor has a different threshold value and maximum output power from each other. Depending on the selection, amplification for analog communication by using a single transistor in the saturation operation range and amplification for digital communication by using the linear operation range by the operation of the other final stage transistors are performed in a single input. This can be performed by an output circuit (high-frequency power amplifier).
【００５３】（２）多モード用の増幅を単一の高周波電
力増幅装置で行うことができることから、部品点数の低
減化により高周波電力増幅装置の小型化，軽量化および
製造コストの低減化が達成できる。(2) Since multi-mode amplification can be performed by a single high-frequency power amplifier, reduction in the number of components achieves downsizing, weight reduction, and reduction in manufacturing cost of the high-frequency power amplifier. it can.
【図１】本発明の一実施形態（実施形態１）であるデュ
アルモード用高周波電力増幅装置の原理的等価回路図で
ある。FIG. 1 is a theoretical equivalent circuit diagram of a dual mode high frequency power amplifier according to an embodiment (Embodiment 1) of the present invention.
【図２】本実施形態１の高周波電力増幅装置の特性を示
すグラフである。FIG. 2 is a graph illustrating characteristics of the high-frequency power amplifier according to the first embodiment.
【図３】本実施形態１の高周波電力増幅装置の動作形態
を示す表である。FIG. 3 is a table illustrating an operation mode of the high-frequency power amplifier according to the first embodiment.
【図４】本実施形態１の高周波電力増幅装置の外観を示
す斜視図である。FIG. 4 is a perspective view showing the appearance of the high-frequency power amplifier of the first embodiment.
【図５】本実施形態１の高周波電力増幅装置の等価回路
図である。FIG. 5 is an equivalent circuit diagram of the high-frequency power amplifier according to the first embodiment.
【図６】本実施形態１の高周波電力増幅装置において電
子部品を搭載した配線基板を示す模式的平面図である。FIG. 6 is a schematic plan view showing a wiring board on which electronic components are mounted in the high-frequency power amplifier of the first embodiment.
【図７】本発明の他の実施形態（実施形態２）である多
モード用高周波電力増幅装置の特性を示すグラフであ
る。FIG. 7 is a graph showing characteristics of a multimode high-frequency power amplifier according to another embodiment (Embodiment 2) of the present invention.
５…ＡＭＰＳ増幅系、６…ＴＤＭＡ増幅系、１０…デュ
アルモード用高周波電力増幅装置（デュアルモード用Ｈ
ＰＡ）、１１…配線基板、１２…キャップ、１３…パッ
ケージ、２０…配線、Ｐin…入力端子、Ｐout…出力端
子、Ｖdd…第１基準電位端子（電源端子）、ＧＮＤ…第
２基準電位端子（グランド端子）、Ｖapc…制御端子、
Ｔｒ１…第１トランジスタ、Ｔｒ２…第２トランジス
タ、ＰOUT(m ax)１，ＰOUT(max)２…最大出力電力、Ｖth
１，Ｖth２…閾値、Ｑ１〜Ｑ４…トランジスタ、Ｃ１〜
Ｃ５，Ｃ７〜Ｃ１６，Ｃ２２，Ｃ２３…コンデンサ、Ｃ
Ｂ１〜ＣＢ３…バイパスコンデンサ、Ｒ１〜Ｒ５，Ｒ
８，Ｒ９，Ｒ１０，Ｒ１２…抵抗。5: AMPS amplification system, 6: TDMA amplification system, 10: Dual mode high frequency power amplifier (Dual mode H
PA), 11: wiring board, 12: cap, 13: package, 20: wiring, Pin: input terminal, Pout: output terminal, Vdd: first reference potential terminal (power supply terminal), GND: second reference potential terminal ( Ground terminal), Vapc ... control terminal,
Tr1 ... first transistor, Tr2 ... second transistor, P OUT (m ax) 1 , P OUT (max) 2 ... the maximum output power, V th
1, V th 2: threshold, Q1-Q4: transistor, C1-
C5, C7 to C16, C22, C23 ... capacitors, C
B1 to CB3: bypass capacitors, R1 to R5, R
8, R9, R10, R12 ... resistance.
フロントページの続き (72)発明者 松島 正 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 Ｆターム(参考） 5J067 AA04 AA21 AA41 CA32 CA92 FA12 FA15 HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 KS03 KS11 MA19 MA23 QA04 QS02 SA14 TA01 TA02 5J069 AA04 AA21 AA41 CA32 CA92 FA12 FA15 HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 KC06 KC07 MA19 MA23 QA04 QA05 SA14 TA01 TA02 5J091 AA04 AA21 AA41 CA32 CA92 FA12 FA15 HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 MA19 MA23 QA04 QA05 SA14 TA01 TA02 UW08 5K060 CC04 DD04 FF06 HH06 JJ08 LL13 Continued on the front page (72) Inventor Tadashi Matsushima 5-2-1, Kamimizuhoncho, Kodaira-shi, Tokyo F-term in the Semiconductor Division, Hitachi, Ltd. 5J067 AA04 AA21 AA41 CA32 CA92 FA12 FA15 HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 KS03 KS11 MA19 MA23 QA04 QS02 SA14 TA01 TA02 5J069 AA04 AA21 AA41 CA32 CA92 FA12 FA15 HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 KC06 KC07 MA19 MA14 QA01 A04 AA SAA QA01 A04 SAA HA10 HA11 HA12 HA16 HA24 HA25 HA29 KA29 KA48 KA68 MA19 MA23 QA04 QA05 SA14 TA01 TA02 UW08 5K060 CC04 DD04 FF06 HH06 JJ08 LL13
Claims (5)
ード通信の各増幅を単一の入出力回路構成で構成する高
周波電力増幅装置であり、少なくとも増幅最終段の増幅
器は並列接続される複数のトランジスタで構成され、か
つ前記各トランジスタの閾値および最大出力電力は相互
に異なり、線形性増幅器と飽和性増幅器をそれぞれ構成
することを特徴とする高周波電力増幅装置。1. A high-frequency power amplifying device comprising a single input / output circuit configuration for each amplification of multi-mode communication including analog communication and digital communication, wherein at least an amplifier at the final stage of amplification includes a plurality of transistors connected in parallel. Wherein the threshold value and the maximum output power of each of the transistors are different from each other, and constitute a linearity amplifier and a saturable amplifier, respectively.
トランジスタで構成されてデュアルモード用増幅器を構
成し、閾値の小さい第１トランジスタは飽和動作域で動
作してアナログ通信の増幅を行い、閾値の大きい第２ト
ランジスタは前記トランジスタと同時に動作して線形動
作によるデジタル通信の増幅を行うように構成されてい
ることを特徴とする請求項１に記載の高周波電力増幅装
置。2. The amplifier of the last stage is constituted by two transistors connected in parallel to constitute a dual mode amplifier, the first transistor having a small threshold operates in a saturation operation region to amplify analog communication, The high-frequency power amplifier according to claim 1, wherein the second transistor having a large threshold value is configured to operate simultaneously with the transistor to amplify digital communication by linear operation.
ＭＰＳ通信の増幅を行い、前記閾値の大きい第２トラン
ジスタは前記トランジスタと同時に動作して線形動作に
よるＴＤＭＡ通信またはＣＤＭＡ通信の増幅を行うよう
に構成されていることを特徴とする請求項１または請求
項２に記載の高周波電力増幅装置。3. The first transistor having a small threshold value is A
2. The amplification device of claim 1, wherein the second transistor having a large threshold value is configured to operate simultaneously with the transistor to perform amplification of TDMA communication or CDMA communication by linear operation. Item 3. The high-frequency power amplifier according to Item 2.
れる３つ以上のトランジスタで形成されて多モード用増
幅器を構成し、閾値の最も小さいトランジスタはＡＭＰ
Ｓ通信の増幅を行い、他のトランジスタは前記トランジ
スタと同時に動作してＴＤＭＡ通信やＣＤＭＡ通信を含
むデジタル用通信系の増幅を行うように構成されている
ことを特徴とする請求項１乃至請求項３のいずれか１項
に記載の高周波電力増幅装置。4. The multi-mode amplifier, wherein the last-stage amplifier is formed of three or more transistors connected in parallel to each other, and the transistor having the smallest threshold is an AMP.
The S-communication is amplified, and the other transistors are configured to operate simultaneously with the transistor to amplify a digital communication system including TDMA communication and CDMA communication. 4. The high-frequency power amplifier according to any one of 3.
リコンバイポーラトランジスタ，ＧａＡｓ−ＭＥＳＦＥ
Ｔ，ＨＢＴ，ＨＥＭＴ等のトランジスタで構成されてい
ることを特徴とする請求項１乃至請求項４のいずれか１
項に記載の高周波電力増幅装置。5. Each of the transistors is a MOSFET, a silicon bipolar transistor, a GaAs-MESFE.
5. The semiconductor device according to claim 1, wherein the semiconductor device comprises a transistor such as T, HBT, HEMT, or the like.
Item 7. The high-frequency power amplifier according to Item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046312A JP2000244264A (en) | 1999-02-24 | 1999-02-24 | High frequency power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046312A JP2000244264A (en) | 1999-02-24 | 1999-02-24 | High frequency power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244264A true JP2000244264A (en) | 2000-09-08 |
Family
ID=12743668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11046312A Pending JP2000244264A (en) | 1999-02-24 | 1999-02-24 | High frequency power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244264A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006510312A (en) * | 2002-12-13 | 2006-03-23 | クリー マイクロウエイブ リミテッド ライアビリティ カンパニー | Single package multichip radio frequency power amplifier |
| WO2007141270A1 (en) * | 2006-06-08 | 2007-12-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and method for exploiting reverse short channel effects in transistor devices |
| JP2007536772A (en) * | 2004-03-31 | 2007-12-13 | インターデイジタル テクノロジー コーポレーション | Apparatus for reducing channel interference between adjacent wireless communication units |
| KR100804546B1 (en) * | 2005-08-26 | 2008-02-20 | 인티그런트 테크놀로지즈(주) | Linearity improved differential amplifier circuit |
| KR100813096B1 (en) * | 2005-08-17 | 2008-03-17 | 인티그런트 테크놀로지즈(주) | Amplifier circuit which is improved linearity and frequency band |
| WO2008093477A1 (en) * | 2007-01-30 | 2008-08-07 | Renesas Technology Corp. | Rf amplification device |
| JP2008306771A (en) * | 2003-09-17 | 2008-12-18 | Nec Corp | Amplifier |
| JP2009201136A (en) * | 2001-12-13 | 2009-09-03 | Renesas Technology Corp | Radio frequency power amplifier module |
| JP2011512098A (en) * | 2008-02-08 | 2011-04-14 | クゥアルコム・インコーポレイテッド | Multiple mode power amplifier |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031571A (en) * | 1989-05-29 | 1991-01-08 | Toshiba Corp | Semiconductor device |
| JPH0575356A (en) * | 1991-09-11 | 1993-03-26 | Toshiba Corp | Power amplifier circuit |
| JP2000201027A (en) * | 1999-01-08 | 2000-07-18 | Nec Corp | High efficiency amplifier |
-
1999
- 1999-02-24 JP JP11046312A patent/JP2000244264A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031571A (en) * | 1989-05-29 | 1991-01-08 | Toshiba Corp | Semiconductor device |
| JPH0575356A (en) * | 1991-09-11 | 1993-03-26 | Toshiba Corp | Power amplifier circuit |
| JP2000201027A (en) * | 1999-01-08 | 2000-07-18 | Nec Corp | High efficiency amplifier |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009201136A (en) * | 2001-12-13 | 2009-09-03 | Renesas Technology Corp | Radio frequency power amplifier module |
| JP2006510312A (en) * | 2002-12-13 | 2006-03-23 | クリー マイクロウエイブ リミテッド ライアビリティ カンパニー | Single package multichip radio frequency power amplifier |
| JP2008306771A (en) * | 2003-09-17 | 2008-12-18 | Nec Corp | Amplifier |
| JP2007536772A (en) * | 2004-03-31 | 2007-12-13 | インターデイジタル テクノロジー コーポレーション | Apparatus for reducing channel interference between adjacent wireless communication units |
| KR100813096B1 (en) * | 2005-08-17 | 2008-03-17 | 인티그런트 테크놀로지즈(주) | Amplifier circuit which is improved linearity and frequency band |
| KR100804546B1 (en) * | 2005-08-26 | 2008-02-20 | 인티그런트 테크놀로지즈(주) | Linearity improved differential amplifier circuit |
| WO2007141270A1 (en) * | 2006-06-08 | 2007-12-13 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and method for exploiting reverse short channel effects in transistor devices |
| JP2009540555A (en) * | 2006-06-08 | 2009-11-19 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Apparatus and method utilizing reverse short channel effect in transistor devices |
| US7652519B2 (en) | 2006-06-08 | 2010-01-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Apparatus and method for exploiting reverse short channel effects in transistor devices |
| WO2008093477A1 (en) * | 2007-01-30 | 2008-08-07 | Renesas Technology Corp. | Rf amplification device |
| US7928802B2 (en) | 2007-01-30 | 2011-04-19 | Renesas Electronics Corporation | RF amplification device |
| JP4896996B2 (en) * | 2007-01-30 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | RF amplifier |
| JP2011512098A (en) * | 2008-02-08 | 2011-04-14 | クゥアルコム・インコーポレイテッド | Multiple mode power amplifier |
| US8718582B2 (en) | 2008-02-08 | 2014-05-06 | Qualcomm Incorporated | Multi-mode power amplifiers |
| JP2015046883A (en) * | 2008-02-08 | 2015-03-12 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Multi-mode power amplifiers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895532B2 (en) | High frequency power amplifier and wireless communication device | |
| US8546980B2 (en) | Radio-frequency module and radio communication system | |
| US6288612B1 (en) | Radio communication apparatus and radio frequency power amplifier | |
| US8564366B2 (en) | High-frequency power amplifier device | |
| JP3766239B2 (en) | Semiconductor amplifier circuit and wireless communication device | |
| US7084702B1 (en) | Multi-band power amplifier module for wireless communication devices | |
| JP2008205794A (en) | Semiconductor integrated circuit device and high frequency power amplification module | |
| US6897732B2 (en) | Amplifier | |
| US7221228B2 (en) | Radio frequency power amplifier module | |
| JP2000244264A (en) | High frequency power amplifier | |
| JPH0993048A (en) | Gain control circuit and variable gain power amplifier | |
| US6658243B2 (en) | High frequency power amplifying apparatus having amplifying stages with gain control signals of lower amplitudes applied to earlier preceding stages | |
| JP2001007657A (en) | High-frequency power amplifier and radio communications equipment | |
| JP2000209038A (en) | High frequency power amplifier and radio communication equipment | |
| JP4255703B2 (en) | Cascode power amplifier | |
| US6448616B1 (en) | Adaptive biasing of RF power transistors | |
| Shinjo et al. | A 20 mA quiescent current CV/CC parallel operation HBT power amplifier for W-CDMA terminals | |
| Muraguchi et al. | A novel MMIC power amplifier for pocket-size cellular telephones | |
| JP2002222893A (en) | High frequency amplifier | |
| JP2002271146A (en) | High-frequency power amplifier and high-frequency power output method | |
| KR101211434B1 (en) | A Compact, High Output Power Density RF Amplifier | |
| JP2001244710A (en) | High-frequency device and mobile wireless unit using the same | |
| Aoki et al. | 50% PAE 20-mA quiescent current W-CDMA power amplifier with on-chip dynamic-gain linearizer | |
| JP2001094357A (en) | Linear high output amplifier | |
| JPH06326530A (en) | High output amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |