JP2009201136A - Radio frequency power amplifier module - Google Patents

Radio frequency power amplifier module Download PDF

Info

Publication number
JP2009201136A
JP2009201136A JP2009107564A JP2009107564A JP2009201136A JP 2009201136 A JP2009201136 A JP 2009201136A JP 2009107564 A JP2009107564 A JP 2009107564A JP 2009107564 A JP2009107564 A JP 2009107564A JP 2009201136 A JP2009201136 A JP 2009201136A
Authority
JP
Japan
Prior art keywords
wiring
dielectric layer
grounding member
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009107564A
Other languages
Japanese (ja)
Inventor
Satoru Kuriyama
哲 栗山
Masami Onishi
正已 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2009107564A priority Critical patent/JP2009201136A/en
Publication of JP2009201136A publication Critical patent/JP2009201136A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a radio frequency power amplifier of multi-stage amplifying method that is designed to reduce instability of output power caused by electromagnetic coupling of bias supply terminals and interconnections of each stage, and also to reduce distortion of output power caused by electromagnetic coupling of bias supply terminals and interconnections of each stage so as to thereby provide high efficiency. <P>SOLUTION: A radio frequency power amplifier module comprises: a first interconnection 50 connected to a terminal 40 for supplying a voltage for collector driving to a power amplifying transistor 10, 11; a second interconnection 60 connected to a terminal 41 for supplying a voltage for collector driving to a second transistor 12, 13 controlling a base bias voltage of the transistor 10, 11; and one or more shield ground parts 70, wherein the first interconnection and the second interconnection are separated by the one or more shield ground parts 70 to thereby reduce interference between circuits via a power supply line in the radio frequency power amplifier. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は移動体通信用携帯電話端末に用いる高周波電力増幅器に関し、特に電源ラインを介した回路間の相互干渉を低減する電源電圧供給方法に関する。   The present invention relates to a high-frequency power amplifier used in a mobile phone terminal for mobile communication, and more particularly to a power supply method for reducing mutual interference between circuits via a power line.

近年、携帯電話に代表される移動体通信用携帯端末の小型かつ軽量化の必要性が高まり、そのための研究開発が精力的に行われている。従来の移動体通信用携帯端末に使われる送信用高周波電力増幅器回路は、負電源あるいは負電源発生回路が必要であり、部品構成が多く、小型かつ軽量化の要求に応じられていない。そこで、送信用高周波電力増幅器に用いられる増幅素子として、単一正電源動作が可能で、高周波特性に優れたガリウムヒ素化合物半導体へテロ接合バイポーラトランジスタ(以下、GaAsHBTと略す)が有望視されている。   In recent years, the necessity for miniaturization and weight reduction of mobile terminals for mobile communication typified by mobile phones has increased, and research and development for that purpose has been vigorously conducted. A high-frequency power amplifier circuit for transmission used in a conventional mobile communication portable terminal requires a negative power source or a negative power source generation circuit, has many components, and does not meet the demand for miniaturization and weight reduction. Therefore, a gallium arsenide compound semiconductor heterojunction bipolar transistor (hereinafter abbreviated as GaAsHBT) that can operate as a single positive power source and has excellent high frequency characteristics is promising as an amplifying element used in a transmission high-frequency power amplifier. .

図12にGaAsHBTを用いた従来の高周波電力増幅器の一例として、特許文献1(特開平10−75130号)に開示された高周波電力増幅器の構成図を示す。上記高周波電力増幅器は入力整合回路401と、電力増幅用トランジスタ410と、出力整合回路402と、上記電力増幅用トランジスタのベースバイアス制御回路403を有する。上記ベースバイアス制御回路403はトランジスタ411と抵抗420、421から構成される。符号430は上記2つのトランジスタ410、411のコレクタ駆動用電源であり、符号431は上記高周波電力増幅器の利得を制御するための利得制御電源であり、上記ベースバイアス制御回路を介して上記電力増幅用トランジスタのベースに印加される。上記ベースバイアス制御回路は、上記電力増幅用トランジスタのベース電流Ibbを実質的に上記コレクタ駆動用電源から供給することによって、上記利得制御電源から供給すべき利得制御電流Iapcを低減し、利得制御電圧を発生させる外部制御回路に要求される電流供給能力を低減するために一般的に用いられている。   FIG. 12 shows a configuration diagram of a high-frequency power amplifier disclosed in Patent Document 1 (Japanese Patent Laid-Open No. 10-75130) as an example of a conventional high-frequency power amplifier using GaAsHBT. The high-frequency power amplifier includes an input matching circuit 401, a power amplification transistor 410, an output matching circuit 402, and a base bias control circuit 403 for the power amplification transistor. The base bias control circuit 403 includes a transistor 411 and resistors 420 and 421. Reference numeral 430 is a power source for driving the collectors of the two transistors 410 and 411, and reference numeral 431 is a gain control power source for controlling the gain of the high-frequency power amplifier. The power amplifier amplifies the power via the base bias control circuit. Applied to the base of the transistor. The base bias control circuit reduces the gain control current Iapc to be supplied from the gain control power supply by substantially supplying the base current Ibb of the power amplification transistor from the collector driving power supply, and the gain control voltage Is generally used to reduce the current supply capability required for the external control circuit for generating the.

また、現在欧州を中心に広く用いられて入るGSM(Global System for Mobile Communication)方式に対応する飽和型増幅器では、出力電力と電力付加効率のトレードオフの関係が高周波電力増幅器開発における主な課題である。
さらに、第3世代移動通信方式の1つであるW−CDMA(Wide Code Division Multiple Access)方式に対応する線形増幅器では出力電力と電力付加効率のトレードオフの関係に加えて、歪みと電力付加効率とがトレードオフの関係にあり、例えば非特許文献1(日刊工業新聞社刊行の電子技術2000年6月号36ページ)に記載されている。
従って、線形増幅器において、歪みの低減は、高周波電力増幅器の電力付加効率の向上に直接繋がり、ひいては高周波電力増幅器の性能向上に繋がる。
In addition, in saturation amplifiers that are compatible with the GSM (Global System for Mobile Communication) system, which is widely used mainly in Europe, the relationship between the output power and the power-added efficiency trade-off is a major issue in the development of high-frequency power amplifiers. is there.
Furthermore, in the linear amplifier corresponding to the W-CDMA (Wide Code Division Multiple Access) system, which is one of the third generation mobile communication systems, in addition to the trade-off relationship between output power and power added efficiency, distortion and power added efficiency Are in a trade-off relationship, and are described in, for example, Non-Patent Document 1 (Electronic Technology June, 2000, page 36, published by Nikkan Kogyo Shimbun).
Therefore, in the linear amplifier, the reduction of distortion directly leads to an improvement in power added efficiency of the high frequency power amplifier, and in turn leads to an improvement in performance of the high frequency power amplifier.

特開平10−75130号JP-A-10-75130

日刊工業新聞社刊行の電子技術2000年6月号36ページ36 pages of June 2000 issue of electronic technology published by Nikkan Kogyo Shimbun.

上記従来の高周波電力増幅器においては、ベースバイアス制御回路を構成するトランジスタのコレクタ駆動用電源と、電力増幅用トランジスタのコレクタ駆動用電源が共通に用いられており、コレクタ電流Iccの上記電力増幅用トランジスタの出力電力による高周波的揺らぎを遮断する容量、例えばコレクタラインと接地間を結合する容量を有さない。従って、上記コレクタ電流Iccの高周波的揺らぎが上記ベースバイアス制御回路を介して上記電力増幅用トランジスタのベース電流Ibbに帰還されるため、高周波電力増幅器の動作を不安定化させる要因になる。   In the conventional high-frequency power amplifier, the collector driving power source of the transistor constituting the base bias control circuit and the collector driving power source of the power amplifying transistor are commonly used, and the power amplifying transistor having the collector current Icc is used. There is no capacity for blocking high-frequency fluctuations due to the output power of, for example, a capacity for coupling between the collector line and the ground. Accordingly, the high-frequency fluctuation of the collector current Icc is fed back to the base current Ibb of the power amplification transistor via the base bias control circuit, which causes the operation of the high-frequency power amplifier to become unstable.

また、さらに、上記コレクタ電流Iccの高周波的揺らぎが上記ベースバイアス制御回路を介して上記電力増幅用トランジスタのベース電流Ibbに帰還されるため、高周波電力増幅器の出力電力における歪みを増大させる要因になる。   Furthermore, since the high-frequency fluctuation of the collector current Icc is fed back to the base current Ibb of the power amplification transistor via the base bias control circuit, it becomes a factor that increases distortion in the output power of the high-frequency power amplifier. .

本発明の目的は、多段増幅式の高周波電力増幅器において、各段のバイアス供給端子および配線同士が電磁気的に結合することにより生ずる出力電力の不安定性を低減し、もって安定な動作を有する高周波電力増幅器を提供することにある。   An object of the present invention is to reduce instability of output power caused by electromagnetic coupling between bias supply terminals and wirings of each stage in a multi-stage amplification type high-frequency power amplifier, and thus high-frequency power having a stable operation. It is to provide an amplifier.

また、本発明の目的は、多段増幅式の高周波電力増幅器において、各段のバイアス供給端子および配線同士が電磁気的に結合することにより生ずる出力電力の歪みを低減し、もって高効率な特性を有する高周波電力増幅器を提供することにある。   Another object of the present invention is to reduce distortion of output power caused by electromagnetic coupling between bias supply terminals and wirings in each stage in a multi-stage amplification type high-frequency power amplifier, thereby having high efficiency characteristics. It is to provide a high frequency power amplifier.

上記目的は上記請求項1乃至5の高周波電力増幅器において、電力増幅用の上記第1のトランジスタにコレクタ駆動用電圧を供給する上記第1の端子と、上記第1のトランジスタのベースバイアスを制御する第2のトランジスタにコレクタ駆動用電圧を供給する上記第2の端子と、上記第1の端子と上記第1のトランジスタのコレクタとを結合する上記第1の配線と、上記第2の端子と上記第2のトランジスタのコレクタとを結合する上記第2の配線と、1つ以上のシールド接地部材を備え、上記第1の端子と上記第2の端子とが1つ以上の上記シールド接地部材で隔てられ、更に上記第1の配線と上記第2の配線とが1つ以上の上記シールド接地部材とで隔てられることにより達成できる。   The object is to control the first terminal for supplying a collector driving voltage to the first transistor for power amplification and the base bias of the first transistor in the high frequency power amplifier according to any one of claims 1 to 5. A second terminal for supplying a collector driving voltage to a second transistor; the first wiring for coupling the first terminal and the collector of the first transistor; the second terminal; The second wiring for coupling the collector of the second transistor and one or more shield ground members are provided, and the first terminal and the second terminal are separated by the one or more shield ground members. Further, this can be achieved by separating the first wiring and the second wiring from one or more shield grounding members.

本発明によれば、高周波電力増幅器での駆動用電源ラインの電流および電圧の高周波的な揺らぎが抑制され、高周波電力増幅器の動作の安定化を図る効果が得られる。さらに、本発明の高周波電力増幅器を線形増幅器に適用すれば、入力電力に対する出力電力の歪みを低減することが出来、もって高周波電力増幅器の効率向上を図る効果がある。   According to the present invention, high-frequency fluctuations in the current and voltage of the driving power supply line in the high-frequency power amplifier are suppressed, and an effect of stabilizing the operation of the high-frequency power amplifier can be obtained. Furthermore, when the high frequency power amplifier of the present invention is applied to a linear amplifier, distortion of output power with respect to input power can be reduced, and there is an effect of improving the efficiency of the high frequency power amplifier.

本発明の実施例1および実施例2を実現する高周波電力増幅器の回路構成図。The circuit block diagram of the high frequency power amplifier which implement | achieves Example 1 and Example 2 of this invention. 本発明の実施例1での基板層構成図。The board | substrate layer block diagram in Example 1 of this invention. 本発明の実施例1での表面導体層の模式図。The schematic diagram of the surface conductor layer in Example 1 of this invention. 本発明の実施例1での裏面導体層の模式図。The schematic diagram of the back surface conductor layer in Example 1 of this invention. 本発明の実施例1での要部斜視図。The principal part perspective view in Example 1 of this invention. 本発明の実施例におけるシールド接地部材の幅と回路間アイソレーションの関係。The relationship between the width | variety of the shield grounding member in the Example of this invention, and the isolation between circuits. 本発明の実施例2での基板層構成の模式図。The schematic diagram of the board | substrate layer structure in Example 2 of this invention. 本発明の実施例2での表面導体層の模式図。The schematic diagram of the surface conductor layer in Example 2 of this invention. 本発明の実施例2での第1の内層導体層の模式図。The schematic diagram of the 1st inner-layer conductor layer in Example 2 of this invention. 本発明の実施例2での第2の内層導体層の模式図。The schematic diagram of the 2nd inner-layer conductor layer in Example 2 of this invention. 本発明の実施例2での要部斜視図。The principal part perspective view in Example 2 of this invention. 従来の高周波電力増幅器の回路構成図。The circuit block diagram of the conventional high frequency power amplifier. 本発明の高周波電力増幅器の要部斜視図。The principal part perspective view of the high frequency power amplifier of the present invention. 線形増幅器の出力電力の歪みの実測値。Measured value of distortion of output power of linear amplifier.

以下、本発明を実施例によりさらに詳細に説明する。理解を容易にするために、図面を用いて説明する。
<実施例1>
図1に実施例1の高周波電力増幅器回路構成を示す。上記高周波電力増幅器は入力整合回路1と、電力増幅用の入力段トランジスタ10と、段間整合回路2と、電力増幅用の出力段トランジスタ11と、出力整合回路3と、トランジスタ10、11のベースバイアス制御回路20から構成され、本回路中の上記ベースバイアス制御回路20はトランジスタ12、13と、抵抗30、31から構成されている。また、上記高周波電力増幅器は、上記出力段トランジスタ11にコレクタ駆動用電圧を供給する第1の端子40と、上記ベースバイアス制御回路20を構成する上記トランジスタ12、13にコレクタ駆動用電圧を供給する第2の端子41と、上記ベースバイアス制御回路を構成するトランジスタ12、13に利得制御電流電圧を供給する第3の端子42と、上記入力段トランジスタ10のベースに信号を入力する信号入力端子43と、上記出力段トランジスタ11のコレクタから上記出力整合回路3を介して信号を取り出す信号出力端子44と、上記第1の端子40と上記出力段トランジスタ11のコレクタとを上記出力整合回路3を介して結合する第1の配線50と、上記第2の端子41と上記ベースバイアス制御回路を構成するトランジスタ11、12のコレクタとを結合する第2の配線60と、接地金属面(以下、シールド接地部材と称す)70を有する。更に、上記第1の端子40と第2の端子41は1つ以上の上記シールド接地部材70で隔てられ、かつ上記第1の配線50と第2の配線60も1つ以上の上記シールド接地部材70で隔てられていることを特徴とする。ここで、シールド接地部材は導電性膜からなり、例えば金属の蒸着法、スパッタ法などにより誘電体板上に形成される。あるいは導電材料を誘電体上にコーティングする方法でもよい。また、金属板のような部材を用いることもできる。
Hereinafter, the present invention will be described in more detail with reference to examples. In order to facilitate understanding, description will be made with reference to the drawings.
<Example 1>
FIG. 1 shows a high frequency power amplifier circuit configuration of the first embodiment. The high-frequency power amplifier includes an input matching circuit 1, a power amplification input stage transistor 10, an interstage matching circuit 2, a power amplification output stage transistor 11, an output matching circuit 3, and the bases of the transistors 10 and 11. The base bias control circuit 20 in this circuit is composed of transistors 12 and 13 and resistors 30 and 31. The high frequency power amplifier supplies a collector driving voltage to the first terminal 40 for supplying a collector driving voltage to the output stage transistor 11 and the transistors 12 and 13 constituting the base bias control circuit 20. A second terminal 41; a third terminal 42 for supplying a gain control current voltage to the transistors 12 and 13 constituting the base bias control circuit; and a signal input terminal 43 for inputting a signal to the base of the input stage transistor 10. A signal output terminal 44 for extracting a signal from the collector of the output stage transistor 11 via the output matching circuit 3, the first terminal 40 and the collector of the output stage transistor 11 via the output matching circuit 3. The first wiring 50, the second terminal 41, and the transistor constituting the base bias control circuit. And the second wiring 60 that couples the collector of Star 11, ground metal plane (hereinafter, referred to as the shield grounding member) having 70. Further, the first terminal 40 and the second terminal 41 are separated by one or more shield ground members 70, and the first wiring 50 and the second wiring 60 are also one or more shield ground members. 70 separated by 70. Here, the shield ground member is made of a conductive film, and is formed on the dielectric plate by, for example, metal vapor deposition or sputtering. Alternatively, a method of coating a conductive material on a dielectric may be used. A member such as a metal plate can also be used.

図2に、上記図1の回路を具現化した場合のモジュール(基板層)構成を示す。基板は表面導体層200と、裏面導体層201と、誘電体板100から構成される。上記導体層は例えば銅や金を主成分とし、上記誘電体板は例えばセラミックや樹脂を主成分とすることを特徴とする。   FIG. 2 shows a module (substrate layer) configuration when the circuit of FIG. 1 is embodied. The substrate includes a front surface conductor layer 200, a back surface conductor layer 201, and a dielectric plate 100. The conductor layer is mainly composed of, for example, copper or gold, and the dielectric plate is composed mainly of, for example, ceramic or resin.

図3に上記表面導体層200の模式図を、図4に上記裏面導体層201の模式図を、図5に要部斜視図を示す。
図3において、1は上記入力整合回路、2は上記段間整合回路、3は上記出力整合回路、10は上記入力段トランジスタ、11は上記出力段トランジスタ、20は上記電力増幅用のトランジスタ10,11のベースバイアス制御回路、12、13は上記ベースバイアス制御回路を構成するトランジスタ、30、31は上記ベースバイアス制御回路の有する抵抗、50は上記第1の配線、60は上記第2の配線、110は上記第1の配線50と上記第2の配線60を隔てる第1のシールド接地部材、100は誘電体板、101a〜101fは図5に示すように導体層間を結合する貫通穴(以下、スルーホールと称する)である。
FIG. 3 is a schematic diagram of the front conductor layer 200, FIG. 4 is a schematic diagram of the back conductor layer 201, and FIG.
In FIG. 3, 1 is the input matching circuit, 2 is the interstage matching circuit, 3 is the output matching circuit, 10 is the input stage transistor, 11 is the output stage transistor, 20 is the power amplification transistor 10, 11 base bias control circuit, 12 and 13 are transistors constituting the base bias control circuit, 30 and 31 are resistors included in the base bias control circuit, 50 is the first wiring, and 60 is the second wiring. 110 is a first shield grounding member that separates the first wiring 50 and the second wiring 60, 100 is a dielectric plate, and 101a to 101f are through holes (hereinafter referred to as the through holes) for connecting the conductor layers as shown in FIG. Referred to as a through hole).

また、上記電力増幅用のトランジスタ10、11と、上記ベースバイアス制御回路20はそれぞれ同一または個別の半導体素子上に作成され表面導体層に実装される。特に、上記電力増幅用トランジスタ10、11はGaAsを主成分とする半導体素子上に形成されることを特徴とする。   The power amplification transistors 10 and 11 and the base bias control circuit 20 are formed on the same or separate semiconductor elements and mounted on the surface conductor layer. In particular, the power amplification transistors 10 and 11 are formed on a semiconductor element containing GaAs as a main component.

図4において、40は上記第1の端子、41は上記第2の端子、42は上記第3の端子、43は上記信号入力端子、44は上記信号出力端子、120は上記第1の端子40と上記第2の端子41とを隔てる第2のシールド接地部材である。   In FIG. 4, 40 is the first terminal, 41 is the second terminal, 42 is the third terminal, 43 is the signal input terminal, 44 is the signal output terminal, and 120 is the first terminal 40. And a second shield grounding member that separates the second terminal 41 from the second shield 41.

図5において、520は上記ベースバイアス制御回路20を搭載した半導体素子である。   In FIG. 5, reference numeral 520 denotes a semiconductor element on which the base bias control circuit 20 is mounted.

本発明は図3乃至図5に示すようなモジュール構造を有することを特徴とする。以下に、そのモジュール構成の実施例を示す。すなわち、上記入力段トランジスタ10のベースは上記入力整合回路1およびスルーホール101eを介して上記信号入力端子43に接続され、上記出力段トランジスタ11のコレクタは上記出力整合回路3およびスルーホール101fを介して信号出力端子44に接続されると同時に上記出力整合回路3と上記第1の配線50とスルーホール101dを介して上記第1の端子40に接続され、上記ベースバイアス制御回路を構成するトランジスタ12、13のベースはスルーホール101aを介して上記第3の端子42に接続され、上記トランジスタ12、13のコレクタは上記第2の配線60とスルーホール101bを介して上記第2の端子41に接続される。また、上記第1のシールド接地部材110は1つ以上のスルーホール101cを介して上記第2のシールド接地部材120に接続され、上記第2のシールド接地部材120はマザーボード等に接地されることを特徴とする。   The present invention is characterized by having a module structure as shown in FIGS. Examples of the module configuration are shown below. That is, the base of the input stage transistor 10 is connected to the signal input terminal 43 through the input matching circuit 1 and the through hole 101e, and the collector of the output stage transistor 11 is connected through the output matching circuit 3 and the through hole 101f. Are connected to the signal output terminal 44 and simultaneously connected to the first terminal 40 through the output matching circuit 3, the first wiring 50 and the through hole 101d, and constitute the base bias control circuit. , 13 are connected to the third terminal 42 through the through hole 101a, and the collectors of the transistors 12, 13 are connected to the second terminal 41 through the second wiring 60 and the through hole 101b. Is done. The first shield grounding member 110 is connected to the second shield grounding member 120 through one or more through holes 101c, and the second shield grounding member 120 is grounded to a motherboard or the like. Features.

次に、図面を用いて本発明の高周波電力増幅器の実施例1の動作について説明する。図1において、上記信号入力端子43から入力された信号は上記入力整合回路1と、上記入力段トランジスタ10と、上記段間整合回路2と、上記出力段トランジスタ11と、上記出力整合回路3を介して上記信号出力端子44から取り出される。ベースバイアス制御回路20は上記電力増幅用のトランジスタ10、11のベース電流Ibb1、Ibb2を実質的に上記第2の端子41からのコレクタ電流Icc3から供給することによって、利得制御電源から供給すべき利得制御電流Iapcを低減し、利得制御電圧を発生させる外部制御回路に要求される電流供給能力を低減するために用いる。例えば、上記入力段トランジスタ10のベースを駆動するトランジスタ12を用いることにより、上記利得制御電源から供給すべき利得制御電流Iapcの低減量は、ベース駆動用の上記トランジスタ12の増幅率に略反比例し、通常トランジスタの電流増幅率は10以上であることから、ベース駆動用の上記トランジスタ12を使用しない場合に比べて少なくとも10分の1に低減できることになる。従って、上記電力増幅用の初段トランジスタのベース駆動電流Ibb1の少なくとも9割以上は上記コレクタ電流Iccを増幅することで得られることになる。上記出力段トランジスタ11のベースを駆動する上記トランジスタ13の動作についても同様である。   Next, the operation of the first embodiment of the high frequency power amplifier according to the present invention will be described with reference to the drawings. In FIG. 1, a signal input from the signal input terminal 43 is input to the input matching circuit 1, the input stage transistor 10, the interstage matching circuit 2, the output stage transistor 11, and the output matching circuit 3. Through the signal output terminal 44. The base bias control circuit 20 supplies the base currents Ibb1 and Ibb2 of the power amplification transistors 10 and 11 substantially from the collector current Icc3 from the second terminal 41, so that the gain to be supplied from the gain control power supply. This is used to reduce the control current Iapc and reduce the current supply capability required for the external control circuit that generates the gain control voltage. For example, by using the transistor 12 that drives the base of the input stage transistor 10, the reduction amount of the gain control current Iapc to be supplied from the gain control power supply is substantially inversely proportional to the amplification factor of the transistor 12 for base driving. Since the current amplification factor of the normal transistor is 10 or more, it can be reduced to at least 1/10 compared with the case where the transistor 12 for base driving is not used. Accordingly, at least 90% or more of the base drive current Ibb1 of the first stage transistor for power amplification can be obtained by amplifying the collector current Icc. The same applies to the operation of the transistor 13 for driving the base of the output stage transistor 11.

図1、図5及び図11において、上記シールド接地部材70、110、130、140は1つ以上のスルーホールを介し上記第2のシールド接地部材120に接続され、上記第2のシールド接地部材はマザーボード等に接地されるため、上記全てのシールド接地部材70、110、120、130、140はゼロ電位となる。本発明の高周波電力増幅器を例えば電源電圧3.5Vで900MHzの周波数で動作させ、上記出力段トランジスタ11の出力電力を例えば35dBmとする。このとき上記出力段トランジスタ11のコレクタでの電圧振幅は15V程度となり、上記第1の配線50の電流および電圧はこの高周波出力電力の影響により揺らぎを生じる。通常、コレクタ駆動用電源とモジュール上に装備された上記第1および第2の端子各々に電気的に接続するようにマザーボード等に形成された電源ラインには、数μFの容量性素子が電源ラインと接地間に挿入され、コレクタ駆動用電源またはその他電源ラインには上記高周波的揺らぎは伝播しない構造となっている。   1, 5, and 11, the shield ground members 70, 110, 130, and 140 are connected to the second shield ground member 120 through one or more through holes, and the second shield ground member is Since it is grounded to the mother board or the like, all the shield ground members 70, 110, 120, 130, and 140 have zero potential. The high-frequency power amplifier of the present invention is operated at a frequency of 900 MHz with a power supply voltage of 3.5 V, for example, and the output power of the output stage transistor 11 is set at 35 dBm, for example. At this time, the voltage amplitude at the collector of the output stage transistor 11 is about 15 V, and the current and voltage of the first wiring 50 fluctuate due to the influence of the high frequency output power. Usually, a capacitive element of several μF is provided on the power supply line formed on the mother board or the like so as to be electrically connected to the collector driving power supply and each of the first and second terminals provided on the module. The high-frequency fluctuation is not propagated to the collector driving power source or other power source line.

しかし、基板内部においてはサイズが小さく、モジュール上に形成された上記入力段トランジスタ10および上記出力段トランジスタ11のコレクタ駆動用電圧供給線路と接地間にも一般的に容量性素子を配置し、高周波回路系へのコレクタ駆動用電圧供給線路の影響を極力低減するが(図示せず)、マザーボード等に使用する上記数μFの容量性素子は部品サイズ大きいため、その使用が困難であり、実際には100nF以下が限界である。そのために上記第1の配線50の電流および電圧の高周波的な揺らぎが上記第2の配線60を介してベースバイアス制御回路20に伝播する。   However, inside the substrate, the size is small, and a capacitive element is generally arranged between the collector driving voltage supply line of the input stage transistor 10 and the output stage transistor 11 formed on the module and the ground, and the high frequency. Although the influence of the collector driving voltage supply line on the circuit system is reduced as much as possible (not shown), the above-mentioned several μF capacitive element used for a motherboard or the like is difficult to use because of its large component size. Is less than 100 nF. Therefore, high-frequency fluctuations in the current and voltage of the first wiring 50 propagate to the base bias control circuit 20 through the second wiring 60.

図6には、誘電体板としてアルミナセラミック基板を使用した場合の3次元電磁界シミュレーション結果を示す。該図は、上記第1の配線50と上記第2の配線60の間に挿入した第1のシールド接地部材(又は接地金属面)110の幅と上記第1の配線50と第2の配線60の間のアイソレーション量の関係を示す。
ただし、上記シミュレーションにおいて、上記第1の配線50と第1のシールド接地部材110との間隔および上記第2の配線60と第1のシールド接地部材110との間隔は高周波モジュールを作製する場合の一般的な最小寸法である0.1mm一定とした。
FIG. 6 shows a three-dimensional electromagnetic field simulation result when an alumina ceramic substrate is used as the dielectric plate. The figure shows the width of the first shield grounding member (or ground metal surface) 110 inserted between the first wiring 50 and the second wiring 60, the first wiring 50 and the second wiring 60. The relationship of the amount of isolation between is shown.
However, in the simulation, the distance between the first wiring 50 and the first shield grounding member 110 and the distance between the second wiring 60 and the first shield grounding member 110 are the same as those in the case of manufacturing a high-frequency module. The minimum dimension of 0.1 mm was a constant.

図6より上記第1のシールド接地部材がない場合、アイソレーション量は−30dB程度であり、出力電力35dBmに対し不十分である。従って、上記ベースバイアス制御回路の動作で述べた通り、上記出力段トランジスタ11のベース電流Ibb2は実質的に第2の端子41から第2の配線60を介して上記第4のトランジスタ13のコレクタ電流Icc3から供給されるため、上記第2の配線60での電流および電圧の高周波的揺らぎは出力段トランジスタ11のベース電流Ibb2の揺らぎとなる。ベース電流が高周波的に揺らいだ場合、一般的にトランジスタの動作は不安定となるため、結果的に上記高周波電力増幅器の動作が不安定となる。   As shown in FIG. 6, when there is no first shield grounding member, the amount of isolation is about −30 dB, which is insufficient for the output power of 35 dBm. Therefore, as described in the operation of the base bias control circuit, the base current Ibb2 of the output stage transistor 11 is substantially the collector current of the fourth transistor 13 from the second terminal 41 through the second wiring 60. Since the current is supplied from Icc3, the high-frequency fluctuation of the current and voltage in the second wiring 60 becomes the fluctuation of the base current Ibb2 of the output stage transistor 11. When the base current fluctuates at a high frequency, the operation of the transistor generally becomes unstable, and as a result, the operation of the high frequency power amplifier becomes unstable.

しかし、本発明の高周波電力増幅器は上記構造で説明した通り、電力増幅用の上記出力段トランジスタにコレクタ駆動用電圧を供給する上記第1の端子40および第1の配線50と、上記ベースバイアス制御回路を構成するトランジスタ12、13にコレクタ駆動用電圧を供給する上記第2の端子41および第2の配線60とを個別に設けた上で、更に上記第1の配線50と上記第2の配線60との間に上記第1のシールド接地部材110を有し、上記第1の端子40と上記第2の端子41との間にも上記第2のシールド接地部材120を有する。上記第1のシールド接地部材110および上記第2のシールド接地部材120の幅を0.2mm以上とすることにより、−50dB以下のアイソレーション量を得ることができる。   However, the high-frequency power amplifier according to the present invention has the first terminal 40 and the first wiring 50 for supplying the collector driving voltage to the output stage transistor for power amplification and the base bias control as described in the structure. The second terminal 41 and the second wiring 60 for supplying a collector driving voltage to the transistors 12 and 13 constituting the circuit are separately provided, and then the first wiring 50 and the second wiring are further provided. The first shield grounding member 110 is provided between the first terminal 40 and the second terminal 41, and the second shield grounding member 120 is also provided between the first terminal 40 and the second terminal 41. By setting the width of the first shield grounding member 110 and the second shield grounding member 120 to 0.2 mm or more, an isolation amount of −50 dB or less can be obtained.

これにより、上記の電流および電圧の高周波的揺らぎが上記第1の配線50から上記第2の配線60へ、また第1の端子40から第2の端子41へと伝播しないため、上記高周波電力増幅器を構成する上記電力増幅用のトランジスタ10、11のベース電流Ibb1、Ibb2を安定化し、さらに上記電力増幅用のトランジスタ10、11の動作を安定化させることにより上記課題を解決できる。   As a result, the high-frequency fluctuations of the current and voltage do not propagate from the first wiring 50 to the second wiring 60 and from the first terminal 40 to the second terminal 41. The above problems can be solved by stabilizing the base currents Ibb1 and Ibb2 of the power amplification transistors 10 and 11 constituting the above and further stabilizing the operation of the power amplification transistors 10 and 11.

<実施例2>
以下、図面を用いて、本発明の第2の実施例を説明する。実施例2の高周波電力増幅器回路構成は、上記実施例1で用いた図1と同様である。
<Example 2>
The second embodiment of the present invention will be described below with reference to the drawings. The high frequency power amplifier circuit configuration of the second embodiment is the same as that of FIG. 1 used in the first embodiment.

図7に実施例2でのモジュール(基板層)構成を示す。基板は表面導体層300と、第1の内層導体層301と、第2の内層導体層302と、裏面導体層303と、誘電体板100a、100b、100cから構成される。上記導体層および上記誘電体板の構成要素は上記実施例1と同様である。   FIG. 7 shows a module (substrate layer) configuration in the second embodiment. The substrate includes a surface conductor layer 300, a first inner conductor layer 301, a second inner conductor layer 302, a back conductor layer 303, and dielectric plates 100a, 100b, and 100c. The constituent elements of the conductor layer and the dielectric plate are the same as in the first embodiment.

図8に上記表面導体層300の模式図を、図9に上記第1の内層導体層301の模式図を、図10に上記第2の内層導体層302の模式図を、図11に要部斜視図を示す。実施例2において、上記裏面導体層303の模式図は上記実施例1で用いた図4と同様である。図8において、入力整合回路1と、電力増幅用の入力段トランジスタ10と、段間整合回路2と、電力増幅用の出力段トランジスタ11と、出力整合回路3と、ベースバイアス制御回路20と、ベースバイアス制御回路20を構成するトランジスタ12、13および抵抗30、31の構造は上記実施例1と同様である。   8 is a schematic diagram of the surface conductor layer 300, FIG. 9 is a schematic diagram of the first inner conductor layer 301, FIG. 10 is a schematic diagram of the second inner conductor layer 302, and FIG. A perspective view is shown. In Example 2, the schematic diagram of the back conductor layer 303 is the same as FIG. 4 used in Example 1 above. In FIG. 8, an input matching circuit 1, an input stage transistor 10 for power amplification, an interstage matching circuit 2, an output stage transistor 11 for power amplification, an output matching circuit 3, a base bias control circuit 20, The structures of the transistors 12 and 13 and the resistors 30 and 31 constituting the base bias control circuit 20 are the same as those in the first embodiment.

図9は、図7の内層導体層301の模式図である。ここで、130は第3のシールド接地部材を示す。図10において、50は上記第1の配線であり、140は第4のシールド接地部材である。   FIG. 9 is a schematic diagram of the inner conductor layer 301 of FIG. Here, reference numeral 130 denotes a third shield grounding member. In FIG. 10, 50 is the first wiring, and 140 is a fourth shield grounding member.

図8乃至図11に示すように、上記入力段トランジスタ10のベースは上記入力整合回路1およびスルーホール101iを介して上記信号入力端子43に接続され、上記出力段トランジスタ11のコレクタは上記出力整合回路3およびスルーホール101jを介して信号出力端子44に接続される。同時に、上記出力整合回路3と上記表面導体層300と第2の内層導体層302を接続するスルーホール101kと、上記第2の内層導体層302に形成された上記第1の配線50と上記第2の内層導体層302と上記裏面導体層303を接続するスルーホール101mを介して上記第1の端子40に接続される。上記ベースバイアス制御回路を構成するトランジスタ12、13のベースはスルーホール101を介して上記第3の端子に接続され、上記同トランジスタ12、13のコレクタは上記第2の配線60と表面導体層300と裏面導体層303を接続するスルーホール101hを介して上記第2の端子41に接続される。   As shown in FIGS. 8 to 11, the base of the input stage transistor 10 is connected to the signal input terminal 43 through the input matching circuit 1 and the through hole 101i, and the collector of the output stage transistor 11 is connected to the output matching circuit. It is connected to the signal output terminal 44 through the circuit 3 and the through hole 101j. At the same time, the output matching circuit 3, the through hole 101 k connecting the surface conductor layer 300 and the second inner conductor layer 302, the first wiring 50 formed in the second inner conductor layer 302, and the second The second inner conductor layer 302 and the back conductor layer 303 are connected to the first terminal 40 through a through hole 101m. The bases of the transistors 12 and 13 constituting the base bias control circuit are connected to the third terminal through the through hole 101, and the collectors of the transistors 12 and 13 are the second wiring 60 and the surface conductor layer 300. And the back conductor layer 303 are connected to the second terminal 41 through a through hole 101h.

また、上記第3乃至第4のシールド接地部材130、140は1つ以上のスルーホール101lを介して上記裏面導体層303に形成された上記第2のシールド接地部材120に接続され、上記第2のシールド接地部材120はマザーボード等に接地されている。さらに、第3のシールド接地部材130は、第1の配線50の幅をW1とし、誘電体膜厚をW2とすると、W1+2xW2以上の幅を持つことを特徴とする。   The third to fourth shield grounding members 130 and 140 are connected to the second shield grounding member 120 formed on the back conductor layer 303 through one or more through-holes 101l, and the second shield grounding member 120 and 140 are connected to the second shield grounding member 120. The shield ground member 120 is grounded to a mother board or the like. Further, the third shield grounding member 130 is characterized by having a width of W1 + 2 × W2 or more, where the width of the first wiring 50 is W1 and the dielectric film thickness is W2.

これは、前述の3次元電磁界シミュレーションから導出された結果であり、第1の配線からの第3のシールド接地部材に対する電磁界の広がりは、第1の配線の端部から見込む角度が45度以内が強く、それ以上の角度では電磁界の強度が弱くなることに基づく結果である。   This is a result derived from the above-described three-dimensional electromagnetic field simulation. The spread of the electromagnetic field from the first wiring to the third shield grounding member is 45 degrees when viewed from the end of the first wiring. The result is based on the fact that the inside is strong and the intensity of the electromagnetic field becomes weak at an angle larger than that.

実施例2で示す本発明の高周波電力増幅器は、上記第1の配線50と上記第2の配線60をそれぞれ有する導体層の間に主に上記第3のシールド接地部材130から構成される上記第1の内層導体層301を有することを特徴とする。なお、実施例2において、上記第1の配線50を上記第2の内層導体層302に形成し、上記第1の配線60を上記表面導体層300に形成しているが、逆であっても構わない。   The high-frequency power amplifier according to the present invention shown in the second embodiment includes the third shield grounding member 130 mainly between the conductor layers having the first wiring 50 and the second wiring 60, respectively. One inner conductor layer 301 is provided. In Example 2, the first wiring 50 is formed on the second inner conductor layer 302 and the first wiring 60 is formed on the surface conductor layer 300. I do not care.

また、上記第1の配線50及び上記第2の配線60は複数の導体層にまたがって形成されても構わない。この一例を図7および図13を用いて説明する。図13において、40は裏面導体層303(図7参照)に形成された第1の端子であり、50−aは第2の内層導体層302に形成された第1の配線50の一部であり、50−bは表面層導体層300に形成された第1の配線50の一部であり、101mは上記第1の端子40と上記第1の配線50−aとを接続するスルーホールであり、101nは上記第1の配線50−aと上記第1の配線50−bとを接続するスルーホールであり、41は裏面導体層303に形成された第2の端子であり、60は表面導体層に形成された第2の配線であり、101hは上記第2の端子41と上記第2の配線60とを接続するスルーホールである。第1の配線50−bと第2の配線60との間には第1のシールド接地部材110が形成され、第1の配線50−aと第2の配線60との間には第1の内層導体層301に形成された第3のシールド接地部材130が配置され、第2の内層導体層において第1の配線50−aとスルーホール101hとの間には第4のシールド接地部材140が形成される。このように、実施例1及び実施例2の手法を適宜織り交ぜて用いても構わない。   The first wiring 50 and the second wiring 60 may be formed across a plurality of conductor layers. An example of this will be described with reference to FIGS. In FIG. 13, 40 is a first terminal formed on the back conductor layer 303 (see FIG. 7), and 50-a is a part of the first wiring 50 formed on the second inner layer conductor layer 302. 50-b is a part of the first wiring 50 formed in the surface layer conductor layer 300, and 101m is a through-hole connecting the first terminal 40 and the first wiring 50-a. 101n is a through hole for connecting the first wiring 50-a and the first wiring 50-b, 41 is a second terminal formed in the back conductor layer 303, and 60 is a front surface. A second wiring formed in the conductor layer, 101 h is a through hole connecting the second terminal 41 and the second wiring 60. A first shield ground member 110 is formed between the first wiring 50-b and the second wiring 60, and the first shielding ground member 110 is formed between the first wiring 50-a and the second wiring 60. A third shield ground member 130 formed in the inner conductor layer 301 is disposed, and a fourth shield ground member 140 is provided between the first wiring 50-a and the through hole 101h in the second inner conductor layer. It is formed. As described above, the methods of the first embodiment and the second embodiment may be appropriately interwoven and used.

またさらに、実施例2において、上記入力整合回路1と、上記段間整合回路2と、上記出力整合回路3は共に上記表面導体層300に形成されているが、それぞれ上記表面導体層300および上記第2の内層導体層302に分散して形成されても構わない。   Furthermore, in the second embodiment, the input matching circuit 1, the interstage matching circuit 2, and the output matching circuit 3 are all formed on the surface conductor layer 300. The second inner conductor layer 302 may be formed in a dispersed manner.

実施例2で示す本発明の動作は、上記実施例1と同様である。なお、上記施例1乃至2において、裏面導体層に端子を作製する裏面電極方式を採用しているが、上記端子を基板側面に作製する側面電極方式を採用しても構わない。また、上記実施例1乃至2において、2段増幅器を採用しているが、1段増幅器もしくは3段以上の増幅器であっても構わない。   The operation of the present invention shown in the second embodiment is the same as that of the first embodiment. In Examples 1 and 2, the back electrode method for producing the terminal on the back conductor layer is adopted, but the side electrode method for producing the terminal on the side surface of the substrate may be adopted. In the first and second embodiments, a two-stage amplifier is used. However, a one-stage amplifier or an amplifier having three or more stages may be used.

またさらに、実施例1及び実施例2において、上記第2の端子41はベースバイアス制御回路を構成するトランジスタ12、13にコレクタ駆動用電圧を供給する端子および電力増幅用トランジスタ10にコレクタ駆動用電圧を供給する端子として共有されているが、上記第2の端子41はベースバイアス制御回路を構成するトランジスタ12、13にコレクタ駆動用電圧を供給する第4の端子および電力増幅用トランジスタ10にコレクタ駆動用電圧を供給する第5の端子に分けて形成しても構わない。   In the first and second embodiments, the second terminal 41 is a terminal for supplying a collector driving voltage to the transistors 12 and 13 constituting the base bias control circuit, and a collector driving voltage for the power amplifying transistor 10. The second terminal 41 is a fourth terminal for supplying a collector driving voltage to the transistors 12 and 13 constituting the base bias control circuit and a collector driving for the power amplifying transistor 10. You may divide and form in the 5th terminal which supplies a working voltage.

実施例1及び実施例2において、電力増幅回路を構成するトランジスタは、GaAsHBTを用いたが、これに限定されるものではなく、各々多くの変形が可能であることは言うまでもない。例えば、SiGe(シリコン・ゲルマニューム)を用いたHBTやInP(インジューム・りん)を用いたHBTなどが適用可能である。   In the first and second embodiments, the transistors constituting the power amplifier circuit are GaAsHBTs. However, the present invention is not limited to this, and it goes without saying that many modifications are possible. For example, HBT using SiGe (silicon germanium), HBT using InP (indium phosphorus), and the like are applicable.

さらに、実施例1及び実施例2において、電力増幅回路を構成するトランジスタが、バイポーラトランジスタの場合について説明したが、これに限定されるものではなく、例えば上記トランジスタとして、MOSFET(電界効果型トランジスタ)を適用することも出来る。この場合、上記の回路動作は電流駆動型と電圧駆動型で異なるが、本発明の解決課題である安定な動作を有する高周波電力増幅器を得ることが出来る。   Further, in the first and second embodiments, the case where the transistor constituting the power amplifier circuit is a bipolar transistor has been described. However, the present invention is not limited to this. For example, the transistor is a MOSFET (field effect transistor). Can also be applied. In this case, although the circuit operation described above is different between the current drive type and the voltage drive type, a high frequency power amplifier having a stable operation which is a problem to be solved by the present invention can be obtained.

またさらに、実施例1及び実施例2において、ベースバイアス制御回路20の回路形式は便宜的にエミッタ・フォロアを採用したが、これに限らず、ソース・フォロアやオペアンプを用いた電圧フォロア等の任意の形式であっても構わない。   Furthermore, in the first and second embodiments, the base-bias control circuit 20 employs an emitter follower for the sake of convenience. However, the present invention is not limited to this, and an arbitrary follower such as a source follower or a voltage follower using an operational amplifier. It may be in the form of

さらに、実施例1及び実施例2において、トランジスタ11のコレクタとトランジスタ11にコレクタ駆動用電圧を供給する第1の端子40とを出力整合回路3を介して結合する第1の配線50と、トランジスタ12及び13のコレクタとトランジスタ12及び13にコレクタ駆動用電圧を供給する第2の端子41とを結合する第2の配線60との間にシールド接地部材を配置している。   Furthermore, in the first and second embodiments, the first wiring 50 that couples the collector of the transistor 11 and the first terminal 40 that supplies the collector drive voltage to the transistor 11 via the output matching circuit 3, and the transistor A shield grounding member is disposed between the collectors of 12 and 13 and the second wiring 60 that couples the second terminal 41 for supplying a collector driving voltage to the transistors 12 and 13.

図11において、上記シールド接地部材130、140は1つ以上のスルーホールを介し上記第2のシールド接地部材120に接続され、上記第2のシールド接地部材はマザーボード等に接地されるため、上記全てのシールド接地部材120、130、140はゼロ電位となる。本発明の高周波電力増幅器を例えば、電源電圧3.5Vで900MHzの周波数で動作させ、上記出力段トランジスタ11の出力電力を例えば35dBmとする。   In FIG. 11, the shield grounding members 130 and 140 are connected to the second shield grounding member 120 through one or more through holes, and the second shield grounding member is grounded to a motherboard or the like. The shield ground members 120, 130, and 140 have zero potential. The high-frequency power amplifier of the present invention is operated at a frequency of 900 MHz with a power supply voltage of 3.5 V, for example, and the output power of the output stage transistor 11 is set at 35 dBm, for example.

このとき上記出力段トランジスタ11のコレクタでの電圧振幅は15V程度となり、上記第1の配線50の電流および電圧はこの高周波出力電力の影響により揺らぎを生じる。通常、コレクタ駆動用電源とモジュール上に装備された上記第1乃至第1の端子とを接続するマザーボード等に形成された電源ラインには、数μFの容量性素子が電源ラインと接地間に挿入され、コレクタ駆動用電源またはその他電源ラインには上記高周波的揺らぎは伝播しない構造となっている。   At this time, the voltage amplitude at the collector of the output stage transistor 11 is about 15 V, and the current and voltage of the first wiring 50 fluctuate due to the influence of the high frequency output power. Usually, a capacitive element of several μF is inserted between the power supply line and the ground in the power supply line formed on the motherboard or the like that connects the collector driving power supply and the first to first terminals provided on the module. The high frequency fluctuation is not propagated to the collector driving power source or other power source line.

しかし、本発明の実施例1及び実施例2の動作についての説明で述べた通り、本発明の目的は、電力増幅用のトランジスタ11にコレクタ駆動用電圧を供給する第1の配線50からトランジスタ11の入力側への電磁気的揺らぎの伝播を低減し、もって電力増幅器の出力電力の安定化を図ることである。   However, as described in the description of the operation of the first and second embodiments of the present invention, the object of the present invention is to provide the transistor 11 from the first wiring 50 that supplies the collector driving voltage to the power amplification transistor 11. Is to reduce the propagation of electromagnetic fluctuations to the input side, thereby stabilizing the output power of the power amplifier.

従って、第1の配線50および第2の配線60の間のみならず、第1の配線50とトランジスタ10のベースとトランジスタ12のエミッタとを結合する第3の配線(図示せず)との間、第1の配線50とトランジスタ11のベースとトランジスタ13のエミッタとを結合する第4の配線(図示せず)との間、第1の配線50とトランジスタ10のコレクタと第2の端子41とを結合する第5配線(図示せず)の間、にも各々シールド接地部材を配置することが望ましい。   Accordingly, not only between the first wiring 50 and the second wiring 60 but also between the first wiring 50 and the third wiring (not shown) that couples the base of the transistor 10 and the emitter of the transistor 12. The first wiring 50, the fourth wiring (not shown) that couples the base of the transistor 11 and the emitter of the transistor 13, the first wiring 50, the collector of the transistor 10, the second terminal 41, It is desirable that a shield grounding member is also disposed between each of the fifth wirings (not shown) for connecting the two.

さらに、図14に第1の配線50と上記第4の配線との間に容量部品を挿入し、第1の配線と第4の配線との電磁気的相互作用がある状態と、第1の配線と第4の配線との間にシールド接地部材を挿入し、第1の配線と第4の配線との電磁気的相互作用がない状態での、±5MHz隣接チャネル漏洩電力比の実測値を示す。隣接チャネル漏洩電力比は電力増幅器の入力電力に対する出力電力の歪みを表すパラメータとして一般的に用いられる。測定条件は、室温、W−CDMA変調信号入力、入力信号周波数1.95GHz、出力電力27dBmである。   Further, in FIG. 14, a capacitive component is inserted between the first wiring 50 and the fourth wiring, and there is an electromagnetic interaction between the first wiring and the fourth wiring. The measured value of the ± 5 MHz adjacent channel leakage power ratio in the state where the shield grounding member is inserted between the first wiring and the fourth wiring and there is no electromagnetic interaction between the first wiring and the fourth wiring is shown. The adjacent channel leakage power ratio is generally used as a parameter representing distortion of output power with respect to input power of a power amplifier. The measurement conditions are room temperature, W-CDMA modulation signal input, input signal frequency of 1.95 GHz, and output power of 27 dBm.

図14より第1の配線と第4の配線との間にシールド接地部材を挿入することにより、15dB程度歪みが低減されることが分かる。従って、実施例1及び実施例2の高周波電力増幅器を線形増幅器に適用すると、隣接チャネル漏洩電力比を低減することが出来る。   FIG. 14 shows that the distortion is reduced by about 15 dB by inserting a shield grounding member between the first wiring and the fourth wiring. Therefore, when the high frequency power amplifiers according to the first and second embodiments are applied to a linear amplifier, the adjacent channel leakage power ratio can be reduced.

なお、上記実施例においてW−CDMA変調を例に挙げたが、CDMA変調一般、EDGE(Enhanced Data−rate for GSM Evolution)、PDC(Personal Digital Cellular)、OFDM(Orthogonal Frequency Civision Multiplexing)などの線形増幅器を必要とする変調方式に用いられる高周波電力増幅器に適用しても同等の効果が得られることは言うまでもない。   In the above-described embodiments, W-CDMA modulation is taken as an example. However, CDMA modulation in general, EDGE (Enhanced Data-rate for GSM Evolution), PDC (Personal Digital Cellular), OFDM (Orthogonal Frequency Civulation Amplifier, etc.) It goes without saying that the same effect can be obtained even when applied to a high-frequency power amplifier used in a modulation method that requires the above.

1…入力整合回路、2…段間整合回路、3…出力整合回路、10,11,12,13…トランジスタ、20…ベースバイアス制御回路、30,31…抵抗、40…第1の端子、41…第2の端子、42…第3の端子、43…信号入力端子、44…信号出力端子、50…第1の配線、60…第2の配線、70…シールド接地部材、100a,100b,100c…誘電体板、101a,101b,101c,101d,101e,101f,101g,101h,101i,101j,101k,101l,101m,101n…スルーホール(貫通穴)、110…第1のシールド接地部材、120…第2のシールド接地部材、130…第3のシールド接地部材、140…第4のシールド接地部材、200…実施例1での表面導体層、201…実施例1での裏面導体層、300…実施例2での表面導体層、301…第1の内層導体層、302…第2の内層導体層、303…実施例2での裏面導体層、401…入力整合回路、402…出力整合回路、403…ベースバイアス制御回路、410,411…トランジスタ、420,421…抵抗、430…コレクタ駆動用電源、431…利得制御電源。 DESCRIPTION OF SYMBOLS 1 ... Input matching circuit, 2 ... Interstage matching circuit, 3 ... Output matching circuit, 10, 11, 12, 13 ... Transistor, 20 ... Base bias control circuit, 30, 31 ... Resistor, 40 ... 1st terminal, 41 ... 2nd terminal, 42 ... 3rd terminal, 43 ... Signal input terminal, 44 ... Signal output terminal, 50 ... 1st wiring, 60 ... 2nd wiring, 70 ... Shield grounding member, 100a, 100b, 100c ... Dielectric plates, 101a, 101b, 101c, 101d, 101e, 101f, 101g, 101h, 101i, 101j, 101k, 101l, 101m, 101n ... through holes (through holes), 110 ... first shield ground member, 120 2nd shield ground member 130 ... 3rd shield ground member 140 ... 4th shield ground member 200 ... Surface conductor layer in Example 1 201 ... Backside conductor layer in Example 1, 300 ... Surface conductor layer in Example 2, 301 ... First inner layer conductor layer, 302 ... Second inner layer conductor layer, 303 ... Backside conductor layer in Example 2 401 DESCRIPTION OF SYMBOLS ... Input matching circuit 402 ... Output matching circuit 403 ... Base bias control circuit 410, 411 ... Transistor, 420, 421 ... Resistance, 430 ... Collector drive power supply, 431 ... Gain control power supply

Claims (20)

入力又は段間の整合回路を介して入力された高周波信号を増幅して出力する第1のトランジスタと、
出力端子が前記第1のトランジスタの入力端子と直流電気的に接続され、前記第1のトランジスタの入力端子にバイアス信号を供給して前記第1のトランジスタを駆動する第2のトランジスタと、
前記第1のトランジスタの出力端子に駆動用電圧を供給する第1の端子と、
前記第1の端子と前記第1のトランジスタの出力端子とを接続する第1の配線と、
前記第2のトランジスタの電源端子に駆動用電圧を供給する第2の端子と、
前記第2の端子と前記第2のトランジスタの電源端子とを接続する第2の配線と、
前記第1の配線と前記第2の配線との間に設けられ、前記第1の配線と前記第2の配線との間に生じる相互干渉を低減するシールド接地部材と
を具備して成ることを特徴とする高周波電力増幅器モジュール。
A first transistor for amplifying and outputting a high frequency signal input via an input or interstage matching circuit;
A second transistor whose output terminal is galvanically connected to the input terminal of the first transistor, supplies a bias signal to the input terminal of the first transistor, and drives the first transistor;
A first terminal for supplying a driving voltage to an output terminal of the first transistor;
A first wiring connecting the first terminal and the output terminal of the first transistor;
A second terminal for supplying a driving voltage to a power supply terminal of the second transistor;
A second wiring connecting the second terminal and a power supply terminal of the second transistor;
A shield grounding member provided between the first wiring and the second wiring and configured to reduce mutual interference generated between the first wiring and the second wiring. A high-frequency power amplifier module.
請求項1において、
前記第1の配線および前記第2の配線は、誘電体板の主表面上に載置された導体層を含んで構成され、かつ、少なくともその一部が互いに対向するように配置され、
前記シールド接地部材は、前記第1の配線と前記第2の配線とが対向する領域に、それぞれの配線と接することなく設けられた導電層からなる第1のシールド接地部材と、前記誘電体板の前記第1のシールド接地部材が設けられた面とは反対側の面に設けられた導体層からなる第2のシールド接地部材とを含んで構成され、
前記誘電体板には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する1つ以上の貫通穴が設けられる
ことを特徴とする高周波電力増幅器モジュール。
In claim 1,
The first wiring and the second wiring are configured to include a conductor layer placed on the main surface of the dielectric plate, and are arranged so that at least some of them face each other,
The shield grounding member includes a first shield grounding member made of a conductive layer provided in a region where the first wiring and the second wiring face each other without being in contact with each wiring, and the dielectric plate. And a second shield grounding member made of a conductor layer provided on the surface opposite to the surface on which the first shield grounding member is provided,
The high frequency power amplifier module according to claim 1, wherein the dielectric plate is provided with one or more through holes for electrically connecting the first shield grounding member and the second shield grounding member.
請求項2において、
前記第1のシールド接地部材は、0.2mm以上の幅を有する
ことを特徴とする高周波電力増幅器モジュール。
In claim 2,
The high frequency power amplifier module according to claim 1, wherein the first shield grounding member has a width of 0.2 mm or more.
請求項1において、
前記第1の配線がその第1の表面上に形成された第1の誘電体層と、
前記第2の配線がその第1の表面上に形成された第2の誘電体層と、
前記第1の誘電体層と前記第2の誘電体層との間に配置された第3の誘電体層と
を更に具備して成り、
前記シールド接地部材は、前記第3の誘電体層の第1の表面上に形成された第1のシールド接地部材と、前記第1の誘電体層の第2の表面上に設けられた第2のシールド接地部材とを含んで構成され、
前記第1乃至第3の誘電体層は、前記第1の誘電体層の前記第1の表面と前記第3の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、更に前記第3の誘電体層の前記第1の表面と前記第2の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、
前記第1の誘電体層および前記第3の誘電体層には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する1つ以上の貫通穴が設けられる
ことを特徴とする高周波電力増幅器モジュール。
In claim 1,
A first dielectric layer having the first wiring formed on the first surface;
A second dielectric layer in which the second wiring is formed on the first surface;
A third dielectric layer disposed between the first dielectric layer and the second dielectric layer;
The shield grounding member includes a first shield grounding member formed on the first surface of the third dielectric layer and a second surface provided on the second surface of the first dielectric layer. A shield grounding member, and
The first to third dielectric layers are fitted so that the first surface of the first dielectric layer and the surface of the third dielectric layer opposite to the first surface are in contact with each other. And is fitted so that the first surface of the third dielectric layer and the surface of the second dielectric layer opposite to the first surface are in contact with each other,
The first dielectric layer and the third dielectric layer are provided with one or more through holes that electrically connect the first shield grounding member and the second shield grounding member. High frequency power amplifier module characterized by
請求項1乃至4のいずれか1項において、
前記第1のトランジスタは、ガリウムヒ素を含む化合物半導体で形成されたヘテロ接合型のバイポーラトランジスタである
ことを特徴とする高周波電力増幅器モジュール。
In any one of Claims 1 thru | or 4,
The high frequency power amplifier module, wherein the first transistor is a heterojunction bipolar transistor formed of a compound semiconductor containing gallium arsenide.
入力又は段間の整合回路を介して入力された高周波信号を増幅して第1の増幅信号を出力する第1のトランジスタと、
前記第1のトランジスタの出力端子を介して入力された前記第1の増幅信号を増幅して第2の増幅信号を出力する第2のトランジスタと、
出力端子が前記第1のトランジスタの入力端子と直流電気的に接続され、前記第1のトランジスタの入力端子にバイアス信号を供給して前記第1のトランジスタを駆動する第3のトランジスタと、
前記第2のトランジスタの出力端子に駆動用電圧を供給する第1の端子と、
前記第1の端子と前記第2のトランジスタの出力端子とを接続する第1の配線と、
前記第3のトランジスタの電源端子に駆動用電圧を供給する第2の端子と、
前記第2の端子と前記第3のトランジスタの電源端子とを接続する第2の配線と、
前記第1の配線と前記第2の配線との間に設けられ、前記第1の配線と前記第2の配線との間に生じる相互干渉を低減する第1のシールド接地部材と
を具備して成ることを特徴とする高周波電力増幅器モジュール。
A first transistor that amplifies a high-frequency signal input via an input or interstage matching circuit and outputs a first amplified signal;
A second transistor that amplifies the first amplified signal input via the output terminal of the first transistor and outputs a second amplified signal;
A third transistor having an output terminal galvanically connected to the input terminal of the first transistor and supplying a bias signal to the input terminal of the first transistor to drive the first transistor;
A first terminal for supplying a driving voltage to an output terminal of the second transistor;
A first wiring connecting the first terminal and the output terminal of the second transistor;
A second terminal for supplying a driving voltage to a power supply terminal of the third transistor;
A second wiring connecting the second terminal and the power supply terminal of the third transistor;
A first shield grounding member that is provided between the first wiring and the second wiring and that reduces mutual interference between the first wiring and the second wiring; A high-frequency power amplifier module characterized by comprising:
請求項6において、
誘電体板と、
前記誘電体板の第1の面に形成された第2のシールド接地部材と
を更に具備して成り、
前記誘電体板には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する貫通穴が形成され、
前記第1の配線および前記第2の配線は、前記誘電体板の前記第1の面とは反対側の第2の面に形成された導体層を含んで構成され、かつ、少なくともその一部が互いに対向するように配置され、
前記第1のシールド接地部材は、前記第1の配線と前記第2の配線とが対向する領域に、それぞれの配線と接することなく設けられた導電層を含んで構成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 6,
A dielectric plate;
And further comprising a second shield grounding member formed on the first surface of the dielectric plate,
The dielectric plate is formed with a through hole for electrically connecting the first shield grounding member and the second shield grounding member,
The first wiring and the second wiring are configured to include a conductor layer formed on a second surface opposite to the first surface of the dielectric plate, and at least a part thereof. Are arranged to face each other,
The first shield grounding member includes a conductive layer provided in a region where the first wiring and the second wiring face each other without being in contact with each wiring. High frequency power amplifier module.
請求項7において、
前記第1のシールド接地部材は、0.2mm以上の幅を有する
ことを特徴とする高周波電力増幅器モジュール。
In claim 7,
The high frequency power amplifier module according to claim 1, wherein the first shield grounding member has a width of 0.2 mm or more.
請求項6において、
前記第1の配線がその第1の表面上に形成された第1の誘電体層と、
前記第2の配線がその第1の表面上に形成された第2の誘電体層と、
前記第1の誘電体層と前記第2の誘電体層との間に配置された第3の誘電体層と、
前記第1の誘電体層の第2の表面上に設けられた第2のシールド接地部材と
を更に具備して成り、
前記第1のシールド接地部材は、前記第3の誘電体層の第1の表面上に形成され、
前記第1乃至第3の誘電体層は、前記第1の誘電体層の前記第1の表面と前記第3の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、更に前記第3の誘電体層の前記第1の表面と前記第2の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、
前記第1の誘電体層および前記第3の誘電体層には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 6,
A first dielectric layer having the first wiring formed on the first surface;
A second dielectric layer in which the second wiring is formed on the first surface;
A third dielectric layer disposed between the first dielectric layer and the second dielectric layer;
A second shield grounding member provided on the second surface of the first dielectric layer,
The first shield ground member is formed on a first surface of the third dielectric layer;
The first to third dielectric layers are fitted so that the first surface of the first dielectric layer and the surface of the third dielectric layer opposite to the first surface are in contact with each other. And is fitted so that the first surface of the third dielectric layer and the surface of the second dielectric layer opposite to the first surface are in contact with each other,
The first dielectric layer and the third dielectric layer are formed with through holes that electrically connect the first shield grounding member and the second shield grounding member. High frequency power amplifier module.
請求項6において、
前記第2の配線がその第1の表面上に形成された第1の誘電体層と、
前記第1の配線がその第1の表面上に形成された第2の誘電体層と、
前記第1の誘電体層と前記第2の誘電体層との間に配置された第3の誘電体層と、
前記第1の誘電体層の第2の表面上に設けられた第2のシールド接地部材と
を更に具備して成り、
前記第1のシールド接地部材は、前記第3の誘電体層の第1の表面上に形成され、
前記第1乃至第3の誘電体層は、前記第1の誘電体層の前記第1の表面と前記第3の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、更に前記第3の誘電体層の前記第1の表面と前記第2の誘電体層の前記第1の表面と反対側の面とが接するように嵌合され、
前記第1の誘電体層および前記第3の誘電体層には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 6,
A first dielectric layer having the second wiring formed on a first surface thereof;
A second dielectric layer in which the first wiring is formed on the first surface;
A third dielectric layer disposed between the first dielectric layer and the second dielectric layer;
A second shield grounding member provided on the second surface of the first dielectric layer,
The first shield ground member is formed on a first surface of the third dielectric layer;
The first to third dielectric layers are fitted so that the first surface of the first dielectric layer and the surface of the third dielectric layer opposite to the first surface are in contact with each other. And is fitted so that the first surface of the third dielectric layer and the surface of the second dielectric layer opposite to the first surface are in contact with each other,
The first dielectric layer and the third dielectric layer are formed with through holes that electrically connect the first shield grounding member and the second shield grounding member. High frequency power amplifier module.
請求項6乃至10のいずれか1項において、
前記第1乃至第3のトランジスタの少なくともいずれか1つは、ガリウムヒ素、シリコンゲルマニウム、およびインジウム燐のいずれかを含んで形成されたヘテロ接合型のバイポーラトランジスタである
ことを特徴とする高周波電力増幅器モジュール。
In any one of Claims 6 thru | or 10,
At least one of the first to third transistors is a heterojunction bipolar transistor formed by containing any one of gallium arsenide, silicon germanium, and indium phosphorus. module.
入力又は段間の整合回路を介して入力された高周波信号を増幅して第1の増幅信号を出力する第1のトランジスタと、
前記第1のトランジスタの出力端子を介して入力された前記第1の増幅信号を増幅して第2の増幅信号を出力する第2のトランジスタと、
出力端子が前記第1のトランジスタの入力端子と直流電気的に接続され、前記第1のトランジスタの入力端子にバイアス信号を供給して前記第1のトランジスタを駆動する第3のトランジスタと、
前記第2のトランジスタの出力端子に駆動用電圧を供給する第1の端子と、
前記第1の端子と接続された第1の配線と、
前記第1の配線と前記第2のトランジスタの電源端子とを接続する第2の配線と、
前記第3のトランジスタの電源端子に駆動用電圧を供給する第2の端子と、
前記第2の端子と前記第3のトランジスタの電源端子とを接続する第3の配線と、
前記第1の配線と前記第3の配線との間に設けられ、前記第1の配線と前記第3の配線との間に生じる相互干渉を低減する第1のシールド接地部材と、
前記第2の配線と前記第3の配線との間に設けられ、前記第2の配線と前記第3の配線との間に生じる相互干渉を低減する第2のシールド接地部材と
を具備して成ることを特徴とする高周波電力増幅器モジュール。
A first transistor that amplifies a high-frequency signal input via an input or interstage matching circuit and outputs a first amplified signal;
A second transistor that amplifies the first amplified signal input via the output terminal of the first transistor and outputs a second amplified signal;
A third transistor having an output terminal galvanically connected to the input terminal of the first transistor and supplying a bias signal to the input terminal of the first transistor to drive the first transistor;
A first terminal for supplying a driving voltage to an output terminal of the second transistor;
A first wiring connected to the first terminal;
A second wiring connecting the first wiring and the power supply terminal of the second transistor;
A second terminal for supplying a driving voltage to a power supply terminal of the third transistor;
A third wiring connecting the second terminal and the power supply terminal of the third transistor;
A first shield grounding member that is provided between the first wiring and the third wiring and reduces mutual interference generated between the first wiring and the third wiring;
A second shield grounding member that is provided between the second wiring and the third wiring and that reduces mutual interference between the second wiring and the third wiring; A high-frequency power amplifier module characterized by comprising:
請求項12において、
誘電体板と、
前記誘電体板の第1の面に形成された第3のシールド接地部材と
を更に具備して成り、
前記誘電体板には、前記第1のシールド接地部材と前記第3のシールド接地部材とを電気的に接続する第1の貫通穴が形成され、
前記誘電体板には、前記第2のシールド接地部材と前記第3のシールド接地部材とを電気的に接続する第2の貫通穴が形成され、
前記第2の配線および前記第3の配線は、前記誘電体板の前記第1の面とは反対側の第2の面に形成された導体層を含んで構成され、かつ、少なくともその一部が互いに対向するように配置され、
前記第2のシールド接地部材は、前記第2の配線と前記第3の配線とが対向する領域に、それぞれの配線と接することなく設けられた導電層を含んで構成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 12,
A dielectric plate;
And further comprising a third shield grounding member formed on the first surface of the dielectric plate,
The dielectric plate is formed with a first through hole that electrically connects the first shield grounding member and the third shield grounding member;
The dielectric plate is formed with a second through hole that electrically connects the second shield grounding member and the third shield grounding member,
The second wiring and the third wiring are configured to include a conductor layer formed on a second surface opposite to the first surface of the dielectric plate, and at least a part thereof. Are arranged to face each other,
The second shield grounding member includes a conductive layer provided in a region where the second wiring and the third wiring face each other without being in contact with each wiring. High frequency power amplifier module.
請求項13において、
前記第2のシールド接地部材は、0.2mm以上の幅を有する
ことを特徴とする高周波電力増幅器モジュール。
In claim 13,
The high frequency power amplifier module, wherein the second shield ground member has a width of 0.2 mm or more.
請求項12において、
前記第1の配線がその第1の表面上に形成された第1の誘電体層と、
前記第2の配線、前記第3の配線、および前記第2のシールド接地部材がその第1の表面上に形成された第2の誘電体層と、
前記第1の誘電体層と前記第2の誘電体層との間に配置された第3の誘電体層と、
前記第1の誘電体層の第2の表面上に形成された第3のシールド接地部材と
を更に具備して成り、
前記第1のシールド接地部材は、前記第3の誘電体層の第1の表面上に形成され、
前記第2のシールド接地部材は、前記第2の配線と前記第3の配線とが対向する領域に、それぞれの配線と接することなく設けられた導電層を含んで構成され、
前記第1の誘電体層および前記第3の誘電体層には、前記第1のシールド接地部材と前記第3のシールド接地部材とを電気的に接続する第1の貫通穴が形成され、
前記第2の誘電体層には、前記第1のシールド接地部材と前記第2のシールド接地部材とを電気的に接続する第2の貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 12,
A first dielectric layer having the first wiring formed on the first surface;
A second dielectric layer in which the second wiring, the third wiring, and the second shield grounding member are formed on the first surface;
A third dielectric layer disposed between the first dielectric layer and the second dielectric layer;
A third shield grounding member formed on the second surface of the first dielectric layer,
The first shield ground member is formed on a first surface of the third dielectric layer;
The second shield grounding member includes a conductive layer provided in a region where the second wiring and the third wiring face each other without being in contact with each wiring.
In the first dielectric layer and the third dielectric layer, a first through hole that electrically connects the first shield grounding member and the third shield grounding member is formed,
The second dielectric layer is formed with a second through hole for electrically connecting the first shield grounding member and the second shield grounding member. .
請求項12において、
前記第1の配線、前記第3の配線、および前記第2のシールド接地部材がその第1の表面上に形成された第1の誘電体層と、
前記第2の配線がその第1の表面上に形成された第2の誘電体層と、
前記第1の誘電体層と前記第2の誘電体層との間に配置された第3の誘電体層と、
前記第1の誘電体層の第2の表面上に形成された第3のシールド接地部材と
を更に具備して成り、
前記第1のシールド接地部材は、前記第3の誘電体層の第1の表面上に形成され、
前記第2のシールド接地部材は、前記第1の配線と前記第3の配線とが対向する領域に、それぞれの配線と接することなく設けられた導電層を含んで構成され、
前記第1の誘電体層には、前記第2のシールド接地部材と前記第3のシールド接地部材とを電気的に接続する第1の貫通穴が形成され、
前記第3の誘電体層には、前記第ユのシールド接地部材と前記第2のシールド接地部材とを電気的に接続する第2の貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
In claim 12,
A first dielectric layer in which the first wiring, the third wiring, and the second shield grounding member are formed on the first surface;
A second dielectric layer in which the second wiring is formed on the first surface;
A third dielectric layer disposed between the first dielectric layer and the second dielectric layer;
A third shield grounding member formed on the second surface of the first dielectric layer,
The first shield ground member is formed on a first surface of the third dielectric layer;
The second shield grounding member includes a conductive layer provided in a region where the first wiring and the third wiring face each other without being in contact with each wiring,
The first dielectric layer is formed with a first through hole that electrically connects the second shield grounding member and the third shield grounding member,
The third dielectric layer is provided with a second through hole for electrically connecting the first shield grounding member and the second shield grounding member. .
請求項12乃至16のいずれか1項において、
前記第1乃至第3のトランジスタの少なくともいずれか1つは、ガリウムヒ素、シリコンゲルマニウム、およびインジウム燐のいずれかを含んで形成されたヘテロ接合型のバイポーラトランジスタである
ことを特徴とする高周波電力増幅器モジュール。
In any one of Claims 12 thru | or 16,
At least one of the first to third transistors is a heterojunction bipolar transistor formed by containing any one of gallium arsenide, silicon germanium, and indium phosphorus. module.
請求項15において、更に、
前記第1の誘電体層には、前記第1の端子と前記第1の配線とを電気的に接続する第3の貫通穴が形成され、
前記第2の誘電体層および前記第3の誘電体層には、前記第1の配線と前記第2の配線とを電気的に接続する第4の貫通穴が形成され、
前記第1の誘電体層、前記第2の誘電体層、および前記第3の誘電体層には、前記第2の端子と前記第3の配線とを電気的に接続する第5の貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
The claim 15, further comprising:
In the first dielectric layer, a third through hole that electrically connects the first terminal and the first wiring is formed,
In the second dielectric layer and the third dielectric layer, a fourth through hole for electrically connecting the first wiring and the second wiring is formed,
The first dielectric layer, the second dielectric layer, and the third dielectric layer have a fifth through hole that electrically connects the second terminal and the third wiring. A high frequency power amplifier module characterized in that is formed.
請求項18において、
前記第1の配線と前記第5の貫通穴との間に形成された第4のシールド接地部材を更に具備して成る
ことを特徴とする高周波電力増幅器モジュール。
In claim 18,
A high frequency power amplifier module, further comprising a fourth shield ground member formed between the first wiring and the fifth through hole.
請求項16において、更に、
前記第1の誘電体層には、前記第1の端子と前記第1の配線とを電気的に接続する第3の貫通穴が形成され、
前記第2の誘電体層および前記第3の誘電体層には、前記第1の配線と前記第2の配線とを電気的に接続する第4の貫通穴が形成され、
前記第1の誘電体層には、前記第2の端子と前記第3の配線とを電気的に接続する第5の貫通穴が形成される
ことを特徴とする高周波電力増幅器モジュール。
The claim 16, further comprising:
In the first dielectric layer, a third through hole that electrically connects the first terminal and the first wiring is formed,
In the second dielectric layer and the third dielectric layer, a fourth through hole for electrically connecting the first wiring and the second wiring is formed,
A high frequency power amplifier module, wherein a fifth through hole for electrically connecting the second terminal and the third wiring is formed in the first dielectric layer.
JP2009107564A 2001-12-13 2009-04-27 Radio frequency power amplifier module Pending JP2009201136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009107564A JP2009201136A (en) 2001-12-13 2009-04-27 Radio frequency power amplifier module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001379960 2001-12-13
JP2009107564A JP2009201136A (en) 2001-12-13 2009-04-27 Radio frequency power amplifier module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002217789A Division JP2003243945A (en) 2001-12-13 2002-07-26 Radio frequency power amplifier module

Publications (1)

Publication Number Publication Date
JP2009201136A true JP2009201136A (en) 2009-09-03

Family

ID=41144082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107564A Pending JP2009201136A (en) 2001-12-13 2009-04-27 Radio frequency power amplifier module

Country Status (1)

Country Link
JP (1) JP2009201136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115860A (en) * 2013-12-13 2015-06-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. High frequency power amplification device and radio communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335836A (en) * 1995-04-05 1996-12-17 Matsushita Electron Corp High frequency power amplifier circuit device
JP2000244264A (en) * 1999-02-24 2000-09-08 Hitachi Ltd High frequency power amplifier
JP2001267466A (en) * 2000-01-12 2001-09-28 Tdk Corp Power amplifying module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335836A (en) * 1995-04-05 1996-12-17 Matsushita Electron Corp High frequency power amplifier circuit device
JP2000244264A (en) * 1999-02-24 2000-09-08 Hitachi Ltd High frequency power amplifier
JP2001267466A (en) * 2000-01-12 2001-09-28 Tdk Corp Power amplifying module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115860A (en) * 2013-12-13 2015-06-22 サムソン エレクトロ−メカニックス カンパニーリミテッド. High frequency power amplification device and radio communication device

Similar Documents

Publication Publication Date Title
US7952434B2 (en) Semiconductor device
TW567662B (en) Electronic component and wireless communication system
JP2005143079A (en) High-frequency power amplifier
JP2004260364A (en) Semiconductor device, high output electric power amplifying device and personal computer card
JPH05199048A (en) High-frequency linear amplifier assembly
US7221228B2 (en) Radio frequency power amplifier module
KR100458407B1 (en) High-frequency semiconductor device
JP2001094009A (en) Semiconductor device
CN107769740B (en) High frequency amplifier module
Ko et al. D-Band Common-Base Amplifiers With Gain Boosting and Interstage Self-Matching in 0.18-$\mu\text {m} $ SiGe HBT Technology
JP2001274639A (en) Semiconductor power amplifier and multi-stage monolithic integrated circuit
JP2009201136A (en) Radio frequency power amplifier module
JP2000244264A (en) High frequency power amplifier
JP3216626B2 (en) Amplifier
US6448616B1 (en) Adaptive biasing of RF power transistors
JP2006086329A (en) Power amplifier module
JP2007005995A (en) Bias circuit and high-frequency power amplification circuit
JP2002184900A (en) Multilayer high frequency package board
JPS63279620A (en) High frequency semiconductor device
JP4153898B2 (en) RF power amplifier module
Bagger et al. Broadband LDMOS 40 W and 55 W integrated power amplifiers
JP3667136B2 (en) RF power amplifier module
JP2001060831A (en) Serial amplifier
JP2003324326A (en) High-frequency amplifying unit
JP2008228347A (en) High-frequency power amplifier module

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228