JP2008205794A - Semiconductor integrated circuit device and high frequency power amplification module - Google Patents
Semiconductor integrated circuit device and high frequency power amplification module Download PDFInfo
- Publication number
- JP2008205794A JP2008205794A JP2007039317A JP2007039317A JP2008205794A JP 2008205794 A JP2008205794 A JP 2008205794A JP 2007039317 A JP2007039317 A JP 2007039317A JP 2007039317 A JP2007039317 A JP 2007039317A JP 2008205794 A JP2008205794 A JP 2008205794A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- connection
- transmission
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 title claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 69
- 238000004891 communication Methods 0.000 claims abstract description 10
- 238000003780 insertion Methods 0.000 abstract description 7
- 230000037431 insertion Effects 0.000 abstract description 7
- 230000001413 cellular effect Effects 0.000 abstract description 4
- 230000009471 action Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010897 surface acoustic wave method Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101000801882 Dictyostelium discoideum Putative thioredoxin-5 Proteins 0.000 description 4
- 101710168651 Thioredoxin 1 Proteins 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transceivers (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、移動体通信機器などに搭載されるアンテナスイッチの高性能化技術に関し、特にマルチバンドで使用されるアンテナスイッチの低歪み化に有効な技術に関する。 The present invention relates to a technology for improving the performance of an antenna switch mounted on a mobile communication device or the like, and particularly to a technology effective for reducing distortion of an antenna switch used in multiband.
携帯電話システムは、第２世代携帯電話での音声通信、無線インターネットに加え、第３世代携帯電話の登場により、ＴＶ電話、無線インターネットによる音声（音楽）・ビデオ配信が可能となるなど、より高い機能の実現に向け発展を続けており、マルチバンド・マルチモード化が携帯端末の必須の条件となっている。 The mobile phone system is higher, including voice communication on the 2nd generation mobile phone and wireless Internet, and the advent of the 3rd generation mobile phone makes it possible to deliver audio (music) and video over the TV phone and wireless Internet. Development is continuing toward the realization of functions, and multi-band and multi-mode are essential conditions for mobile terminals.
携帯電話のマルチバンド・マルチモード化に伴い、アンテナスイッチは、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｕ）から、ＳＰ４ＴやＳＰ６Ｔなどの高機能化がすすんでいる。 As mobile phones become multi-band and multi-mode, antenna switches have advanced functions such as SPDT (Single Pole Dual Thru) and SP4T and SP6T.
携帯電話において、アンテナスイッチでの主要な技術課題は、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ｒａｔｅ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）モードなどのディジタル変調方式の導入により高線形性が求められ、低歪み化技術が重要になっている。 In a cellular phone, a major technical problem with an antenna switch is that high linearity is required by introducing a digital modulation method such as EDGE (Enhanced Data rate for GSM Evolution) mode, and low distortion technology is important.
この種の携帯電話におけるアンテナスイッチの歪低減としては、ＳＰＤＴスイッチを構成するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を多段接続構成（たとえば、マルチゲート化、またはシングル３段構成）するものがある（特許文献１参照）。この場合、特許文献１の図７（ｂ）に示すように、多段接続を行うことで１段当たりの印加ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電圧が分散され、擬似オン状態は解消できる。また、多段接続することでＦＥＴにかかるＲＦ電圧が分散され、１段あたりのＲＦ電圧を小さくすることができる。高調波歪の発生要因であるゲート−ソース間容量（Ｃｇｓ）、ゲート−ドレイン間容量（Ｃｇｄ）、オン抵抗にかかるＲＦ電圧が小さくなるので、高調波歪を低減することができる。
As a method for reducing distortion of an antenna switch in this type of mobile phone, there is one in which a FET (Field Effect Transistor) that constitutes an SPDT switch has a multistage connection configuration (for example, a multigate configuration or a single three-stage configuration) (Patent Document 1). reference). In this case, as shown in FIG. 7B of
しかし、さらなる高調波歪の低減には多段接続だけでは限界があり、新たな回路的工夫が必要である。 However, further reduction of harmonic distortion is limited only by multistage connection, and a new circuit design is required.
さらなる高調歪みの低減技術としては、アンテナスイッチに昇圧回路を設け、該昇圧回路より発生させた昇圧電圧をスイッチブロックのＦＥＴのゲート電極に加えることで、オフＦＥＴのゲート−ソース間電圧Ｖｇｓをより大きくするものがある（特許文献２参照）。 As a further technique for reducing harmonic distortion, a booster circuit is provided in the antenna switch, and the boosted voltage generated by the booster circuit is applied to the gate electrode of the FET of the switch block, so that the gate-source voltage Vgs of the off FET is further increased. There is something to enlarge (refer patent document 2).
特許文献２の図１０に示される昇圧回路は、送信電力の一部を該昇圧回路に入力し、２つのダイオード４１１，４１２の整流作用により容量４０２に電圧を発生させ、昇圧回路の出力端子から、ＦＥＴの制御電圧のであるコントロール電圧Ｖｃ１よりも高い電圧を出力するものである。
ところが、上記のようなアンテナスイッチにおける高調波歪みの低減技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventors have found that the above-described technology for reducing harmonic distortion in an antenna switch has the following problems.
すなわち、前述した特許文献２（図１０）の昇圧回路では、２本の抵抗を通過することによる損失が発生してしまい、スイッチ特性の重要項目である送信信号端子からアンテナ出力端子間の挿入損失の低下が発生してしまうという問題がある。 That is, in the above-described booster circuit of Patent Document 2 (FIG. 10), loss due to passing through two resistors occurs, and insertion loss between the transmission signal terminal and the antenna output terminal, which is an important item of switch characteristics. There is a problem that a decrease in the number of times occurs.
本発明の目的は、充分な昇圧電圧を確保しながら、挿入損失の低下を防ぐことによりアンテナスイッチの高調歪みを低減させることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of reducing the harmonic distortion of an antenna switch by preventing a decrease in insertion loss while ensuring a sufficient boosted voltage.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明による半導体集積回路装置は、アンテナに結合される第１の端子と、送信回路に結合される複数の第２の端子と、第１の端子と複数の第２の端子との間にそれぞれ設置され、第１の端子と第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、該切り替え用トランジスタ回路の制御信号をよりも高い昇圧電圧を生成して出力する昇圧回路とを備え、該昇圧回路は、切り替え用トランジスタ回路の制御信号が入力される制御端子と、昇圧電圧を出力する昇圧端子と、制御端子に制御信号が入力された際に切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、昇圧端子を介して切り替え用トランジスタ回路の制御端子に印加する昇圧部と、第２の端子と昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなるものである。 A semiconductor integrated circuit device according to the present invention includes a first terminal coupled to an antenna, a plurality of second terminals coupled to a transmission circuit, and a first terminal and a plurality of second terminals, respectively. A switching transistor circuit for switching the connection between the first terminal and the second terminal, and a boosting circuit for generating a higher boosted voltage and outputting a control signal for the switching transistor circuit; The booster circuit outputs a control terminal to which a control signal of the switching transistor circuit is input, a booster terminal that outputs a boosted voltage, and is output via the switching transistor circuit when the control signal is input to the control terminal. A boosting unit that takes in the transmission signal, generates a boosted voltage higher than the voltage level of the input control signal, and applies the boosted voltage to the control terminal of the switching transistor circuit via the boosting terminal; Is connected between the terminal and the step-up terminal is made more loss for improving resistance to reduce the voltage attenuation of the transmitted signal.
また、本発明による半導体集積回路装置は、前記昇圧部が、第２の端子に、一方の接続部が接続された第１の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第１の抵抗と、カソードが第１の抵抗の他方の接続部に接続された第１のダイオードと、一方の接続部が第１のダイオードのアノードに接続された第２の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第２の抵抗と、アノードが第２の抵抗の他方の接続部に接続され、カソードが第２の静電容量素子の他方の接続部に接続された第２のダイオードと、一方の接続部が制御端子および第１のダイオードのアノードに接続され、他方の接続部が昇圧端子に接続された第３の抵抗とよりなり、損失改善用抵抗が、第１の静電容量素子の他方の接続部と昇圧端子との間に接続されたものである。 In the semiconductor integrated circuit device according to the present invention, the boosting unit includes a first capacitance element in which one connection portion is connected to the second terminal, and one connection portion is a first capacitance. A first resistor connected to the other connection of the element; a first diode having a cathode connected to the other connection of the first resistor; and one connection connected to the anode of the first diode. The second capacitance element, a second resistor having one connection portion connected to the other connection portion of the first capacitance element, and an anode connected to the other connection portion of the second resistance element. A second diode having a cathode connected to the other connection portion of the second capacitance element, one connection portion connected to the control terminal and the anode of the first diode, and the other connection portion The third resistor connected to the booster terminal and the loss improving resistor is the first static resistor. Those which are connected between the step-up terminal and the other connection portion of the capacitive element.
さらに、本発明による導体集積回路装置は、前記送信回路に結合される第２の端子が、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｅｒｖｉｃｅ）、またはＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）の少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されるものである。 Furthermore, in the conductor integrated circuit device according to the present invention, the second terminal coupled to the transmission circuit is at least one of GSM (Global System for Mobile Communications), PCS (Personal Communications Service), or DCS (Digital Cellular System). A transmission signal in a frequency band used for such a communication method is input.
また、本願のその他の発明の概要を簡単に示す。 Moreover, the outline | summary of the other invention of this application is shown briefly.
本発明による高周波電力増幅モジュールは、アンテナ接続切り替え回路と、送信回路から送信信号を受け取り、増幅された送信信号をアンテナ接続切り替え回路に供給する高周波電力増幅器と、該アンテナ接続切り替え回路に制御信号を出力し、アンテナ接続切り替え回路を制御する制御部とを備え、該アンテナ接続切り替え回路は、アンテナに結合される第１の端子と、送信回路に結合される複数の第２の端子と、第１の端子と複数の第２の端子との間にそれぞれ設置され、第１の端子と第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、該切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、該昇圧回路は、切り替え用トランジスタ回路の制御信号が入力される制御端子と、昇圧電圧を出力する昇圧端子と、制御端子に制御信号が入力された際に切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、昇圧端子を介して切り替え用トランジスタ回路の制御端子に印加する昇圧部と、第２の端子と昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなるものである。 A high-frequency power amplification module according to the present invention includes an antenna connection switching circuit, a high-frequency power amplifier that receives a transmission signal from the transmission circuit and supplies the amplified transmission signal to the antenna connection switching circuit, and a control signal to the antenna connection switching circuit. And a control unit that controls the antenna connection switching circuit, the antenna connection switching circuit including a first terminal coupled to the antenna, a plurality of second terminals coupled to the transmission circuit, and a first And a switching transistor circuit for switching the connection between the first terminal and the second terminal, and a booster higher than the control signal of the switching transistor circuit A booster circuit that generates and outputs a voltage, the booster circuit having a control terminal to which a control signal of the switching transistor circuit is input; Captures a boost signal that outputs a boost voltage and a transmission signal that is output via a switching transistor circuit when a control signal is input to the control terminal, and generates a boost voltage that is higher than the voltage level of the input control signal And a boosting unit that is applied to the control terminal of the switching transistor circuit via the boosting terminal, and a loss improving resistor that is connected between the second terminal and the boosting terminal to reduce the voltage attenuation of the transmission signal. Is.
また、本発明の高周波電力増幅モジュールは、前記昇圧部が、第２の端子に、一方の接続部が接続された第１の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第１の抵抗と、カソードが第１の抵抗の他方の接続部に接続された第１のダイオードと、一方の接続部が第１のダイオードのアノードに接続された第２の静電容量素子と、一方の接続部が第１の静電容量素子の他方の接続部に接続された第２の抵抗と、アノードが第２の抵抗の他方の接続部に接続され、カソードが第２の静電容量素子の他方の接続部に接続された第２のダイオードと、一方の接続部が制御端子および第１のダイオードのアノードに接続され、他方の接続部が昇圧端子に接続された第３の抵抗とよりなり、損失改善用抵抗は、第１の静電容量素子の他方の接続部と昇圧端子との間に接続されたものである。 In the high-frequency power amplification module according to the present invention, the boosting unit includes a first capacitance element in which one connection portion is connected to the second terminal, and one connection portion is a first capacitance. A first resistor connected to the other connection of the element; a first diode having a cathode connected to the other connection of the first resistor; and one connection connected to the anode of the first diode. The second capacitance element, a second resistor having one connection portion connected to the other connection portion of the first capacitance element, and an anode connected to the other connection portion of the second resistance element. A second diode having a cathode connected to the other connection portion of the second capacitance element, one connection portion connected to the control terminal and the anode of the first diode, and the other connection portion The third resistor connected to the boosting terminal and the loss improving resistor are the first resistor Those which are connected between the boost terminal other connection portion of the capacitor element.
さらに、本発明の高周波電力増幅モジュールは、前記送信回路に結合される第２の端子が、ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されるものである。 Furthermore, in the high frequency power amplifier module of the present invention, the second terminal coupled to the transmission circuit receives a transmission signal of a frequency band used for at least one of GSM, PCS, and DCS communication systems. It is.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
（１）昇圧回路における挿入損失を大幅に改善することができる。 (1) The insertion loss in the booster circuit can be greatly improved.
（２）上記（１）により、アンテナスイッチの高調歪みを低減させることができる。 (2) According to the above (1), the harmonic distortion of the antenna switch can be reduced.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図１は、本発明の一実施の形態による高周波電力増幅モジュールの構成を示すブロック図、図２は、図１の高周波電力増幅モジュールに設けられたアンテナスイッチの構成を示すブロック図、図３は、図２のアンテナスイッチに設けられたアンテナスイッチ部、および昇圧回路の構成を示す説明図、図４は、図３に示した昇圧回路の構成を示す回路図、図５は、図４の昇圧回路に用いられるダイオードの一例を示すレイアウト図、図６は、図４の昇圧回路に用いられる抵抗の製造工程例を示す断面図、図７は、図４の昇圧回路に用いられるダイオードの製造工程例を示す断面図、図８は、図７に続く製造工程例を示す断面図である。 FIG. 1 is a block diagram showing a configuration of a high frequency power amplification module according to an embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of an antenna switch provided in the high frequency power amplification module of FIG. 1, and FIG. FIG. 4 is an explanatory diagram showing a configuration of an antenna switch unit provided in the antenna switch of FIG. 2 and a booster circuit, FIG. 4 is a circuit diagram showing a configuration of the booster circuit shown in FIG. 3, and FIG. 5 is a booster of FIG. 6 is a layout diagram showing an example of a diode used in the circuit, FIG. 6 is a sectional view showing an example of a manufacturing process of a resistor used in the booster circuit of FIG. 4, and FIG. 7 is a manufacturing process of the diode used in the booster circuit of FIG. FIG. 8 is a sectional view showing an example of a manufacturing process following FIG.
本実施の形態において、高周波電力増幅モジュール１は、たとえば、通信システムである携帯電話の送信用電力増幅モジュールである。高周波電力増幅モジュール１は、図１に示すように、電力増幅部２、信号処理部３、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）フィルタ４〜６、Ｗ−ＣＤＭＡ（Ｗｉｄｅ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）用のパワーアンプ７，８、ならびにデュプレクサ９，１０から構成される。
In the present embodiment, the high-frequency
電力増幅部２は、高周波電力増幅器として機能するパワーアンプ１１，１２、ローパスフィルタ１３，１４、制御部１５、およびアンテナスイッチ１６を備えている。信号処理部３は、ローノイズアンプ１７〜２１を備えている。
The
アンテナ接続切り替え回路として機能するアンテナスイッチ１６は、アンテナＡｔが接続されるアンテナ端子ＡＮＴに対して７つの信号端子（送信端子Ｔｘ１，Ｔｘ２、受信端子Ｒｘ２〜Ｒｘ４、送受信端子ＴＲｘ１，ＴＲｘ５）のいずれかを接続する、所謂ＳＰ７Ｔの構成となっている。
The
このいずれを接続するかは、制御部１５が、高周波電力増幅モジュール１の後段に接続されるベースバンド回路からの制御信号に基づいて選択する。
Which of these is connected is selected by the
１．７１ＧＨｚ〜１．９１ＧＨｚ帯を用いるＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｅｒｖｉｃｅ）方式またはＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）方式の送信信号は、パワーアンプ１１で増幅され、ローパスフィルタ１３を介して第２の端子となる送信端子Ｔｘ１に入力される。
A transmission signal of a PCS (Personal Communications Service) system or a DCS (Digital Cellular System) system using a band of 1.71 GHz to 1.91 GHz is amplified by the
９００ＭＨｚ帯を用いるＧＳＭ方式の送信信号は、パワーアンプ１２で増幅され、ローパスフィルタ１４を介して第２の端子となる送信端子Ｔｘ２に入力される。そして、これらの送信信号は、制御部１５からの選択によってアンテナＡｔを介して出力される。
A GSM transmission signal using the 900 MHz band is amplified by the
なお、この際、制御部１５は、ベースバンド回路からの制御信号に基づいて、パワーアンプ１１またはパワーアンプ１２の増幅率なども制御する。
At this time, the
また、制御部１５の選択によってアンテナＡｔから受信端子Ｒｘ４に入力された受信信号は、ＳＡＷフィルタ４によって特定周波数（ＰＣＳ：１．９ＧＨｚ帯）の信号が選択され、ローノイズアンプ１７によって増幅後、後段の復調回路などに出力される。
Further, the reception signal input from the antenna At to the reception terminal Rx4 by the selection of the
同様に、受信端子Ｒｘ３に入力された受信信号は、ＳＡＷフィルタ５で特定周波数（ＤＣＳ：１．８ＧＨｚ帯）の選択後にローノイズアンプ１８で増幅される。
Similarly, the reception signal input to the reception terminal Rx3 is amplified by the
受信端子Ｒｘ２に入力された受信信号は、ＳＡＷフィルタ６で特定周波数（ＧＳＭ：９００ＭＨｚ帯）の選択後にローノイズアンプ２１で増幅される。そして、これらの増幅信号は、復調回路などに出力される。
The reception signal input to the reception terminal Rx2 is amplified by the
２．１ＧＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、パワーアンプ７で増幅後、デュプレクサ９による送受信信号の分別を経て送受信端子ＴＲｘ１に入力され、制御部１５からの選択によってアンテナＡｔを介して出力される。
The W-CDMA transmission signal using the 2.1 GHz band is amplified by the
一方、アンテナＡｔから送受信端子ＴＲｘ１に入力された受信信号は、デュプレクサ９による分別を経てローノイズアンプ１９で増幅され、復調回路などに出力される。同様に、９００ＭＨｚ帯を用いるＷ−ＣＤＭＡ方式の送信信号は、パワーアンプ８で増幅後、デュプレクサ１０による送受信信号の分別を経て送受信端子ＴＲｘ５に入力され、制御部１５からの選択によってアンテナＡｔを介して出力される。
On the other hand, the received signal input from the antenna At to the transmission / reception terminal TRx1 is amplified by the
また、アンテナＡｔから送受信端子ＴＲｘ５に入力された受信信号は、デュプレクサ１０による分別を経てローノイズアンプ２０で増幅され、復調回路などに出力される。
Also, the received signal input from the antenna At to the transmission / reception terminal TRx5 is amplified by the
図２は、アンテナスイッチ１６の構成を示すブロック図である。
FIG. 2 is a block diagram showing the configuration of the
アンテナスイッチ１６は、図示するように、アンテナスイッチ部２２〜２９、および昇圧回路３０，３１から構成されいる。これらアンテナスイッチ部２２〜２９は、制御部１５の制御に基づいて送受信する信号の切り替えを行う。
The
アンテナスイッチ部２２は、第１の端子となるアンテナ端子ＡＮＴと送信端子Ｔｘ１との間に設けられており、アンテナスイッチ部２３は、アンテナ端子ＡＮＴと送信端子Ｔｘ２との間に設けられている。
The
アンテナスイッチ部２４〜２６の一方の接続部には、受信端子Ｒｘ２〜Ｒｘ４がそれぞれ接続されており、これらアンテナスイッチ部２４〜２６の他方の接続部には、アンテナスイッチ部２７の一方の接続部に共通接続されている。アンテナスイッチ部２７の他方の接続部には、アンテナ端子ＡＮＴが接続されている。
Reception terminals Rx2 to Rx4 are connected to one connection part of the
昇圧回路３０は、送信端子Ｔｘ１からの送信信号を取り込んで昇圧電圧を発生させ、アンテナスイッチ部２２の切り替え用のトランジスタ回路Ｑ１（図３）のゲートに該昇圧電圧を印加する。
The
昇圧回路３１は、同様に、送信端子Ｔｘ２からの送信信号を取り込んで昇圧電圧を発生させ、アンテナスイッチ部２３の切り替え用トランジスタの制御端子に該昇圧電圧を印加する。
Similarly, the
図３は、アンテナスイッチ部２２の構成、および昇圧回路３０との接続構成を示す説明図である。
FIG. 3 is an explanatory diagram showing the configuration of the
アンテナスイッチ部２２は、トランジスタ回路Ｑ１，Ｑ２、抵抗Ｒｄ１〜Ｒｄ６、抵抗Ｒｄｄ１〜Ｒｄｄ４、Ｒｇ１〜Ｒｇ６，Ｒｇｇ１〜Ｒｇｇ４、および静電容量素子Ｃ１〜Ｃ５から構成されている。
The
切り替え用トランジスタ回路として機能するトランジスタ回路Ｑ１は、２段接続のトリプルゲートトランジスタＱ１1 ，Ｑ１2 から構成されており、トランジスタ回路Ｑ２は、２段接続のダブルゲートトランジスタＱ２1 ，Ｑ２2 から構成されている。 Transistor circuit Q1 functioning as a switching transistor circuit is of a two-stage connection triple gate transistors Q1 1, Q1 2 is constituted from the transistor circuit Q2 is composed of double gate transistors Q2 1, Q2 2 of a two-stage connection ing.
送信端子Ｔｘ１とアンテナ端子ＡＮＴとの間には、トランジスタ回路Ｑ１が接続されており、送信端子Ｔｘ１とグランド（基準電位）端子ＧＮＤとの間には、トランジスタ回路Ｑ２が接続されている。 A transistor circuit Q1 is connected between the transmission terminal Tx1 and the antenna terminal ANT, and a transistor circuit Q2 is connected between the transmission terminal Tx1 and the ground (reference potential) terminal GND.
トランジスタＱ１1 の一方の接続部と他方の接続部との間（ソース／ドレイン間）には、抵抗Ｒｄ１〜Ｒｄ３が直列にそれぞれ接続されおり、トランジスタＱ１2 の他方の接続部と一方の接続部との間（ソース／ドレイン間）には、抵抗Ｒｄ４〜Ｒｄ６が直列にそれぞれ接続されている。 Between one connection and the other connection portion of the transistors Q1 1 (between the source / drain) resistance Rd1~Rd3 are respectively connected in series, the other end of the transistor Q1 2 and one connection portion Resistors Rd4 to Rd6 are connected in series with each other (between the source and drain).
また、抵抗Ｒｄ１と抵抗Ｒｄ２との接続ノード、ならびに抵抗Ｒｄ２と抵抗Ｒｄ３の接続ノードから、トランジスタＱ１1 における２箇所のゲート−ゲート間中点にバイアスがそれぞれ供給されている。 Further, a connection node between the resistor Rd1 and the resistor Rd2, and a connection node between the resistor Rd2 and the resistance Rd3, the gate of the two places in the transistor Q1 1 - bias gate midpoint is supplied.
同様に抵抗Ｒｄ４と抵抗Ｒｄ５の接続ノードと抵抗Ｒｄ５と抵抗Ｒｄ６の接続ノードから、トランジスタＱ１2 における２箇所のゲート−ゲート間中点にバイアスがそれぞれ供給されている。 For the same resistor Rd4 and the connection node between the resistor Rd5 and the connection node of the resistance Rd6 resistor Rd5, gates of two places in the transistor Q1 2 - bias gate midpoint is supplied.
トランジスタＱ１1 の３本のゲートには、抵抗素子Ｒｇ１〜Ｒｇ３が一方の接続部がそれぞれ接続されており、これら抵抗素子Ｒｇ１〜Ｒｇ３の他方の接続部には、昇圧回路３０の出力部となる出力端子ＤＣｇａｔｅ（図４）がそれぞれ接続されている。
The three gate of the transistor Q1 1, the resistance element Rg1～Rg3 there is one connection portion are connected, respectively, to the other connection portion of the resistor element Rg1～Rg3, the output of the
また、Ｑ１1 のソース／ドレインの一端（アンテナ端子ＡＮＴ側）と、これに最も近いゲートとの間には静電容量素子Ｃ３が接続されている。 Further, the Q1 1 source / drain of one end (the antenna terminal ANT side), the capacitance element C3 is connected between the nearest gate thereto.
トランジスタＱ１2 の３本のゲートは、抵抗Ｒｇ４〜Ｒｇ６の一方の接続部がそれぞれ接続されており、これら抵抗Ｒｇ４〜Ｒｇ６の他方の接続部には、制御端子Ｔｘ１ｃＬが接続されている。トランジスタＱ１2 のソース／ドレインの一端（送信端子Ｔｘ１側）と、これに最も近いゲートとの間には静電容量素子Ｃ４が接続されている。 Three gate of the transistor Q1 2, one of the connection portion of the resistor Rg4～Rg6 are respectively connected to the other connection of the resistors Rg4～Rg6, control terminal Tx1cL is connected. And one end of the source / drain of the transistor Q1 2 (transmitting terminal Tx1 side), the capacitance element C4 is connected between the nearest gate thereto.
制御端子Ｔｘ１ｃＬには、制御部１５（図１）から制御端子Ｔｘ１ｃに入力された制御電圧が、ダイオードＤｉ（Ｔｘ１ｃ側がアノード、Ｔｘ１ｃＬ側がカソード）を介して印加される。このダイオードＤｉは、トランジスタ回路Ｑ１のゲートからの逆流を防止する機能を担う。 A control voltage input from the control unit 15 (FIG. 1) to the control terminal Tx1c is applied to the control terminal Tx1cL via a diode Di (Tx1c side is an anode, and Tx1cL side is a cathode). The diode Di has a function of preventing a backflow from the gate of the transistor circuit Q1.
さらに、送信端子Ｔｘ１には大電力が入力されるため、トランジスタ回路Ｑ１のゲートと送信端子との間には、昇圧回路３０が接続されている。この昇圧回路３０により、トランジスタ回路Ｑ１がオンする際のゲート電圧を昇圧させることが可能となる。
Further, since a large amount of power is input to the transmission terminal Tx1, the
トランジスタ回路Ｑ２において、トランジスタＱ２1 の一方の接続部には、静電容量素子Ｃ１を介して送信端子Ｔｘ１が接続されており、トランジスタＱ２2 の他方の接続部には、静電容量素子Ｃ３を介してグランド（基準電位）に接続されている。 In the transistor circuit Q2, the one end of the transistor Q2 1 is transmission terminal Tx1 via a capacitive element C1 is connected, the other end of the transistor Q2 2 is a capacitive element C3 To the ground (reference potential).
また、トランジスタＱ２1 の他方の接続部とトランジスタＱ２2 の一方の接続部は、共通接続されている。トランジスタＱ２1 ，Ｑ２2 の各々のゲートは、抵抗Ｒｇｇ１，Ｒｇｇ２、抵抗Ｒｇｇ３，Ｒｇｇ４を介してグランドにそれぞれ接続されている。 The other connection portion of the transistor Q2 1 and one connection portion of the transistor Q2 2 are connected in common. The gates of the transistors Q2 1 and Q2 2 are connected to the ground via resistors Rgg1 and Rgg2 and resistors Rgg3 and Rgg4, respectively.
トランジスタＱ２1 のソース／ドレインの一端（送信端子Ｔｘ１側）と、これに近いゲートとの間には静電容量素子Ｃ２が接続されており、トランジスタＱ２2 のソース／ドレインの一端（ＧＮＤ側）と、これに近いゲートとの間には静電容量素子Ｃ５が接続されている。 A capacitance element C2 is connected between one end of the source / drain (transmission terminal Tx1 side) of the transistor Q2 1 and a gate close thereto, and one end of the source / drain of the transistor Q2 2 (GND side). And the electrostatic capacitance element C5 is connected between the gate near this.
トランジスタＱ２1 ，Ｑ２2 のソース−ドレイン間には、抵抗Ｒｄｄ１，Ｒｄｄ２、抵抗Ｒｄｄ３，Ｒｄｄ４がそれぞれ直列接続されており、この接続ノードから各ゲート−ゲート間中点にバイアスが供給される。 Resistors Rdd1, Rdd2, and resistors Rdd3, Rdd4 are connected in series between the source and drain of the transistors Q2 1 , Q2 2 , respectively, and a bias is supplied from this connection node to the midpoint between each gate-gate.
このトランジスタ回路Ｑ２は、制御端子Ｔｘ１ｃＬに‘Ｈｉ’レベル電圧が印加されてトランジスタ回路Ｑ１がオンとなった際にはオフとなり、制御端子Ｔｘ１ｃＬに‘Ｌｏ’レベル電圧が印加されてトランジスタ回路Ｑ１がオフとなった際にはオンとなる。 The transistor circuit Q2 is turned off when the 'Hi' level voltage is applied to the control terminal Tx1cL and the transistor circuit Q1 is turned on, and the 'Lo' level voltage is applied to the control terminal Tx1cL and the transistor circuit Q1 is turned on. Turns on when turned off.
図４は、昇圧回路３０の接続構成を示す説明図である。
FIG. 4 is an explanatory diagram showing a connection configuration of the
昇圧回路３０は、図示するように、ダイオード３２，３３、抵抗３４〜３７、および静電容量素子３８，３９から構成されている。そして、ダイオード３２，３３、抵抗３４，３５，３７、ならびに静電容量素子３８，３９によって昇圧部が構成されている。
The
第１の静電容量素子となる静電容量素子３８の一方の接続部には、送信端子Ｔｘ１が接続されており、該静電容量素子３８の他方の接続部には、抵抗３４〜３６の一方の接続部がそれぞれ接続されている。
A transmission terminal Tx1 is connected to one connection portion of the capacitance element 38 serving as the first capacitance element, and
第１の抵抗である抵抗３４の他方の接続部には、第１のダイオードとなるダイオード３２のカソードが接続されており、第２の抵抗である抵抗３５の他方の接続部には、第２のダイオードとなるダイオード３３のアソードが接続されている。ダイオード３２のアノードには、第２の静電容量素子となる静電容量素子３９の一方の接続部が接続されており、ダイオード３３のカソードには、静電容量素子３９の他方の接続部が接続されている。
The cathode of a
また、静電容量素子３９の他方の接続部には、第３の抵抗である抵抗３７の一方の接続部、および制御端子Ｔｘ１ｃＬがそれぞれ接続されている。抵抗３７，３６の他方の接続部には、昇圧電圧が出力される出力端子ＤＣｇａｔｅが接続されており、昇圧回路３０の出力端子となる。
The other connection portion of the capacitive element 39 is connected to one connection portion of the
なお、図３、図４では、アンテナスイッチ部２２、および昇圧回路３０の構成について説明したが、アンテナスイッチ部２３、および昇圧回路３１における構成も、図３，図４と同様となっている。
3 and 4, the configurations of the
次に、本実施の形態における昇圧回路３０（，３１）の作用について説明する。 Next, the operation of the booster circuit 30 (, 31) in the present embodiment will be described.
制御端子Ｔｘ１ｃＬにオン電圧が印加されて、アンテナスイッチ部２２がオンとなり、ＲＦ信号（送信信号）が送信端子Ｔｘ１からアンテナ端子ＡＮＴを通過する。
The on-voltage is applied to the control terminal Tx1cL, the
その際、送信信号の一部分が昇圧回路３０（，３１）に供給される。昇圧回路３０（，３１）は、その送信電力を取り込み、ダイオード３２，３３の整流作用によって制御部１５から出力される制御電圧よりも高い電圧となる昇圧電圧を出力端子ＤＣｇａｔｅに発生させ、トランジスタ回路Ｑ１のゲートに印加する。
At that time, a part of the transmission signal is supplied to the booster circuit 30 (31). The step-up circuit 30 (, 31) takes in the transmission power, generates a step-up voltage that is higher than the control voltage output from the
その結果、トランジスタ回路Ｑ１以外のオフしているトランジスタ回路におけるトランジスタのゲート−ソース間容量Ｃｇｓには、より高いアンテナ電圧となり、より深いオフ状態とすることができる。 As a result, the gate-source capacitance Cgs of the transistors in the off transistor circuits other than the transistor circuit Q1 has a higher antenna voltage and can be in a deeper off state.
この場合、損失改善用抵抗となる抵抗３６が出力端子ＤＣｇａｔｅに接続された構成とすることにより入力された送信電力のＲＦ信号経路における抵抗通過が、抵抗３６の１個だけとなるので、送信信号の減衰を小さく抑えて挿入損失特性の劣化を防ぐことができる。 In this case, since the resistor 36 serving as the loss improving resistor is connected to the output terminal DCgate, only one resistor 36 passes through the resistor in the RF signal path of the input transmission power. The attenuation of the insertion loss can be suppressed to a small value, and the deterioration of the insertion loss characteristic can be prevented.
図５は、昇圧回路３０（，３１）のダイオード３２（，３３）のレイアウト例を示す説明図である。 FIG. 5 is an explanatory diagram showing a layout example of the diode 32 (, 33) of the booster circuit 30 (, 31).
図５の右側に示すダイオード３２（，３３）は、図５の左側に示すように、たとえば、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＴのドレイン電極Ｄとソース電極Ｓとが共通接続、いわゆるダイオード接続された構成となっている。 As shown on the left side of FIG. 5, the diode 32 (, 33) shown on the right side of FIG. 5 is, for example, commonly connected to the drain electrode D and source electrode S of a MOS (Metal Oxide Semiconductor) transistor T, so-called diode-connected. It becomes the composition.
そしてドレイン電極Ｄとソース電極Ｓとの共通接続部がダイオード３２（，３３）のカソードとなり、該ＭＯＳトランジスタＴのゲート電極Ｇがダイオード３２（，３３）のアノードとなる。 The common connection between the drain electrode D and the source electrode S becomes the cathode of the diode 32 (, 33), and the gate electrode G of the MOS transistor T becomes the anode of the diode 32 (, 33).
次に、昇圧回路３０（，３１）に用いられる抵抗３４（〜３７）、およびダイオード３２（，３３）の製造工程について説明する。 Next, the manufacturing process of the resistors 34 (-37) and the diodes 32 (33) used in the booster circuit 30 (31) will be described.
図６は、抵抗３４（〜３７）の断面図を示したものである。 FIG. 6 shows a cross-sectional view of the resistor 34 (˜37).
まず、図６に示すように、半絶縁性ガリウムヒ素（ＧａＡｓ）からなる半導体基板ＳＵＢ上にＧａＡｓのエピタキシャル層ＥＰを形成し、このエピタキシャル層ＥＰの上面に、バッファ層ＬＹ１を形成する。 First, as shown in FIG. 6, a GaAs epitaxial layer EP is formed on a semiconductor substrate SUB made of semi-insulating gallium arsenide (GaAs), and a buffer layer LY1 is formed on the upper surface of the epitaxial layer EP.
続いて、バッファ層ＬＹ１の上面に、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）層ＬＹ２を形成し、その上面に、ｎ型ガリウムヒ素（ＧａＡｓ）層ＬＹ３を形成する。 Subsequently, an aluminum gallium arsenide (AlGaAs) layer LY2 is formed on the upper surface of the buffer layer LY1, and an n-type gallium arsenide (GaAs) layer LY3 is formed on the upper surface.
そして、図６の右側のアルミニウムガリウムヒ素層ＬＹ２、およびｎ型ガリウムヒ素層ＬＹ３をエッチングした後、たとえば、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）／ＳｉＯからなる絶縁膜ＩＳを形成する。 Then, after etching the aluminum gallium arsenide layer LY2 and the n-type gallium arsenide layer LY3 on the right side of FIG. 6, an insulating film IS made of, for example, PSG (phosphosilicate glass) / SiO is formed.
絶縁膜ＩＳ上において、アルミニウムガリウムヒ素層ＬＹ２、ｎ型ガリウムヒ素層ＬＹ３ＬＹ３をエッチングした位置に、たとえば、ＷＳｉＮからなる抵抗素子３４（〜３７）を形成する。 On the insulating film IS, resistance elements 34 (-37) made of, for example, WSiN are formed at positions where the aluminum gallium arsenide layer LY2 and the n-type gallium arsenide layer LY3LY3 are etched.
また、図７、図８は、ダイオード３２（，３３）を構成するＭＯＳトランジスタＴの断面図である。 7 and 8 are cross-sectional views of the MOS transistor T that constitutes the diode 32 (33).
図６に示す抵抗３４（〜３７）を形成した後、図７に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２が配置される位置の絶縁膜ＩＳをエッチングし、メタル配線などによってこのソース／ドレイン配線ＳＤ１，ＳＤ２を形成する。 After the resistors 34 (-37) shown in FIG. 6 are formed, as shown in FIG. 7, the insulating film IS at the position where the source / drain wirings SD1 and SD2 are disposed is etched, and this source / drain is formed by metal wiring or the like. Wiring SD1 and SD2 are formed.
そして、図８に示すように、ソース／ドレイン配線ＳＤ１，ＳＤ２に挟まれた領域において、ゲート配線Ｇ１が配置される位置の絶縁膜ＩＳ、およびｎ型ガリウムヒ素層ＬＹ３をエッチングし、メタル配線などによってゲート配線Ｇ１を形成し、ダイオード３２（，３３）となるトランジスタが形成される。 Then, as shown in FIG. 8, in the region sandwiched between the source / drain wirings SD1 and SD2, the insulating film IS at the position where the gate wiring G1 is disposed and the n-type gallium arsenide layer LY3 are etched to form a metal wiring or the like As a result, the gate line G1 is formed, and a transistor to be the diode 32 (, 33) is formed.
それにより、本実施の形態によれば、昇圧回路３０，３１により、安定した昇圧電圧を発生させながら、アンテナスイッチ１６における高調波歪みを大幅に低減することができる。
Thereby, according to the present embodiment, the harmonic distortion in the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
たとえば、前記実施の形態では、マルチバンド対応の携帯電話システムなどに用いられるアンテナスイッチの例で説明を行ったが、これに限らず、例えば複数バンド（例えば２．４ＧＨｚ帯、５ＧＨｚ帯）に対応した無線ＬＡＮ用アンテナスイッチなどを含め各種無線通信システムに対して同様に適用することが可能である。 For example, in the above-described embodiment, an example of an antenna switch used in a multiband-compatible mobile phone system has been described. However, the present invention is not limited to this, and for example, supports a plurality of bands (for example, 2.4 GHz band, 5 GHz band). The present invention can be similarly applied to various wireless communication systems including the wireless LAN antenna switch.
本発明は、半導体集積回路装置および高周波モジュールにおけるアンテナスイッチおよびそれを含む携帯電話向け高周波モジュールや無線ＬＡＮ用のアンテナスイッチなどに適している。 The present invention is suitable for an antenna switch in a semiconductor integrated circuit device and a high frequency module, a high frequency module for a mobile phone including the antenna switch, an antenna switch for a wireless LAN, and the like.
１ 高周波電力増幅モジュール
２ 電力増幅部
３ 信号処理部
４〜６ ＳＡＷフィルタ
７，８ パワーアンプ
９，１０ デュプレクサ
１１，１２ パワーアンプ
１３，１４ ローパスフィルタ
１５ 制御部
１６ アンテナスイッチ
１７〜２１ ローノイズアンプ
Ａｔ アンテナ
ＡＮＴ アンテナ端子
Ｔｘ１，Ｔｘ２ 送信端子
Ｒｘ２〜Ｒｘ４ 受信端子
ＴＲｘ１，ＴＲｘ５ 送受信端子
２２〜２９ アンテナスイッチ部
３０，３１ 昇圧回路
３２，３３ ダイオード
３４〜３７ 抵抗
３８，３９ 静電容量素子
Ｑ１ トランジスタ回路
Ｑ１1 トランジスタ
Ｑ１2 トランジスタ
Ｑ２ トランジスタ回路
Ｑ２1 トランジスタ
Ｑ２2 トランジスタ
Ｒｄ１〜Ｒｄ６ 抵抗
Ｒｄｄ１〜Ｒｄｄ４ 抵抗
Ｒｇ１〜Ｒｇ６ 抵抗
Ｒｇｇ１〜Ｒｇｇ４ 抵抗
Ｃ１〜Ｃ５ 静電容量素子
Ｔｘ１ｃＬ 制御端子
ＤＣｇａｔｅ 出力端子
Ｄｉ ダイオード
Ｔ トランジスタ
Ｄ ドレイン電極
Ｓ ソース電極
ＳＵＢ 半導体基板
ＥＰ エピタキシャル層
ＬＹ１ バッファ層
ＬＹ２ アルミニウムガリウムヒ素層
ＬＹ３ ｎ型ガリウムヒ素層
ＩＳ 絶縁膜
ＳＤ１，ＳＤ２ ソース／ドレイン配線
Ｇ１ ゲート配線
DESCRIPTION OF
Claims (6)
送信回路に結合される複数の第２の端子と、
前記第１の端子と複数の前記第２の端子との間にそれぞれ設置され、前記第１の端子と前記第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、
前記切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、
前記昇圧回路は、
前記切り替え用トランジスタ回路の制御信号が入力される制御端子と、
昇圧電圧を出力する昇圧端子と、
前記制御端子に制御信号が入力された際に前記切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、前記昇圧端子を介して前記切り替え用トランジスタ回路の制御端子に印加する昇圧部と、
前記第２の端子と前記昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなることを特徴とする半導体集積回路装置。 A first terminal coupled to the antenna;
A plurality of second terminals coupled to the transmission circuit;
A switching transistor circuit that is installed between the first terminal and the plurality of second terminals, and performs connection switching between the first terminal and the second terminal;
A booster circuit that generates and outputs a boosted voltage higher than the control signal of the switching transistor circuit;
The booster circuit includes:
A control terminal to which a control signal of the switching transistor circuit is input;
A boosting terminal for outputting a boosted voltage;
A transmission signal output via the switching transistor circuit when a control signal is input to the control terminal is captured, a boosted voltage higher than the voltage level of the input control signal is generated, and the A boosting unit applied to the control terminal of the switching transistor circuit;
A semiconductor integrated circuit device comprising a loss improving resistor connected between the second terminal and the boosting terminal and reducing voltage attenuation of a transmission signal.
前記昇圧部は、
前記第２の端子に、一方の接続部が接続された第１の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第１の抵抗と、
カソードが、前記第１の抵抗の他方の接続部に接続された第１のダイオードと、
一方の接続部が、前記第１のダイオードのアノードに接続された第２の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第２の抵抗と、
アノードが、前記第２の抵抗の他方の接続部に接続され、カソードが、前記第２の静電容量素子の他方の接続部に接続された第２のダイオードと、
一方の接続部が、前記制御端子、および前記第１のダイオードのアノードに接続され、他方の接続部が、前記昇圧端子に接続された第３の抵抗とよりなり、
前記損失改善用抵抗は、
前記第１の静電容量素子の他方の接続部と前記昇圧端子との間に接続されたことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The boosting unit includes:
A first capacitance element having one connection connected to the second terminal;
A first resistor connected to the other connecting portion of the first capacitance element;
A first diode having a cathode connected to the other connection of the first resistor;
A second capacitance element having one connecting portion connected to the anode of the first diode;
A first resistor connected to the other connecting portion of the first capacitance element;
A second diode having an anode connected to the other connection of the second resistor and a cathode connected to the other connection of the second capacitance element;
One connection portion is connected to the control terminal and the anode of the first diode, and the other connection portion is a third resistor connected to the boosting terminal,
The loss improving resistance is:
A semiconductor integrated circuit device connected between the other connection portion of the first capacitance element and the boosting terminal.
前記送信回路に結合される第２の端子は、
ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1 or 2,
The second terminal coupled to the transmission circuit is
A semiconductor integrated circuit device to which a transmission signal in a frequency band used for at least one of GSM, PCS, and DCS communication systems is input.
送信回路から送信信号を受け取り、増幅された送信信号を前記アンテナ接続切り替え回路に供給する高周波電力増幅器と、
前記アンテナ接続切り替え回路に制御信号を出力し、前記アンテナ接続切り替え回路を制御する制御部とを備え、
前記アンテナ接続切り替え回路は、
アンテナに結合される第１の端子と、
送信回路に結合される複数の第２の端子と、
前記第１の端子と複数の前記第２の端子との間にそれぞれ設置され、前記第１の端子と前記第２の端子との接続切り替えを行う切り替え用トランジスタ回路と、
前記切り替え用トランジスタ回路の制御信号よりも高い昇圧電圧を生成して出力する昇圧回路とを備え、
前記昇圧回路は、
前記切り替え用トランジスタ回路の制御信号が入力される制御端子と、
昇圧電圧を出力する昇圧端子と、
前記制御端子に制御信号が入力された際に前記切り替え用トランジスタ回路を介して出力される送信信号を取り込み、入力された制御信号の電圧レベルよりも高い昇圧電圧を発生し、前記昇圧端子を介して前記切り替え用トランジスタ回路の制御端子に印加する昇圧部と、
前記第２の端子と前記昇圧端子との間に接続され、送信信号の電圧減衰を小さくする損失改善用抵抗とよりなることを特徴とする高周波電力増幅モジュール。 An antenna connection switching circuit;
A high-frequency power amplifier that receives a transmission signal from the transmission circuit and supplies the amplified transmission signal to the antenna connection switching circuit;
A control unit that outputs a control signal to the antenna connection switching circuit and controls the antenna connection switching circuit;
The antenna connection switching circuit is
A first terminal coupled to the antenna;
A plurality of second terminals coupled to the transmission circuit;
A switching transistor circuit that is installed between the first terminal and the plurality of second terminals, and performs connection switching between the first terminal and the second terminal;
A booster circuit that generates and outputs a boosted voltage higher than the control signal of the switching transistor circuit;
The booster circuit includes:
A control terminal to which a control signal of the switching transistor circuit is input;
A boosting terminal for outputting a boosted voltage;
A transmission signal output via the switching transistor circuit when a control signal is input to the control terminal is captured, a boosted voltage higher than the voltage level of the input control signal is generated, and the A boosting unit applied to the control terminal of the switching transistor circuit;
A high frequency power amplification module comprising a loss improving resistor connected between the second terminal and the boosting terminal and reducing a voltage attenuation of a transmission signal.
前記昇圧部は、
前記第２の端子に、一方の接続部が接続された第１の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第１の抵抗と、
カソードが、前記第１の抵抗の他方の接続部に接続された第１のダイオードと、
一方の接続部が、前記第１のダイオードのアノードに接続された第２の静電容量素子と、
一方の接続部が、前記第１の静電容量素子の他方の接続部に接続された第２の抵抗と、
アノードが、前記第２の抵抗の他方の接続部に接続され、カソードが、前記第２の静電容量素子の他方の接続部に接続された第２のダイオードと、
一方の接続部が、前記制御端子、および前記第１のダイオードのアノードに接続され、他方の接続部が、前記昇圧端子に接続された第３の抵抗とよりなり、
前記損失改善用抵抗は、
前記第１の静電容量素子の他方の接続部と前記昇圧端子との間に接続されたことを特徴とする高周波電力増幅モジュール。 In the high frequency power amplification module according to claim 4,
The boosting unit includes:
A first capacitance element having one connection connected to the second terminal;
A first resistor connected to the other connecting portion of the first capacitance element;
A first diode having a cathode connected to the other connection of the first resistor;
A second capacitance element having one connecting portion connected to the anode of the first diode;
A first resistor connected to the other connecting portion of the first capacitance element;
A second diode having an anode connected to the other connection of the second resistor and a cathode connected to the other connection of the second capacitance element;
One connection portion is connected to the control terminal and the anode of the first diode, and the other connection portion is a third resistor connected to the boosting terminal,
The loss improving resistance is:
A high-frequency power amplification module connected between the other connection portion of the first capacitance element and the boosting terminal.
前記送信回路に結合される第２の端子は、
ＧＳＭ、ＰＣＳ、またはＤＣＳの少なくともいずれかの通信方式に用いられる周波数帯の送信信号が入力されることを特徴とする高周波電力増幅モジュール。 In the high frequency power amplification module according to claim 4 or 5,
The second terminal coupled to the transmission circuit is
A high-frequency power amplification module, wherein a transmission signal in a frequency band used for at least one of GSM, PCS, and DCS communication systems is input.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007039317A JP2008205794A (en) | 2007-02-20 | 2007-02-20 | Semiconductor integrated circuit device and high frequency power amplification module |
| US11/960,242 US7986927B2 (en) | 2007-02-20 | 2007-12-19 | Semiconductor integrated circuit device and high-frequency power amplifier module |
| CN2008100034040A CN101252352B (en) | 2007-02-20 | 2008-01-11 | Semiconductor integrated circuit device and high-frequency power amplifier module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007039317A JP2008205794A (en) | 2007-02-20 | 2007-02-20 | Semiconductor integrated circuit device and high frequency power amplification module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008205794A true JP2008205794A (en) | 2008-09-04 |
Family
ID=39706132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007039317A Withdrawn JP2008205794A (en) | 2007-02-20 | 2007-02-20 | Semiconductor integrated circuit device and high frequency power amplification module |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7986927B2 (en) |
| JP (1) | JP2008205794A (en) |
| CN (1) | CN101252352B (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049868A (en) * | 2010-08-27 | 2012-03-08 | On Semiconductor Trading Ltd | Switch circuit |
| WO2012161032A1 (en) * | 2011-05-20 | 2012-11-29 | 株式会社村田製作所 | Semiconductor integrated circuit device and high-frequency module |
| JP2013027035A (en) * | 2011-07-19 | 2013-02-04 | Samsung Electro-Mechanics Co Ltd | Rf antenna switch circuit, high-frequency antenna part, and mobile communication device |
| CN117728782A (en) * | 2023-12-15 | 2024-03-19 | 芯朗半导体(深圳)有限公司 | Self-adaptive audio power amplification circuit and chip capable of matching external boosting |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724498B2 (en) * | 2005-08-30 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit device and high frequency power amplification module |
| KR100980112B1 (en) * | 2008-03-27 | 2010-09-03 | 광주과학기술원 | Apparatus and method for switching RF signals |
| US8242841B2 (en) * | 2008-12-05 | 2012-08-14 | Csr Technology Inc. | Receiver having multi-stage low noise amplifier |
| US8417286B2 (en) * | 2010-01-06 | 2013-04-09 | Rfaxis, Inc. | Transmit-receive radio frequency front end integrated circuits for laptop computer applications |
| US9413415B2 (en) * | 2011-12-20 | 2016-08-09 | Murata Manufacturing Co., Ltd. | High frequency module |
| TWI552431B (en) * | 2012-09-04 | 2016-10-01 | 深圳市華星光電技術有限公司 | Communication apparatus equipped with switchable antenna |
| US9570222B2 (en) | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
| US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
| US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
| US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
| US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
| US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
| US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
| US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
| US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
| US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
| US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
| US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
| CN107332573B (en) * | 2017-07-25 | 2021-04-13 | Oppo广东移动通信有限公司 | Radio frequency circuit, antenna device and electronic equipment |
| CN109921809B (en) * | 2019-03-28 | 2024-05-28 | 深圳市太赫兹科技创新研究院有限公司 | Dual-antenna switching circuit and dual-antenna switching device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2607733B2 (en) * | 1990-05-31 | 1997-05-07 | シャープ株式会社 | Semiconductor memory device booster circuit |
| JP4009553B2 (en) * | 2002-05-17 | 2007-11-14 | 日本電気株式会社 | High frequency switch circuit |
| US7263337B2 (en) * | 2003-05-16 | 2007-08-28 | Triquint Semiconductor, Inc. | Circuit for boosting DC voltage |
| JP2006178928A (en) | 2004-11-26 | 2006-07-06 | Seiko Epson Corp | Point management system and point management server, point management method in the same system, computer program and recording medium |
| JP4712492B2 (en) * | 2005-08-31 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | Semiconductor integrated circuit device and high frequency power amplification module |
| JP2007221890A (en) * | 2006-02-15 | 2007-08-30 | Renesas Technology Corp | Semiconductor integrated circuit |
-
2007
- 2007-02-20 JP JP2007039317A patent/JP2008205794A/en not_active Withdrawn
- 2007-12-19 US US11/960,242 patent/US7986927B2/en active Active
-
2008
- 2008-01-11 CN CN2008100034040A patent/CN101252352B/en active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049868A (en) * | 2010-08-27 | 2012-03-08 | On Semiconductor Trading Ltd | Switch circuit |
| US9294598B2 (en) | 2010-08-27 | 2016-03-22 | Semiconductor Components Industries, Llc | Switch circuit |
| WO2012161032A1 (en) * | 2011-05-20 | 2012-11-29 | 株式会社村田製作所 | Semiconductor integrated circuit device and high-frequency module |
| JP5494890B2 (en) * | 2011-05-20 | 2014-05-21 | 株式会社村田製作所 | Semiconductor integrated circuit device and high frequency module |
| JP2013027035A (en) * | 2011-07-19 | 2013-02-04 | Samsung Electro-Mechanics Co Ltd | Rf antenna switch circuit, high-frequency antenna part, and mobile communication device |
| CN117728782A (en) * | 2023-12-15 | 2024-03-19 | 芯朗半导体(深圳)有限公司 | Self-adaptive audio power amplification circuit and chip capable of matching external boosting |
| CN117728782B (en) * | 2023-12-15 | 2024-06-21 | 芯朗半导体(深圳)有限公司 | Self-adaptive audio power amplification circuit and chip capable of matching external boosting |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252352B (en) | 2012-07-25 |
| CN101252352A (en) | 2008-08-27 |
| US20080197923A1 (en) | 2008-08-21 |
| US7986927B2 (en) | 2011-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008205794A (en) | Semiconductor integrated circuit device and high frequency power amplification module | |
| JP4939125B2 (en) | Semiconductor integrated circuit device and high frequency module | |
| US8546980B2 (en) | Radio-frequency module and radio communication system | |
| US8115234B2 (en) | Semiconductor device | |
| JP4712492B2 (en) | Semiconductor integrated circuit device and high frequency power amplification module | |
| JP5706103B2 (en) | Semiconductor device | |
| JP4724498B2 (en) | Semiconductor integrated circuit device and high frequency power amplification module | |
| US8564366B2 (en) | High-frequency power amplifier device | |
| US7642859B2 (en) | Power amplifier | |
| JP2012065041A (en) | High frequency module | |
| JP5375307B2 (en) | Semiconductor device | |
| JP2006303775A (en) | Semiconductor circuit device and high frequency power amplification module | |
| JP4684759B2 (en) | Semiconductor circuit device and high frequency power amplification module | |
| JP5267648B2 (en) | Semiconductor integrated circuit device and high frequency module | |
| JP5494890B2 (en) | Semiconductor integrated circuit device and high frequency module | |
| WO2023286798A1 (en) | Power amplification circuit and power amplification method | |
| JP2007006179A (en) | Antenna switch circuit device | |
| JP2006270630A (en) | Switching circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110615 |