KR101211434B1 - A Compact, High Output Power Density RF Amplifier - Google Patents

A Compact, High Output Power Density RF Amplifier Download PDF

Info

Publication number
KR101211434B1
KR101211434B1 KR1020090092057A KR20090092057A KR101211434B1 KR 101211434 B1 KR101211434 B1 KR 101211434B1 KR 1020090092057 A KR1020090092057 A KR 1020090092057A KR 20090092057 A KR20090092057 A KR 20090092057A KR 101211434 B1 KR101211434 B1 KR 101211434B1
Authority
KR
South Korea
Prior art keywords
amplifier
terminal
power density
transistor
high output
Prior art date
Application number
KR1020090092057A
Other languages
Korean (ko)
Other versions
KR20110034514A (en
Inventor
노윤섭
엄만석
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090092057A priority Critical patent/KR101211434B1/en
Publication of KR20110034514A publication Critical patent/KR20110034514A/en
Application granted granted Critical
Publication of KR101211434B1 publication Critical patent/KR101211434B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45542—Indexing scheme relating to differential amplifiers the IC comprising bias stabilisation means, e.g. DC level stabilisation, and temperature coefficient dependent control, e.g. by DC level shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45638—Indexing scheme relating to differential amplifiers the LC comprising one or more coils

Abstract

본 발명은 Silicon Germanium(SiGe) Hetero-junction Bipolar Transistor(HBT) 증폭기의 고효율 및 고출력 전력 밀도 특성을 동시에 구현하기 위한 소형 고출력 전력밀도 RF 증폭기에 관한 것으로, 본 발명은 SiGe HBT를 사용한 증폭기 MMIC(Monolithic Microwave Integrated Circuit)의 설계에 있어서 증폭 트랜지스터와 증폭기의 바이어스 트랜지스터 사이에 일반적인 설계에서 필요한 인덕터보다 작은 값을 갖는 인덕터를 사용하여 MMIC의 소형화를 실현하고, 능동 바이어스 회로 전에 커패시티브 로드를 추가하여 MMIC가 고효율 및 고출력 특성을 갖는 소형 고출력 전력밀도 RF 증폭기를 제공한다.The present invention relates to a small high output power density RF amplifier for simultaneously implementing high efficiency and high output power density characteristics of a silicon germanium (SiGe) hetero-junction bipolar transistor (HBT) amplifier, and the present invention relates to an amplifier MMIC (Monolithic) using a SiGe HBT. In the design of microwave integrated circuits, the MMIC can be miniaturized by using an inductor having a smaller value than the inductor required in the general design between the amplifying transistor and the bias transistor of the amplifier, and by adding a capacitive load before the active bias circuit. Provides a small high output power density RF amplifier with high efficiency and high output characteristics.

BiCMOS, HBT, SiGe, 전력증폭기 BiCMOS, HBT, SiGe, Power Amplifiers

Description

소형 고출력 전력밀도 ＲＦ 증폭기{A Compact, High Output Power Density RF Amplifier}Miniature High Output Power Density Rf Amplifier {A Compact, High Output Power Density RF Amplifier}

본 발명은 RF 증폭기의 소형화 회로 기술에 관한 것으로, Silicon Germanium(SiGe) Hetero-junction Bipolar Transistor(HBT) 증폭기의 고효율 및 고출력 전력 밀도 특성을 동시에 구현하기 위한 소형 고출력 전력밀도 RF 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a miniaturization circuit technology of an RF amplifier, and to a small high output power density RF amplifier for simultaneously realizing high efficiency and high output power density characteristics of a silicon germanium (SiGe) heterojunction bipolar transistor (HBT) amplifier.

일반적으로, RF 증폭기의 정합회로를 구현하기 위해서는 Metal-Insulator-Metal(MIM) 커패시터와 인덕터가 사용된다. MIM 커패시터의 경우는 소형으로 집적이 가능하지만 인덕터의 경우는 크기가 커서 SiGe BiCMOS 공정을 사용하여 회로를 설계하는 경우 그 회로의 크기가 커지는 문제가 있다. SiGe BiCMOS 공정은 RF 회로뿐만 아니라 Analog 및 Digital 회로까지 포함하는 집적회로를 구현하기 위하여 사용되는 기술로서, 구성 부품의 소형화 및 소형의 저가 회로 구현을 위해서 필수적인 기술이다. SiGe BiCMOS 공정을 사용하여 RF 증폭기를 설계하는 경우에 있어서, CMOS에 비하여 주파수 및 출력전력 특성이 우수한 HBT가 주로 이용된다.In general, a metal insulator-metal (MIM) capacitor and an inductor are used to implement a matching circuit of an RF amplifier. The MIM capacitor can be integrated in a small size, but the inductor has a large size, and when the circuit is designed using the SiGe BiCMOS process, the circuit size becomes large. The SiGe BiCMOS process is a technology used to implement integrated circuits including not only RF circuits but also analog and digital circuits, and is essential for miniaturization of component parts and miniaturization of low cost circuits. In the case of designing an RF amplifier using the SiGe BiCMOS process, HBTs having excellent frequency and output power characteristics compared to CMOS are mainly used.

현재까지 X-대역 에서 Ka-대역까지 SiGe HBT를 사용한 증폭기 회로의 경우 소형화를 위한 기술적인 발전은 시도되지 않았다. 인접기술로서, X-대역 SiGe 증폭기의 경우에, Joel Andrews는 A High-Gain, Two-Stage, X-Band SiGe Power Amplifier(IEEE MTT-S, pp. 817-820, 2007, 이하 "문헌1"이라 칭함)에서, Cascode 구조를 사용하여 포화출력전력(Saturated output power, Psat) 21.4dBm을 구현한 바 있다. 그러나 상기 문헌1은 인덕터를 3개 사용하고 있기 때문에 칩 사이즈가 커지는 문제로 출력전력밀도는 105 mW/mm2 에 그치고 있다. To date, no technical advancement has been made for miniaturization of amplifier circuits using SiGe HBT from X-band to Ka-band. As an adjacent technique, in the case of an X-band SiGe amplifier, Joel Andrews has described a High-Gain, Two-Stage, X-Band SiGe Power Amplifier (IEEE MTT-S, pp. 817-820, 2007, hereinafter "Document 1"). In this case, a saturated output power (Psat) of 21.4 dBm is implemented using a Cascode structure. However, since the document 1 uses three inductors, the output power density is only 105 mW / mm 2 due to the problem of increasing chip size.

Ku-대역 SiGe 증폭기의 경우에 있어서는, Winfried Balalski가 A Fully Integrated 7-18 GHz Power Amplifier with On-chip Output Balun in 75 GHz-fT SiGe-Bipolar(Bipolar/BiCMOS Circuits and Technology Meeting, pp. 61-64, 2003, 이하 "문헌2"라 칭함)에서, On-chip LC Balun구조를 사용하여 포화출력전력 17.5dBm을 구현한 바 있다. 그러나 상기 문헌2는 LC Balun사용으로 인하여 칩 사이즈가 커지기 때문에 출력전력밀도가 78 mW/mm2 에 그치는 한계를 가지고 있다. In the case of a Ku-band SiGe amplifier, Winfried Balalski described A Fully Integrated 7-18 GHz Power Amplifier with On-chip Output Balun in 75 GHz-f T SiGe-Bipolar (Bipolar / BiCMOS Circuits and Technology Meeting, pp. 61- 64, 2003, hereinafter referred to as " document 2 ", a saturation output power of 17.5 dBm has been implemented using an on-chip LC balun structure. However, Document 2 has a limitation that the output power density is only 78 mW / mm 2 because the chip size is increased by the use of LC Balun.

Ka-대역 SiGe 증폭기의 경우에 있어서는, Byung-Wook Min가 SiGe T/R Modules for Ka-Band Phased Arrarys(IEEE CSICS, pp. 1-4, 2007, 이하 "문헌3"이라 칭함)에서, 수동회로보상 기술을 사용하여 포화출력전력19.4 dBm을 구현하였다. 그러나 상기 문헌3의 출력전력밀도는 48 mW/mm2 에 그치는 한계가 있다.In the case of Ka-band SiGe amplifiers, Byung-Wook Min is a passive circuit in SiGe T / R Modules for Ka-Band Phased Arrarys (IEEE CSICS, pp. 1-4, 2007, hereinafter referred to as "Document 3"). Compensation technique is used to achieve saturation output power of 19.4 dBm. However, the output power density of the document 3 is limited to 48 mW / mm2.

전술한 바와 같이, 현재까지 X-대역에서 Ka-대역에 이르는 SiGe HBT 전력증 폭기는 최대 출력 전력을 향상시키는 방법 및 RF 성능 개선을 위한 기술 위주로 개발되고 있다. RF SiGe HBT 증폭기의 정합회로의 구현에 있어서 수동소자인 MIM 커패시터와 스파이럴 인덕터가 일반적으로 사용되는데, 인덕터는 정합회로 및 RF 신호 억제에 필요한 RF Choke (RFC)에 적합하지만 그 크기가 커서 소형 Monolithic Microwave Integrated Circuit (MMIC) 설계에 불리하다는 문제점이 있다.As described above, SiGe HBT power amplifiers ranging from X-band to Ka-band have been developed based on a method for improving maximum output power and technology for improving RF performance. In the implementation of the matching circuit of the RF SiGe HBT amplifier, passive MIM capacitors and spiral inductors are generally used. The inductors are suitable for the RF choke (RFC) required for matching circuits and the suppression of the RF signal, but they are small in size, so they are small monolithic microwaves. There is a disadvantage in designing an integrated circuit (MMIC).

따라서 바람직한 RF 증폭기는 증폭 트랜지스터의 바이어스를 위한 바이어스 회로 및 입/출력 정합회로가 함께 집적되어야 하며 소형으로 집적되어야 한다. 그러므로 바람직한 RF 증폭기를 구현하기 위해서는 소형화 및 온-칩 바이어스 회로가 포함된 집적회로 기술이 요망된다.Therefore, a preferred RF amplifier must be integrated with a bias circuit and an input / output matching circuit for biasing an amplifying transistor and must be compactly integrated. Therefore, integrated circuit technology including miniaturization and on-chip bias circuits is desired to implement desirable RF amplifiers.

따라서 본 발명의 목적은 인덕터 사용을 최소화 하고, 증폭 트랜지터를 위한 능동 바이어스 회로를 내장하면서, 고출력전력밀도 특성을 갖는 소형 고출력 전력밀도 RF 증폭기를 제공하는데 있다.Accordingly, an object of the present invention is to provide a small high output power density RF amplifier having high output power density characteristics while minimizing the use of an inductor and embedding an active bias circuit for an amplifying transistor.

상기와 같은 목적들을 달성하기 위한 본 발명에 따른 소형 고출력 전력밀도 RF 증폭기는, 공통 에미터 트랜지스터(Q1) 및 공통 베이스 트랜지스터(Q2)를 포함하는 캐스코드 증폭기의 상기 공통 에미터 트랜지스터(Q1)의 베이스 단자와 능동 바이어스 회로 사이에 RF 누설 전력을 억제하기 위한 소형 인덕터(L1) 및 상기 능동 바이어스 회로와 상기 인덕터(L1) 사이에 연결되어 상기 능동 바이어스 회로 쪽으로의 RF 누설 전력을 조절하기 위한 커패시티브 로드(CL)를 포함하는 것을 특징으로 한다.A small high output power density RF amplifier according to the present invention for achieving the above objects, the common emitter transistor Q1 of the cascode amplifier including a common emitter transistor (Q1) and a common base transistor (Q2). A small inductor L1 for suppressing RF leakage power between the base terminal and the active bias circuit and a capacitor connected between the active bias circuit and the inductor L1 to regulate RF leakage power toward the active bias circuit. It characterized in that it comprises a TV (C L ).

또한, 본 발명에 따른 소형 고출력 전력밀도 RF 증폭기는 상기 공통 베이스 트랜지스터(Q2)의 콜렉터 단자와 콜렉터 전원(Vcc) 단자 사이에 마이크로 스트립 RFC(RF Choke)를 구비하며, 상기 RFC는 인덕터를 사용하지 않고 구현됨이 것이 바람직하다. In addition, the small high output power density RF amplifier according to the present invention includes a micro strip RFC (RF Choke) between the collector terminal of the common base transistor Q2 and the collector power supply (Vcc) terminal, and the RFC does not use an inductor. It is preferred that it is implemented without.

또한, 본 발명에 따른 소형 고출력 전력밀도 RF 증폭기는 RF 신호 입력(RFin) 단자와 상기 공통 에미터 트랜지스터(Q1)의 베이스 단자 사이에 입력정합(Input Matching)회로를 구비하며, 상기 입력 정합회로는 인덕터를 사용하지 않고 구현됨이 바람직하다. In addition, the small high output power density RF amplifier according to the present invention includes an input matching circuit between an RF signal input (RFin) terminal and the base terminal of the common emitter transistor (Q1), the input matching circuit It is desirable to implement without the use of an inductor.

또한, 본 발명에 따른 소형 고출력 전력밀도 RF 증폭기는 상기 공통 베이스 트랜지스터(Q2)의 콜렉터 단자와 RF 신호 출력(RFout) 단자 사이에 출력 정합회로(Output Matching)를 구비하며, 상기 출력 정합회로는 인덕터를 사용하지 않고 구현됨이 바람직하다.In addition, the small high output power density RF amplifier according to the present invention includes an output matching circuit (Output Matching) between the collector terminal and the RF signal output (RFout) terminal of the common base transistor (Q2), the output matching circuit is an inductor It is preferable to implement without using.

상술한 바와 같이 본 발명은 SiGe HBT를 사용한 증폭기 MMIC의 설계에 있어 서, 증폭 트랜지스터와 바이어스 트랜지스터 사이에 일반적인 설계에서 필요한 인덕터보다 작은 값을 갖는 인덕터를 사용함으로써, 소형의 증폭회로를 설계할 수 있는 장점이 있다.As described above, in the design of the amplifier MMIC using SiGe HBT, a small amplification circuit can be designed by using an inductor having a smaller value than that required in a general design between the amplifying transistor and the bias transistor. There is an advantage.

또한, 본 발명은 증폭 트랜지스터와 바이어스 트랜지스터 사이에 일반적인 설계에서 필요한 인덕터보다 작은 값을 갖는 인덕터를 사용하고 바이어스 트랜지스터의 에미터 단에서 커패시티브 로드를 추가함으로써 고효율 및 고출력 특성을 가지면서 동시에 소형으로 회로를 설계할 수 있는 장점이 있다.In addition, the present invention uses an inductor having a smaller value than the inductor required in the general design between the amplifying transistor and the bias transistor, and adds a capacitive load at the emitter stage of the bias transistor, thereby achieving high efficiency and high output characteristics, The advantage is that the circuit can be designed.

이하 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 하기 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a detailed description of preferred embodiments of the present invention will be given with reference to the accompanying drawings. It should be noted that the same configurations of the drawings denote the same reference numerals as possible whenever possible. Specific details are set forth in the following description, which is provided to provide a more thorough understanding of the present invention. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

일반적으로 SiGe BiCMOS 공정에서 제공되는 HBT 소자는 High-Speed(HS) HBT와 High-breakdown Voltage(HV) HBT로 나뉜다. HS HB의 경우 차단주파수(Cut-off frequency, fT)는 높지만 콜렉터-에미터 브레이크다운 전압(Collector-emitter breakdown voltage, BVCEO)은 낮은 특성을 보인다. 반면 HV HBT의 경우에는 차단주파수는 낮지만 콜렉터-에미터 브레이크다운 전압은 높은 특성을 보인다. 일반적으로 HV HBT의 BVCEO 은 HS HBT의 BVCEO 에 비하여 2~3배 높은 값을 갖는데, BVCEO 가 높으면 HBT의 콜렉터 전압을 높게 사용할 수 있기 때문에 HV HBT가 HS HBT비해 높은 출력 특성을 갖는 전력증폭기 설계에 유리하다. 그렇지만 일반적으로 최대 차단주파수에서의 전류밀도(current density, Jc)는 HS HBT가 HV HBT에 비하여 5~10배 큰 값을 갖는다.In general, HBT devices provided in SiGe BiCMOS process are divided into high-speed (HS) HBT and high-breakdown voltage (HV) HBT. In the case of HS HB, the cut-off frequency (f T ) is high but the collector-emitter breakdown voltage (BV CEO ) is low. On the other hand, in the case of HV HBT, the cutoff frequency is low but the collector-emitter breakdown voltage is high. In general, the power having the high output characteristic 2-3 times gatneunde high value, since the BV CEO available high collector voltage of the high HBT is HV HBT than HS HBT than BV CEO of HV HBT is the BV CEO of the HS HBT It is advantageous for the amplifier design. In general, however, the current density (Jc) at the maximum cutoff frequency is 5-10 times larger than that of HV HBT.

따라서 최대 출력 전력을 위해서는 캐스코드(Cascode) 구조의 증폭기를 사용하고, 공동-에미터에는 HS HBT를, 공통-베이스에는 HV HBT를 사용하여 전력증폭기를 설계 할 수 있다. 하지만 HV HBT의 전류밀도가 HS HBT의 전류밀도에 비하여 5~10배 작기 때문에 HV소자의 크기는 HS소자의 크기에 비하여 5~10배 크게 사용하여야 한다. 이는 공통-에미터와 공통-베이스의 콜렉터 전류가 캐스코드 구조에서는 동일한 값이 되어야 하기 때문이다. 그러나 HV HBT의 큰 소자의 사용은 원치않는 기생성분을 발생시키며, 캐스코드 코어의 크기가 HV HBT에 기준하여 커지기 때문에 소형 MMIC 설계에 바람직하지 않다. 따라서 본 발명에서는 캐스코드 코어 HBT를 모두 HS HBT를 사용하여 구현한다.Therefore, a power amplifier can be designed using a cascode amplifier for maximum output power, HS HBT for co-emitter, and HV HBT for common-base. However, since the current density of the HV HBT is 5 to 10 times smaller than the current density of the HS HBT, the size of the HV device should be 5 to 10 times larger than the size of the HS device. This is because the collector current of the common-emitter and common-base must be the same value in the cascode structure. However, the use of large devices in HV HBT generates unwanted parasitic components and is undesirable for small MMIC designs because the cascode core size increases with HV HBT. Therefore, in the present invention, all the cascode core HBTs are implemented using HS HBTs.

이하, 본 발명의 바람직한 실시 예에 따른 소형 고출력 전력밀도 RF 증폭기를 도면을 참조하여 상세히 설명한다.Hereinafter, a small high output power density RF amplifier according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 실시 예에 따른 소형 고출력 전력밀도 RF 증폭기 의 회로도로서, 능동 바이어스 회로가 포함된 1단 캐스코드 증폭기를 보인 것이다. 도 1을 참조하면, 트랜지스터 Q1은 공통-에미터, Q2는 공통-베이스 증폭기이다. 커패시터 Cb는 공통-베이스 증폭기의 베이스 단자를 RF 접지를 형성하기 위하여 사용되었다. 트랜지스터 Q2의 콜렉터와 Vcc 단자 사이에는 마이크로 스트립 RFC(RF Choke)를 사용함으로서 인덕터를 사용하지 않을 수 있다. 그리고 RF 신호 입력(RFin) 단자와 트랜지스터 Q1의 베이스 단자 사이에는 입력정합(Input Matching)회로가 인덕터를 사용하지 않고 구현되며, 트랜지스터 Q2의 콜렉터 단자와 RF 신호 출력(RFout) 단자 사이의 출력 정합회로(Output Matching)회로 또한 인덕터를 사용하지 않고 구현된다. 1 is a circuit diagram of a small high output power density RF amplifier according to a preferred embodiment of the present invention, which shows a one-stage cascode amplifier including an active bias circuit. Referring to FIG. 1, transistor Q1 is a common-emitter and Q2 is a common-base amplifier. Capacitor Cb was used to form the RF ground at the base terminal of the common-base amplifier. An inductor can be avoided by using a microstrip RFC (RF Choke) between the collector of transistor Q2 and the Vcc terminal. An input matching circuit is implemented between the RF signal input (RFin) terminal and the base terminal of the transistor Q1 without using an inductor, and an output matching circuit between the collector terminal of the transistor Q2 and the RF signal output (RFout) terminal. The output matching circuit is also implemented without using an inductor.

캐스코드 증폭기의 바이어스 회로는 인덕터 L1, 커패시티브 로드(Capacitive Load) CL 및 능동 바이어스 회로(Active Bias Circuit)로 구성된다. 기준전압 전원(Vref)은 능동 바이어스 회로를 동작시키기 위한 공급 전원이다. 일반적으로 능동 바이어스 회로는 트랜지스터 Q1의 베이스 전류를 공급하기 위하여 트랜지스터가 1개 이상 사용된다. 전력증폭기에 사용되는 HBT증폭 소자의 베이스 전압은 입력전력(Pin)에 따라서 일정한 값을 유지하여야 고출력 및 고효율 특성을 갖는다. 인덕터 L1은 능동 바이어스 회로로의 RF 누설 전력이 인가되는 현상을 방지하기 위하여 사용된다.The bias circuit of the cascode amplifier is composed of an inductor L1, a capacitive load C L and an active bias circuit. The reference voltage power supply Vref is a supply power supply for operating the active bias circuit. In general, one or more transistors are used in an active bias circuit to supply the base current of transistor Q1. The base voltage of the HBT amplifier used in the power amplifier must maintain a constant value according to the input power (Pin) to have high output and high efficiency characteristics. Inductor L1 is used to prevent the application of RF leakage power to the active bias circuit.

도 2는 도 1의 증폭기 회로에서 커패시티브 로드 CL가 있는 경우와 없는 경우에 입력전력(Pin)에 대한 공통-에미터 증폭 트랜지스터 Q1의 베이스 전압(VB1)의 관계를 나타낸 그래프로서, 입력전력 변화에 대한 베이스 전압 값을 도시한 것이다. FIG. 2 is a graph showing the relationship of the base voltage VB1 of the common-emitter amplifying transistor Q1 to the input power Pin with and without the capacitive load C L in the amplifier circuit of FIG. 1. Base voltage values for power variations are shown.

도 2를 참조하면, 커패시티브 로드 CL이 있는 경우는 입력전력의 12 dBm까지 VB1 값이 0.88 V로 일정한 값을 유지하다가 더 큰 입력 전력이 인가되면 감소하는 특성을 보인다. 반면에 커패시티브 로드 CL이 없는 경우는 입력전력 0 dBm 까지는 VB1의 값이 0.88 V로 일정하게 유지되다가 입력 전력이 커짐에 따라서 증가하는 파형을 갖는다. 따라서 VB1의 값이 입력전력의 증가에 대해서 증가하는 현상을 보이게 되면 트랜지스터 Q1의 콜렉터 전류가 입력전력에 따라서 증가하게 되어서 비선형 특성을 보이게 된다. Referring to FIG. 2, when the capacitive load C L is present, VB1 maintains a constant value of 0.88 V until 12 dBm of input power decreases when a larger input power is applied. On the other hand, in the absence of the capacitive load C L , the value of VB1 remains constant at 0.88 V until the input power is 0 dBm, and increases with increasing input power. Therefore, when the value of VB1 increases with increasing input power, the collector current of transistor Q1 increases with input power, thereby showing nonlinear characteristics.

도 3은 도 1의 증폭기 회로에서 커패시티브 로드 CL가 있는 경우와 없는 경우에 입력전력(Pin)에 대한 출력전력(Pout) 및 전력부가효율(PAE, Power Added Efficiency) 특성의 관계를 함께 나타낸 그래프이다. FIG. 3 illustrates the relationship between output power Pout and power added efficiency (PAE) characteristics with respect to input power Pin with and without capacitive load C L in the amplifier circuit of FIG. 1. The graph shown.

도 3을 참조하면, 커패시티브 로드 CL가 없는 경우에는 입력전력이 증가함에 따라서 도 2에서와 같이 Q1의 베이스 전압 VB1이 증가함에 따라서 비선형 특성이 발생하여 P1dB(1dB compression output power)가 20.2 dBm 및 P1dB에서의 PAE는 11.5% 의 값을 갖는다. 반면에 커패시티브 로드 CL가 있는 경우에는 도 2에서와 같이 입력전력에 대한 Q1의 베이스 전압 VB1이 일정하게 유지되는 특성에 의하여 P1dB 21.3 dBm 및 P1dB에서의 PAE 19.6% 의 값을 갖는다.Referring to FIG. 3, in the absence of the capacitive load C L , as the input power increases, as shown in FIG. 2, as the base voltage VB1 of Q1 increases, a non-linear characteristic occurs and P1dB (1dB compression output power) is 20.2. PAE at dBm and P1dB has a value of 11.5%. On the other hand, when there is a capacitive load C L , as shown in FIG. 2, the base voltage VB1 of Q1 with respect to the input power is kept constant and has a value of P1dB 21.3 dBm and PAE 19.6% at P1dB.

하지만 커패시티브 로드 CL가 없는 경우라도 인덕터 L1의 값을 아주 크게 사용하는 경우의 P1dB와 PAE 특성은 커패시티브 로드 CL을 사용하고 인덕터 L1을 작은 값으로 사용하는 경우와 유사한 특성을 보이게 된다. 하지만 인덕터 L1를 큰 값으로 사용하는 경우 인덕터의 크기가 커지게 되어서 전력증폭기 MMIC의 크기를 소형화에 어려움이 있다. 따라서 인덕터 L1를 작은 값으로 사용하고 커패시티브 로드 CL을 추가하여 능동 바이어스 회로 쪽으로의 RF 누설 신호를 커패시티브 로드 CL에서 조절하게 되면 전력증폭기 MMIC의 크기를 소형화 할 수 있을 뿐만 아니라, 고출력 및 고효율 전력증폭기 특성을 동시에 확보할 수 있게 된다. However, even in the absence of capacitive load C L , the P1dB and PAE characteristics of using a large value of inductor L1 show similar characteristics to those of using capacitive load C L and a small value of inductor L1. do. However, when the inductor L1 is used at a large value, the size of the inductor increases, making it difficult to miniaturize the size of the power amplifier MMIC. Therefore, the use of an inductor L1 to a small value, and as well as when the capacitive load by adding the C L-tune the RF leakage signal of the active bias circuit side in the capacitive load C L to miniaturize the size of the power amplifier MMIC, High power and high efficiency power amplifier characteristics can be secured at the same time.

도 1의 회로에 대하여 레이아웃을 실시한 결과 0.6mm X 0.64mm (0.384mm2)로 작게 구현 되었고, 실제 측정결과 14GHz에서 최대 포화 출력전력 24.45 dBm으로 출력전력밀도는 726mW/mm2 의 값을 보였다.As a result of the layout of the circuit of FIG. 1, it was implemented as small as 0.6mm x 0.64mm (0.384mm 2 ), and the actual measurement result showed the maximum output power density of 726mW / mm 2 with the maximum saturated output power of 24.45 dBm at 14GHz.

상술한 바와 같이, 본 발명에 따른 소형 고출력 전력밀도 RF 증폭기는 인덕터 사용을 최소화 하고, 증폭 트랜지터를 위한 능동 바이어스 회로를 내장하면서, 고출력전력밀도 특성을 갖는 소형 고출력 전력밀도 RF 증폭기를 제공한다. As described above, the small high output power density RF amplifier according to the present invention provides a small high output power density RF amplifier having high output power density characteristics while minimizing the use of an inductor and embedding an active bias circuit for an amplifying transistor.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but is capable of various modifications within the scope of the invention. Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the scope of the appended claims and equivalents thereof.

도 1은 본 발명의 바람직한 실시 예에 따른 소형 고출력 전력밀도 RF 증폭기의 회로도,1 is a circuit diagram of a small high output power density RF amplifier according to a preferred embodiment of the present invention;

도 2는 도 1의 증폭기 회로에서 커패시티브 로드 CL가 있는 경우와 없는 경우에 입력전력(Pin)에 대한 공통-에미터 증폭 트랜지스터 Q1의 베이스 전압(VB1)의 관계를 나타낸 그래프,FIG. 2 is a graph showing the relationship of the base voltage VB1 of the common-emitter amplifying transistor Q1 to the input power Pin with and without the capacitive load CL in the amplifier circuit of FIG. 1;

도 3은 도 1의 증폭기 회로에서 커패시티브 로드 CL가 있는 경우와 없는 경우에 입력전력(Pin)에 대한 출력전력(Pout) 및 전력부가효율(PAE) 특성의 관계를 함께 나타낸 그래프.FIG. 3 is a graph showing the relationship between output power Pout and power added efficiency PAE characteristics with respect to input power Pin with and without capacitive load CL in the amplifier circuit of FIG.

Claims (4)

소형 고출력 전력밀도 RF 증폭기에 있어서,In a small high output power density RF amplifier, 제1전압(Vcc) 콜렉터 전압(Vcc) 단자와 연결된 공통 베이스 트랜지스터(Q2)와, 상기 공통 베이스 트랜지스터(Q2)와 접지 단자 사이에서 직렬로 연결된 공통 에미터 트랜지스터(Q1)를 포함하는 캐스코드 증폭기;A cascode amplifier including a common base transistor Q2 connected to a first voltage Vcc collector voltage Vcc terminal, and a common emitter transistor Q1 connected in series between the common base transistor Q2 and a ground terminal. ; 상기 공통 에미터 트랜지스터(Q1)의 베이스 단자와, 기준 전압(Vref) 단자와 연결된 능동 바이어스 회로 사이에 연결되며, RF 누설 전력을 억제하는 소형 인덕터(L1); 및A small inductor (L1) connected between the base terminal of the common emitter transistor (Q1) and an active bias circuit connected to a reference voltage (Vref) terminal and suppressing RF leakage power; And 상기 능동 바이어스 회로와 상기 인덕터(L1) 간의 연결 단자와, 상기 접지 단자 사이에 연결되며, 상기 능동 바이어스 회로로 전달되는 상기 RF 누설 전력을 조절하는 커패시티브 로드(CL);를 포함하는 것을 특징으로 하는 소형 고출력 전력밀도 RF 증폭기.And a capacitive load (C L ) connected between the connection terminal between the active bias circuit and the inductor L1 and the ground terminal to regulate the RF leakage power delivered to the active bias circuit. Compact high power power density RF amplifier featuring. 제1항에 있어서, The method of claim 1, 상기 공통 베이스 트랜지스터(Q2)의 콜렉터 단자와 상기 콜렉터 전압(Vcc) 단자 간을 연결하는 마이크로 스트립 RFC(RF Choke);를 더 포함하는 것을 특징으로 하는 소형 고출력 전력밀도 RF 증폭기.The micro-strip RFC (RF Choke) for connecting between the collector terminal of the common base transistor (Q2) and the collector voltage (Vcc) terminal; further comprising a small high output power density RF amplifier. 제1항에 있어서, The method of claim 1, 상기 캐스코드 증폭기를 통해 증폭하고자 하는 RF 신호가 입력되는 RF 신호 입력(RFin) 단자와, 상기 공통 에미터 트랜지스터(Q1)의 베이스 단자 사이에 입력정합(Input Matching) 회로를 포함하는 것을 특징으로 하는 소형 고출력 전력밀도 RF 증폭기.And an input matching circuit between an RF signal input (RFin) terminal to which an RF signal to be amplified through the cascode amplifier is input and a base terminal of the common emitter transistor Q1. Compact high power power density RF amplifier. 제3항에 있어서, The method of claim 3, 상기 캐스코드 증폭기를 통해 증폭된 RF 신호를 출력하는 RF 신호 출력(RFout) 단자와, 상기 공통 베이스 트랜지스터(Q2)의 콜렉터 단자 사이에 출력 정합회로(Output Matching)를 포함하는 것을 특징으로 하는 소형 고출력 전력밀도 RF 증폭기.A small high output comprising an output matching circuit between an RF signal output (RFout) terminal for outputting the amplified RF signal through the cascode amplifier and a collector terminal of the common base transistor Q2 Power Density RF Amplifier.
KR1020090092057A 2009-09-28 2009-09-28 A Compact, High Output Power Density RF Amplifier KR101211434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092057A KR101211434B1 (en) 2009-09-28 2009-09-28 A Compact, High Output Power Density RF Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092057A KR101211434B1 (en) 2009-09-28 2009-09-28 A Compact, High Output Power Density RF Amplifier

Publications (2)

Publication Number Publication Date
KR20110034514A KR20110034514A (en) 2011-04-05
KR101211434B1 true KR101211434B1 (en) 2012-12-12

Family

ID=44043114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092057A KR101211434B1 (en) 2009-09-28 2009-09-28 A Compact, High Output Power Density RF Amplifier

Country Status (1)

Country Link
KR (1) KR101211434B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995229B1 (en) 2018-11-09 2019-07-02 주식회사 디에스전자 Internal matching type high power amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101995229B1 (en) 2018-11-09 2019-07-02 주식회사 디에스전자 Internal matching type high power amplifier

Also Published As

Publication number Publication date
KR20110034514A (en) 2011-04-05

Similar Documents

Publication Publication Date Title
Jin et al. Linearization of CMOS cascode power amplifiers through adaptive bias control
Fang et al. Supply-scaling for efficiency enhancement in distributed power amplifiers
Hsieh et al. A 40-GHz Low-Noise Amplifier With a Positive-Feedback Network in 0.18-$\mu {\hbox {m}} $ CMOS
JP2010278521A (en) Power amplifier
US9419563B2 (en) RF amplifier
Jeong et al. A 20 dBm linear RF power amplifier using stacked silicon-on-sapphire MOSFETs
Nikandish et al. Design and analysis of broadband Darlington amplifiers with bandwidth enhancement in GaAs pHEMT technology
Ma et al. A 30GHz 2dB NF low noise amplifier for Ka-band applications
CN107659278A (en) A kind of Ka wave bands SiGe BiCMOS radio-frequency power amplifiers
US8633771B2 (en) Power amplifier
Noh et al. A compact Ku-band SiGe power amplifier MMIC with on-chip active biasing
Huang et al. A 4–17 GHz Darlington Cascode Broadband Medium Power Amplifier in 0.18-$\mu $ m CMOS Technology
Mosalam et al. A 54–68 GHz power amplifier with improved linearity and efficiency in 40 nm CMOS
JP6305657B1 (en) Diode linearizer
Sutbas et al. A V-band low-power compact LNA in 130-nm SiGe BiCMOS technology
KR101211434B1 (en) A Compact, High Output Power Density RF Amplifier
Zihir et al. Compact X-band SiGe power amplifier for single-chip phased array radar applications
Li et al. 5W high-power high-linearity L-band InGaP/GaAs HBT PA MMIC for RDSS applications
JP3319252B2 (en) Distortion compensation circuit
Bae et al. Linearity Enhanced Broadband Darlington Power Amplifier IC Using InGaP/GaAs HBT for Handset Modules with Fractional Bandwidth of 50%
Wang et al. 4 w, 7-12 GHz, compact CB HBT MMIC power amplifier
Srirattana et al. Linear RF CMOS power amplifier with improved efficiency and linearity in wide power levels
Nguyen et al. A review of millimeter-wave InP distributed amplifiers
Li et al. A novel broadband power amplifier in SiGe HBT technology
Zheng et al. Design and Optimization of a Highly Linear Power Amplifier with Novel Active Bias Circuit in InGaP/GaAs HBT MMIC Technology

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee