JP2000243921A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JP2000243921A
JP2000243921A JP11045090A JP4509099A JP2000243921A JP 2000243921 A JP2000243921 A JP 2000243921A JP 11045090 A JP11045090 A JP 11045090A JP 4509099 A JP4509099 A JP 4509099A JP 2000243921 A JP2000243921 A JP 2000243921A
Authority
JP
Japan
Prior art keywords
metal
film
forming
semiconductor device
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11045090A
Other languages
Japanese (ja)
Inventor
Shuji Sone
修次 曽祢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11045090A priority Critical patent/JP2000243921A/en
Publication of JP2000243921A publication Critical patent/JP2000243921A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To increase the surface smoothness of a lower electrode and to suppress the increase in a leakage current by using an Ru metal that is orientated highly and whose half value width of an X-ray diffraction spectrum is set to a specific value or less for the lower electrode of a semiconductor device using a metal oxide as the dielectric film of a capacitor. SOLUTION: An Ru metal used as a lower electrode 6 of a metal oxide is orientated in the direction of (002) and further a peak half value width in the direction of (002) being measured by an X-ray diffraction spectrum is controlled to an extremely small value, namely 0.27 degrees or less, thus forming the Ru metal film 6 with improved surface smoothness. Also, when a metal oxide dielectric film 7 and further an upper electrode 8 are further formed on the lower electrode 6 with improved surface smoothness, they can have improved surface smoothness to reproduce the surface smoothness of the basic lower electrode 6, thus reducing the leakage current of a capacitor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、金属酸化物をキャ
パシタの誘電体膜として用いた半導体装置及びその製造
方法に関し、特に下部電極にRu金属を用い、キャパシ
タのリーク電流特性の良好な半導体装置及びその製造方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a metal oxide as a dielectric film of a capacitor and a method of manufacturing the same, and more particularly, to a semiconductor device using Ru metal for a lower electrode and having good leakage current characteristics of the capacitor. And its manufacturing method.

【0002】[0002]

【従来の技術】半導体デバイスは、年々その集積度を高
めており、回路の微細化とともにキャパシタのセル面積
は、小さくなってきている。
2. Description of the Related Art The degree of integration of semiconductor devices has been increasing year by year, and the cell area of capacitors has been reduced with the miniaturization of circuits.

【0003】このような微細化に伴うキャパシタの容量
減を抑えるために、キャパシタの誘電体膜に金属酸化物
を適用し、高誘電化することにより蓄積容量の確保を図
る研究が盛んに進められている。
[0003] In order to suppress the decrease in the capacitance of a capacitor due to such miniaturization, research has been actively conducted to secure a storage capacitance by applying a metal oxide to a dielectric film of the capacitor and increasing the dielectric constant. ing.

【0004】また、特にメモリー用途においては、強誘
電体膜を用いることにより、外部電極を遮断しても情報
の消失のない不揮発性メモリ(以下FeRAM)の作製
が可能なことから非常に注目を集めている。
[0004] Particularly, in a memory application, the use of a ferroelectric film makes it possible to manufacture a non-volatile memory (hereinafter referred to as FeRAM) which does not lose information even when an external electrode is cut off. I am collecting.

【0005】このような高誘電体特性あるいは強誘電体
特性を示す金属酸化物をキャパシタ誘電体膜に適用する
際に、もちろん高、強誘電材料の選択も重要であるが、
これら誘電体に接する電極の材料選定や、その製法も非
常に重要な技術事項であるといえる。
When a metal oxide having such high dielectric properties or ferroelectric properties is applied to a capacitor dielectric film, it is of course important to select a high and ferroelectric material.
It can be said that the selection of the material of the electrode in contact with the dielectric and the manufacturing method thereof are also very important technical matters.

【0006】この理由は、例えば、BST、PZTに代
表される高、強誘電体材料は複合金属酸化物であるた
め、容量膜自体の還元と同時に電極の酸化をも引き起こ
し、その結果、リーク電流の増大、誘電率の低下、残留
分極の減少など、容量特性の劣化を引き起こすためであ
る。
The reason for this is that, for example, since the high and ferroelectric materials represented by BST and PZT are composite metal oxides, the reduction of the capacitance film itself and the oxidation of the electrodes are caused, and as a result, the leakage current is reduced. This causes the deterioration of the capacitance characteristics such as an increase in the dielectric constant, a decrease in the dielectric constant, and a decrease in the remanent polarization.

【0007】このような現象を回避するために、電極材
料として、化学的に安定な白金族金属が用いられる。例
えば、白金は、酸化還元反応の影響を受けにくく、I
r、Ru、Osは酸化されても導電性を示す。
In order to avoid such a phenomenon, a chemically stable platinum group metal is used as an electrode material. For example, platinum is less susceptible to redox reactions,
r, Ru, and Os show conductivity even when oxidized.

【0008】これら白金族金属のなかでもとりわけRu
は、ドライエッチングによる微細加工が可能であること
から、金属酸化物を誘電体膜として用いたキャパシタの
下部電極として大変注目を集めている。
[0008] Among these platinum group metals, Ru is particularly preferred.
Has attracted much attention as a lower electrode of a capacitor using a metal oxide as a dielectric film because it can be finely processed by dry etching.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、下部電
極であるRu金属膜の配向性、結晶性が悪いと、キャパ
シタのリーク電流の増大につながることを発明者は見出
した。
However, the inventor has found that poor orientation and crystallinity of the Ru metal film as the lower electrode leads to an increase in the leakage current of the capacitor.

【0010】また、Ruの配向性の悪さは、金属酸化物
誘電体膜の配向性にも影響を及ぼし、誘電率の低下につ
ながったり、Ruと下地との密着性、あるいは金属酸化
物との密着性悪化の原因となり剥がれやすくなるといっ
たことも知られている。
The poor orientation of Ru also affects the orientation of the metal oxide dielectric film, leading to a decrease in the dielectric constant, the adhesion between Ru and the base, or the effect of Ru on the metal oxide. It is also known that the adhesiveness is deteriorated and the adhesive is easily peeled off.

【0011】本発明は、上記課題に鑑み、金属酸化物を
キャパシタの誘電体膜として用いた半導体装置の下部電
極に、高度に配向したRu金属を用いることにより、下
部電極の表面平滑性を高め、特にリーク電流の増大を抑
えた半導体装置及びその製造方法を提供することを目的
とする。
In view of the above problems, the present invention improves the surface smoothness of a lower electrode by using highly oriented Ru metal for a lower electrode of a semiconductor device using a metal oxide as a dielectric film of a capacitor. In particular, it is an object of the present invention to provide a semiconductor device in which an increase in leak current is suppressed and a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明は、金属酸化物を
キャパシタの誘電体膜として用いた半導体装置におい
て、前記キャパシタの下部電極が、(002)方向に配
向したRu金属からなり、かつ前記Ru金属のX線回折
スペクトルの半値幅が、0.27degree以下であること
を特徴とする半導体装置に関する。
According to the present invention, there is provided a semiconductor device using a metal oxide as a dielectric film of a capacitor, wherein a lower electrode of the capacitor is made of Ru metal oriented in a (002) direction; The present invention relates to a semiconductor device, characterized in that the half width of the X-ray diffraction spectrum of Ru metal is 0.27 degree or less.

【0013】さらに本発明は、金属酸化物をキャパシタ
の誘電体膜として用いた半導体装置において、前記キャ
パシタの下部電極が、Ru金属からなり、X線回折スペ
クトルの(002)方向のピーク強度が、それ以外の方
向のピーク強度の170倍以上であり、かつ前記(00
2)方向の半値幅が、0.27degree以下であることを
特徴とする半導体装置に関する。
Further, the present invention provides a semiconductor device using a metal oxide as a dielectric film of a capacitor, wherein the lower electrode of the capacitor is made of Ru metal, and the peak intensity in the (002) direction of the X-ray diffraction spectrum is: It is 170 times or more the peak intensity in the other direction, and the (00)
2) A semiconductor device having a half width in a direction of 0.27 degrees or less.

【0014】さらに本発明は、金属酸化物からなるキャ
パシタ誘電体膜の下部電極としてRu金属を用いた半導
体装置の製造方法であって、前記Ru金属を、DCパワ
ー1.7〜15KW、成膜温度300〜800℃、酸素
分圧20%以下のAr雰囲気中で、スパッタ法により成
膜することを特徴とする半導体装置の製造方法に関す
る。
Further, the present invention relates to a method for manufacturing a semiconductor device using Ru metal as a lower electrode of a capacitor dielectric film made of a metal oxide, wherein the Ru metal is deposited at a DC power of 1.7 to 15 KW. The present invention relates to a method for manufacturing a semiconductor device, wherein a film is formed by a sputtering method in an Ar atmosphere at a temperature of 300 to 800 ° C. and an oxygen partial pressure of 20% or less.

【0015】さらに本発明は、金属酸化物からなるキャ
パシタ誘電体膜の下部電極としてRu金属を用いた半導
体装置の製造方法であって、前記Ru金属を、DCパワ
ー1.7〜15KW、成膜温度300〜800℃、酸素
分圧20%以下のAr雰囲気中で、スパッタ法により成
膜することを特徴とする半導体装置の製造方法に関す
る。
Further, the present invention relates to a method for manufacturing a semiconductor device using Ru metal as a lower electrode of a capacitor dielectric film made of a metal oxide, wherein the Ru metal is deposited at a DC power of 1.7 to 15 KW. The present invention relates to a method for manufacturing a semiconductor device, wherein a film is formed by a sputtering method in an Ar atmosphere at a temperature of 300 to 800 ° C. and an oxygen partial pressure of 20% or less.

【0016】さらに本発明は、半導体基板上にMOS型
トランジスタを形成する工程と、このトランジスタ上に
層間絶縁膜を形成する第一の工程と、この層間絶縁膜に
前記MOS型トランジスタの拡散層に達するコンタクト
を開口して導電性材料を埋め込む第二の工程と、この導
電性材料を有する層間絶縁膜上全面に、バリア層を介し
てRu金属層を、DCパワー1.7〜15KW、成膜温
度300〜800℃、酸素分圧20%以下のAr雰囲気
中で、スパッタ法により成膜する第三の工程と、前記R
u金属層をパターニングし、前記導電性材料を埋め込ん
だコンタクトプラグ上にRu金属からなる下部電極を形
成する第四の工程と、前記下部電極上に、金属酸化物膜
を形成する第五の工程と、前記金属酸化物膜の上に白金
族金属膜を成膜する第六の工程と、を有する半導体装置
の製造方法に関する。
Further, the present invention provides a step of forming a MOS transistor on a semiconductor substrate, a first step of forming an interlayer insulating film on the transistor, and a step of forming an interlayer insulating film on the diffusion layer of the MOS transistor. A second step of opening a contact to be reached and embedding a conductive material, and forming a Ru metal layer with a DC power of 1.7 to 15 KW via a barrier layer on the entire surface of the interlayer insulating film having the conductive material. A third step of forming a film by a sputtering method in an Ar atmosphere at a temperature of 300 to 800 ° C. and an oxygen partial pressure of 20% or less;
a fourth step of patterning the u metal layer to form a lower electrode made of Ru metal on the contact plug in which the conductive material is embedded, and a fifth step of forming a metal oxide film on the lower electrode And a sixth step of forming a platinum group metal film on the metal oxide film.

【0017】さらに本発明は、半導体基板上にMOS型
トランジスタを形成する工程と、このトランジスタ上に
層間絶縁膜を形成する第一の工程と、この層間絶縁膜に
前記MOS型トランジスタの拡散層に達するコンタクト
を開口して導電性材料を埋め込む第二の工程と、この導
電性材料を有する層間絶縁膜上全面に、バリア層を介し
てRu金属層を、DCパワー1.7〜15KW、成膜温
度300〜800℃、酸素分圧20%以下のAr雰囲気
中で、スパッタ法により成膜する第三の工程と、前記下
部電極上に、金属酸化物膜を形成する第四の工程と、前
記金属酸化物膜の上に白金族金属膜を成膜する第五の工
程と、前記Ru金属層、前記金属酸化物膜及び前記白金
族金属膜をパターニングする第六の工程と、を有する半
導体装置の製造方法に関する。
Further, the present invention provides a step of forming a MOS transistor on a semiconductor substrate, a first step of forming an interlayer insulating film on the transistor, and a step of forming a diffusion layer of the MOS transistor on the interlayer insulating film. A second step of opening a contact to be reached and embedding a conductive material, and forming a Ru metal layer with a DC power of 1.7 to 15 KW via a barrier layer on the entire surface of the interlayer insulating film having the conductive material. A third step of forming a film by a sputtering method in an Ar atmosphere at a temperature of 300 to 800 ° C. and an oxygen partial pressure of 20% or less, a fourth step of forming a metal oxide film on the lower electrode, A semiconductor device comprising: a fifth step of forming a platinum group metal film on a metal oxide film; and a sixth step of patterning the Ru metal layer, the metal oxide film, and the platinum group metal film. How to make On.

【0018】上記製造方法におけるRu金属の成膜時
に、酸素を供給しない条件すなわち酸素流量が0で成膜
することが好ましい。
When forming Ru metal in the above-described manufacturing method, it is preferable that the film be formed under the condition that oxygen is not supplied, that is, at an oxygen flow rate of zero.

【0019】[0019]

【発明の実施の形態】本発明は、金属酸化物を誘電体膜
として用いたキャパシタの下部電極として、Ru金属を
用いた半導体装置に関し、半導体装置の用途について
は、特に限定されない。例えば、DRAM、FeRAM
等の半導体記憶装置はもちろん半導体素子の一部領域
に、上記の構造のキャパシタを有するものであっても良
い。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a semiconductor device using a Ru metal as a lower electrode of a capacitor using a metal oxide as a dielectric film, and the use of the semiconductor device is not particularly limited. For example, DRAM, FeRAM
Such a semiconductor memory device may of course have a capacitor having the above structure in a partial region of a semiconductor element.

【0020】金属酸化物としては、キャパシタの誘電体
膜の材料として用いられるものであれば、特に限定され
ないが、一般式ABO3で表される酸化物(一般式中、
Aは2価金属元素、鉛及びランタンのうち2種類以上の
元素を表し、Bは4価金属元素のうち2種類以上の元素
を表す。)、例えば、高誘電体特性または強誘電体特性
を有するBST(一般式:Ba1-xSrxTiO3)、P
ZT(一般式:PbZrxTi1-x3)、PLZT(一
般式:Pb1-xLaxZr1-yTiy3)等、またはTa2
5、SrBi2Ta29、Bi4Ti312等が好適な例
として挙げられる。
The metal oxide is not particularly limited as long as it is used as a material for a dielectric film of a capacitor. The oxide represented by the general formula ABO 3 (wherein
A represents two or more kinds of divalent metal elements, lead and lanthanum, and B represents two or more kinds of tetravalent metal elements. ), For example, BST (general formula: Ba 1-x Sr x TiO 3 ) having high dielectric properties or ferroelectric properties, P
ZT (general formula: PbZr x Ti 1-x O 3 ), PLZT (general formula: Pb 1-x La x Zr 1-y Ti y O 3 ), or Ta 2
Preferred examples include O 5 , SrBi 2 Ta 2 O 9 , Bi 4 Ti 3 O 12 and the like.

【0021】また、上部電極については、金属酸化物の
配向性等の特性に対して、下部電極ほど多大な影響を及
ぼさないので、特に金属酸化物膜に接した状態で化学的
に安定であれば、その種類は特に限定されない。化学的
に安定なRu、Rh、Pd、Os、IrまたはPtの白
金族金属が好ましい例として挙げることができる。
Further, since the upper electrode does not have much influence on the characteristics such as the orientation of the metal oxide as compared with the lower electrode, it is necessary that the upper electrode is chemically stable especially in the state of being in contact with the metal oxide film. If so, the type is not particularly limited. A chemically stable platinum group metal of Ru, Rh, Pd, Os, Ir or Pt can be mentioned as a preferable example.

【0022】本発明者は、金属酸化物の下部電極として
用いるRu金属の配向性、結晶性と、キャパシタのリー
ク電流との関係を鋭意検討した結果、本発明に到達し
た。
The present inventors have made intensive studies on the relationship between the orientation and crystallinity of the Ru metal used as the lower electrode of the metal oxide and the leakage current of the capacitor, and have reached the present invention.

【0023】一般的に、X線回折スペクトル測定におい
て、スペクトルのピーク強度の強さは、試料の配向性の
高さを示し、その半値幅は、試料の結晶性を示し、半値
幅が小さいほど良好な結晶性を有する。
Generally, in X-ray diffraction spectrum measurement, the intensity of the peak intensity of the spectrum indicates the degree of orientation of the sample, the half-width indicates the crystallinity of the sample, and the smaller the half-width, the smaller the half-width. It has good crystallinity.

【0024】Ru金属の配向を(002)方向に配向さ
せ、さらにX線回折スペクトルで測定した(002)方
向のピークの半値幅を、0.27degree以下という非常
に小さな値に制御することにより、表面平滑性に優れた
Ru金属膜の成膜が可能となる。
By controlling the orientation of Ru metal in the (002) direction and controlling the half-width of the peak in the (002) direction measured by X-ray diffraction spectrum to a very small value of 0.27 degree or less, A Ru metal film having excellent surface smoothness can be formed.

【0025】(002)方向への配向の程度は、100
%配向していることが好ましいが、X線回折スペクトル
の(002)方向の強度が、それ以外の方向の強度の1
70倍以上であれば、本発明の効果を奏する。
The degree of orientation in the (002) direction is 100
%, It is preferable that the intensity in the (002) direction of the X-ray diffraction spectrum is 1% of the intensity in the other directions.
If it is 70 times or more, the effects of the present invention are exhibited.

【0026】このように表面平滑性に優れた下部電極上
に、さらに金属酸化物誘電体膜、さらに上部電極を成膜
した場合、それらは、下地である下部電極の表面平滑性
を再現するため、良好な表面平滑性を有することにな
る。
When a metal oxide dielectric film and an upper electrode are further formed on the lower electrode having excellent surface smoothness as described above, they are used to reproduce the surface smoothness of the lower electrode as a base. And good surface smoothness.

【0027】発明者は、このようにキャパシタの電極/
金属酸化物界面が、互いに平滑であるためにリーク電流
を抑えることができると考える。
[0027] The inventor has thus obtained the electrode /
It is considered that the leak current can be suppressed because the metal oxide interfaces are smooth with each other.

【0028】ここで、半値幅が、0.27degree以下で
あることにより、リーク電流値が、±1V印加時で、1
×10-8A/cm2以下になる。このリーク電流値であ
れば、例えばメモリ素子が、安定して動作することが可
能となる。
Here, when the half width is 0.27 degree or less, the leakage current value is 1 when ± 1 V is applied.
× 10 −8 A / cm 2 or less. With this leak current value, for example, the memory element can operate stably.

【0029】従来このように狭い半値幅を有する(すな
わち良好な結晶性を有する)Ru金属の成膜について
は、実現されていなかったが、発明者は、特にRu金属
の成膜を一定成膜条件でスパッタ形成することによっ
て、高配向、高結晶性Ru金属膜を得ることが可能であ
ることを見出した。以下に詳細を述べる。
Conventionally, the formation of a Ru metal having such a narrow half width (that is, having good crystallinity) has not been realized, but the inventor of the present invention has made the formation of a Ru metal into a constant film. It has been found that a highly oriented and highly crystalline Ru metal film can be obtained by sputtering under the conditions. The details are described below.

【0030】まず、スパッタ法による成膜温度の最適化
実験を行った。スパッタ成膜装置は、図8に示すよう
に、成膜室の中に配置されたRuターゲット(300m
mφ)にバイアス印加を行い、基板(例えば6インチ基
板)にスパッタ成膜する構造となっている。また、成膜
室は、排気機構及びマスフローコントローラとつながれ
ており、排気機構により1×10-8〜9×10-7torrの
真空に排気したり、マスフローコントローラにより、ス
パッタ雰囲気であるArや必要に応じて酸素を導入する
ことができる。
First, an experiment for optimizing the film forming temperature by the sputtering method was performed. As shown in FIG. 8, the sputtering film forming apparatus includes a Ru target (300 m) disposed in a film forming chamber.
mφ), and a film is formed by sputtering on a substrate (for example, a 6-inch substrate). Further, the film forming chamber is connected to an exhaust mechanism and a mass flow controller. The film exhaust chamber is evacuated to a vacuum of 1 × 10 −8 to 9 × 10 −7 torr by the exhaust mechanism. Can be introduced according to

【0031】図3は、Ru金属膜のスパッタ成膜温度を
変えたときの、Ru金属膜の配向性、結晶性をX線回折
スペクトルを用いて評価を行った結果である。サンプル
は、Siウエハー上にTiSi2膜、TiN膜を順次形
成し、このTiN膜の上に、120nm厚のRu金属膜
を成膜して評価を行った。Ru金属膜のスパッタ条件と
しては、成膜室を10-6torr以下に真空引きした後、A
rガスを注入することにより、ほぼ100%Ar雰囲気
下で、成膜全圧10mtorr、DCパワー1.7KWの条
件で成膜を行った。成膜温度については、室温、20
0、300、400、500℃の条件を選択した。
FIG. 3 shows the results of evaluating the orientation and crystallinity of the Ru metal film when the sputtering film forming temperature of the Ru metal film was changed, using an X-ray diffraction spectrum. For the sample, a TiSi 2 film and a TiN film were sequentially formed on a Si wafer, and a Ru metal film having a thickness of 120 nm was formed on the TiN film for evaluation. The sputtering conditions for the Ru metal film are as follows: after evacuation of the film formation chamber to 10 −6 torr or less,
By injecting r gas, a film was formed under a condition of a total pressure of 10 mtorr and a DC power of 1.7 KW in an atmosphere of almost 100% Ar. Regarding the film formation temperature, room temperature, 20
Conditions of 0, 300, 400, and 500 ° C. were selected.

【0032】図3に示すように、室温(RT)、及び2
00℃で成膜を行った場合は、Ru(101)のピーク
のみが認められたが、300℃以上では、ほぼ消失し、
Ru金属膜が、(002)方向に非常によく配向してい
ることがわかる。ピーク強度の詳細な読みとり値を表1
に示す。表1によれば、成膜温度300℃では、(10
1)方向に微小ピークが検出されており、400℃で
は、(002)方向以外のピークは、強度がバックグラ
ウンド以下程度のピークしか検出されなかった。
As shown in FIG. 3, room temperature (RT) and 2
When the film was formed at 00 ° C., only the Ru (101) peak was observed, but at 300 ° C. or higher, the peak almost disappeared.
It can be seen that the Ru metal film is very well oriented in the (002) direction. Table 1 shows the detailed readings of the peak intensity.
Shown in According to Table 1, at a film formation temperature of 300 ° C., (10
A minute peak was detected in the 1) direction. At 400 ° C., only peaks whose intensity was lower than the background were detected in the peaks other than the (002) direction.

【0033】[0033]

【表1】 図4は、図3の結果をもとに、成膜温度(横軸)とRu
(002)の強度(Intensity)または半値幅(FWHM)
との関係をプロットしたものである。図4に示すよう
に、成膜温度の上昇とともに、配向性を示す強度は上昇
し、結晶性を示す半値幅は減少し、ともに良好な方向に
向かうことがわかる。特に300℃以上の高温で成膜を
行った場合、半値幅が、0.27degree以下になること
がわかる。また、表1によれば、特に上記の半値幅が、
0.27degree以下となったときの(002)方向のピ
ーク強度が、それ以外の方向(ここでは、(101)方
向)のピーク強度の170倍以上となっている。
[Table 1] FIG. 4 shows the film formation temperature (horizontal axis) and Ru based on the results of FIG.
Intensity or half width (FWHM) of (002)
This is a plot of the relationship with. As shown in FIG. 4, it can be seen that as the film formation temperature increases, the strength indicating the orientation increases, the half-value width indicating the crystallinity decreases, and both of them move in a favorable direction. In particular, when the film is formed at a high temperature of 300 ° C. or higher, the half width becomes 0.27 degree or less. According to Table 1, especially, the above half width is
The peak intensity in the (002) direction at 0.27 degrees or less is 170 times or more the peak intensity in other directions (here, the (101) direction).

【0034】さらに成膜温度を上げることにより、より
良好な配向性、結晶性を得ることができるが、温度が高
すぎると、Ru金属膜下のトランジスタへ影響がでる可
能性もあり、800℃以下で成膜を行うことが好まし
い。
By further increasing the film forming temperature, better orientation and crystallinity can be obtained. However, if the temperature is too high, the transistor below the Ru metal film may be affected, and the temperature may be increased to 800 ° C. It is preferable to form a film below.

【0035】次ぎに、DCパワー最適化の実験を行っ
た。図5は、Ru金属膜のスパッタDCパワーを変えた
ときの、Ru金属膜の配向性、結晶性をX線回折スペク
トルを用いて評価を行った結果である。サンプルは、S
iウエハー上にBPSG膜を形成し、この膜上に、さら
に100nm厚のRu金属膜を成膜して評価を行った。
Ru金属膜のスパッタ条件としては、成膜室を10-6to
rr以下に真空引きした後、Arガスを注入することによ
り、ほぼ100%Ar雰囲気下で、成膜全圧10mtor
r、成膜温度500℃で行った。DCパワーについて
は、0.7〜5.7KWの範囲で5つ条件を選択した。
Next, an experiment of DC power optimization was performed. FIG. 5 shows the results of evaluating the orientation and crystallinity of the Ru metal film using the X-ray diffraction spectrum when the sputtering DC power of the Ru metal film was changed. The sample is S
A BPSG film was formed on the i-wafer, and a 100-nm-thick Ru metal film was further formed on the BPSG film for evaluation.
The sputtering conditions of the Ru metal film, the film forming chamber 10 -6-to
After evacuating to a vacuum of rr or less, Ar gas is injected to form a film having a total pressure of 10 mtorr under almost 100% Ar atmosphere.
r, film formation was performed at 500 ° C. Five conditions were selected for the DC power in the range of 0.7 to 5.7 KW.

【0036】図5に示すように、この実験条件下では、
Ru(002)以外のピークは認められなかった。
As shown in FIG. 5, under these experimental conditions,
No peak other than Ru (002) was observed.

【0037】図6は、図5の結果をもとに、DCパワー
(横軸)と、Ru(002)の強度(Intensity)の関
係をプロットものである。DCパワーが、0.7KWの
ときは、強度が非常に弱い値であるが、1.7KW以上
では、強度が高く、非常に良好な配向性を示すことがわ
かる。また、DCパワーを上げすぎると、成膜速度が上
がり過ぎて、膜厚の制御が難しくなるために、15KW
以下であることが好ましい。例えば、DCパワーが15
KWの時の成膜速度は、2μm/minになることがわ
かっている。
FIG. 6 is a plot of the relationship between the DC power (horizontal axis) and the intensity of Ru (002) based on the results of FIG. When the DC power is 0.7 KW, the intensity is a very weak value, but when the DC power is 1.7 KW or more, the intensity is high and the orientation is very good. On the other hand, if the DC power is too high, the film formation speed becomes too high, and it becomes difficult to control the film thickness.
The following is preferred. For example, if the DC power is 15
It is known that the film forming speed at the time of KW is 2 μm / min.

【0038】図7は、図5の結果をもとに、DCパワー
(横軸)とRu(002)の半値幅(FWHM)との関係を
プロットしたものである。DCパワーに対して、若干の
上昇傾向は、認められるもののいずれの値も半値幅0.
22〜0.24degreeの間に入っており、非常に良好な
結晶性を示すことがわかる。
FIG. 7 is a plot of the relationship between the DC power (horizontal axis) and the half width (FWHM) of Ru (002) based on the results of FIG. Although a slight upward trend is observed with respect to DC power, any value has a half width of 0.
It is found to be between 22 and 0.24 degrees, indicating that very good crystallinity is exhibited.

【0039】なお、上記、成膜温度及びDCパワー最適
化の実験においては、成膜室から酸素をできるだけ除去
するために、10-6torr以下に真空引きした後に、Ar
ガスを注入した。このように、低酸素濃度で行うのは、
確かにRu金属は、酸化されても一定の導電率を有する
が、その抵抗値(体積抵抗)を比較すると、Ru:7.
37μΩcmに対して、RuO2:30〜40μΩcm
と、抵抗が上昇してしまうためである。本発明者が検討
した結果、酸素許容量としては、酸素分圧が、全圧(酸
素とAr)に対して20%を超えない程度の低酸素分圧
下であれば、表面平滑性の悪化や、実質的な抵抗率のア
ップにつながらない。さらには、最適には酸素を供給し
ない条件すなわち酸素流量が0で成膜することが好まし
い。
In the above-described experiments for optimizing the film forming temperature and the DC power, in order to remove oxygen from the film forming chamber as much as possible, after evacuating to 10 −6 torr or less, Ar
Gas was injected. In this way, low oxygen concentration
It is true that Ru metal has a constant conductivity even when oxidized, but when its resistance value (volume resistance) is compared, Ru: 7.
For 37 μΩcm, RuO 2 : 30-40 μΩcm
This is because the resistance increases. As a result of the study by the present inventor, if the oxygen partial pressure is a low oxygen partial pressure that does not exceed 20% of the total pressure (oxygen and Ar), deterioration of surface smoothness and , Does not lead to a substantial increase in resistivity. Further, it is preferable that the film is formed under the condition that oxygen is not supplied optimally, that is, the oxygen flow rate is 0.

【0040】以上のように、スパッタ法による成膜条件
として、DCパワー1.7〜15KW、成膜温度300
〜800℃、酸素分圧20%以下のAr雰囲気を用いれ
ば、半値幅0.27degreeの(002)方向に配向した
Ru金属膜を形成することが可能となる。
As described above, as the film forming conditions by the sputtering method, the DC power is 1.7 to 15 KW and the film forming temperature is 300.
If an Ar atmosphere having a temperature of up to 800 ° C. and an oxygen partial pressure of 20% or less is used, a Ru metal film oriented in the (002) direction with a half width of 0.27 degree can be formed.

【0041】[0041]

【実施例】以下、本発明の半導体装置の応用例を、一実
施形態であるDRAM及びFeRAMを用いて説明を行
う。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an application example of a semiconductor device according to the present invention will be described using a DRAM and an FeRAM according to an embodiment.

【0042】(実施例1)図1は、以下の方法により形
成したDRAMの薄膜キャパシタ部分の断面拡大図であ
る。
Example 1 FIG. 1 is an enlarged sectional view of a thin film capacitor portion of a DRAM formed by the following method.

【0043】MOSトランジスタをあらかじめ形成した
Si基板1上に熱酸化した層間絶縁膜としてSiO2
2(600nm)を形成し、このSiO2膜にMOSト
ランジスタの拡散層(不図示)に到る開口を設け、その
開口を多結晶シリコンプラグ3で埋めて電気的な導通を
確保した。この多結晶シリコンプラグ上に、TiSi2
4(30nm)、TiN5(50nm)、及び下部電極
となるRu金属6(500nm)を順次積層した。
An SiO 2 film 2 (600 nm) is formed as a thermally oxidized interlayer insulating film on a Si substrate 1 on which a MOS transistor has been formed in advance, and an opening reaching a diffusion layer (not shown) of the MOS transistor is formed in the SiO 2 film. The opening was filled with a polycrystalline silicon plug 3 to secure electrical conduction. TiSi 2 on this polycrystalline silicon plug
4 (30 nm), TiN5 (50 nm), and Ru metal 6 (500 nm) serving as a lower electrode were sequentially laminated.

【0044】本実施例では、バリア層として、TiSi
2膜、TiN膜を順次積層した構造としたが、バリア層
としては、単層、積層構造を問わない。このバリア層
は、Ru金属の下地であるコンタクトプラグに埋め込ま
れた導電性材料とRu金属との反応を抑制する材料が用
いられる。例えば、コンタクトプラグ、シリコン系(S
i含有)である場合に、本実施例のように、SiとRu
との反応を抑制されるものが使用される。
In this embodiment, TiSi is used as the barrier layer.
Although the structure in which the two films and the TiN film are sequentially laminated is adopted, the barrier layer may be a single layer or a laminated structure. The barrier layer is made of a material that suppresses a reaction between the conductive material embedded in the contact plug, which is a Ru metal base, and the Ru metal. For example, contact plugs, silicon-based (S
i), Si and Ru as in this example.
What suppresses the reaction with is used.

【0045】この時のRu金属膜の成膜条件は、成膜室
を10-6torr以下真空引きした後、Arガスを注入する
ことにより、ほぼ100%Ar雰囲気下で、成膜温度5
00℃、DCパワー1.7KW、成膜圧力(全圧)10
mtorrで行った。
The conditions for forming the Ru metal film at this time are as follows: after evacuation of the film formation chamber at 10 −6 torr or less, Ar gas is injected, and a film formation temperature of 5% is obtained in an atmosphere of almost 100% Ar.
00 ° C, DC power 1.7KW, film formation pressure (total pressure) 10
mtorr.

【0046】Ru/TiN/TiSi2構造は、フォト
リソグラフィーにより、パターニング(幅0.4μm)
を行い、プラズマエッチングにより、図のような立体構
造のスタック電極に加工した。
The Ru / TiN / TiSi 2 structure is patterned (width 0.4 μm) by photolithography.
To form a three-dimensional stacked electrode as shown in the figure by plasma etching.

【0047】このウエハ上に金属酸化物誘電体膜7(B
a,Sr)TiO3(以下BST膜)を電子サイクロト
ロン共鳴−CVD法(ECR−CVD法)を用いて成膜
温度500℃でRu金属膜上に80nm堆積した(ステ
ップカバレジが約40%であることから、電極側壁に
は、30nm程度のBSTが積層される。)。成膜原料
には、bis(dipivaloymethanate)barium(Ba(DP
M)2)、bis(dipivaloymethanate)strontium(Sr
(DPM)2)、titanium isopropoxide(Ti(o−
i−C374)、O2を用いた。膜組成(Ba+Sr)
/Ti比は、0.97、Ba/(Ba+Sr)比は0.
5になるように原料供給量を調整した。
On this wafer, a metal oxide dielectric film 7 (B
a, Sr) TiO 3 (hereinafter referred to as BST film) was deposited to a thickness of 80 nm on a Ru metal film at a film formation temperature of 500 ° C. using an electron cyclotron resonance-CVD method (ECR-CVD method) (step coverage is about 40%). Therefore, BST of about 30 nm is stacked on the electrode side wall.) The raw materials for film formation include bis (dipivaloymethanate) barium (Ba (DP
M) 2 ), bis (dipivaloymethanate) strontium (Sr
(DPM) 2 ), titanium isopropoxide (Ti (o-
i-C 3 H 7) 4 ), it was used O 2. Film composition (Ba + Sr)
The / Ti ratio is 0.97 and the Ba / (Ba + Sr) ratio is 0.1.
The raw material supply amount was adjusted to be 5.

【0048】その後スパッタ法により上部電極Ru金属
8を50nm堆積し、本発明のキャパシタを用いた図1
に示すDRAM構造が完成する。
Thereafter, a Ru metal 8 of an upper electrode was deposited to a thickness of 50 nm by a sputtering method.
Is completed.

【0049】この完成した素子を用いて、薄膜キャパシ
タのリーク電流密度を測定した結果、±1V印加時で、
5×10-9A/cm2であり、良好な特性を示すことが
判明した。
Using the completed device, the leakage current density of the thin film capacitor was measured.
It was found to be 5 × 10 −9 A / cm 2 , indicating good characteristics.

【0050】本実施例では、半導体基板に形成された拡
散層と接続するプラグとして、多結晶シリコンを用いた
が、タングステン(W)、タングステンシリサイド(W
Si X)、チタンシリサイド(TiSiX)等を用いても
良い。
In this embodiment, the expansion formed on the semiconductor substrate is performed.
Polycrystalline silicon was used as a plug to connect to the layer
Is tungsten (W), tungsten silicide (W
Si X), Titanium silicide (TiSiX) Etc.
good.

【0051】本実施例では、金属酸化物誘電体膜とし
て、BST膜を用いたが、Ta25、PZT等の他の金
属酸化物誘電体膜を用いてもよい。また、上部電極にR
uを用いたが、Ir、Pt等の他の白金族金属を用いる
ことも可能である。
In this embodiment, the BST film is used as the metal oxide dielectric film, but another metal oxide dielectric film such as Ta 2 O 5 or PZT may be used. In addition, R
Although u is used, other platinum group metals such as Ir and Pt can be used.

【0052】(実施例2)図2は、以下の方法により形
成したFeRAMの薄膜キャパシタ部分の断面拡大図で
ある。
Embodiment 2 FIG. 2 is an enlarged cross-sectional view of a thin film capacitor portion of an FeRAM formed by the following method.

【0053】MOSトランジスタをあらかじめ形成した
Si基板1上に熱酸化したSiO2膜2(600nm)
を形成し、このSiO2膜にMOSトランジスタの拡散
層(不図示)に到る開口を設け、その開口を多結晶シリ
コンプラグ3で埋めて電気的な導通を確保した。この多
結晶シリコンプラグ上に、TiSi24(30nm)、
TiN5(50nm)、Ru金属6(100nm)を順
次積層した。
Thermally oxidized SiO 2 film 2 (600 nm) on Si substrate 1 on which MOS transistors are formed in advance
An opening reaching the diffusion layer (not shown) of the MOS transistor was formed in the SiO 2 film, and the opening was filled with a polycrystalline silicon plug 3 to secure electrical conduction. TiSi 2 4 (30 nm) on this polycrystalline silicon plug,
TiN5 (50 nm) and Ru metal 6 (100 nm) were sequentially laminated.

【0054】この時のRu金属膜の成膜条件は、成膜室
を10-6torr以下真空引きした後、Arガスを注入する
ことにより、ほぼ100%Ar雰囲気下で、成膜温度5
00℃、DCパワー1.7KW、成膜圧力(全圧)10
mtorrで行った。
The conditions for forming the Ru metal film at this time are as follows. The film formation chamber is evacuated to 10 −6 torr or less, and then an Ar gas is injected.
00 ° C, DC power 1.7KW, film formation pressure (total pressure) 10
mtorr.

【0055】このウエハ上に金属酸化物誘電体膜7Pb
(Zr,Ti)O3(以下PZT膜)をスパッタ法を用
いて、Ru金属膜上に200nm堆積した。その後、上
部電極Ru金属8を50nm堆積し、さらにフォトリソ
グラフィーによりパターニングを行い、本発明のキャパ
シタを用いた図2に示すFeRAM構造が完成する。本
実施例では、半導体基板に形成された拡散層と接続する
プラグとして、多結晶シリコンを用いたが、実施例1と
同様の他の材料を用いることもできる。
On this wafer, a metal oxide dielectric film 7Pb is formed.
(Zr, Ti) O 3 (hereinafter referred to as a PZT film) was deposited to a thickness of 200 nm on the Ru metal film by a sputtering method. Thereafter, an upper electrode Ru metal 8 is deposited to a thickness of 50 nm and further patterned by photolithography to complete the FeRAM structure shown in FIG. 2 using the capacitor of the present invention. In this embodiment, polycrystalline silicon is used as a plug connected to the diffusion layer formed in the semiconductor substrate. However, another material similar to that of the first embodiment can be used.

【0056】本実施例では、金属酸化物誘電体膜とし
て、PZT膜を用いたが、SrBi2Ta29、Bi4
312等の他の金属酸化物誘電体膜を用いてもよい。
また、上部電極にRuを用いたが、Ir、Pt等の他の
白金族金属を用いることも可能である。
In this embodiment, a PZT film was used as the metal oxide dielectric film, but SrBi 2 Ta 2 O 9 and Bi 4 T
Other metal oxide dielectric films such as i 3 O 12 may be used.
Although Ru was used for the upper electrode, other platinum group metals such as Ir and Pt can be used.

【0057】この完成した素子を用いて、薄膜キャパシ
タのリーク電流密度を測定した結果、±1V印加時で、
5×10-9A/cm2であり、良好な特性を示すことが
判明した。
Using this completed device, the leakage current density of the thin film capacitor was measured.
It was found to be 5 × 10 −9 A / cm 2 , indicating good characteristics.

【0058】[0058]

【発明の効果】本発明の金属酸化物をキャパシタの誘電
体膜として用いた半導体装置において、以下の効果を有
する。
The semiconductor device using the metal oxide of the present invention as a dielectric film of a capacitor has the following effects.

【0059】第一に、特にキャパシタの下部電極が、R
u金属であるために非常に加工が容易である。
First, especially when the lower electrode of the capacitor is R
Since it is u metal, processing is very easy.

【0060】第二に、Ru金属膜が、(002)方向に
高度に配向し、かつ、半値幅が、0.27degreeと非常
に狭いことから結晶性も良好であり、この結果、キャパ
シタのリーク電流を低下させることが可能となった。さ
らに、このような高配向、高結晶性の下部電極上に形成
する金属酸化物膜は配向性が高いことから、良好な誘電
特性を有する。
Second, since the Ru metal film is highly oriented in the (002) direction and has a very narrow half-value width of 0.27 degree, the crystallinity is good. The current can be reduced. Further, the metal oxide film formed on such a highly oriented and highly crystalline lower electrode has high dielectric properties and thus has good dielectric properties.

【0061】第三に、従来このような配向性、結晶性の
高いRu金属膜を形成することが不能であったが、DC
パワーと成膜温度を制御することにより、可能となっ
た。
Third, it has been impossible to form such a Ru metal film having high orientation and crystallinity conventionally.
It became possible by controlling the power and the film formation temperature.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるDRAMの薄膜キャ
パシタ部分の断面拡大図である。
FIG. 1 is an enlarged cross-sectional view of a thin film capacitor portion of a DRAM according to an embodiment of the present invention.

【図2】本発明の一実施形態であるFeRAMの薄膜キ
ャパシタ部分の断面拡大図である。
FIG. 2 is an enlarged cross-sectional view of a thin film capacitor portion of the FeRAM according to one embodiment of the present invention.

【図3】Ru金属膜のスパッタ成膜温度を変えたとき
の、Ru金属膜のX線回折スペクトルを示す。
FIG. 3 shows an X-ray diffraction spectrum of a Ru metal film when a sputtering film forming temperature of the Ru metal film is changed.

【図4】図3の結果をもとに、成膜温度(横軸)とRu
(002)の強度(Intensity)または半値幅(FWHM)
との関係をプロットしたものである。
FIG. 4 is a graph showing the relationship between film formation temperature (horizontal axis) and Ru based on the results of FIG.
Intensity or half width (FWHM) of (002)
This is a plot of the relationship with.

【図5】Ru金属膜のスパッタDCパワーを変えたとき
の、Ru金属膜のX線回折スペクトルを示す。
FIG. 5 shows an X-ray diffraction spectrum of the Ru metal film when the sputtering DC power of the Ru metal film is changed.

【図6】図5の結果をもとに、DCパワー(横軸)と、
Ru(002)の強度(Intensity)の関係をプロット
ものである。
FIG. 6 is a graph showing the DC power (horizontal axis) based on the results shown in FIG.
7 is a plot of the relationship between Ru (002) intensity (Intensity).

【図7】図5の結果をもとに、DCパワー(横軸)とR
u(002)の半値幅(FWHM)との関係をプロットした
ものである。
FIG. 7 is a graph showing the relationship between DC power (horizontal axis) and R based on the results of FIG.
It is a plot of the relationship between u (002) and the half width (FWHM).

【図8】本発明で用いる成膜装置の概略図を示す。FIG. 8 is a schematic view of a film forming apparatus used in the present invention.

【符号の説明】[Explanation of symbols]

1 Si基板 2 層間絶縁膜 3 多結晶シリコンプラグ 4 TiSi2 5 TiN 6 下部電極(Ru金属) 7 金属酸化物誘電体膜 8 上部電極(Ru金属)REFERENCE SIGNS LIST 1 Si substrate 2 interlayer insulating film 3 polycrystalline silicon plug 4 TiSi 2 5 TiN 6 lower electrode (Ru metal) 7 metal oxide dielectric film 8 upper electrode (Ru metal)

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年3月2日(1999.3.2)[Submission date] March 2, 1999 (1999.3.2)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項3[Correction target item name] Claim 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項9[Correction target item name] Claim 9

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0004[Correction target item name] 0004

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0004】また、特にメモリー用途においては、強誘
電体膜を用いることにより、外部電を遮断しても情報
の消失のない不揮発性メモリ(以下FeRAM)の作製
が可能なことから非常に注目を集めている。
[0004] In the particular memory applications, strong by using the dielectric film, much attention because it can be produced in an external voltage nonvolatile memory without loss of information even blocked (hereinafter FeRAM) Are gathering.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0020】金属酸化物としては、キャパシタの誘電体
膜の材料として用いられるものであれば、特に限定され
ないが、一般式ABO3で表される酸化物(一般式中、
Aは2価金属元素、鉛及びランタンのうち種類以上の
元素を表し、Bは4価金属元素のうち種類以上の元素
を表す。)、例えば、高誘電体特性または強誘電体特性
を有するBST(一般式:Ba1-xSrxTiO3)、P
ZT(一般式:PbZrxTi1-x3)、PLZT(一
般式:Pb1-xLaxZr1-yTiy3)等、またはTa2
5、SrBi2Ta29、Bi4Ti312等が好適な例
として挙げられる。
The metal oxide is not particularly limited as long as it is used as a material for a dielectric film of a capacitor. The oxide represented by the general formula ABO 3 (wherein
A is a divalent metal element, represents one or more elements of the lead and lanthanum, B represents one or more elements of the tetravalent metal elements. ), For example, BST (general formula: Ba 1-x Sr x TiO 3 ) having high dielectric properties or ferroelectric properties, P
ZT (general formula: PbZr x Ti 1-x O 3 ), PLZT (general formula: Pb 1-x La x Zr 1-y Ti y O 3 ), or Ta 2
Preferred examples include O 5 , SrBi 2 Ta 2 O 9 , Bi 4 Ti 3 O 12 and the like.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01L 21/8247 29/788 29/792

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 金属酸化物をキャパシタの誘電体膜とし
て用いた半導体装置において、前記キャパシタの下部電
極が、(002)方向に配向したRu金属からなり、か
つ前記Ru金属のX線回折スペクトルの半値幅が、0.
27degree以下であることを特徴とする半導体装置。
In a semiconductor device using a metal oxide as a dielectric film of a capacitor, a lower electrode of the capacitor is made of Ru metal oriented in a (002) direction, and an X-ray diffraction spectrum of the Ru metal is obtained. When the half width is 0.
A semiconductor device having a temperature of 27 degrees or less.
【請求項2】 金属酸化物をキャパシタの誘電体膜とし
て用いた半導体装置において、前記キャパシタの下部電
極が、Ru金属からなり、X線回折スペクトルの(00
2)方向のピーク強度が、それ以外の方向のピーク強度
の170倍以上であり、かつ前記(002)方向の半値
幅が、0.27degree以下であることを特徴とする半導
体装置。
2. A semiconductor device using a metal oxide as a dielectric film of a capacitor, wherein the lower electrode of the capacitor is made of Ru metal and has a (00
2) A semiconductor device wherein the peak intensity in the direction is 170 times or more the peak intensity in the other directions, and the half-width in the (002) direction is 0.27 degrees or less.
【請求項3】 前記金属酸化物が、一般式ABO3で表
される酸化物、Ta25、SrBi2Ta29、または
Bi4Ti312であることを特徴とする請求項1または
2記載の半導体装置。(一般式中、Aは2価金属元素、
鉛及びランタンのうち2種類以上の元素を表し、Bは4
価金属元素のうち2種類以上の元素を表す。)
3. The method according to claim 1, wherein the metal oxide is an oxide represented by the general formula ABO 3 , Ta 2 O 5 , SrBi 2 Ta 2 O 9 , or Bi 4 Ti 3 O 12. 3. The semiconductor device according to 1 or 2. (In the general formula, A is a divalent metal element,
Represents two or more elements of lead and lanthanum, B is 4
It represents two or more kinds of valence metal elements. )
【請求項4】 前記金属酸化物を介し、前記下部電極に
対向する上部電極を構成する金属が、白金族金属である
ことを特徴とする請求項1〜3のいずれかに記載の半導
体装置。
4. The semiconductor device according to claim 1, wherein the metal forming the upper electrode facing the lower electrode via the metal oxide is a platinum group metal.
【請求項5】 金属酸化物からなるキャパシタ誘電体膜
の下部電極としてRu金属を用いた半導体装置の製造方
法であって、前記Ru金属を、DCパワー1.7〜15
KW、成膜温度300〜800℃、酸素分圧20%以下
のAr雰囲気中で、スパッタ法により成膜することを特
徴とする半導体装置の製造方法。
5. A method of manufacturing a semiconductor device using a Ru metal as a lower electrode of a capacitor dielectric film made of a metal oxide, wherein the Ru metal has a DC power of 1.7 to 15.
A method for manufacturing a semiconductor device, comprising: forming a film by a sputtering method in an Ar atmosphere having a KW of 300 to 800 ° C. and an oxygen partial pressure of 20% or less.
【請求項6】 半導体基板上にMOS型トランジスタを
形成する工程と、このトランジスタ上に層間絶縁膜を形
成する第一の工程と、この層間絶縁膜に前記MOS型ト
ランジスタの拡散層に達するコンタクトを開口して導電
性材料を埋め込む第二の工程と、この導電性材料を有す
る層間絶縁膜上全面に、バリア層を介してRu金属層
を、DCパワー1.7〜15KW、成膜温度300〜8
00℃、酸素分圧20%以下のAr雰囲気中で、スパッ
タ法により成膜する第三の工程と、前記Ru金属層をパ
ターニングし、前記導電性材料を埋め込んだコンタクト
プラグ上にRu金属からなる下部電極を形成する第四の
工程と、前記下部電極上に、金属酸化物膜を形成する第
五の工程と、前記金属酸化物膜の上に白金族金属膜を成
膜する第六の工程と、を有する半導体装置の製造方法。
6. A step of forming a MOS transistor on a semiconductor substrate, a first step of forming an interlayer insulating film on the transistor, and contacting the interlayer insulating film with a contact reaching a diffusion layer of the MOS transistor. A second step of opening and embedding a conductive material, and forming a Ru metal layer on the entire surface of the interlayer insulating film having the conductive material via a barrier layer by applying a DC power of 1.7 to 15 KW and forming a film at a temperature of 300 to 150 KW. 8
A third step of forming a film by a sputtering method in an Ar atmosphere at 00 ° C. and an oxygen partial pressure of 20% or less; and forming a Ru metal layer on a contact plug in which the conductive material is embedded by patterning the Ru metal layer. A fourth step of forming a lower electrode, a fifth step of forming a metal oxide film on the lower electrode, and a sixth step of forming a platinum group metal film on the metal oxide film And a method for manufacturing a semiconductor device comprising:
【請求項7】 半導体基板上にMOS型トランジスタを
形成する工程と、このトランジスタ上に層間絶縁膜を形
成する第一の工程と、この層間絶縁膜に前記MOS型ト
ランジスタの拡散層に達するコンタクトを開口して導電
性材料を埋め込む第二の工程と、この導電性材料を有す
る層間絶縁膜上全面に、バリア層を介してRu金属層
を、DCパワー1.7〜15KW、成膜温度300〜8
00℃、酸素分圧20%以下のAr雰囲気中で、スパッ
タ法により成膜する第三の工程と、前記下部電極上に、
金属酸化物膜を形成する第四の工程と、前記金属酸化物
膜の上に白金族金属膜を成膜する第五の工程と、前記R
u金属層、前記金属酸化物膜及び前記白金族金属膜をパ
ターニングする第六の工程と、を有する半導体装置の製
造方法。
7. A step of forming a MOS transistor on a semiconductor substrate, a first step of forming an interlayer insulating film on the transistor, and contacting the interlayer insulating film with a contact reaching a diffusion layer of the MOS transistor. A second step of opening and embedding a conductive material, and forming a Ru metal layer on the entire surface of the interlayer insulating film having the conductive material via a barrier layer by applying a DC power of 1.7 to 15 KW and forming a film at a temperature of 300 to 150 KW. 8
A third step of forming a film by a sputtering method in an Ar atmosphere at 00 ° C. and an oxygen partial pressure of 20% or less;
A fourth step of forming a metal oxide film, a fifth step of forming a platinum group metal film on the metal oxide film,
a sixth step of patterning the u metal layer, the metal oxide film, and the platinum group metal film.
【請求項8】 前記Ru金属の成膜時の酸素流量が0で
あることを特徴とする請求項5〜7に記載の半導体装置
の製造方法。
8. The method of manufacturing a semiconductor device according to claim 5, wherein an oxygen flow rate during the formation of the Ru metal is zero.
【請求項9】 前記金属酸化物が、一般式ABO3で表
される酸化物、Ta25、SrBi2Ta29、または
Bi4Ti312であることを特徴とする請求項5〜8の
いずれかに記載の半導体装置の製造方法。(一般式中、
Aは2価金属元素、鉛及びランタンのうち2種類以上の
元素を表し、Bは4価金属元素のうち2種類以上の元素
を表す。)
9. The method according to claim 1, wherein the metal oxide is an oxide represented by the general formula ABO 3 , Ta 2 O 5 , SrBi 2 Ta 2 O 9 , or Bi 4 Ti 3 O 12. 9. The method for manufacturing a semiconductor device according to any one of 5 to 8. (In the general formula,
A represents two or more kinds of divalent metal elements, lead and lanthanum, and B represents two or more kinds of tetravalent metal elements. )
【請求項10】 前記金属酸化物を介し、前記下部電極
に対向する上部電極を構成する金属が、白金族金属であ
ることを特徴とする請求項5〜9のいずれかに記載の半
導体装置の製造方法。
10. The semiconductor device according to claim 5, wherein the metal forming the upper electrode facing the lower electrode via the metal oxide is a platinum group metal. Production method.
JP11045090A 1999-02-23 1999-02-23 Semiconductor device and its manufacture Pending JP2000243921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11045090A JP2000243921A (en) 1999-02-23 1999-02-23 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11045090A JP2000243921A (en) 1999-02-23 1999-02-23 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JP2000243921A true JP2000243921A (en) 2000-09-08

Family

ID=12709628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11045090A Pending JP2000243921A (en) 1999-02-23 1999-02-23 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JP2000243921A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166719A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Method of manufacturing actuator device and liquid injection head equipped with actuator device fabricated thereby
JP2006140136A (en) * 2004-09-30 2006-06-01 Tdk Corp Dielectric thin film, thin-film dielectric device, and its manufacturing method
KR100878940B1 (en) * 2001-07-05 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing semiconductor integrated circuit device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144884A (en) * 1996-11-14 1998-05-29 Toshiba Corp Semiconductor device and fabrication thereof
JPH10313103A (en) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp Semiconductor device having capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144884A (en) * 1996-11-14 1998-05-29 Toshiba Corp Semiconductor device and fabrication thereof
JPH10313103A (en) * 1997-05-13 1998-11-24 Mitsubishi Electric Corp Semiconductor device having capacitor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878940B1 (en) * 2001-07-05 2009-01-19 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing semiconductor integrated circuit device
JP2005166719A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Method of manufacturing actuator device and liquid injection head equipped with actuator device fabricated thereby
JP4645024B2 (en) * 2003-11-28 2011-03-09 セイコーエプソン株式会社 Method for manufacturing actuator device
JP2006140136A (en) * 2004-09-30 2006-06-01 Tdk Corp Dielectric thin film, thin-film dielectric device, and its manufacturing method
JP4604939B2 (en) * 2004-09-30 2011-01-05 Tdk株式会社 Dielectric thin film, thin film dielectric element and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3319994B2 (en) Semiconductor storage element
JP3570472B2 (en) Capacitor with high-temperature electrode barrier, method of manufacturing the same, FeRAM and DRAM
US5656852A (en) High-dielectric-constant material electrodes comprising sidewall spacers
JP4046588B2 (en) Capacitor manufacturing method
JP2000208725A (en) Semiconductor device and its manufacture
JP2002222934A (en) Semiconductor device and manufacturing method thereof
JP2007043166A (en) Ferroelectric structure including multilayer lower electrode and multilayer upper electrode and method for manufacturing the same
US6392265B2 (en) Semiconductor device
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
JP3931113B2 (en) Semiconductor device and manufacturing method thereof
WO1997033316A1 (en) Semiconductor device and its manufacture
US20030059959A1 (en) Method for fabricating capacitor
US20040058492A1 (en) Vapor growth method for metal oxide dielectric film and pzt film
JP2002076298A (en) Semiconductor memory device and its manufacturing method
JP2924753B2 (en) Method for manufacturing thin film capacitor
JP2001237402A (en) Structured metal oxide containing layer, and method of manufacturing semiconductor structure element
JP3173451B2 (en) Semiconductor device and manufacturing method thereof
JP3353833B2 (en) Semiconductor device and method of manufacturing the same
JP2002203948A (en) Semiconductor device
JP2000243921A (en) Semiconductor device and its manufacture
JP2002334875A (en) Vapor growth method for metal oxide dielectric film
JPH11233734A (en) Semiconductor memory element and its manufacture
JP4289843B2 (en) Capacitor manufacturing method for semiconductor device
JP2005184024A (en) Semiconductor device and manufacturing method therefor
JP4805775B2 (en) Iridium oxide film manufacturing method, electrode manufacturing method, dielectric capacitor manufacturing method, and semiconductor device manufacturing method