JP2000243763A - Method for picking up semiconductor chip - Google Patents

Method for picking up semiconductor chip

Info

Publication number
JP2000243763A
JP2000243763A JP4438099A JP4438099A JP2000243763A JP 2000243763 A JP2000243763 A JP 2000243763A JP 4438099 A JP4438099 A JP 4438099A JP 4438099 A JP4438099 A JP 4438099A JP 2000243763 A JP2000243763 A JP 2000243763A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
image
search area
wafer sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4438099A
Other languages
Japanese (ja)
Other versions
JP3391287B2 (en
Inventor
Hisaki Abe
寿樹 安部
Tomofumi Eguchi
倫史 江口
Hiroshi Ariyoshi
宏志 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP04438099A priority Critical patent/JP3391287B2/en
Publication of JP2000243763A publication Critical patent/JP2000243763A/en
Application granted granted Critical
Publication of JP3391287B2 publication Critical patent/JP3391287B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To carry out efficient pick-up works by shortening image recognition time. SOLUTION: In a method for picking up a semiconductor chip which picks up a chip 6 on a wafer sheet 5, in a step of recognizing an image for detecting a position of the chip 6, two large and small search areas having different sizes are established in an image pick-up visual field, and when a detection of a position of the chip 6 of a single wafer sheet is made in a prescribed sequence, if the position of the single chip 6 is detected normally, in a detection of a position of a semiconductor chip to be recognized at a time subsequent to the chip 6, the small search area is used. Thus, frequencies of using the large search area are decreased, and a recognition time is reduced, so that image recognition can be performed efficiently.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウェハから切り出
されウェハシートに貼着された状態の半導体チップをピ
ックアップする半導体チップのピックアップ方法に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip pickup method for picking up a semiconductor chip cut from a wafer and attached to a wafer sheet.

【0002】[0002]

【従来の技術】半導体装置の製造工程において、半導体
チップは多数の個片チップより成るウェハから切り出さ
れる。この個片チップの切り出しは、粘着性のウェハシ
ートにウェハを貼着した状態で行われ、切り出された個
片チップはウェハシートから剥ぎ取られてピックアップ
される。このピックアップ工程では、個片チップはウェ
ハシートの下面側からピンによって突き上げられた状態
でピックアップヘッドによって保持される。このためピ
ックアップ時にはピンによって正しく突き上げられるよ
うピックアップ対象の半導体チップを精度よくピックア
ップ位置に位置合わせすることが求められる。
2. Description of the Related Art In a semiconductor device manufacturing process, a semiconductor chip is cut out from a wafer composed of a large number of individual chips. The individual chips are cut out with the wafer attached to an adhesive wafer sheet, and the cut individual chips are peeled off from the wafer sheet and picked up. In this pickup step, the individual chips are held by the pickup head in a state of being pushed up by pins from the lower surface side of the wafer sheet. For this reason, it is required that the semiconductor chip to be picked up be accurately positioned at the pick-up position so that the semiconductor chip can be correctly pushed up by the pins during the pick-up.

【0003】[0003]

【発明が解決しようとする課題】従来よりこの位置合わ
せのための位置検出には画像認識が用いられ、ウェハシ
ート上で撮像された画面を基準の半導体チップのパター
ンとパターンマッチングさせることにより半導体チップ
の位置検出を行っていた。この画像認識においては、予
め設定された検索処理対象範囲、いわゆるサーチエリア
内で画面をサーチすることにより位置検出が行われる。
このサーチエリアの大きさは所要検索時間と関連してお
り、サーチエリアが大きい程長い画像認識時間を必要と
する。したがって、画像認識の効率を向上させようとす
れば、より小さいサーチエリアを設定すればよい。
Conventionally, image recognition has been used for position detection for this alignment, and the image picked up on a wafer sheet is subjected to pattern matching with a pattern of a reference semiconductor chip. Position detection was performed. In this image recognition, position detection is performed by searching a screen within a preset search processing target range, a so-called search area.
The size of the search area is related to the required search time, and the larger the search area, the longer the image recognition time. Therefore, in order to improve the efficiency of image recognition, a smaller search area may be set.

【0004】しかしながら、ウェハ切断後にウェハシー
トを引き伸ばす際のウェハシートの伸び量のばらつきの
ため、ウェハシート上の各半導体チップの配列は必ずし
も一定ピッチの規則的な配列とはならない。このような
理由により従来はピックアップ時の半導体チップの画像
認識に際し、認識エラーの発生を防ぐために大き目のサ
ーチエリアを設定せざるを得ず、結果として画像認識に
長時間を要することとなっていた。
However, due to the variation in the amount of elongation of the wafer sheet when the wafer sheet is stretched after cutting the wafer, the arrangement of the semiconductor chips on the wafer sheet is not always a regular arrangement at a constant pitch. For this reason, conventionally, when recognizing an image of a semiconductor chip at the time of pickup, a large search area has to be set in order to prevent occurrence of a recognition error, and as a result, it takes a long time for image recognition. .

【0005】そこで本発明は、画像認識時間を短縮して
効率的なピックアップ作業を行うことができる半導体チ
ップのピックアップ方法を提供することを目的とする。
Accordingly, an object of the present invention is to provide a semiconductor chip pickup method capable of performing an efficient pickup operation while shortening the image recognition time.

【0006】[0006]

【課題を解決するための手段】本発明の半導体チップの
ピックアップ方法は、ウェハシートに所定パターンで貼
着された半導体チップをピックアップヘッドでピックア
ップする半導体チップのピックアップ方法であって、前
記ウェハシート上の半導体チップの位置検出を行う画像
認識工程において撮像視野内に大きさの異る複数のサー
チエリアを設定し、1つのウェハシートの半導体チップ
の位置検出を所定順序に従って行う際に、1つの半導体
チップの位置が正常に検出されたならば、当該半導体チ
ップに後続する次回認識対象の半導体チップの位置検出
には、より小さい方のサーチエリアを用いるようにし
た。
According to the present invention, there is provided a semiconductor chip pick-up method for picking up a semiconductor chip attached to a wafer sheet in a predetermined pattern by a pick-up head. When a plurality of search areas having different sizes are set in the imaging field of view in the image recognition step of detecting the position of the semiconductor chip, the position of the semiconductor chip on one wafer sheet is detected in a predetermined order. If the position of the chip is normally detected, the smaller search area is used for detecting the position of the next recognition target semiconductor chip following the semiconductor chip.

【0007】本発明によれば、1つの半導体チップの位
置が正常に検出されたならば、当該半導体チップに後続
する次回認識対象の半導体チップの位置検出にはより小
さいサーチエリアを用いることにより、大きいサーチエ
リアを用いる頻度を減少させて画像認識を効率化するこ
とができる。
According to the present invention, if the position of one semiconductor chip is normally detected, a smaller search area is used for detecting the position of the next recognition target semiconductor chip following the semiconductor chip. Image recognition can be made more efficient by reducing the frequency of using a large search area.

【0008】[0008]

【発明の実施の形態】次に本発明の実施の形態を図面を
参照して説明する。図1は本発明の一実施の形態の半導
体チップのピックアップ装置の構成を示すブロック図、
図2は同半導体チップのピックアップ装置の機能ブロッ
ク図、図3は同半導体チップのピックアップ方法のフロ
ー図、図4(a),(b)は同半導体チップのピックア
ップ装置のサーチエリアを示す画像図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a semiconductor chip pickup device according to an embodiment of the present invention;
2 is a functional block diagram of the semiconductor chip pickup device, FIG. 3 is a flowchart of the semiconductor chip pickup method, and FIGS. 4A and 4B are image diagrams showing search areas of the semiconductor chip pickup device. It is.

【0009】まず図1を参照して半導体チップのピック
アップ装置の構成について説明する。図1においてチッ
プ供給部1は、XYテーブル2に立設されたブラケット
3上にウェハ保持テーブル4を結合して構成されてい
る。ウェハ保持テーブル4には半導体チップ6(以下、
単に「チップ6」と略記する)が多数貼着されたウェハ
シート5が装着されている。ウェハ保持テーブル4の下
方にはエジェクタユニット7が配設されている。エジェ
クタユニット7のピン7aはチップ6のピックアップ位
置に位置合わせされており、ピン7aを上方に突出させ
ることにより、ウェハシート5上のチップ6を突き上げ
る。
First, the structure of a semiconductor chip pickup device will be described with reference to FIG. In FIG. 1, a chip supply unit 1 is configured by connecting a wafer holding table 4 on a bracket 3 erected on an XY table 2. A semiconductor chip 6 (hereinafter, referred to as a semiconductor chip 6)
A wafer sheet 5 to which a number of "chips 6" are attached is mounted. An ejector unit 7 is provided below the wafer holding table 4. The pins 7a of the ejector unit 7 are aligned with the pickup positions of the chips 6, and the chips 6 on the wafer sheet 5 are pushed up by projecting the pins 7a upward.

【0010】チップ供給部1の上方には、移動テーブル
9に装着されたピックアップヘッド8が水平動自在に配
設されており、ピン7aによって突き上げられたチップ
6はピックアップヘッド8のノズル8aによって真空吸
着によりピックアップされる。ピックアップされたチッ
プ6は移動テーブル9によって移動し、保持テーブル1
0に載置されたワーク11上に実装される。
A pickup head 8 mounted on a moving table 9 is disposed above the chip supply section 1 so as to be horizontally movable. The chips 6 pushed up by the pins 7a are evacuated by the nozzles 8a of the pickup head 8. Picked up by suction. The picked-up chip 6 is moved by the moving table 9 and the holding table 1
The work 11 is mounted on the work 11 placed thereon.

【0011】ウェハ保持テーブル4の上方には、カメラ
13を備えた撮像部12が配設されている。撮像部12
はウェハシート5上のチップ6を撮像し、撮像によって
取得された画像データは画像認識部14に伝達される。
画像認識部14は画像データを画像処理し、チップ6の
位置を検出する。CPU15は全体制御部であり、画像
認識部14の認識結果を受け取る他、以下に説明する各
部を制御する。
Above the wafer holding table 4, an image pickup section 12 having a camera 13 is provided. Imaging unit 12
Captures an image of the chip 6 on the wafer sheet 5, and image data obtained by the imaging is transmitted to the image recognition unit 14.
The image recognition unit 14 performs image processing on the image data and detects the position of the chip 6. The CPU 15 is an overall control unit that receives the recognition result of the image recognition unit 14 and controls each unit described below.

【0012】記憶部16は各部の動作に必要なプログラ
ムや認識対象のチップ6のサイズやウェハシート5上で
の配列データなどの各種データを記憶する。ピックアッ
プヘッド駆動部17はピックアップヘッド8およびピッ
クアップヘッドを移動させる移動テーブル9を駆動す
る。エジェクタ駆動部18はエジェクタユニット7を駆
動する。XYテーブル駆動部19はXYテーブル2を駆
動する。表示モニタ20は撮像されたチップ6の画像や
操作・入力時の画面を表示する。キー入力部35はキー
ボードなどの入力装置であり、操作入力やデータ入力を
行う。
The storage unit 16 stores various data such as programs necessary for the operation of each unit, the size of the chip 6 to be recognized, and array data on the wafer sheet 5. The pickup head driving unit 17 drives the pickup head 8 and the moving table 9 for moving the pickup head. The ejector driving section 18 drives the ejector unit 7. The XY table driving section 19 drives the XY table 2. The display monitor 20 displays a captured image of the chip 6 and a screen for operation and input. The key input unit 35 is an input device such as a keyboard, and performs operation input and data input.

【0013】次に図2を参照して半導体チップのピック
アップ装置の処理機能について説明する。図2において
チップサイズ記憶部21およびチップ配列状態データ記
憶部22は図1に示す記憶部16に対応するものであ
り、認識エリア設定部23、統計処理部24、位置ずれ
補正処理部25およびピッチ送り処理部26は、CPU
15によって行われる処理を示している。画像認識部1
4によって検出されたチップ6の位置データより、チッ
プ6の直交座標軸方向の位置ずれ量Δx,Δyおよび回
転方向の角度ずれ量Δθが求められる。角度ずれ量Δθ
はピックアップヘッド駆動部17に伝達され、ピックア
ップヘッド駆動部17によってピックアップヘッド8を
駆動する際には、この角度ずれ量Δθを補正してチップ
6をピックアップする。
Next, the processing function of the semiconductor chip pickup device will be described with reference to FIG. 2, a chip size storage unit 21 and a chip arrangement state data storage unit 22 correspond to the storage unit 16 shown in FIG. 1, and include a recognition area setting unit 23, a statistical processing unit 24, a displacement correction processing unit 25, and a pitch. The feed processing unit 26 is a CPU
15 shows the processing performed. Image recognition unit 1
From the position data of the chip 6 detected by the step 4, the position deviation amounts Δx and Δy of the chip 6 in the orthogonal coordinate axis direction and the angle deviation amount Δθ of the rotation direction are obtained. Angle deviation Δθ
Is transmitted to the pickup head driving unit 17, and when the pickup head 8 is driven by the pickup head driving unit 17, the chip 6 is picked up by correcting the angle shift amount Δθ.

【0014】位置ずれ量Δx,Δyは位置ずれ補正処理
部25に伝達される。位置ずれ補正処理部25は、ピッ
クアップヘッド8によってウェハシート5上のチップ6
をピックアップする際の位置ずれ補正量を算出し、XY
テーブル駆動部19に伝達する。また位置ずれ量Δx,
Δyは統計処理部24にも伝達され、統計処理部24は
過去に累積された位置ずれ量Δx,Δyのデータに基づ
き平均的な位置ずれ量の学習値を算出する。ここで求め
られた位置ずれ量の学習値はピッチ送り処理部26に送
られ、ピッチ送り処理部26は、次ピックアップ対象の
チップ6をカメラ13による撮像画面の中心に位置させ
るために必要なピッチ送り量を算出する。この演算は前
述の学習値とチップ配列状態データ記憶部22に記憶さ
れたチップ6の配列ピッチデータに基づいてCPU15
により行われる。
The displacement amounts Δx and Δy are transmitted to a displacement correction processing unit 25. The position shift correction processing unit 25 uses the pickup head 8 to move the chip 6 on the wafer sheet 5
The amount of misregistration correction when picking up
The signal is transmitted to the table driving unit 19. Also, the displacement amount Δx,
Δy is also transmitted to the statistical processing unit 24, and the statistical processing unit 24 calculates a learning value of an average positional deviation amount based on the data of the positional deviation amounts Δx and Δy accumulated in the past. The learning value of the displacement amount obtained here is sent to the pitch feed processing unit 26, and the pitch feed processing unit 26 determines the pitch required to position the chip 6 to be next picked up at the center of the image screen by the camera 13. Calculate the feed amount. This calculation is performed by the CPU 15 based on the learning value described above and the array pitch data of the chips 6 stored in the chip array state data storage unit 22.
It is performed by

【0015】認識エリア設定部23は画像認識部14の
認識結果およびチップサイズ、チップ配列ピッチのデー
タに基づいて、画像認識時の認識対象となる範囲、すな
わちサーチエリアの設定を行う。ここで設定されるサー
チエリアについて図4の画像図を参照して説明する。図
4(a),(b)に示す画面30,31はそれぞれ大小
2種類のサーチエリアを示すものである。大きいサーチ
エリア30の画面サイズWXmax,WYmaxはチッ
プ6の配列ピッチPX,PYの約2倍の大きさに設定さ
れている。これに対し、小さいサーチエリア31の画面
サイズWXmin,WYminは、チップサイズX1,
Y1の両側に、チップ間ギャップ幅X2,Y2の2倍を
それぞれ付け加えた寸法に設定されている。
The recognition area setting unit 23 sets a range to be recognized in image recognition, that is, a search area, based on the recognition result of the image recognition unit 14 and data of the chip size and the chip arrangement pitch. The search area set here will be described with reference to the image diagram of FIG. Screens 30 and 31 shown in FIGS. 4A and 4B respectively show two types of search areas, large and small. The screen sizes WXmax and WYmax of the large search area 30 are set to be about twice as large as the arrangement pitches PX and PY of the chips 6. On the other hand, the screen size WXmin, WYmin of the small search area 31 is the chip size X1,
It is set to a dimension obtained by adding twice the gap width between chips X2 and Y2 to both sides of Y1.

【0016】このようにサーチエリアは、チップサイズ
X1,Y2およびチップサイズX1,Y2にギャップ幅
X2,Y2を加えて求められる配列ピッチPX,PYに
よって大小2つの種類が予め設定され、実際の位置検出
時には大小いずれかのサーチエリアが選択される。この
大小設定は、画像認識部14の認識結果により定められ
るようになっている。
As described above, the search area is preset in two sizes, large and small, according to the chip sizes X1, Y2 and the arrangement pitches PX, PY obtained by adding the gap widths X2, Y2 to the chip sizes X1, Y2. At the time of detection, either a large or small search area is selected. The magnitude setting is determined by the recognition result of the image recognition unit 14.

【0017】以下図3のフローを参照してチップの画像
認識時におけるサーチエリアの大小選択について説明す
る。図3のフローは、新たにウェハ保持テーブル4上に
ウェハシート5を装着した状態からの処理を示すもので
あり、まず装着当初にはウェハシート上でチップ6の位
置が実際に把握されていないため、サーチエリアの設定
を“大”にする(ST1)。次いでピックアップ対象の
チップの有無が確認され(ST2)、チップが存在する
場合にはピックアップすべきチップをピックアップ位置
にピッチ送りする(ST3)。このピックアップ位置は
ウェハシート交換直後においてはウェハシート5上で指
定されたピックアップ開始位置であり、ピックアップ処
理開始後にはピックアップ位置は指定されたピックアッ
プ順序に従って順次移動する。
The selection of the search area in the image recognition of the chip will be described below with reference to the flowchart of FIG. The flow of FIG. 3 shows the processing from the state where the wafer sheet 5 is newly mounted on the wafer holding table 4, and the position of the chip 6 on the wafer sheet is not actually grasped at the beginning of the mounting. Therefore, the setting of the search area is set to "large" (ST1). Next, the presence or absence of a chip to be picked up is confirmed (ST2). If there is a chip, the chip to be picked up is sent to the pickup position at a pitch (ST3). This pick-up position is the pick-up start position specified on the wafer sheet 5 immediately after the wafer sheet exchange, and after the pick-up process starts, the pick-up position moves sequentially according to the specified pick-up order.

【0018】ピックアップ対象のチップが撮像位置に送
られたならば、カメラ13によりチップ位置を撮像して
認識する(ST4)。この認識において認識成功、すな
わちピックアップ対象のチップの位置が正常に検出され
たならば(ST5)、位置検出結果により求められた位
置ずれデータに基づいてチップ6の位置ずれを補正して
XYテーブル2を駆動することにより当該チップ6をピ
ックアップ位置に位置合わせし(ST6)、次いでエジ
ェクタユニット7のピン7aによってチップ6を突き上
げた後、ピックアップヘッド8によりチップ6をピック
アップする(ST7)。そしてサーチエリアの設定を
“小”に切り替え(ST8)、ST2に戻って同様の処
理を繰り返す。
When the chip to be picked up is sent to the image pickup position, the camera 13 picks up an image of the chip position and recognizes it (ST4). If the recognition is successful in this recognition, that is, if the position of the chip to be picked up is normally detected (ST5), the XY table 2 corrects the position shift of the chip 6 based on the position shift data obtained from the position detection result. Is driven to drive the chip 6 to the pickup position (ST6). Then, after the chip 6 is pushed up by the pin 7a of the ejector unit 7, the chip 6 is picked up by the pickup head 8 (ST7). Then, the setting of the search area is switched to "small" (ST8), and the process returns to ST2 to repeat the same processing.

【0019】ST5において認識不成功であれば、すな
わちチップ6の位置が正常に検出されない場合には、サ
ーチエリアの設定の確認を行う。そして設定が“大”で
あれば前述と同様にST2に戻る。すなわち、大きいサ
ーチエリアを用いて認識不成功の場合には、当該チップ
は放置して次のピックアップ予定のチップの認識を行
う。また設定が“小”であれば設定を“大”にする(S
T10)。その後ST4に戻りチップ認識を再度行い、
ST5以降の処理を反復する。そしてST2においてウ
ェハシート5の全てのチップの認識を完了して、未認識
チップの品切れが確認されたならばピックアップ動作を
終了する。
If the recognition is not successful in ST5, that is, if the position of the chip 6 is not normally detected, the setting of the search area is confirmed. If the setting is "large", the process returns to ST2 as described above. In other words, if the recognition is unsuccessful using the large search area, the chip is left and the next chip to be picked up is recognized. If the setting is "small", the setting is set to "large" (S
T10). After that, returning to ST4, the chip recognition is performed again,
The processing after ST5 is repeated. Then, in ST2, the recognition of all the chips on the wafer sheet 5 is completed, and if it is confirmed that the unrecognized chips are out of stock, the pickup operation is ended.

【0020】なお、本実施の形態では複数の大きさの異
なるサーチエリアとして、上記説明した画面サイズWX
max,WYmax,WXmin,WYminの2種類
を設定するようにしているが、本発明はこれに限定され
るものではなく、例えば3種類以上の大きさの異る複数
のサーチエリアを設定し、位置検出が正常に行われたな
らば、複数のサーチエリアの中のより小さいサーチエリ
アを用いるようにしてもよい。
In this embodiment, a plurality of search areas having different sizes are used as the screen size WX described above.
Although two types of max, WYmax, WXmin, and WYmin are set, the present invention is not limited to this. For example, three or more types of a plurality of search areas having different sizes are set and the position is set. If the detection is normally performed, a smaller search area among the plurality of search areas may be used.

【0021】上記説明したように、本実施の形態は撮像
視野内に大きさの異る複数のサーチエリアを設定し、チ
ップの位置検出に際し、1つのチップの位置が正常に検
出されたならば、当該チップに後続する次回認識対象の
チップの位置のサーチにはより小さい方のサーチエリア
を用いるものである。チップの位置が正常に検出された
という事実は、少なくとも当該チップの近傍ではチップ
が正常なピッチに従って配列されている確率が高いこと
を意味しており、したがって小さいサーチエリアを用い
ても認識成功の確率が高く、認識時間を短縮して画像認
識の効率を向上させることができる。
As described above, in the present embodiment, a plurality of search areas having different sizes are set in the field of view of the image pickup, and when detecting the position of a chip, if the position of one chip is normally detected. The smaller search area is used for searching for the position of the next recognition target chip following the chip. The fact that the position of the chip was detected normally means that the probability that the chips are arranged according to the normal pitch is high, at least in the vicinity of the chip, and therefore, even if a small search area is used, recognition is successful. The probability is high, the recognition time can be shortened, and the efficiency of image recognition can be improved.

【0022】[0022]

【発明の効果】本発明によれば、1つの半導体チップの
位置が正常に検出されたならば、当該半導体チップに後
続する次回認識対象の半導体チップの位置検出にはより
小さいサーチエリアを用いるようにしたので、大きいサ
ーチエリアを用いる頻度を減少させて認識時間を短縮
し、画像認識の効率を向上させることができる。
According to the present invention, if the position of one semiconductor chip is normally detected, a smaller search area is used to detect the position of the next recognition target semiconductor chip following the semiconductor chip. Therefore, the frequency of using a large search area can be reduced, the recognition time can be shortened, and the efficiency of image recognition can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の半導体チップのピック
アップ装置の構成を示すブロック図
FIG. 1 is a block diagram showing a configuration of a semiconductor chip pickup device according to an embodiment of the present invention.

【図2】本発明の一実施の形態の半導体チップのピック
アップ装置の機能ブロック図
FIG. 2 is a functional block diagram of a semiconductor chip pickup device according to one embodiment of the present invention;

【図3】本発明の一実施の形態の半導体チップのピック
アップ方法のフロー図
FIG. 3 is a flowchart of a semiconductor chip pickup method according to an embodiment of the present invention;

【図4】(a)本発明の一実施の形態の半導体チップの
ピックアップ装置のサーチエリアを示す画像図 (b)本発明の一実施の形態の半導体チップのピックア
ップ装置のサーチエリアを示す画像図
FIG. 4A is an image diagram showing a search area of a semiconductor chip pickup device according to one embodiment of the present invention; FIG. 4B is an image diagram showing a search area of a semiconductor chip pickup device of one embodiment of the present invention;

【符号の説明】[Explanation of symbols]

5 ウェハシート 6 チップ 8 ピックアップヘッド 13 カメラ 14 画像認識部 15 CPU Reference Signs List 5 Wafer sheet 6 Chip 8 Pickup head 13 Camera 14 Image recognition unit 15 CPU

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有吉 宏志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F047 FA08 FA73 FA75  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Hiroshi Ariyoshi 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. F term (reference) 5F047 FA08 FA73 FA75

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ウェハシートに所定パターンで貼着された
半導体チップをピックアップヘッドでピックアップする
半導体チップのピックアップ方法であって、前記ウェハ
シート上の半導体チップの位置検出を行う画像認識工程
において撮像視野内に大きさの異る複数のサーチエリア
を設定し、1つのウェハシートの半導体チップの位置検
出を所定順序に従って行う際に、1つの半導体チップの
位置が正常に検出されたならば、当該半導体チップに後
続する次回認識対象の半導体チップの位置検出には、よ
り小さい方のサーチエリアを用いることを特徴とする半
導体チップのピックアップ方法。
1. A method of picking up a semiconductor chip attached to a wafer sheet in a predetermined pattern by a pick-up head, wherein an imaging field of view is detected in an image recognition step of detecting a position of the semiconductor chip on the wafer sheet. When a plurality of search areas having different sizes are set within the semiconductor device and the position of one semiconductor chip is normally detected when the position of the semiconductor chip on one wafer sheet is detected in a predetermined order, A method for picking up a semiconductor chip, wherein a smaller search area is used for detecting the position of a semiconductor chip to be recognized next time after the chip.
JP04438099A 1999-02-23 1999-02-23 Semiconductor chip pickup method Expired - Fee Related JP3391287B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04438099A JP3391287B2 (en) 1999-02-23 1999-02-23 Semiconductor chip pickup method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04438099A JP3391287B2 (en) 1999-02-23 1999-02-23 Semiconductor chip pickup method

Publications (2)

Publication Number Publication Date
JP2000243763A true JP2000243763A (en) 2000-09-08
JP3391287B2 JP3391287B2 (en) 2003-03-31

Family

ID=12689911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04438099A Expired - Fee Related JP3391287B2 (en) 1999-02-23 1999-02-23 Semiconductor chip pickup method

Country Status (1)

Country Link
JP (1) JP3391287B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031601A (en) * 2001-07-19 2003-01-31 Sony Corp Electronic component mounting device
KR100802435B1 (en) * 2001-12-17 2008-02-13 미래산업 주식회사 Method for teaching working posiotion in semiconductor test handler
KR20190015243A (en) * 2016-06-02 2019-02-13 유니버셜 인스트루먼츠 코퍼레이션 Semiconductor Die Offset Compensation Fluctuation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900558A (en) * 2015-05-21 2015-09-09 佛山市蓝箭电子股份有限公司 Chip image recognition device and method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031601A (en) * 2001-07-19 2003-01-31 Sony Corp Electronic component mounting device
KR100802435B1 (en) * 2001-12-17 2008-02-13 미래산업 주식회사 Method for teaching working posiotion in semiconductor test handler
KR20190015243A (en) * 2016-06-02 2019-02-13 유니버셜 인스트루먼츠 코퍼레이션 Semiconductor Die Offset Compensation Fluctuation
CN109429528A (en) * 2016-06-02 2019-03-05 环球仪器公司 The variation of semiconductor grain migration
JP2019522357A (en) * 2016-06-02 2019-08-08 ユニバーサル インスツルメンツ コーポレーションUniversal Instruments Corporation Offset compensation variation of semiconductor die
US11156993B2 (en) 2016-06-02 2021-10-26 Universal Instruments Corporation Semiconductor die offset compensation variation
KR102443310B1 (en) * 2016-06-02 2022-09-14 유니버셜 인스트루먼츠 코퍼레이션 Semiconductor Die Offset Compensation Variation
JP7138569B2 (en) 2016-06-02 2022-09-16 ユニバーサル インスツルメンツ コーポレーション Semiconductor die offset compensation variation

Also Published As

Publication number Publication date
JP3391287B2 (en) 2003-03-31

Similar Documents

Publication Publication Date Title
US8001678B2 (en) Component mounting apparatus
JP2003109979A (en) Apparatus and method for mounting electronic component
JP2005005288A (en) Electronic component mounter and mounting method
JP2005340711A (en) Equipment and method for mounting electronic component
JP3391287B2 (en) Semiconductor chip pickup method
US6356352B1 (en) Component mounter and mounting method
JP2009010167A (en) Part transfer equipment
JP3849363B2 (en) Pickup method of semiconductor chip
JP4202042B2 (en) Electronic component mounting apparatus recognition method and recognition apparatus
JP4761672B2 (en) Bonding method and bonding apparatus
JP3482935B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP7482413B2 (en) Component mounting device and component mounting method
JP4559264B2 (en) Substrate assembly method and substrate assembly apparatus
JP4312677B2 (en) Bonding equipment
JP4176439B2 (en) Component mounting equipment
JP4569466B2 (en) Chip mounting apparatus and chip mounting method
JP3832359B2 (en) Electronic component pick-up method
JP2002231789A (en) Pickup method of semiconductor chip
JP2002111289A (en) Apparatus for supplying chip and method for mounting the same
JP3328651B2 (en) Electronic component mounting method
JP2001230301A (en) Apparatus for picking up semiconductor chip
JP2004071891A (en) Part mounting device
JP2001053494A (en) Method for mounting electronic parts
JP3128414B2 (en) Electronic component automatic mounting device
JPH09148795A (en) Part mounting device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080124

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees