JP2000236481A - 撮像デバイスおよび像の検出方法 - Google Patents

Abstract

(57)【要約】 【課題】光学センサからブロック形式でデータを読み出
せるような撮像システムを提供する。 【解決手段】像捕捉システム（１０）が、インターフェ
イスブロック（２２）を有する集積回路（１８）を含
む。インターフェイスブロックが、光学センサ（２０）
内に配列された光検出器（３６）からの電圧の読み出し
を制御する信号を発生する。画素への光に反応して光検
出器（３６）により発生された電圧が読まれ、周辺の他
の画素の電圧を破壊することなくリセットされる。画素
素子（３４）はマクロブロック（２０A）としてグルー
プ化され、そこからアナログセンス信号が実時間でセン
スブロック（２６）へと読み出される。センスブロック
は、YUV形式のデジタル信号への変換のため、アナログ
信号を増幅する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に半導体に関
し、より詳細には、集積撮像回路に関する。

【０００２】

【従来の技術および解決すべき課題】スキャナおよびデ
ジタル・カメラなどの高解像度撮像システムは、物体か
らの光をレンズを通して光学センサ上で受けることによ
り、像を捕獲する。光学センサが、半導体ダイ上で作成
され、電荷結合素子，フォトダイオードまたはフォトト
ランジスタなどの光能動検知素子のアレイを伴って構築
される。光能動半導体素子は、物体からの光に応答し
て、比例画素信号を生成する。比例画素信号は、画像回
路を通じて処理され、可視画像データを生成する。

【０００３】撮像システムは、光学センサから得られた
比例画素信号を検出し、検出回路内でデジタルデータを
生成する。光学センサからデータを読み出す方式によっ
て、デジタルデータが記憶され、圧縮可能形式のデータ
ブロックに再構成される。ビデオフレームが輝度情報お
よび色情報を含み、これらの情報がコード化され圧縮さ
れて、画像データをユーザに送信するのに要する帯域幅
の量を減少する。データ圧縮に先立ちデータブロックを
形成する行程のために、追加的なデータ処理およびデー
タ遅延を招く。

【０００４】従って、光学センサからブロック形式でデ
ータを読み出せるような撮像システムが望まれる。ま
た、追加的なデータ処理を要せずに、データ圧縮の用意
ができているような形式でデータを読み出すことが望ま
れる。

【０００５】

【実施例】図１は、画像素子またはカメラオンチップと
も呼ばれる画像捕捉装置１０の部分分解斜視図である。
画像捕捉装置１０の一部として、集積回路１８が像１２
を捕捉して、アナログ画素信号を２４ビットＲＧＢ
（赤、緑、青）デジタルデータに変換する。そのデータ
形式は、表示デバイス３０によって表示のために認識可
能である。さらなる処理によって、８ビット４：２：０
形式YcbCr（輝度、青クロミナンス、赤クロミナン
ス、）色彩空間への色彩空間変換が可能となる。この色
彩空間は、しばしば、YUV形式または色彩空間と呼ばれ
る。

【０００６】パッケージ２８は、集積回路１８を包囲
し、蓋１４を有する。蓋１４は、像１２から反射される
光を受信するための透過部分１６を有する。その反射光
は、集積回路１８の領域内に形成される光学センサ２０
により受信される。光学センサ２０は、光検出器として
指定され画素センサとして機能する光能動半導体デバイ
スのアレイである。透過部分１６は、光学センサ２０が
位置する焦点平面内に光を収束させるレンズとして機能
する。変形的には、蓋１４の外側で像１２と光学センサ
２０との間に介在して位置するレンズ（図示せず）によ
って、光が光学センサ２０上に収束される。透過部分１
６を通過して光学センサ２０の光検出器上に投影される
光は、像１２からの光強度に比例するアナログ画素信号
を生成する。色彩画像が望まれるときは、像１２と光学
センサ２０との間に色彩フィルタを介在させ、各光検出
器が特定の色彩の光に応答するようにする。

【０００７】好適実施例では、光学センサ２０内の光検
出器は、３５２Ｘ２８８個のアクティブ画素サイトのコ
アとして配列される。たとえば約２０％だけコアサイズ
を増加させることにより、４１８Ｘ３４４画素サイトの
コアが受信像１２のジッタを補償できる。ユーザアクセ
ス可能な画素サイト以上のコアを持つことにより、ユー
ザアドレス可能な画素の較正および分離が可能になる。

【０００８】光学センサ２０に加えて、集積回路１８が
インターフェイスブロック２２を含む。インターフェイ
スブロック２２は、光学センサ２０内に位置する画素サ
イトにおける光検出器の読み出しを制御する。デジタル
プロセッサ２４が、インターフェイスブロック２２のた
めの開始および終了アドレスを生成し、行移送、集積時
間および較正プロトコルのための信号を処理する。セン
スブロック２６が、光学センサ２０からのアナログセン
ス信号を受信し、それをデジタル表示に変換する。

【０００９】図２は、図１に図示された集積回路１８の
ブロックダイアグラムである。図面において、同じ部材
は同じ符号で示す。集積回路１８は光学センサ２０を含
み、光学センサ２０は局部領域またはマクロブロック２
０Ａ、２０Ｂへと分割される。アルファベットＡ、Ｂ
は、光学センサ２０内の特定グループの画素サイトすな
わちマクロブロックを意味する。マクロブロック２０
Ａ、２０Ｂは、種々の数の画素サイト、好適実施例では
１８Ｘ１８個の画素サイトを含む。マクロブロック２０
Ａ、２０Ｂのための１８Ｘ１８配列サイズによって、マ
クロブロック境界を越えて色彩情報が移送可能となる。
ＲＧＢシステムにおいて、光学センサ２０は赤色光に反
応する１行の素子と、青色光に反応する１行と、緑色光
に反応する３番目の行とを含みうる。本実施例における
マクロブロック２０Ａ、２０Ｂ内の画素サイトの数も、
光学センサ２０内のマクロブロックの数も本発明を限定
するものではない。マクロブロック２０Ａ、２０Ｂは、
開始および終了アドレスによって光学センサ２０内に位
置づけられる。マクロブロック２０Ａ、２０Ｂの開始お
よび終了位置は、光学センサ２０内で画素ごとに移送す
ることができる。

【００１０】インターフェイスブロック２２は、デジタ
ルプロセッサ２４から開始行・列アドレスを受信し、光
学センサ２０内の画素サイトを制御する信号を生成す
る。例示として、インターフェイスブロック２２は、光
学センサ２０の３５４行および４４８列の各々に位置す
る画素サイトに制御信号をもたらす。例えば、インター
フェイスブロック２２は、光学センサ２０の各行のため
に行リセット信号、行セレクト信号、および移送信号
（Transfer, 図３参照）を生成し、光学センサ２０の
各列のために列リセット信号を生成する。こうして、光
学センサ２０の行列に沿った画素サイトのためにインタ
ーフェイスブロック２２により生成された制御信号がＸ
−Ｙアドレスを可能にする。ここでＸおよびＹはそれぞ
れ、行および列の数を表す。

【００１１】光学センサ２０のＸ−Ｙアドレス可能性
は、個々の画素サイトにおける光検出器により生成され
る電圧を読み出すために、それらの画素サイトへのアク
セスと可能にする。半導体画素信号の低雑音精密検出を
うる通常の方法は、画素を２回読むことである。先ず画
素素子３４を検出して、光検出器３６上に集積した実際
の信号（電荷）を得る。列リセット信号および行リセッ
ト信号が画素素子３４をリセットする。画素素子３４が
固有の暗状態または参照レベルにリセットされた後に、
画素素子３４の２回目の検出がされる。従来技術のＸ−
Ｙアクセス可能性によって、単一の画素サイトの信号と
リセット測定とを得ることができる。しかしながら、こ
の従来技術の方法では、同一行の画素素子に共通な他の
画素サイトもまたリセットされ、これらの素子のための
現在のフレーム情報を破壊してしまう。この従来技術と
は対照的に、特定の画素サイトにおける光検出器３６に
より生成される電圧が読み出されてリセットされ、他
方、何れの他の画素サイトにおける他の光検出器３６に
より生成された電圧を破壊することがない。こうして、
本発明は、画素ごとのリセット可能性をもって、Ｘ−Ｙ
アドレス可能性および読み出しを可能にする。

【００１２】個々の画素サイトからのデータが読み出し
のために選択された後に、そこの画素サイトにある光検
出器により光源に反応して生成された電圧がセンスブロ
ック２６内のプログラマブル利得増幅器（図示せず）へ
と移送され、デジタル信号に変換される。列信号線（Co
lumn Signal Line、図３参照）上に移送される各アナロ
グセンス信号が、制御データ値により絶対値が設定され
た利得へと増幅される。画素サイトが光学センサ２０内
でマクロブロック２０Ａのようにグループ化されると、
マクロブロック２０Ａに対応する光検出器により生成さ
れる全てのアナログセンス信号が、そのマクロブロック
からのアナログ信号の増幅を制御する共通の制御データ
値を有することができる。一般的には、プログラマブル
レジスタ（図示せず）が、色彩バランスおよび露出のた
めに用いる実時間利得制御のための制御データ値を供給
する。

【００１３】像データは、像捕捉システム１０により供
給された無線周波数（ＲＦ）搬送信号を変調することが
できる。ＲＦ搬送信号を受信する受信器（図示せず）が
次に、ＲＦ信号を低い中間周波数（ＩＦ）へと下方変換
する。中間周波数信号から回復した変調データは、表示
デバイス３０上で見ることができる。変形応用例では、
外部デジタル信号プロセシングデバイス（図示せず）へ
のバスまたはケーブル上への移送のために、センスブロ
ック２６がパッケージ２８の多重リード上に平行像デー
タを供給する。外部デジタル信号プロセシングデバイス
は、表示デバイス３０上での表示のために像データを準
備する。表示デバイス３０はモニタとして示されている
が、プリンタやディスクドライブなどのような記憶デバ
イスがセンスブロック２６を通じて生成された像データ
を受信できる。像捕捉システム１０からの像データを他
の電子デバイスへと送信する方法は、本発明を限定する
ものではない。

【００１４】デジタルプロセッサ２４は、光源に反応し
て光検出器により生成された電圧の初期デジタル表現
を、離散コサイン変換（Discrete Cosine Transform, D
CT）データ値へと変換する。例として、画素サイトの光
検出器により生成される電圧はセンスブロック２６によ
り受信され、８ビット絶対値に変換される。一度に、一
つの画素サイトからの一つのデータが変換される。マク
ロブロック２０A内の残る画素サイトからの電圧値を読
んで変換した後に、デジタルプロセッサ２４が、獲得し
た画素コード上に空間的色彩補間を実行し、RGB絶対デ
ータの２４ビットデジタルコードを計算する。マクロブ
ロック２０Aとして指定される画素サイトのブロック
は、光学センサ２０内のどこでも形成可能である。

【００１５】デジタルプロセッサ２４が、１６ｘ１６画
素グループ、すなわちマクロブロック２０Aで、データ
を記憶し処理する。ＲＧＢデータの２５６Ｘ２４ビット
上で色彩空間変換がなされ、結果として、像変換に適し
たYcbCr 4:2:0 "YUV"マクロブロック形式になる。いっ
たん"YUV"マクロブロック形式になると、センスブロッ
ク２６によりマクロブロック２０Aから読まれ変換され
た２５６画素位置を表すデータが、像捕捉システム１０
からの移送のために準備される。光学センサ２０から読
まれたデータがマクロブロック２０Aからの２５６ビッ
トのデータに形成されると、そのデータは標準圧縮アル
ゴリズムにより処理される。デジタルプロセッサ２４の
本実施例は、外部圧縮プロセッサへ必要に応じて、マク
ロブロックコード化情報を配送するのに必要な全ての処
理を行う。圧縮処理を行うためにシリコン面積を増加さ
せるような他の実施例のデジタルプロセッサ２４も形成
できる。

【００１６】像捕捉システム１０はまた、大きなデジタ
ル獲得像内部の選択した領域を適応的にエンコードする
ことにより、興味領域（Region Of Interest, ROI）を
もたらすことができる。ユーザがROIを要求するとき
は、選択した領域内の像をズームして表示し、本発明に
より高解像度をもたらすことができる。像捕捉システム
１０は、画素サイトの光検出器により生成された電圧を
読み出すために個々の画素サイトへのアドレス可能性お
よびアクセスをもたらす。ゆえに、ROIは、光学センサ
２０内に形成されたフローティング窓のためのアドレス
を生成することにより指示される。ROI内の多重画素サ
イトにより生成された電圧は、現在フレーム内のフロー
ティング窓を包囲する画素サイトの他の光検出器により
生成された電圧を破壊することなしに、読まれリセット
される。画素素子３４の制御線により、単一画素素子内
の光検出器により生成された電圧の非破壊読み出しが可
能になる。他の画素素子内の光検出器により生成された
電圧は、その単一画素素子からの電圧が読まれリセット
されるときにには変更されない。光学センサ２０のラン
ダムアクセス特性を利用することにより、像データが操
作され、特定の興味領域上をズームインする。さらに、
光学センサ２０の画素ごとのリセット機能を利用するこ
とにより、選択ROI外側の像データの領域を現行フレー
ム内で読んで処理することができる。このことにより、
動画評価、ジッタ補償、および収束処理アルゴリズムが
センサ上で可能になる。

【００１７】従来技術センサシステムは、センサからの
データを読み、そのデータをメモリバッファに記憶し、
マクロブロックに対応するメモリバッファからのデータ
を選択し、マクロブロックをビデオエンコーダへ移送す
る。さらに、従来技術センサシステムにおいて、データ
はセンサからラインごとに読まれる。こうして、特定の
興味領域のためのセンサから画素データを読むために、
興味領域上方の行からのセンサデータの全てを最初に読
み記憶する。所望のデータを回復するためにセンサから
追加的データを読むこと、そのデータをメモリに記憶す
ること、マクロブロックへデータをフォーマットするこ
とにより、システム待ち時間が生ずる。他の方法によれ
ば、従来技術センサ内の所望データは、正常マクロブロ
ック形式で直接的には読まれず、マクロブロックをビデ
オエンコーダへと移送するに先立ち処理されなければな
らない。この追加的な処理によって、センサからのデー
タを読むこととデータをビデオエンコーダに提供するこ
ととの間に遅延時間が生ずる。

【００１８】対照的に、本発明によれば、特定の興味領
域のためのデータを光学センサ２０から読み出すことが
でき、処理することなしに、ビデオエンコーダ（図示せ
ず）へ直接的に提供することができる。どの追加的な画
素データを読むことなしに、特定興味領域のための画素
データが光学センサ２０から読み出される。さらに、そ
のデータは正常なマクロブロック形式で読まれ、ビデオ
エンコーダへと直接的に移送される。マクロブロック開
始点は、光学センサ２０内のどの場所でも良い。本発明
は追加的な処理を要求せず、画素データが、追加的処理
に伴う時間遅延なしにビデオエンコーダに実時間で提供
される。さらに、実時間でデータを読み出すことによる
利益は、メモリバッファの除去であり、回路減少による
消費電力低減である。

【００１９】図３は、図２の画素素子３４の一実施例の
概略図である。画素素子３４が光検出器３６を含み、光
検出器３６は接地電位を受けるために電源導体に接続さ
れたアノードを有する。画素素子３４はさらに、直列に
接続されたNチャネルメタルオキサイド半導体電解効果
トランジスタ（MOSFETs）３８，４０および４２を含
む。トランジスタ３８のソース端子が光検出器３６のカ
ソードに接続される。トランジスタ４０のソース端子が
トランジスタ３８のドレイン端子に接続され、４３と名
付けられたノードを形成する。ノード４３における容量
（図示せず）が、トランジスタ４０，３８のソースおよ
びドレイン拡散に伴う容量値を有する。トランジスタ４
２のソース端子が、トランジスタ４０のドレイン端子へ
接続される。トランジスタ４２のゲート端子が、列リセ
ットライン５０へ接続される。トランジスタ４２のドレ
イン端子が、電圧Vddを受けるための他方の電源導体に
接続される。変形的には、トランジスタ４０のゲートが
列リセット信号を受けることができ、トランジスタ４２
のゲートが行リセット信号を受けることができる。

【００２０】トランジスタ３８，４０のゲート端子がそ
れぞれ、入力端子５６，５２に接続される。NチャネルM
OSFET４４が、トランジスタ４０のソース端子へと接続
されたゲート端子と、電圧Vddを受けるために電源導体
に接続されたドレイン端子を有する。MOSFET４６が、入
力端子５４に接続されたゲート端子と、トランジスタ４
４のソース端子に接続されたドレイン端子と、列信号ラ
イン４８へ接続されたソース端子とを有する。列信号ラ
イン４８上の信号は、画素信号と呼ばれる。

【００２１】図４は、マクロブロック２０Aおよび２０B
の画素素子３４の位置を示している。マクロブロック２
０Aおよび２０Bは互いに隣接し、簡単に図示するために
２Ｘ２の配列として単純に形成されて示されている。マ
クロブロック２０A内の画素素子は、列１に画素サイトA
1およびA2を有し、列２に画素サイトA3およびA4を有し
て配列されている。さらに、マクロブロック２０B内の
画素素子は、列１に画素サイトB1およびB2を有し、列２
に画素サイトB3およびB4を有して配列されている。こう
して、マクロブロック２０Aおよび２０Bが互いに隣接し
て配置され、列１に画素サイトA1, A2, B1およびB2が位
置し、列２に画素サイトA3, A4, B3およびB4が位置され
る。画素素子A1-A4およびB1-B4の各部に画素素子３４が
位置される。

【００２２】図５は、図４に示すマクロブロック２０A
および２０Bの列１および列２内の画素素子３４の読み
出しを制御する信号波形のためのタイミング図である。
図５の波形の鉛直軸は電圧を表し、水平軸は時間を表
す。

【００２３】動作について説明する。図２，３，４およ
び５を参照すると、ライン６０は、インターフェイスブ
ロック２２によって、マクロブロック２０Aおよび２０B
の第一行に位置する画素素子３４の入力端子５６へと供
給される信号“移送１”のタイミングを表す。光検出器
３６が、画素素子３４により受信された光の強度に反応
して、アノードとカソードとの間に電圧を生成する。代
表的には、光検出器の端子間に発生する電圧は、約３３
ミリ秒の露光時間の間安定である。信号“移送１”が、
時刻t0に低レベルから高レベルに遷移するとき、光検出
器３６により生成された電圧が画素素子３４のノード４
３に現れる。列１内の画素素子３４、すなわちサイトA
1, A2, B1, B2 （図４参照）の画素素子における電圧
が、そのサイトでの対応する光検出器（図３）により生
成された電圧に従って、変化する。

【００２４】図５のライン７０で示される他の信号“移
送２”のタイミングが、時刻t1に低レベルから高レベル
に遷移する。インターフェイスブロック２２（図２参
照）が、マクロブロック２０Aおよび２０B（図４）の第
２行内の画素素子３４へ信号“移送２”を供給する。列
２内の画素素子３４、すなわちサイトA3, A4, B3, B4
（図４参照）の画素素子における電圧が、そのサイトで
の対応する光検出器３６により生成された電圧に従っ
て、変化する。

【００２５】ライン６２により図示される信号“行セレ
クト１”が、時刻t2において、低レベルから高レベルに
遷移する。信号“行セレクト１”は、インターフェイス
ブロック２２によりマクロブロック２０Aおよび２０B内
の第１行へ供給され、それにより、サイトA1, A2, B1,
B2のための列信号ライン４８の電圧値が対応ノード４３
の電圧に応じて変化する。第１行の画素素子３４（図
４）のための列信号ライン４８の各々は、対応するサイ
トA1, A2, B1, B2 に位置する光検出器３６に生成され
る電圧に基づき、第１の値を有する。

【００２６】センスブロック２６（図２）内のマルチプ
レクサ（図示せず）が、アナログセンス信号のための第
１の値を受信する。マルチプレクサは列信号ライン４８
を選択し、マクロブロック２０Aの第１行のための所望
の画素素子信号をもたらす。言い換えれば、サイトA1,
A2における列信号ライン４８上の画素信号が読み出しの
ために選択される。これらの検出値は、センスブロック
２６内に含まれるサンプル・ホールド回路（図示せず）
内に一時的に記憶される。マルチプレクサは、マクロブ
ロック２０BのサイトB1, B2 における第１行からの画素
信号を出力するために列信号ライン４８を選択しない。

【００２７】それぞれライン６４，６６で示される信号
“行リセット１”および“列リセット１”が、時刻t3に
低レベルから高レベルに遷移する。信号“行リセット
１”は、インターフェイスブロック２２により、マクロ
ブロック２０Aおよび２０B内の画素素子３４の第１行へ
と供給される。信号“列リセット１”は、インターフェ
イスブロック２２により、マクロブロック２０A内のサ
イトA1, A2 における画素素子３４へと供給される。信
号“行リセット１”および“列リセット１”は、マクロ
ブロック２０Aの第１行内の画素素子３４のためのノー
ド４３における電圧のリセット状態をもたらす。マクロ
ブロック２０Bの第１行内の画素素子３４が信号“行リ
セット１”を受信するとしても、マクロブロック２０B
のサイトB1, B2における２つの信号“列リセット１”は
アクティブにならず、そのマクロブロック内の画素素子
３４はリセットされない。

【００２８】センスブロック２６内のマルチプレクサ
は、第２の値、すなわちマクロブロック２０Aの第１行
に位置する選択された画素素子３４の列信号ライン４８
上のリセット値を受信する。選択された画素素子３４の
ための第１の値と第２の値との電圧差が像の部分の検出
値をもたらし、光学センサ２０の選択位置で読まれる。
ライン７２で示される信号“行選択２”が、時刻t4に低
レベルから高レベルに遷移する。信号“行選択２”は、
インターフェイスブロック２２により、マクロブロック
２０Aおよび２０B内の第２行に供給され、それにより、
対応するノード４３における電圧に従って列信号ライン
４８が電圧値を変化させる。第２行内の画素素子３４の
ための列信号ライン４８の各々が、サイトA3, A4, B3,
B4 に位置する対応する光検出器３６に生成される電圧
に基づく信号値を有する。

【００２９】センスブロック２６内のマルチプレクサ
（図示せず）が、アナログセンス信号を受け、マクロブ
ロック２０Aの第２行のための画素素子を出力するため
の列信号ライン４８を選択する。マルチプレクサは、マ
クロブロック２０Aの第２行、すなわちサイトA3, A4の
ための画素素子を出力するための列信号ライン４８を選
択する。マルチプレクサは、マクロブロック２０Bの第
２行、すなわちサイトB3,B4のための画素素子を出力す
るための列信号ライン４８を選択しない。

【００３０】それぞれライン７４および７６で示される
信号“行リセット２”および“列リセット１”が、時刻
t5に低レベルから高レベルに遷移する。信号“行リセッ
ト２”および２つの信号“列リセット１”は、インター
フェイスブロック２２により、マクロブロック２０Aお
よび２０B内の第２行に供給される。信号“行リセット
２”および“列リセット１”は、マクロブロック２０A
の第２行内のサイトA3, A4における画素素子のためのノ
ード４３の電圧のリセット条件をもたらす。マクロブロ
ック２０Bの第２行内の画素素子３４が信号“行リセッ
ト２”を受信しても、画素サイトB3, B4における２つの
信号“列リセット１”はアクティブではなく、これらの
サイトに位置する画素素子３４はリセットされない。読
まれていない他のいずれの画素素子３４内の光検出器３
６により生成されたデータも破壊することなく、マクロ
ブロック２０Aから画素信号が読み出される。

【００３１】ライン６２で示される信号“行選択１”
が、時刻t6に低レベルから高レベルに遷移する。信号
“行選択１”は、インターフェイスブロック２２によ
り、マクロブロック２０Aおよび２０B内の第１行に供給
され、対応するノード４３の電圧に従って、列信号ライ
ン４８が電圧値を変化させる。第２行内の画素素子３４
のための列信号ライン４８の各々が、サイトA3, A4, B
3, B4 に位置する対応する光検出器３６に生成される電
圧に基づく信号値を有する。第１行内の画素素子３４，
すなわち画素サイトA1, A2, B1, B2における画素素子３
４のための列信号ライン４８が、これらの画素サイトに
位置する対応する光検出器３６に生成される電圧に基づ
き、信号電圧を有する。

【００３２】センスブロック２６内のマルチプレクサ
（図示せず）が、アナログセンス信号を受け、マクロブ
ロック２０Bの第１行のための画素素子を出力するため
の列信号ライン４８を選択する。マルチプレクサは、マ
クロブロック２０Bの第１行、すなわちサイトB1, B2の
ための画素素子を出力するための列信号ライン４８を選
択する。マルチプレクサは、マクロブロック２０Aの第
１行からの画素信号を出力するための画素サイトA1, A2
の列信号ライン４８を選択しない。

【００３３】それぞれライン６４および７６で示される
信号“行リセット１”および“列リセット２”が、時刻
t7に低レベルから高レベルに遷移する。信号“行リセッ
ト１”は、インターフェイスブロック２２により、マク
ロブロック２０Aおよび２０B内の第１行に供給される。
２つの信号“列リセット２”は、インターフェイスブロ
ック２２により、マクロブロック２０B内の画素素子B1,
B2に供給される。信号“行リセット１”および“列リ
セット２”は、マクロブロック２０Bの第１行内の画素
素子３４のためのノード４３の電圧のリセットをもたら
す。マクロブロック２０Aの第１行内の画素素子３４が
信号“行リセット１”を受信しても、画素サイトA1, A2
における２つの信号“列リセット２”はマクロブロック
２０Aのためにアクティブではなく、これらのサイトに
位置する画素素子３４はリセットされない。

【００３４】センスブロック２６内のマルチプレクサ
が、マクロブロック２０Bの第１行に位置する選択され
た画素素子３４の列信号ライン上のリセット値を受信す
る。選択された画素素子３４のための第１の値と第２の
値との電圧差が像の部分の検出値をもたらし、光学セン
サ２０の選択位置で読まれる。

【００３５】ライン７２で示される信号“行選択２”
が、時刻t8に低レベルから高レベルに遷移する。信号
“行選択２”は、インターフェイスブロック２２によ
り、マクロブロック２０Aおよび２０B内の第２行に供給
され、対応するノード４３の電圧に従って、列信号ライ
ン４８が電圧値を変化させる。第２行内の画素素子３
４、すなわち画素サイトA3, A4, B3, B4における画素素
子３４のための列信号ライン４８の各々が、対応する画
素サイトに位置する光検出器３６に生成される電圧に基
づく信号値を有する。

【００３６】センスブロック２６内のマルチプレクサ
（図示せず）が、アナログセンス信号を受け、マクロブ
ロック２０Bの第２行に位置する画素素子からの画素信
号を出力するための列信号ライン４８を選択する。こう
して、マルチプレクサは、マクロブロック２０Bの第２
行、すなわちサイトB3, B4のための画素素子３４からの
データを出力するための列信号ライン４８を選択する。
マルチプレクサは、マクロブロック２０Aの第２行から
の画素信号、すなわち画素サイトA3, A4の画素素子から
のデータを出力するための列信号ライン４８を選択しな
い。

【００３７】それぞれライン７４および７６で示される
信号“行リセット２”および“列リセット２”が、時刻
t9に低レベルから高レベルに遷移する。信号“行リセッ
ト２”および２つの信号“列リセット２”は、インター
フェイスブロック２２により、マクロブロック２０Aお
よび２０B内の第２行に供給される。信号“行リセット
２”および２つの“列リセット２”は、マクロブロック
２０Aの第２行内の画素素子３４のためのノード４３の
電圧のリセット条件をもたらす。マクロブロック２０B
の第２行内の画素素子３４が信号“行リセット２”を受
信しても、２つの信号“列リセット２”はアクティブで
はなく、画素素子３４はリセットされない。まだ読まれ
ていない他のいずれの画素素子３４に含まれるデータも
破壊することなく、マクロブロック２０B内の画素素子
３４からの画素信号が読み出された。

【００３８】本発明は、光学センサ内の一群（グルー
プ）の光検出器からの画素データを読む回路および方法
を提供する。グループ化は、単一の画素素子からなって
も良いし、選択した領域の画素素子からなっても良く、
現在の像の間他の画素サイトの画素電圧情報を破壊する
ことなく、一群の画素データをランダムアクセスに読む
ことができる。光学センサがマクロブロックと呼ぶ物理
的領域に区分されると、本発明はランダムアクセスにＸ
−Ｙアドレス可能性をもたらす。マクロブロック境界は
どこの画素素子でも開始・終了でき、実時間オンデマン
ドマクロブロック読み出しに伴うフローティングROI
窓、パニング、ズーミング機能が可能になる。光学セン
サから読み出されるマクロブロックデータは、データ圧
縮および送信に都合良く形成される。

【図面の簡単な説明】

【図１】本発明の一実施例に係る像捕捉装置のための集
積回路の部分分解斜視図である。

【図２】図１の集積回路のブロック図である。

【図３】図２の画素素子の一実施例の概略図である。

【図４】マクロブロック２０Aおよび２０Bの画素素子３
４の位置を示す図である。

【図５】図４に示した互いに隣接するマクロブロックの
画素素子の読み出しを制御する信号のタイミングチャー
トである。

【符号の説明】

２０ 光学センサ配列 １８ 撮像デバイス ２０A, ２０B 複数の画素素子 ４８ 第１画素信号

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） (72)発明者 ケリー・ミッチェル・バンダ アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・シャノン・コート5321 (72)発明者 レイモンド・ルバチャ アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・アイランド・サークル1395 (72)発明者 ゲーリー・キース・ジェントリー アメリカ合衆国アリゾナ州チャンドラー、 ナンバー2086、ノース・ミッション・パー ク・ブールバード1111

Claims (5)

【特許請求の範囲】
1. 【請求項１】 光学センサ配列（２０）から成る撮像デ
   バイス（１８）であって：前記光学センサ配列が、光学
   センサ配列上に入射する光に対して感度を持つ複数の画
   素素子（２０A）を含み、 画素素子の第１行に位置する第１画素素子（A１）が、
   第１行選択信号（行選択）を受信すると第１画素信号の
   第１の値をもたらし、第１列選択信号（列選択）を受信
   すると第１画素信号の第２の値をもたらす、 ことを特徴とする撮像デバイス。
2. 【請求項２】 光学センサ配列（２０）の複数の画素素
   子内に記憶された像の一部を検出する方法であって：第
   １画素素子（A１）内に記憶された第１画素信号（４
   ８）の第１の値を検出するために、第１の行選択信号
   （行選択）をもたらす段階；第１画素信号（４８）の第
   ２の値を検出するために、第１の列リセット信号（列リ
   セット）をもたらす段階；から成ることを特徴とする方
   法。
3. 【請求項３】 請求項２に記載の方法であって：さらに
   第２画素素子（A２）内に記憶された第２画素信号の第
   １の値を検出するために、第１の行選択信号（行選択）
   をもたらす段階；第２画素信号の第２の値を検出するた
   めに、第２の列リセット信号をもたらす段階；から成る
   ことを特徴とする方法。
4. 【請求項４】 請求項３に記載の方法であって：さらに
   前記の第１列リセット信号の段階の後まで、前記の第２
   の列リセット信号をもたらす段階を遅延させる段階；か
   ら成ることを特徴とする方法。
5. 【請求項５】 集積回路内の光学センサ配列の複数の画
   素素子内に記憶された像の一部を読み出す方法であっ
   て：第１行の画素素子（２０A）内に第１および第２の
   画素素子（A1, A2）を提供する段階；から成ることを特
   徴とする方法。