JP2000223603A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000223603A
JP2000223603A JP11019091A JP1909199A JP2000223603A JP 2000223603 A JP2000223603 A JP 2000223603A JP 11019091 A JP11019091 A JP 11019091A JP 1909199 A JP1909199 A JP 1909199A JP 2000223603 A JP2000223603 A JP 2000223603A
Authority
JP
Japan
Prior art keywords
mounting
exposed
semiconductor device
element chip
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11019091A
Other languages
Japanese (ja)
Inventor
Masato Ujiie
正人 氏家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11019091A priority Critical patent/JP2000223603A/en
Publication of JP2000223603A publication Critical patent/JP2000223603A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device wherein it is possible to position a semiconductor device mounting an element chip at a high precision and obtain a high heat radiation effect even with the device mounted on a substrate. SOLUTION: A lead frame 2 mounting a semiconductor element chip 6 has a mounting land 4 a plurality parts 4a-4c of which are exposed from a window frame 9 and will be recognized when mounting, this enabling the positioning utilizing the mounting lands made of a metal, etc., having a higher machining accuracy than ceramics and hence the plane positioning to be executed at a high precision in mounting a semiconductor device. The back side of the mounting land 4 is exposed through a window 1a of a base frame 1 and hence the exposed back side of the land 4 is recognized to enable the positioning in the height direction of the semiconductor device to be made at a high precision. From the exposed back side of the land 4, the heat generated by a semiconductor chip 6 is radiated to raise the radiation effect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置に関し、
特にCCD等の光学デバイスに用いる半導体装置に適用
して好適な半導体装置に関する。
The present invention relates to a semiconductor device,
In particular, the present invention relates to a semiconductor device suitable for being applied to a semiconductor device used for an optical device such as a CCD.

【0002】[0002]

【従来の技術】近年の半導体装置では、パッケージ材に
セラミックを用いたものが種々提案されている。例え
ば、図5(a),(b)はCCD撮像素子の一例の一部
を破断した平面図とE−E線断面図であり、セラミック
からなるベースプレート101に金属製のリードフレー
ム102と、セラミックのウインドフレーム109を順
次搭載し、低融点ガラス103により一体化する。ま
た、前記ベースフレーム101上にはCCD素子チップ
106が金属ペースト107により搭載される。前記リ
ードフレーム102には複数本の外部導出リード105
が設けられており、前記CCD素子チップ106と前記
外部導出リード105が金属細線108により電気接続
される。また、前記ウインドフレーム109上にはガラ
スキャップ110が接着剤111によって固定され、前
記CCD素子チップ106を封止している。
2. Description of the Related Art In recent years, various semiconductor devices using ceramic as a package material have been proposed. For example, FIGS. 5A and 5B are a partially cutaway plan view and a cross-sectional view taken along line E-E of an example of a CCD image pickup device. Are sequentially mounted and integrated with the low-melting glass 103. A CCD chip 106 is mounted on the base frame 101 with a metal paste 107. The lead frame 102 has a plurality of external leads 105
The CCD device chip 106 and the external lead 105 are electrically connected by a thin metal wire 108. Further, a glass cap 110 is fixed on the window frame 109 by an adhesive 111 to seal the CCD element chip 106.

【0003】このような従来のCCD撮像素子では、ベ
ースフレーム101とウインドフレーム109を構成す
るセラミック材は熱伝導率が低いために、CCD素子チ
ップ106で発生した熱をパッケージを通して放熱する
際の放熱性が低いという問題がある。特に、前記したよ
うにCCD素子チップを搭載している半導体装置などの
光学デバイスでは、CCD素子チップの発熱がパッケー
ジ内、ないし素子チップ内にこもり、暗電流を増加させ
感度が悪くなるという問題があった。また、この種の光
デバイスでは、光学系に対して半導体装置の光軸位置を
高精度に位置決めすることが要求されるが、セラミック
の外形寸法公差は、金属からなるリードフレームに比べ
て低いため、セラミックのパッケージを半導体装置を光
学装置に実装する際の位置決めに使用すると位置精度が
悪くなり、実装時には装置の光学系と半導体装置の位置
調整が必要になるという問題がある。
In such a conventional CCD image pickup device, since the ceramic material forming the base frame 101 and the window frame 109 has low thermal conductivity, the heat generated when the heat generated in the CCD chip 106 is radiated through the package. There is a problem that is low. In particular, as described above, in an optical device such as a semiconductor device having a CCD element chip mounted thereon, there is a problem that heat generated by the CCD element chip is trapped in a package or an element chip, thereby increasing dark current and deteriorating sensitivity. there were. Also, in this type of optical device, it is required that the optical axis position of the semiconductor device be positioned with high accuracy with respect to the optical system. However, the tolerance of the external dimensions of ceramic is lower than that of a lead frame made of metal. If a ceramic package is used for positioning when mounting a semiconductor device on an optical device, there is a problem that positional accuracy is deteriorated, and the mounting requires adjustment of the optical system of the device and the semiconductor device.

【0004】このような問題のうち、後者の位置決めの
問題に対しては、特開平3−209746号公報では、
リードフレームのチップ搭載用アイランドの裏面の一部
をパッケージの外部に露出させ、この露出面を半導体装
置を実装する際の基準面として利用する技術が提案され
ている。また、他の技術として、パッケージから突出さ
れているリードフレームの外部導出リードの一部を光学
的手法によって認識し、その認識した外部リードを利用
して半導体装置の位置決めを行う技術が提案されてい
る。さらに、前者の放熱性の問題に対しては、パッケー
ジの一部にヒートシンクを設け、このヒートシンクを介
して素子チップで発生した熱をパッケージの外部に放熱
する技術が提案されている。
Among the above problems, the latter problem of positioning is disclosed in Japanese Patent Application Laid-Open No. 3-209746.
A technique has been proposed in which a part of the back surface of a chip mounting island of a lead frame is exposed to the outside of a package, and the exposed surface is used as a reference surface when mounting a semiconductor device. Further, as another technique, a technique has been proposed in which a part of an externally derived lead of a lead frame projecting from a package is recognized by an optical method, and a semiconductor device is positioned using the recognized external lead. I have. Furthermore, in order to solve the former problem of heat radiation, a technology has been proposed in which a heat sink is provided in a part of a package and heat generated in an element chip is radiated to the outside of the package via the heat sink.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前記し
た公報に記載の技術は、チップ搭載用アイランドに搭載
した素子チップの表面を、基準面に対して平行方向、あ
るいは垂直方向に位置選定する際には有効であるが、半
導体装置を実装基板の表面上で所定の位置に設定する場
合には有効ではない。そのため、前記したCCD素子を
搭載した光学デバイスにおいて、CCD素子の中心位置
を光学系の光軸に位置合わせすることが要求されるよう
な場合には、公報に記載の技術をそのまま利用すること
はできない。また、この場合、パッケージの外部に露出
されている外部導出リードを利用することが可能である
が、外部導出リードは細幅に形成されている上に、パッ
ケージを形成する際に概略よって容易に変形されるた
め、素子チップを搭載しているチップ搭載用アイランド
に対する位置が不安定な状態になり易く、外部導出リー
ドを利用して素子チップを高精度に位置決めするには問
題が生じる。
However, the technique described in the above-mentioned publication is not suitable for selecting the position of the surface of an element chip mounted on a chip mounting island in a direction parallel or perpendicular to a reference plane. Is effective, but not effective when the semiconductor device is set at a predetermined position on the surface of the mounting board. Therefore, when it is required to align the center position of the CCD element with the optical axis of the optical system in the optical device equipped with the above-described CCD element, the technology described in the publication cannot be used as it is. Can not. In this case, it is possible to use an external lead that is exposed outside the package. However, the external lead is formed in a narrow width, and is easily formed when forming the package. Since the element chip is deformed, the position with respect to the chip mounting island on which the element chip is mounted tends to be unstable, and there is a problem in accurately positioning the element chip using the external lead.

【0006】また、素子チップの放熱を行うために、半
導体装置にヒートシンクを設ける構造では、CCD素子
のように素子チップに光を導入するために素子チップの
直上のパッケージを透明構造とすることが要求される構
造では、素子チップ上ヒートシンクを配置することがで
きなくなる。また、素子チップの裏面側にヒートシンク
を配置する構造では、DIP型半導体装置のように、半
導体装置の裏面側が実装基板に当接する構造の半導体装
置では、ヒートシンクが実装基板に当接されることにな
り、ヒートシンクを介しての放熱性が低下され、有効な
放熱効果を得ることが難しくなる。
In a structure in which a heat sink is provided in a semiconductor device in order to dissipate heat from an element chip, a package just above the element chip, such as a CCD element, has a transparent structure for introducing light into the element chip. The required structure makes it impossible to arrange a heat sink on the element chip. In a structure in which a heat sink is arranged on the back side of an element chip, in a semiconductor device having a structure in which the back side of the semiconductor device is in contact with a mounting substrate, such as a DIP semiconductor device, the heat sink is in contact with the mounting substrate. As a result, the heat dissipation through the heat sink is reduced, and it is difficult to obtain an effective heat dissipation effect.

【0007】本発明の目的は、素子チップを搭載した半
導体装置を実装基板に対して高精度に位置決めして実装
することが可能であるとともに、実装基板に実装した状
態でも高い放熱効果を得ることが可能な半導体装置を提
供するものである。
SUMMARY OF THE INVENTION It is an object of the present invention to enable a semiconductor device having an element chip mounted thereon to be positioned and mounted on a mounting board with high accuracy, and to obtain a high heat radiation effect even when mounted on the mounting board. It is intended to provide a semiconductor device capable of performing the following.

【0008】[0008]

【課題を解決するための手段】本発明の半導体装置は、
リードフレームの搭載ランドに半導体素子チップを搭載
し、前記搭載ランド及び半導体素子チップをパッケージ
により封止する半導体装置において、前記搭載ランドの
複数箇所が前記パッケージから露出されていることを特
徴としている。また、前記搭載ランドは、前記半導体素
子チップを搭載する側の面と反対側の裏面が前記パッケ
ージに設けられた窓を通して露出されている。例えば、
セラミックで構成され、その中央領域に窓が開口された
ベースフレームと、搭載ランド及び外部導出リードを有
して前記窓を覆う位置の前記ベースフレーム上に固定さ
れるリードフレームと、前記リードフレーム上に固定さ
れるウインドフレームと、前記リードフレームの前記搭
載ランドに搭載されて前記外部導出リードに電気接続さ
れる半導体素子チップと、前記ウインドフレーム上に取
着されて前記半導体素子チップを封止するガラスキャッ
プとを備え、前記搭載ランドの外辺の複数箇所が前記ウ
インドフレームから外方に突出して露出されている。こ
の場合、前記ウインドフレームには、外面の一部に内方
に向けて凹部が形成されており、前記凹部内に前記搭載
ランドの外辺の一部が露出されている構成とすることが
好ましい。
According to the present invention, there is provided a semiconductor device comprising:
In a semiconductor device in which a semiconductor element chip is mounted on a mounting land of a lead frame and the mounting land and the semiconductor element chip are sealed with a package, a plurality of portions of the mounting land are exposed from the package. Further, the mounting land has a back surface opposite to a surface on which the semiconductor element chip is mounted exposed through a window provided in the package. For example,
A base frame made of ceramic and having a window opened in a central region thereof, a lead frame fixed on the base frame at a position covering the window with a mounting land and an external lead, and on the lead frame. A semiconductor element chip mounted on the mounting land of the lead frame and electrically connected to the external lead, and a semiconductor frame mounted on the window frame to seal the semiconductor element chip. A glass cap, and a plurality of locations on the outer side of the mounting land are projected outward from the window frame and are exposed. In this case, it is preferable that the wind frame has a configuration in which a concave portion is formed inward on a part of an outer surface, and a part of an outer side of the mounting land is exposed in the concave portion. .

【0009】パッケージから露出されている搭載ランド
の複数箇所を認識することで、セラミックよりも加工精
度の高い金属等からなる搭載ランドを利用しての位置決
めが可能となり、半導体装置を実装する際の平面位置決
めを高精度に行うことが可能となる。また、露呈されて
いる搭載ランドの裏面を認識することで、半導体装置の
高さ方向の位置決めを高精度に行うことが可能となる。
さらに、露呈されている搭載ランドの裏面から、半導体
素子チップで発生した熱を放熱し、放熱効果を高めるこ
とが可能となる。
By recognizing a plurality of mounting lands exposed from the package, positioning using mounting lands made of metal or the like, which has higher processing accuracy than ceramics, can be performed, and when mounting a semiconductor device, It is possible to perform planar positioning with high accuracy. Also, by recognizing the exposed back surface of the mounting land, the semiconductor device can be accurately positioned in the height direction.
Further, the heat generated in the semiconductor element chip is radiated from the exposed back surface of the mounting land, and the radiating effect can be enhanced.

【0010】[0010]

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。図1は本発明をCCD撮像素
子に適用した実施形態のパッケージの一部を破断した平
面図、図2(a)及び(b)は図1のA−A線、B−B
線の各断面図である。これらの図において、セラミック
等により矩形の厚板状に形成され、かつその中央部に矩
形の窓1aが開口されたベースフレーム1上に、リード
フレーム2が低融点ガラス3により固定支持されてい
る。前記リードフレーム2は、前記ベースフレーム1の
窓1aよりも大きな寸法をした矩形の搭載ランド4が中
央部に配設され、その両側に複数本の外部導出リード5
が配設されている。そして、前記搭載ランド4上にはC
CD素子チップ6がAgエポキシペースト7によって搭
載され、当該CCD素子チップ6の電極パッドと前記外
部導出リード5とが金属細線8によって相互に電気接続
されている。前記リードフレーム2上には、前記搭載ラ
ンド4,CCD素子チップ6、金属細線8を囲むよう
に、矩形枠状をしたウインドフレーム9が載置され、前
記低融点ガラス3によって固定されている。そして、前
記ウインドフレーム9上には、透明なガラスキャップ1
0が被せられ、接着剤11によって固定され、前記CC
D素子チップ6を封止している。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a partially cutaway plan view of a package according to an embodiment in which the present invention is applied to a CCD imaging device. FIGS. 2A and 2B are AA line and BB line in FIG.
It is each sectional drawing of a line. In these figures, a lead frame 2 is fixedly supported by a low melting point glass 3 on a base frame 1 formed of a ceramic or the like into a rectangular thick plate shape and having a rectangular window 1a opened in the center thereof. . The lead frame 2 has a rectangular mounting land 4 having a size larger than that of the window 1a of the base frame 1 disposed at a central portion, and a plurality of external leads 5 on both sides thereof.
Are arranged. And, on the mounting land 4, C
The CD element chip 6 is mounted with an Ag epoxy paste 7, and the electrode pads of the CCD element chip 6 and the external leads 5 are electrically connected to each other by thin metal wires 8. A window frame 9 having a rectangular frame shape is mounted on the lead frame 2 so as to surround the mounting land 4, the CCD element chip 6, and the thin metal wire 8, and is fixed by the low melting point glass 3. A transparent glass cap 1 is placed on the wind frame 9.
0, and fixed by the adhesive 11, and the CC
The D element chip 6 is sealed.

【0011】ここで、前記リードフレーム2の搭載ラン
ド4は、その裏面が前記ベースフレーム1の窓1aを通
してパッケージの裏面側に露出されている。また、前記
ウインドフレーム9は、その周縁の複数箇所、ここでは
一辺側の2箇所において、外面側から内方に向けて凹設
した凹部12が形成されている。また、前記リードフレ
ーム2は、前記搭載ランド4の一辺側の外縁部が前記ウ
インドフレーム9の前記凹部12に達するまでの外形寸
法に形成されており、前記凹部12が存在する箇所にお
いて、搭載ランド4の外縁部の対応する2箇所4a,4
bがウインドフレーム9の外側面から露出するように構
成されている。また、前記搭載ランド4の他辺の一隅部
には外方に突出する突片4cを一体に形成しており、こ
の突片4cの外縁部を前記ウインドフレーム9の外面か
ら突出して露出している。なお、前記搭載ランド4に電
源又はグランド等の共通リード端子5a,5bを一体に
形成した本実施形態のリードフレーム2の場合には、当
該共通リード端子5a,5bの一部を突出させて露出さ
せるようにしてもよい。
Here, the back surface of the mounting land 4 of the lead frame 2 is exposed to the back surface of the package through the window 1a of the base frame 1. In the wind frame 9, a plurality of recesses 12, which are recessed inward from the outer surface side, are formed at a plurality of locations on the peripheral edge, here, two locations on one side. Further, the lead frame 2 is formed to have an outer dimension such that an outer edge on one side of the mounting land 4 reaches the recess 12 of the wind frame 9, and the mounting land is provided at a position where the recess 12 exists. 4 corresponding two locations 4a, 4 on the outer edge
b is configured to be exposed from the outer surface of the wind frame 9. Further, a protruding piece 4c protruding outward is integrally formed at one corner of the other side of the mounting land 4, and the outer edge of the protruding piece 4c protrudes from the outer surface of the wind frame 9 and is exposed. I have. In the case of the lead frame 2 of the present embodiment in which common lead terminals 5a and 5b such as a power supply or a ground are integrally formed on the mounting land 4, a part of the common lead terminals 5a and 5b is projected and exposed. You may make it do.

【0012】このように構成されたCCD撮像素子で
は、図3(a),(b)に平面図とC−C線断面図を示
すように、実装基板20に実装され、さらに、CCD撮
像装置の撮像光学系21に対して光結合される。この実
装に際しては、実装基板20に開口された開口穴22を
通し、さらにベースフレーム1に設けられた窓1aを通
すことで、実装基板20の裏面側からリードフレーム2
の搭載ランド4の裏面を確認することが可能となる。し
たがって、この搭載ランド4の裏面を位置決めの基準面
として利用し、この基準面が前記撮像光学系21の光軸
と垂直な面となるように位置決めすることで、前記撮像
光学系21に対するCCD撮像素子の光軸方向の位置を
高精度に設定することが可能となる。また、通常のセラ
ミックやその他の絶縁材で構成されるパッケージの場合
には、チップ搭載部の平面度を確保するには研磨するな
ど非常に工数がかかりコストアップになっていたが、こ
の実施形態ではCCD素子チップ6を金属製の搭載ラン
ド4に搭載しているため、研磨等の工程が不要となり、
かつ搭載ランド4の搭載面の平面度は10μm程度に抑
えることが可能であるため、コスト的に安く高性能なゆ
がみの少ない画像が得られる。
In the CCD image pickup device constructed as described above, the CCD image pickup device is mounted on a mounting substrate 20 as shown in the plan view and the cross-sectional view taken along the line CC in FIGS. 3 (a) and 3 (b). Is optically coupled to the imaging optical system 21. In this mounting, the lead frame 2 is passed through the opening hole 22 opened in the mounting substrate 20 and further through the window 1 a provided in the base frame 1 from the back side of the mounting substrate 20.
Of the mounting land 4 can be confirmed. Therefore, the back surface of the mounting land 4 is used as a reference plane for positioning, and the reference plane is positioned so as to be a plane perpendicular to the optical axis of the imaging optical system 21, so that the CCD imaging for the imaging optical system 21 is performed. The position of the element in the optical axis direction can be set with high accuracy. Also, in the case of a package made of ordinary ceramics or other insulating materials, it takes a lot of man-hours, such as polishing, to secure the flatness of the chip mounting portion, resulting in an increase in cost. Since the CCD element chip 6 is mounted on the metal mounting land 4, a process such as polishing is not required.
In addition, since the flatness of the mounting surface of the mounting land 4 can be suppressed to about 10 μm, a high-performance image with low distortion can be obtained at low cost.

【0013】また、パッケージから露出されている搭載
ランド4の一辺側の2箇所4a,4bと他辺側の1箇所
4cの計3箇所をCCD撮像素子の上面側から光学的手
法によって確認し、これらの3箇所に位置目盛り24を
形成した上で、これらの位置目盛り24を実装基板20
に予め設けられている位置決めマーク23に位置決めす
ることで、CCD撮像素子の実装基板20上の平面位置
を高精度に設定することが可能となる。特に、この場
合、この実施形態では、CCD素子チップ6を直接搭載
している搭載ランド4の3箇所4a,4b,4cを利用
して位置決めしているため、従来のようにパッケージか
ら突出されていて搭載ランドとは離間状態に設けられて
いる外部導出リードを利用して位置決めを行う場合に比
較すると、外部導出リードにおける変形等が要因となる
CCD素子と外部導出リード間の位置ずれの影響がない
高精度の位置決めが可能となる。因みに、この実施形態
の場合には±50μm程度の精度での位置決めが可能と
なる。
Further, a total of three places 4a, 4b on one side of the mounting land 4 exposed from the package and one place 4c on the other side are confirmed by an optical method from the upper surface side of the CCD image sensor. After forming the position scales 24 at these three positions, the position scales 24 are mounted on the mounting board 20.
The positioning of the CCD image sensor on the mounting board 20 can be set with high accuracy by positioning the positioning mark 23 in advance. In this case, in particular, in this embodiment, since the positioning is performed by using the three places 4a, 4b, and 4c of the mounting land 4 on which the CCD element chip 6 is directly mounted, it is projected from the package as in the related art. Compared to the case where positioning is performed using the external lead that is provided separately from the mounting land, the influence of the displacement between the CCD element and the external lead, which is caused by deformation of the external lead, etc. High precision positioning is possible. Incidentally, in the case of this embodiment, the positioning can be performed with an accuracy of about ± 50 μm.

【0014】一方、実装されたCCD撮像素子は、CC
D素子チップ6が搭載されている搭載ランド4の裏面が
前記ベースフレーム1の窓1aを通して露呈されている
ため、CCD素子チップ6で発生した熱が金属製の搭載
ランド4を介してベースフレーム1の窓1aを通して、
さらに実装基板20の開口穴22を通して放熱されるた
め低熱抵抗となり、CCD素子チップ6の駆動時におけ
る温度上昇が制限でき、熱による暗電流ノイズが減りC
CD素子チップ6の性能が向上する。また、この構成で
は、実装基板20に設けられている開口穴22の寸法が
小さい場合においても、ベースフレーム1の窓1a内に
はベースフレーム1の厚み分だけ実装基板20と搭載ラ
ンド4との間に空間が確保されるため、当該空間を利用
しての放熱が可能となり、放熱性を高めることが可能と
なる。
On the other hand, the mounted CCD image pickup device
Since the back surface of the mounting land 4 on which the D element chip 6 is mounted is exposed through the window 1a of the base frame 1, the heat generated by the CCD element chip 6 is transferred to the base frame 1 via the metal mounting land 4. Through the window 1a
Further, since heat is radiated through the opening hole 22 of the mounting board 20, the heat resistance is low, the temperature rise during driving of the CCD element chip 6 can be limited, and dark current noise due to heat is reduced.
The performance of the CD element chip 6 is improved. Further, in this configuration, even when the size of the opening hole 22 provided in the mounting board 20 is small, the mounting board 20 and the mounting land 4 are provided in the window 1 a of the base frame 1 by the thickness of the base frame 1. Since a space is secured therebetween, heat can be dissipated using the space, and heat radiation can be improved.

【0015】ここで、パッケージから露出される搭載ラ
ンドの複数の露出部分は、全てがパッケージに設けた凹
部に露出させる構成であってもよい。このように、凹部
内に搭載ランドの外辺を露出させることで、搭載ランド
がパッケージの外方に突出されることがなく、実装基板
に実装する際に、搭載ランドが隣接する電気部品と電気
的に短絡することが防止される。また、CCD撮像素子
の実装に影響を与えることがない場合には、ウインドフ
レームやベースフレーに凹部を設けることなく、搭載ラ
ンドの複数箇所を全てパッケージ外に突出して露出させ
る構成としてもよい。
Here, the plurality of exposed portions of the mounting lands exposed from the package may all be exposed to recesses provided in the package. In this way, by exposing the outer periphery of the mounting land in the recess, the mounting land does not protrude outside of the package. Short circuit is prevented. When the mounting of the CCD image pickup device is not affected, a configuration may be adopted in which all of a plurality of mounting lands are projected out of the package and exposed without providing recesses in the window frame or the base frame.

【0016】なお、前記第1の実施形態では、本発明を
2次元配置されたCCD素子チップを搭載したCCD撮
像素子に適用した例を示したが、CCDを一次元配置し
たCCD素子チップ、いわゆるCCDラインセンサにつ
いても同様に適用することが可能である。このCCDラ
インセンサに適用した本発明の第2の実施形態を、図4
(a)及び(b)に平面図とそのDD線拡大断面図を示
す。なお、第1の実施形態と等価な部分には同一符号を
付してある。この実施形態では、ベースフレーム1上に
固定したリードフレーム2の搭載ランド4にCCDライ
ンセンサ素子チップ6Aを搭載し、ウインドフレーム
9、ガラスキャップ10でパッケージを構成する。ベー
スフレーム1には、搭載ランド4の裏面を露出するため
の窓1aが設けられるとともに、ウインドフレーム9の
長手方向の両端に凹部12が設けられ、この凹部12か
ら搭載ランド4の両辺の一部4dがそれぞれ露出されて
いる。
In the first embodiment, an example is shown in which the present invention is applied to a CCD image pickup device having a two-dimensionally arranged CCD element chip mounted thereon. The same can be applied to a CCD line sensor. The second embodiment of the present invention applied to this CCD line sensor is shown in FIG.
(A) and (b) show a plan view and an enlarged sectional view taken along the line DD. Note that parts equivalent to those in the first embodiment are denoted by the same reference numerals. In this embodiment, a CCD line sensor element chip 6A is mounted on a mounting land 4 of a lead frame 2 fixed on a base frame 1, and a window frame 9 and a glass cap 10 constitute a package. The base frame 1 is provided with a window 1 a for exposing the back surface of the mounting land 4, and a concave portion 12 is provided at each of both ends in the longitudinal direction of the window frame 9. 4d are respectively exposed.

【0017】この第2の実施形態においても、ベースフ
レーム1の窓1aから露出される搭載ランド4の裏面に
より、CCDラインセンサの光軸方向の位置決めが可能
であり、かつパッケージの両端に露出されている搭載ラ
ンドの両辺一部4dによって平面方向の位置決めが可能
である。なお、CCDラインセンサの平面方向の位置決
めは、1次元方向に位置決めを行うため、前記第1の実
施形態のような3つ以上の露出部分が必要とされること
はない。さらに、CCDラインセンサ素子チップ6Aで
発生した熱を、ベースフレーム1の窓1aを通して搭載
ランド4の裏面から有効に放熱することが可能であるこ
とは言うまでもない。
Also in the second embodiment, the positioning of the CCD line sensor in the optical axis direction is possible by the back surface of the mounting land 4 exposed from the window 1a of the base frame 1, and both ends of the package are exposed. Positioning in the planar direction is possible by both side portions 4d of the mounting land. Since the positioning of the CCD line sensor in the planar direction is performed in a one-dimensional direction, three or more exposed portions as in the first embodiment are not required. Further, it goes without saying that the heat generated in the CCD line sensor element chip 6A can be effectively radiated from the back surface of the mounting land 4 through the window 1a of the base frame 1.

【0018】[0018]

【発明の効果】以上説明したように本発明は、半導体素
子チップを搭載しているリードフレームの搭載ランドの
複数箇所がパッケージから露出されているので、当該露
出されている搭載ランドの複数箇所を認識することで、
セラミックよりも加工精度の高い金属等からなる搭載ラ
ンドを利用しての位置決めが可能となり、半導体装置を
実装する際の平面位置決めを高精度に行うことが可能と
なる。また、搭載ランドの裏面がパッケージに設けた窓
を通して露出されているので、当該露出されている搭載
ランドの裏面を認識することで、半導体装置の高さ方向
の位置決めを高精度に行うことが可能となる。さらに、
露出されている搭載ランドの裏面から、半導体素子チッ
プで発生した熱を放熱し、放熱効果を高めることが可能
となる。
As described above, according to the present invention, since a plurality of mounting lands of the lead frame on which the semiconductor chip is mounted are exposed from the package, the plurality of mounting lands are exposed. By recognizing,
Positioning using a mounting land made of metal or the like having higher processing accuracy than ceramic can be performed, and planar positioning when mounting a semiconductor device can be performed with high precision. In addition, since the back surface of the mounting land is exposed through the window provided in the package, the height of the semiconductor device can be accurately positioned by recognizing the exposed back surface of the mounting land. Becomes further,
The heat generated in the semiconductor element chip is radiated from the exposed back surface of the mounting land, and the heat radiation effect can be enhanced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をCCD撮像素子に適用した第1の実施
形態の一部を破断した平面図である。
FIG. 1 is a partially broken plan view of a first embodiment in which the present invention is applied to a CCD imaging device.

【図2】図1のA−A線、B−B線の各断面図である。FIG. 2 is a sectional view taken along line AA and line BB in FIG. 1;

【図3】図1のCCD撮像素子を実装した状態の平面図
とそのC−C線断面図である。
FIG. 3 is a plan view showing a state where the CCD image pickup device of FIG. 1 is mounted and a cross-sectional view taken along line CC of FIG.

【図4】本発明をCCDラインセンサに適用した第2の
実施形態の平面図とD−D線拡大断面図である。
FIG. 4 is a plan view and an enlarged cross-sectional view taken along line DD of a second embodiment in which the present invention is applied to a CCD line sensor.

【図5】従来のCCD撮像素子の一部を破断した平面図
とE−E線断面図である。
5A and 5B are a plan view and a cross-sectional view taken along line E-E of a conventional CCD image pickup device, respectively.

【符号の説明】[Explanation of symbols]

1 ベースフレーム 2 リードフレーム 3 低融点ガラス 4 搭載ランド 4a〜4d 露出箇所 5 外部導出リード 6 CCD素子チップ 6A CCDラインセンサ素子チップ 7 Agエポキシペースト 8 金属細線 9 ウインドフレーム 10 ガラスキャップ 11 接着剤 12 凹部 20 実装基板 21 撮像光学系 22 開口穴 23 位置決めマーク 24 位置目盛り DESCRIPTION OF SYMBOLS 1 Base frame 2 Lead frame 3 Low melting glass 4 Mounting land 4a-4d Exposed location 5 External lead 6 CCD element chip 6A CCD line sensor element chip 7 Ag epoxy paste 8 Fine metal wire 9 Wind frame 10 Glass cap 11 Adhesive 12 Concave part Reference Signs List 20 mounting board 21 imaging optical system 22 opening hole 23 positioning mark 24 position scale

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 リードフレームの搭載ランドに半導体素
子チップを搭載し、前記搭載ランド及び半導体素子チッ
プをパッケージにより封止する半導体装置において、前
記搭載ランドの複数箇所が前記パッケージから露出され
ていることを特徴とする半導体装置。
1. A semiconductor device having a semiconductor element chip mounted on a mounting land of a lead frame and sealing the mounting land and the semiconductor element chip with a package, wherein a plurality of portions of the mounting land are exposed from the package. A semiconductor device characterized by the above-mentioned.
【請求項2】 前記搭載ランドは、前記半導体素子チッ
プを搭載する側の面と反対側の裏面が前記パッケージに
設けられた窓を通して露出されている請求項1に記載の
半導体装置。
2. The semiconductor device according to claim 1, wherein said mounting land has a back surface opposite to a surface on which said semiconductor element chip is mounted, exposed through a window provided in said package.
【請求項3】 前記半導体素子チップが2次元CCD素
子チップであり、前記搭載ランドは、その外辺の少なく
とも3箇所が前記パッケージから露出されている請求項
1または2に記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the semiconductor element chip is a two-dimensional CCD element chip, and at least three outer lands of the mounting land are exposed from the package.
【請求項4】 前記半導体素子チップが1次元CCD素
子チップであり、前記搭載ランドは、その長手方向の両
端辺の各一部が前記パッケージから露出されている請求
項1または2に記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the semiconductor element chip is a one-dimensional CCD element chip, and each of the mounting lands is partially exposed at both ends in a longitudinal direction thereof from the package. apparatus.
【請求項5】 セラミックで構成され、その中央領域に
窓が開口されたベースフレームと、搭載ランド及び外部
導出リードを有して前記窓を覆う位置の前記ベースフレ
ーム上に固定されるリードフレームと、前記リードフレ
ーム上に固定されるウインドフレームと、前記リードフ
レームの前記搭載ランドに搭載されて前記外部導出リー
ドに電気接続される半導体素子チップと、前記ウインド
フレーム上に取着されて前記半導体素子チップを封止す
るガラスキャップとを備え、前記搭載ランドの外辺の複
数箇所が前記ウインドフレームから外方に突出して露出
されていることを特徴とする半導体装置。
5. A base frame made of ceramic and having a window opened in a central region thereof, and a lead frame having mounting lands and external lead-outs and fixed on the base frame at a position covering the window. A wind frame fixed on the lead frame, a semiconductor element chip mounted on the mounting land of the lead frame and electrically connected to the external lead, and the semiconductor element mounted on the wind frame. A semiconductor device comprising: a glass cap for sealing a chip; and a plurality of locations on an outer side of the mounting land projecting outward from the wind frame and exposed.
【請求項6】 前記ウインドフレームには、外面の一部
に内方に向けて凹部が形成されており、前記凹部内に前
記搭載ランドの外辺の一部が露出されている請求項5に
記載の半導体装置。
6. The window frame according to claim 5, wherein a concave portion is formed in a part of an outer surface inwardly, and a part of an outer edge of the mounting land is exposed in the concave portion. 13. The semiconductor device according to claim 1.
JP11019091A 1999-01-27 1999-01-27 Semiconductor device Pending JP2000223603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11019091A JP2000223603A (en) 1999-01-27 1999-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11019091A JP2000223603A (en) 1999-01-27 1999-01-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2000223603A true JP2000223603A (en) 2000-08-11

Family

ID=11989805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11019091A Pending JP2000223603A (en) 1999-01-27 1999-01-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2000223603A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395673B1 (en) * 2001-01-03 2003-08-25 에쓰에쓰아이 주식회사 Method for manufacturing Semiconductor Frame and Semiconductor Assembly thereof
US7629566B2 (en) 2005-05-31 2009-12-08 Fujifilm Corporation Solid state imaging device with improved heat radiation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395673B1 (en) * 2001-01-03 2003-08-25 에쓰에쓰아이 주식회사 Method for manufacturing Semiconductor Frame and Semiconductor Assembly thereof
US7629566B2 (en) 2005-05-31 2009-12-08 Fujifilm Corporation Solid state imaging device with improved heat radiation

Similar Documents

Publication Publication Date Title
US9899299B2 (en) Semiconductor device
US6586824B1 (en) Reduced thickness packaged electronic device
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
JP2004327918A (en) Solid state imaging device and its manufacturing process
JP3054576B2 (en) Semiconductor device
JP5169964B2 (en) Mold package mounting structure and mounting method
US7264407B2 (en) Optical device, method for fabricating optical device, cap component, and method for forming cap component
JP2000223603A (en) Semiconductor device
JP4708175B2 (en) Solid-state imaging device
TWI785195B (en) Semiconductor device
JP4556732B2 (en) Semiconductor device and manufacturing method thereof
JP2006319124A (en) Solid state imaging apparatus
JP4147171B2 (en) Solid-state imaging device and manufacturing method thereof
JPH06105791B2 (en) Photoelectric conversion device
KR20060006049A (en) Solid-state imaging device
JPH03209746A (en) Semiconductor package
US5087963A (en) Glass-sealed semiconductor device
WO2023032260A1 (en) Semiconductor device and electronic equipment
JP4010679B2 (en) Semiconductor laser device and manufacturing method thereof
JPS5898995A (en) Photosemiconductor device
JPH11354764A (en) Solid-state imaging device and its manufacture
JP3201893B2 (en) Semiconductor laser device
JP3213378B2 (en) Semiconductor laser device
JP2669892B2 (en) Package for storing semiconductor devices
JP3799348B2 (en) Package and electronic device using the same