JP2000216844A - ディジタル位相変調波の復調回路 - Google Patents

ディジタル位相変調波の復調回路

Info

Publication number
JP2000216844A
JP2000216844A JP11014721A JP1472199A JP2000216844A JP 2000216844 A JP2000216844 A JP 2000216844A JP 11014721 A JP11014721 A JP 11014721A JP 1472199 A JP1472199 A JP 1472199A JP 2000216844 A JP2000216844 A JP 2000216844A
Authority
JP
Japan
Prior art keywords
phase data
relative phase
wave
data
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11014721A
Other languages
English (en)
Inventor
Kazuhisa Yabe
和央 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP11014721A priority Critical patent/JP2000216844A/ja
Publication of JP2000216844A publication Critical patent/JP2000216844A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 従来の復調方式を維持して復調精度に大きな
劣化を招くことなく、位相変調波の周波数を従来よりも
大幅に下げることができる復調回路の提供。 【解決手段】 相対位相データ検出部4Aは、基準クロ
ックを計数するとともに、リミッタ1からの矩形波の立
ち上がりにおける基準クロックの計数値を相対位相デー
タとして出力する。補間回路7は、その現在の相対位相
データと、直前の相対位相データに基づき、その直前か
ら現在までの間の不足する所要の相対位相データを補間
により求めて出力する。位相データ選択回路8は、シン
ボルクロックの立ち上がりエッジからその直後の矩形波
の立ち上がりエッジまでのずれを検出し、このずれに応
じて、補間回路7から出力される相対位相データを選択
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、QPSK(quadra
ture phase shift keying )などのディジタル位相変調
された位相変調波を復調する復調回路に関するものであ
る。
【0002】
【従来の技術】従来、この種の復調回路としては、同期
検波回路、遅延検波回路、ACT同期検波回路などが一
般に知られている。また、ディジタル位相変調波の振幅
をリミッタによりディジタル信号に変換し、これをディ
ジタル処理により送信データを復調する回路は、小型
化、無調整化の点で優れているので、移動体通信の受信
機として用いられており、その復調回路の一例を図5に
示す。
【0003】この復調回路は、図5に示すように、リミ
ッタ1、基準クロック発生部2、シンボルタイミング発
生部3、相対位相データ検出部4、検波器5などから構
成されている。このような構成からなる復調回路では、
いま、中間周波数(例えば400kHZ)に変換された
アナログ形態のディジタル位相変調波(以下、位相変調
波という)がリミッタ1に入力されると、この位相変調
波は、リッミタ1でその振幅を制限されたのちその振幅
の大きさが所定のしきい値と比較され、その大きさがし
きい値を上回るときにはその出力が「H」レベルとな
り、しきい値を下回る場合には「L」レベルとなる矩形
波(パルス波)に変換される(図6参照)。この場合
に、入力される位相変調波は変調がかかっているので、
純粋な正弦波ではなく位相が時々刻々と変動している。
そして、リミッタ1から出力される矩形波には、位相の
変動(位相情報)が、図6の(B)に示すように、その
立ち上がりエッジ(または立ち下がりエッジ)の位置と
して残されている。
【0004】基準クロック発生部2は、位相変調波の搬
送波の周波数の2n 倍(例えば32倍、64倍)の周波
数からなる基準クロックを発生する。また、シンボルタ
イミング発生部3は、シンボルタイミングを発生する
が、これは以下の理由により発生するものである。すな
わち、位相変調波はその位相が時々刻々と変化するが、
復調に利用できる位相情報が存在するのはシンボル点の
みであり、このシンボル点は一定の間隔(レート)で配
置される。言い換えると、送信側は所定のレート(シン
ボルレート)によるタイミング(シンボルタイミング)
ごとに、搬送波の位相を送信データに応じて変化させて
いる。従って、その送信データの復調を行うために、正
確なシンボルタイミングを生成する必要があるからであ
る。
【0005】相対位相データ検出部4は図示のようにカ
ウンタ6を有し、このカウンタ6が基準クロック発生部
2からの基準クロックを計数し、シンボルタイミング発
生部3からのシンボルクロックの立ち上がりエッジの直
後の矩形波の立ち上がり時におけるカウンタ6の計数値
を、位相情報として検出する。次に、相対位相データ検
出部4の具体的な動作について説明する。ここで、位相
変調波の周波数を400kHZとし、基準クロック発生
部2の基準クロックの周波数を位相変調波の搬送波の周
波数の32倍とし、これに対応して上記のカウンタ6が
0〜31までの計数動作を繰り返し行う5ビットのカウ
ンタとし、シンボルクロックの周波数を21kHZとし
た場合について説明する。
【0006】まず、位相変調波が無変調時の場合につい
て図7を参照して説明する。この場合には、図7の
(A)に示す位相変調波はその周期が一定のため、図7
の(B)に示すその位相変調波をリミッタ1で処理した
矩形波の周期も一定となる。このため、矩形波の立ち上
がりエッジの位置では、図7の(C)のように、カウン
タ6の計数値は常に同じ値である「0」となる。
【0007】ところが、位相変調波が位相変調されてい
る場合には、位相変調波の周期が部分的に変動するた
め、矩形波の立ち上がりエッジの位置におけるカウンタ
6の計数値が、図8の(B)に示すように「0」、
「1」、「4」、「5」というように、一定ではなくな
る。位相変調波を復調する際に必要となる情報は、図8
の(C)に示すシンボルクロックのA点とB点における
位相変調波の位相差(カウント差)であるが、上述のよ
うに矩形波はエッジ位置しか位相を表すものが存在しな
い。しかし、位相変調波の周波数がシンボルレートに対
して十分に高い場合には、シンボルクロックの立ち上が
りエッジ(シンボル点)の直後の矩形波の立ち上がり時
(A’点とB’点)におけるカウンタ6の計数値(カウ
ント値)で代用することが可能である。
【0008】そこで、相対位相データ検出部4では、シ
ンボルタイミング発生部3からのシンボルクロックの立
ち上がりエッジの直後の矩形波の立ち上がり時における
カウンタ6の計数値を、位相情報として検出するように
した。検波器5は、相対位相データ検出部4のカウンタ
6からの今回の計数値と前回の計数値との差を求め、こ
の両者の差に基づいて変調側のマッピング(どのような
データに対してどれだけの位相変化量を与えたか)に対
応するディジタルデータを判断し、その判断に応じたデ
ータを出力する。
【0009】ここで、基準クロックの周波数を位相変調
波の周波数の32倍としているので、位相変調波の1周
期(2π)分の位相は、カウンタ6の計数値では「3
2」に相当し、今回の計数値と前回の計数値の差は2π
×(4/32)=π/4となる。このように、シンボル
タイミングごとの位相変化量と、これに対応するデータ
の一例を示すと、図9に示すようになる。
【0010】
【発明が解決しようとする課題】ところで、一般に、受
信した位相変調波の周波数を中間周波数に下げる場合に
は、その中間周波数を低く設定した方が、リミッタ1の
前段に設ける帯域制限フィルタなどを制作する上で容易
である。その一方、上記のように、位相変調波を所定の
しきい値によりリミッタ1で2値からなるディジタル信
号に変換し、ディジタル処理により復調する場合には、
シンボルレートに対して位相変調波の中間周波数を下げ
過ぎると復調精度の劣化を招く。
【0011】すなわち、例えば中間周波数が100kH
Zでシンボルクロックの周波数が21kHZというよう
に、位相変調波の中間周波数がシンボルレートに対して
十分に大きくない場合には、図8に示すように、そのシ
ンボルクロックの立ち上がり直後の矩形波の立ち上がり
とのずれ量が大きくなり、A’点、B’点でのカウンタ
6の計数値が、シンボルクロックのA点とB点での位相
情報として代用できなくなるからである。
【0012】このため、図5に示すような従来の復調回
路では、位相変調波の中間周波数の使用可能な下限が存
在することなり、その下限よりも周波数を低くすること
ができないという問題があった。そこで、本発明の目的
は、従来の復調方式を維持して復調精度に大きな劣化を
招くことなく、位相変調波の周波数を従来よりも大幅に
下げることができるようにしたディジタル位相変調波の
復調回路を提供することにある。
【0013】
【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項1に記載の発明は、
入力されるディジタル位相変調波からその位相情報を含
む矩形波を生成する矩形波生成手段と、前記ディジタル
位相変調波の周波数と所定関係にある周波数の基準クロ
ックを計数するとともに、前記矩形波に含まれる位相情
報にかかるタイミングで、前記基準クロックの計数値を
相対位相データとして出力する相対位相データ生成手段
と、この相対位相データ生成手段から出力される現在の
相対位相データと、その直前の相対位相データに基づ
き、その直前から現在までの間の所要の相対位相データ
を補間により求める補間手段と、前記矩形波生成手段か
らの矩形波とシンボルクロックとに基づき、前記補間手
段で補間された相対位相データを選択する位相データ選
択手段と、この位相データ選択手段で選択された相対位
相データに基づいてディジタルデータを復調する検波手
段とを備えたものである。
【0014】このように本発明では、相対位相データ生
成手段が、基準クロックを計数するとともに、矩形波生
成手段からの矩形波に含まれる位相情報にかかるタイミ
ングで、基準クロックの計数値を相対位相データとして
出力するようにした。また、補間手段は、相対位相デー
タ生成手段から出力される現在の相対位相データと、そ
の直前の相対位相データに基づき、その直前から現在ま
での間の所要の相対位相データを補間により求めるよう
にした。さらに、位相データ選択手段は、矩形波生成手
段からの矩形波とシンボルクロックに基づき、補間手段
で補間された相対位相データを選択するようにした。
【0015】このため、本発明では、従来の復調方式を
維持して復調精度に大きな劣化を招くことなく、位相変
調波の周波数を従来よりも大幅に下げることができる。
請求項2に記載の発明は、請求項1に記載のディジタル
位相変調波の復調回路において、前記補間手段は、前記
相対位相データ生成手段から出力された現在の相対位相
データを格納する第1のレジスタと、前記相対位相デー
タ生成手段から出力された現在よりも1つ前の相対位相
データを格納する第2のレジスタと、前記両レジスタに
格納された2つの相対データに基づいて、前記所要の相
対位相データを線形補間により求める補間処理部とから
構成されている。
【0016】請求項3に記載の発明は、請求項1に記載
のディジタル位相変調波の復調回路において、前記位相
データ選択手段は、前記シンボルクロックの立ち上がり
時から前記基準クロックの計数動作を開始し、前記矩形
波生成手段からの矩形波の立ち上がり時の計数値を出力
するカウンタと、このカウンタから出力される計数値に
応じて前記補間手段で補間された相対位相データを選択
するセレクタとから構成されている。
【0017】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しつつ説明する。図1は、本発明
の実施形態にかかるディジタル位相変調波の復調回路の
構成を示すブロック図である。この復調回路は、図1に
示すように、矩形波生成手段を構成するリミッタ1と、
基準クロック発生部2と、相対位相データ検出手段を構
成する相対位相データ検出部4Aと、補間手段を構成す
る補間回路7と、位相データ選択手段を構成する位相デ
ータ選択回路8、シンボルタイミング発生部3と、検波
手段を構成する検波器5とを少なくとも備えている。
【0018】リッミタ1は、入力される位相変調波の振
幅を制限したのちその大きさを所定のしきい値と比較
し、その大きさがしきい値を上回るときにはその出力が
「H」レベルとなり、しきい値を下回るときにはその出
力が「L」レベルとなる2値で表される矩形波を出力
し、この矩形波は相対位相データ検出部4Aの入力側に
供給されるようになっている。
【0019】基準クロック発生部2は、リミッタ1に入
力される位相変調波の搬送波の周波数の2n 倍(例えば
32倍、64倍)の周波数からなる基準クロックを発生
し、この基準クロックは相対位相データ検出部4Aの有
するカウンタ6Aに供給されるようになっている。相対
位相データ検出部4Aはカウンタ6Aを有し、このカウ
ンタ6Aが基準クロック発生部2からの基準クロックを
計数する一方、リミッタ1からの矩形波の立ち上がり時
にそのカウンタ6Aの計数値を、相対位相データとして
補間回路7に出力するようになっている。
【0020】補間回路7は、相対位相データ検出部4A
から出力される矩形波の立ち上がり毎の相対位相データ
に基づき、その相対位相データの補間を行うようになっ
ている。すなわち、補間回路7は、相対位相データ検出
部4Aから出力されたカウンタ6Aの現在の計数値と、
その直前の計数値により、現在からその直前までの間の
所要の相対位相データを補間により求める。この補間方
法として、加算器とビットシフトからなり、線形補間を
採用すると、回路規模を小型化できる上に、変調成分に
よるカウンタ6Aの計数値のレートの変動を無視でき
る。
【0021】シンボルタイミング発生部3は、シンボル
クロックを発生し、これを補間回路7と位相データ選択
回路8にそれぞれ供給するようになっている。位相デー
タ選択回路8は、シンボルタイミング発生部3からのシ
ンボルクロックの立ち上がりと、その直後におけるリミ
ッタ1からの矩形波の立ち上がりエッジに基づき、補間
回路7が検波器5に送るべき相対位相データを選択する
ようになっている。
【0022】検波器5は、相対位相データ検出部4Aか
らの相対位相データに基づき、それに対応するディジタ
ルデータを出力するようになっている。次に、図1に示
す補間回路7と位相データ選択回路8の詳細な構成につ
いて、図2のブロック図を参照して説明する。まず、補
間回路7は、相対位相データ検出部4Aからの相対位相
データを4倍補間処理する4倍補間回路からなり、図2
に示すように、レジスタ71と、レジスタ72と、補間
処理部73と、セレクタ74と、レジスタ75とにより
構成されている。
【0023】レジスタ71は、相対位相データ検出部4
Aのカウンタ6Aからの出力値を、リミッタ1からの矩
形波の立ち上がりエッジごとに取り込んで格納するよう
になっている。レジスタ72は、レジスタ71に格納さ
れる計数値をその矩形波の立ち上がりエッジごとに取り
込んで格納するようになっている。補間処理部73は、
加算器とビットシフトからなり、レジスタ71からの出
力値とレジスタ72からの出力値とを取り込んで、その
2つの出力値の間の所要値を補間により求め、この求め
た補間値をセレクタ74に出力するようになっている。
【0024】セレクタ74は、デコータ82からの出力
に基づき、補間処理部73のからの4つの入力値の中か
らその1つを選択して出力し、この出力値がレジスタ7
5に転送されて格納されるようになっている。レジスタ
75は、セレクタ74からの出力を、シンボルタイミン
グ発生部3からのシンボルクロックの立ち上がりエッジ
ごとに取り込み、検波器5に出力するようになってい
る。
【0025】次に、位相データ選択回路8について説明
すると、これは、図2に示すように、位相補正量検出カ
ウンタ81と、デコーダ82とから構成されている。位
相補正量検出カウンタ81は、シンボルタイミング発生
部3からのシンボルクロックの立ち上がり(シンボル
点)から基準クロックの計数動作を開始し、この計数動
作をリミッタ1からの矩形波の立ち上がりエッジで停止
させ、このときの計数値をデコーダ82に出力するよう
になっている。
【0026】デコーダ82は、位相補正量検出カウンタ
81が出力する計数値から、シンボルクロックの立ち上
がりエッジと矩形波の立ち上がりエッジとのずれ量が、
図4の(C)〜(F)のうちのいずれかの1つに相当す
るかを判断し、この判断結果を2ビットの選択信号とし
てセレクタ74に出力するようになっている。次に、こ
のように構成されるこの実施形態にかかる復調回路の動
作について、図1〜図4を参照して説明する。
【0027】ここで、以下の説明では、リミッタ1に入
力される位相変調波の搬送波の周波数を従来の1/4で
ある100kHZとし、基準クロック発生部2の発生す
る基準クロックの周波数がその位相変調波の周波数の3
2倍、シンボルタイミング発生部3が発生するシンボル
クロックの周波数が21kHZ、カウンタ6Aを5ビッ
トのカウンタとした場合について説明する。
【0028】いま、図1に示すリミッタ1に位相変調波
が入力されると、リミッタ1からは図3の(A)で示す
ような矩形波が出力され、これが相対位相データ検出部
4Aに入力される。一方、相対位相データ検出部4Aの
カウンタ6Aは、基準クロック発生部2からの基準クロ
ック(図3の(B)参照)によって0〜31までの計数
動作を繰り返し行う。
【0029】そして、図3の(A)に示すように、矩形
波の最初の立ち上がりエッジで、図3の(C)に示すカ
ウンタ6Aの出力値「X」が、相対位相データとしてレ
ジスタ71に取り込まれて出力される(図3の(D)参
照)。このときには、図3の(E)に示すように、レジ
スタ72には、レジスタ71の内容である「W」が格納
されるが、これは矩形波の1つ前の立ち上がり時にレジ
スタ71に取り込まれたカウンタ6Aの出力値「W」で
ある。
【0030】補間処理部73は、レジスタ71に格納さ
れる現在の相対位相データD5=Xと、レジスタ72に
格納される直前の相対位相データD1=Wに基づき、図
4の(C)から(F)に示すように、現在から直前まで
の間の不足する所要の相対位相データD2〜D4を、補
間により求める。すなわち、その不足する所要の相対位
相データD2〜D4を、式(1)〜(3)により求め
る。
【0031】 D2=(W+W+W+X)/4 (1) D3=(W+W+X+X)/4 (2) D4=(W+X+X+X)/4 (3) このように、相対位相データD2〜D4を求めるのは、
位相変調波の搬送波の周波数を400kHZから100
kHZに低下させたにも拘わらず、400kHZの場合
の相対位相データを得るためである。なお、上記のよう
な演算は、加算器とビットシフトで行われる。ビットシ
フトが使用できるのは、上記のように「4」で割る演算
は2進数の場合には2ビットのシフトで済むからであ
る。
【0032】このように求められた相対位相データD2
〜D4、および相対位相データD5が、補間処理部73
からセレクタ74に出力される(図3の(F)〜(I)
参照)。いま、Wが「1」でXが「5」とすると、相対
位相データは、D2=2、D3=3、D4=4、D5=
5となる。セレクタ74は、上記の相対位相データの算
出に先立って、後述のように予め生成されるデコータ8
2からの選択信号に基づき、補間処理部73からの4つ
の相対位相データD2〜D5のうちの1つを選択して出
力し、この出力値がレジスタ75に転送される。
【0033】次に、上記の相対位相データの算出に並行
して位相補正量検出カウンタ81とデコーダ82が行う
処理について説明する。まず、位相補正量検出カウンタ
81は、図3の(L)に示すように、シンボルクロック
の立ち上がりから基準クロックの計数動作を開始し、こ
の計数動作をリミッタ1からの矩形波の立ち上がりエッ
ジで停止し、このときの計数値をデコーダ82に出力す
る。その計数値は、例えば図示のように「14」とな
る。なお、図3の(J)のシンボルクロックと図3の
(A)の矩形波とのタイムスケールはあっていない。
【0034】デコーダ82は、図3の(M)に示すよう
に、位相補正量検出カウンタ81が「8」だけ計数する
たびに、その出力が「00」、「01」、「10」、
「11」と増加していく。この各出力は、シンボルクロ
ックの立ち上がりエッジと矩形波の立ち上がりエッジと
のずれ量であり、位相補正量検出カウンタ81の計数値
が「14」の場合にはデコーダ82から「01」が出力
される。
【0035】この「01」は、図4の(D)のケース2
の場合に対応するので、セレクタ74は、補間処理部7
3からの相対位相データD4=(X+Y+Y+Y)/4
を選択して出力し、これがレジスタ75に出力される
(図3の(N)参照)。同様に、そのデコーダ82の出
力が「00」、「10」、「11」の場合には、図4の
ケース1、ケース3、ケース4にそれぞれ対応し、セレ
クタ7は相対位相データD5、D3、D2をそれぞれ選
択出力する。なお、図4では、基準クロックの周波数を
矩形波の周波数の4倍としている。
【0036】以上説明したように、この実施形態にかか
る復調回路では、相対位相データ検出部4Aが、基準ク
ロックを計数するとともに、リミッタ1からの矩形波の
立ち上がりにおける基準クロックの計数値を相対位相デ
ータとして出力するようにした。また、補間回路7が、
現在の相対位相データと、直前の相対位相データに基づ
き、その直前から現在までの間の不足する所要の相対位
相データを補間により求めるようにした。さらに、位相
データ選択回路8が、シンボルクロックのの立ち上がり
エッジと、その直後の矩形波の立ち上がりエッジとに基
づいて、その補間により求めた相対位相データを選択す
るようにした。
【0037】このため、この実施形態にかかる復調回路
では、従来の復調方式であっても、復調精度に大きな劣
化を招くことなく、位相変調波の下限を、回路規模およ
び消費電力を殆ど変えることなく1/4程度まで下げる
ことができる。なお、上記の実施形態では、シンボルク
ロックを使用するようにしたが、これに代えてボータイ
ミングクロックを使用することも可能であり、この場合
にはボーレートの相対位相データを検出することにな
る。
【0038】
【発明の効果】以上説明したように、本発明では、相対
位相データ生成手段が、基準クロックを計数するととも
に、矩形波生成手段からの矩形波に含まれる位相情報に
かかるタイミングで、基準クロックの計数値を相対位相
データとして出力するようにし、補間手段が、その出力
される現在の相対位相データと、その直前の相対位相デ
ータに基づき、その直前から現在までの間の所要の相対
位相データを補間により求め、位相データ選択手段が、
矩形波生成手段からの矩形波とシンボルクロックに基づ
き、その補間された相対位相データを選択するようにし
た。
【0039】このため、本発明では、従来の復調方式を
維持して復調精度に劣化を招くことなく、位相変調波の
周波数を従来よりも大幅に下げることができる。
【図面の簡単な説明】
【図1】本発明の実施形態の復調回路の構成を示すブロ
ック図である。
【図2】図1に示す補間回路と位相データ選択回路の詳
細な構成を示すブロック図である。
【図3】図2の各部の出力を示す図である。
【図4】シンボルクロックと矩形波との関係を示すタイ
ムチャートであり、4つのケースに分けた場合を示す。
【図5】従来回路のブロック図である。
【図6】リミッタの動作を説明する波形図である。
【図7】位相変調波が無変調時の各部の動作を説明する
説明図である。
【図8】位相変調波が変調時の各部の動作を説明する説
明図である。
【図9】位相変化量とデータとの関係を示す表である。
【符号の説明】
1 リミッタ 2 基準クロック発生部 3 シンボルタイミング発生部 4A 相対位相データ検出部 5 検出器 6A カウンタ 7 補間回路 8 位相データ選択回路 71、72、75 レジスタ 73 補間処理部 74 セレクタ 81 位相補正量検出カウンタ 82 デコーダ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 入力されるディジタル位相変調波からそ
    の位相情報を含む矩形波を生成する矩形波生成手段と、 前記ディジタル位相変調波の周波数と所定関係にある周
    波数の基準クロックを計数するとともに、前記矩形波に
    含まれる位相情報にかかるタイミングで、前記基準クロ
    ックの計数値を相対位相データとして出力する相対位相
    データ生成手段と、 この相対位相データ生成手段から出力される現在の相対
    位相データと、その直前の相対位相データに基づき、そ
    の直前から現在までの間の所要の相対位相データを補間
    により求める補間手段と、 前記矩形波生成手段からの矩形波とシンボルクロックと
    に基づき、前記補間手段で補間された相対位相データを
    選択する位相データ選択手段と、 この位相データ選択手段で選択された相対位相データに
    基づいてディジタルデータを復調する検波手段と、 を備えたことを特徴とするディジタル位相変調波の復調
    回路。
  2. 【請求項2】 前記補間手段は、 前記相対位相データ生成手段から出力された現在の相対
    位相データを格納する第1のレジスタと、 前記相対位相データ生成手段から出力された現在よりも
    1つ前の相対位相データを格納する第2のレジスタと、 前記両レジスタに格納された2つの相対データに基づい
    て、前記所要の相対位相データを線形補間により求める
    補間処理部と、 から構成されることを特徴とする請求項1に記載のディ
    ジタル位相変調波の復調回路。
  3. 【請求項3】 前記位相データ選択手段は、 前記シンボルクロックの立ち上がり時から前記基準クロ
    ックの計数動作を開始し、前記矩形波生成手段からの矩
    形波の立ち上がり時の計数値を出力するカウンタと、 このカウンタから出力される計数値に応じて前記補間手
    段で補間された相対位相データを選択するセレクタと、 から構成されることを特徴とする請求項1に記載のディ
    ジタル位相変調波の復調回路。
JP11014721A 1999-01-22 1999-01-22 ディジタル位相変調波の復調回路 Withdrawn JP2000216844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11014721A JP2000216844A (ja) 1999-01-22 1999-01-22 ディジタル位相変調波の復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11014721A JP2000216844A (ja) 1999-01-22 1999-01-22 ディジタル位相変調波の復調回路

Publications (1)

Publication Number Publication Date
JP2000216844A true JP2000216844A (ja) 2000-08-04

Family

ID=11869007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11014721A Withdrawn JP2000216844A (ja) 1999-01-22 1999-01-22 ディジタル位相変調波の復調回路

Country Status (1)

Country Link
JP (1) JP2000216844A (ja)

Similar Documents

Publication Publication Date Title
US4485347A (en) Digital FSK demodulator
JP4186083B2 (ja) クロック同期回路
KR20070106798A (ko) 미약 전력에 의한 스펙트럼 확산 통신방법 및 시스템,고주파 무선기
AU660878B2 (en) Differential detection demodulator
JPH11177640A (ja) 周波数シフトキーイング方式による復調器
WO1997020417A1 (fr) Demodulateur numerique
US5150382A (en) Frequency error detecting apparatus
US20120020399A1 (en) Receiver circuit
JP2000216844A (ja) ディジタル位相変調波の復調回路
US6317457B1 (en) Pulse density modulator
US5990755A (en) Phase modulator efficiently utilizing waveform storing section
JP2006025365A (ja) オフセット補償機能付きd/a変換装置およびd/a変換装置のオフセット補償方法
JP2934259B2 (ja) 全ディジタル形搬送波再生回路
US5343502A (en) Symbol timing detecting circuit
JPH10341262A (ja) 位相補正回路及びその方法
US7586994B2 (en) Interface apparatus and method for data recovery and synchronization
JP2004173183A (ja) ラグランジェ補間サンプリングレート変換装置
JPH0758730A (ja) 同期検出回路
US6775082B2 (en) Digital VFO phase control device
JP2975390B2 (ja) 多値数可変変復調器
JP4024602B2 (ja) サンプルレートコンバータ及びこれを用いた受信機
SU1716616A1 (ru) Цифровой демодул тор сигналов фазоразностной модул ции второго пор дка
JP3826530B2 (ja) ビット同期回路
JP2003018228A (ja) シンボル同期回路
JPH06181476A (ja) π/4シフトQPSK変調器およびそれを用いた通信装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404