JP2000216324A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000216324A
JP2000216324A JP11015948A JP1594899A JP2000216324A JP 2000216324 A JP2000216324 A JP 2000216324A JP 11015948 A JP11015948 A JP 11015948A JP 1594899 A JP1594899 A JP 1594899A JP 2000216324 A JP2000216324 A JP 2000216324A
Authority
JP
Japan
Prior art keywords
bridge
island
semiconductor chip
region
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11015948A
Other languages
English (en)
Other versions
JP3349465B2 (ja
Inventor
Akira Ochiai
公 落合
Katsuhiko Shibusawa
克彦 渋沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP01594899A priority Critical patent/JP3349465B2/ja
Publication of JP2000216324A publication Critical patent/JP2000216324A/ja
Application granted granted Critical
Publication of JP3349465B2 publication Critical patent/JP3349465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップを電気的に接続した状態
で１パッケージ化したもので、ワイヤーボンディング時
の素子劣化を防止するものである。 【解決手段】 アイランド５４上に第１の半導体チップ
５０と第２の半導体チップ５１を固着し、この間にブリ
ッジ列５７ａ、５７ｂ…を形成する。そしてブリッヂと
半導体チップとの接続は、半導体チップ側のボンディン
グパッドは、ボールボンドで、ブリッヂ側は、スティチ
ボンディングでワイヤーボンドする。また隣接する金属
細線の接触防止のためにブリッヂ列５７ａ…と５７ｂ…
をずらす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プがアイランドに平面的に配列された半導体装置に関す
る。
【０００２】
【従来の技術】近年、モールド型半導体チップが高機能
に成っており、複数の半導体チップを１パッケージ化す
るものが開発されている。
【０００３】この技術として例えば、特開平５−１２１
６４５号公報の従来例がある。これは、図７に示すよう
に、第１の半導体チップ１および第２の半導体チップ２
が１つのアイランド３に固着されている。第１および第
２の半導体チップ１，２のボンディングパッド４、５と
リード６の先端が金属細線７により接続され、全体が樹
脂で封止されている。そして第１の半導体チップ１と第
２の半導体チップとの間の接続は、ボンディングパッド
７、８の間を金属細線９により実現されている。
【０００４】一般に、金属細線による電気的接続は、ワ
イヤボンデイングにより実現され、一端はボールボンデ
イング、他端はステッチボンディングにより実現されて
いる。またステッチボンディングは、金属細線をキャピ
ラリーヘッド（ボンディングツール）で強く押さえなが
ら力で引きちぎるため、ステッチボンディング下の部分
には直接キャピラリーヘッドからのストレスが加わる。
リード６とボンディングパッド５との間は、リード側を
ステッチボンディング、半導体チップ側のボンディング
パッド側をボールボンデイングにすれば、半導体チップ
にはストレスが加わりにくい。しかし第１の半導体チッ
プ１と第２の半導体チップ２の間に於いて、ボンディン
グパッド７とボンディングパッド８との間は、どちらか
一方は、必ずステッチボンディングとなり、どちらか一
方の半導体チップのボンディングパッドには、前記ステ
ッチボンドによるストレスが加わる。最近は、ボンディ
ングパッドの下に保護ダイオード等の半導体素子が組み
込まれるため、このストレスにより半導体装置自身が不
良になったり、ボンディングパッド下の半導体素子が破
壊してしまう問題があった。また半導体基板の劣化を来
す原因となった。
【０００５】そのため、本出願人は、特願平１０−１６
３９９４号に於いて、図６のような出願を行っている。
【０００６】つまり第１と第２の半導体チップ５０、５
１のシリコン表面には、チップの周辺部分に外部接続用
のボンディングパッド５２、５３が形成されている。
【０００７】そして第１の半導体チップ５０、５１はリ
ードフレームのアイランド５４上に固着材（ここでは、
半田や銀ペースト等であるが絶縁性接着剤でも良い）に
よりダイボンドされ、半導体チップ５０、５１表面のボ
ンディングパッド５２、５３には、金線等のボンディン
グワイヤ５５の一端がボールボンデイングでワイヤボン
ドされており、ボンディングワイヤ５５の他端は外部導
出用のリードの先端部にステッチボンディングでワイヤ
ボンドされている。
【０００８】また、両半導体チップ５０、５１との間に
対応するアイランド５４には、開口部５６が設けられ、
この中には、必要な本数だけアイランド状のブリッヂ５
７が設けられている。
【０００９】前文では、アイランド５４に開口部５４を
設けたと述べたが、第１のアイランド８０と第２のアイ
ランド８１とが２本の橋絡リード８２，８３で橋渡しさ
れ、アイランド８０，８１，橋絡リード８２，８３で囲
まれた領域が、前記開口部５６を構成しているとも言え
る。またそれぞれの橋絡部には離間部８４が設けられて
いる。
【００１０】そして、リードフレーム形成時（プレスカ
ットやエッチング）、アイランド５４と一体のブリッヂ
５７、アイランドと一体の橋絡リード８２，８３（ただ
し橋絡部に離間部８４が同時に形成される）を形成して
おき、図６のように接着テープ５８を貼った後に、ブリ
ッヂ５７をアイランド５４から切り離せばよい。接着テ
ープ５８は、ブリッヂと離間部を構成する橋絡リードを
貼りつけることになる。
【００１１】つまり、このブリッヂ５７と半導体チップ
のボンディングパッド５３との接続に於いて、半導体チ
ップ５０、５１側のボンディングパッド５３をボールボ
ンデイングで行い、ブリッヂ５７側をステッチボンディ
ングで実現しているため、前述した問題点は解消され
る。
【００１２】
【本発明が解決しようとする課題】しかしながら、開口
部５６側に位置する半導体チップの側辺に於いて、この
側辺に配置されるボンディングパッド数が増加すると、
配置されたブリッヂ５７…では足りなくなる問題があっ
た。
【００１３】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、ブリッヂは、少なくとも２列設
けられ、第１列目のブリッヂ列に対してこれ以降設けら
れるブリッヂ列を、半導体チップの側辺の延在方向に沿
ってずらして配列されることで解決するものである。
【００１４】図１のようにブリッヂ列を複数用意するこ
とで、第１の半導体チップと第２の半導体チップの接続
点が増加してもその接続を実現できると共に、ブリッヂ
列をずらすことで、隣り合う第１の金属細線と第２の金
属細線の接触を防止できる。
【００１５】第２に、橋絡リードに、第１のアイランド
と第２のアイランドを電気的に分離する分離領域を設け
ることで、第１の半導体チップ（または第１のアイラン
ド）と第２の半導体チップ（または第２のアイランド）
の電気的分離が可能となる。
【００１６】第３に、前記分離領域を、切断により設
け、前記分離領域の両側に配置される前記橋絡リード
を、第１の接着テープにより固定することで解決するも
のである。
【００１７】分離領域を例えばプレスカット等で切断す
ると、その後第１のアイランドと第２のアイランドはバ
ラバラに位置ズレをするが、第１の接着テープにより固
定されることでこのズレを防止できる。
【００１８】第４に、ブリッヂ列を、両端に設けられた
橋絡リードと一緒に第２の接着テープにより固定するこ
とで、各ブリッヂの固定を実現することができる。
【００１９】第５に、一領域および他領域を、ブリッヂ
の一端および他端にする事で解決するものである。
【００２０】更には、一領域および他領域を、前記ブリ
ッヂの端部が二分割された一方と他方の領域にすること
で解決するものである。後述するが、一方のブリッヂ端
部に２つのステッチボンドを形成することで、ボンド領
域を一カ所にまとめられ、その分接着テープの接着面積
を確保することができる。
【００２１】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。
【００２２】図中、５０、５１は第１と第２の半導体チ
ップを示している。第１と第２の半導体チップ５０、５
１のシリコン表面には、前工程において各種の能動素
子、受動回路素子が形成され、更にはチップの周辺部分
に外部接続用のボンディングパッド５２、５３が形成さ
れている。そのボンディングパッド５２、５３を被覆す
るようにシリコン窒化膜、シリコン酸化膜、ポリイミド
系絶縁膜などのパッシベーション皮膜が形成され、ボン
ディングパッド５２、５３の上部は、ボンデイング接続
のためにこれらの膜が開口され開口部が形成されてい
る。ここで黒く塗りつぶした丸は、図面の都合上ボンデ
ィングパッドと金属細線のボールボンディング部を示
す。
【００２３】第１の半導体チップ５０、５１はリードフ
レームのアイランド５４上に接着材（ここでは、半田や
銀ペースト等）によりダイボンドされ、半導体チップ５
０、５１表面のボンディングパッド５２、５３は、金
線、Ａｌ線またはＣｕ線等のボンディングワイヤ５５の
一端がボールボンデイングでボンドされており、ボンデ
ィングワイヤ５５の他端は外部導出用のリードの先端部
にステッチボンディングでワイヤボンドされている。
【００２４】一方、第１の半導体チップ５０と第２の半
導体チップ５１との接続は、以下の構成でなっている。
まず両半導体チップ５０、５１との間に対応するアイラ
ンド５４には、開口部５６が設けられ、この中には、必
要な本数だけアイランド状のブリッヂ５７が設けられて
いる。このブリッヂ５７は、ワイヤーボンディングが実
現できる導電手段で有れば良く、銅、Ａｌ等の金属板、
表面に導電材料が被着された絶縁基板等が考えられる。
ここでは、Ｃｕのリードフレームと一体で成るため、ア
イランドと同一材料でなり、Ｃｕを主材料とした金属で
成る。また開口部に近接している第１の半導体チップ５
０の側辺Ｌ１と第２の半導体チップ５１の側辺Ｌ２に
は、お互いを接続するボンディングパッドが多数存在す
るため、複数のブリッヂ列が用意されている。ここでは
図面の都合上、第１のブリッヂ列５７ａ…と第２のブリ
ッヂ列５７ｂ…が７個と６個、側辺Ｌ１またはＬ２と平
行に配列されている構成を示している。
【００２５】前文では、アイランド５４に開口部５４を
設けたと述べたが、第１のアイランド８０と第２のアイ
ランド８１とが２本の橋絡リード８２，８３で橋渡しさ
れ、アイランド８０，８１，橋絡リード８２，８３で囲
まれた領域が、前記開口部５６を構成しているとも言え
る。また後述するがフレームを介した半導体チップの相
互干渉を防止するために、それぞれの橋絡部には離間部
８４が設けられている。
【００２６】本実施例では、リードフレーム形成（プレ
スカットやエッチング）時、アイランド５４と一体のブ
リッヂ５７、アイランドと一体の橋絡リード８２，８３
（ただし橋絡部に離間部８４が同時に形成される）を予
め用意し、図１のように接着テープ５８を貼った後に、
ブリッヂ５７をアイランド５４から切り離して形成して
いる。接着テープ５８は、ブリッヂと離間部を構成する
橋絡リードを貼りつけることになる。符号Ｔは、アイラ
ンドとブリッヂを切断した際に発生するリッヂ側の残存
物である。
【００２７】また接着テープ５８は、分離された橋絡リ
ード間を接続し、アイランド状と成ったブリッヂ列と橋
絡リードを固定させればよい。つまり図１に点線で示す
ように、カタガナのロの字に形成された接着テープ５８
は、４辺で分離され、縦方向の二辺が橋絡リードを固定
する第１の接着テープとして、また横方向の二辺がブリ
ッヂと橋絡リードを固定する第２の接着テープとして成
っても良い。
【００２８】本発明は、このブリッヂ５７とボンディン
グパッド５３との接続に於いて、半導体チップ５０、５
１側のボンディングパッド５３をボールボンデイングで
行い、ブリッヂ５７側をステッチボンディングで行うこ
とに特徴を有する。
【００２９】半導体チップ側が、ステッチボンドではな
くボールボンデイングで実現できるため、半導体チップ
へ加わる歪みを抑制させることができる。
【００３０】また必要により、第１の半導体チップと第
２の半導体チップに組み込まれる回路により、相互干渉
を生じる場合がある。例えば、第１の半導体チップ５０
から発生するノイズが第１のアイランド８０，橋絡リー
ド８２、８３、第２のアイランド８１を介して第２の半
導体チップに浸入する場合は、ここにプレスカット等で
離間部８４を設けることで、このノイズの浸入を防止で
きる。
【００３１】金属細線によるワイヤボンデイングは、一
端はボールボンデイング、他端はステッチボンディング
により実現されている。特にステッチボンディングは、
金属細線をキャピラリーヘッドで強く押さえ、力で引き
ちぎるため、ステッチボンディング下の部分にはストレ
スが加わるが、ブリッヂ５７側をステッチボンディング
とし半導体チップ側をボールボンドとしたため、この半
導体チップのボンディングパッド下に加わるストレスを
抑制することができる。従ってボンディングパッド下の
半導体素子の劣化を抑制することができる。
【００３２】半導体チップ５０、５１、アイランド５４
の近傍まで延在される複数のリード５９の先端部、およ
び金属細線を含む主要部は、一点鎖線の如くエポキシ系
の熱硬化樹脂５８でモールドされ、製品となる。
【００３３】ここで半導体チップ５０、５１を搭載する
アイランド５４は、チップとリード５９のボンディング
パッド面が実質同一面となるように段付けが行われてい
る。また支持リード６１が封止樹脂６０から露出してい
る部分は、カットされている。
【００３４】続いて、第２の実施の形態について図２を
参照して説明する。本実施の形態は、ブリッヂ列の配列
の仕方および金属細線、ボンデイング位置および接着テ
ープの接着位置が異なり、他は実質同じ構造であるた
め、ここでは異なる点のみの説明とする。
【００３５】つまり第１の半導体チップ５０の側辺Ｌ１
側に第１のブリッヂ列５７ａ…が設けられ、下列に、第
２のブリッヂ列５７ｂ…が設けられており、各ブリッヂ
列は、決められたピッチでずらされている。本実施の形
態では、ブリッヂ列が二列であるため、第１のブリッジ
列に配列されているブリッヂ５７ａ・５７ａの中間に第
２のブリッヂ列のブリッヂ５７ｂが配列されている。ま
たブリッヂ５７にボンデイングされる位置は、第１のブ
リッヂ５７ａと第２のブリッヂ列５７ｂが隣り合う側の
端部に形成されている。
【００３６】具体的には、紙面に対して、第１のブリッ
ヂ５７ａの下端部に於いて、右側に第１の半導体チップ
５０側から延在された金属細線６２が接続され、第２の
半導体チップ５１側から延在された金属細線６３が左側
に接続されている。また第２のブリッジ５７ｂの上端に
於いて、右側に第１の半導体チップ５０側から延在され
た金属細線６４が接続され、第２の半導体チップ５１側
から延在された金属細線６５が左側に接続されている。
ここで金属細線６２は、ブリッヂ５７ａの右側に接続さ
れているが左側でも良く、この場合金属細線６３は、右
側となる。ここの接続関係を斜視図で示したものが図３
である。
【００３７】本発明のポイントは、２つのステッチボン
ド位置が第１の実施の形態と異なり一端部（第１のブリ
ッヂ５７ａでは下端部）に集中できるため、この領域を
除いた空き領域が大きくなり、接着テープ５８の接着面
積を拡大させることができ、ブリッヂの固着強度を増強
させることができる。つまりボンディングツールが当接
でき、またボンディング強度を確保するために、極端に
ブリッヂの端には配置できず、ある程度のマージンが必
用となる。しかし一端部に集中させれば、このマージン
を減らすことができ。接着テープの接着面積を増大させ
ることができ、逆に余った分ブリッヂのサイズを小さく
することもできる。
【００３８】逆に第１の実施の形態に於いては、ブリッ
ヂの両端部にボンディングされてあるため、この領域を
除いた領域は、図２よりも狭くなり接着面積が狭くなる
問題がある。また接着テープの接着面積を図２と同等に
しようとすれば、ブリッヂ上面の面積を拡大する必用が
あり、半導体装置全体を大きくしてしまう。
【００３９】ここで接着テープは、固着強度が考慮され
てアイランドと接着されても良い。しかし図１、図２で
は、接着テープを貼ってからブリッヂをカットするた
め、アイランドとは接着できない。つまりアイランドと
形成予定のブリッヂとの間でカットするためである。こ
の結果が前述したような残存物Ｔとして残る。
【００４０】また図３を参照すれば、ステッチボンド位
置から延在される金属細線が半導体チップへ延在される
部分に於いて、図のように下方に垂れ下がりあるブリッ
ヂに接触する可能性があるが、この延在方向の下方に前
記接着テープ５８が設けられてあるため、この接触を防
止することもできる。
【００４１】また本発明では、ブリッジ列は３列以上で
も良い。図４には、３列の場合のボンディング例を示し
た。この場合でも図１のブリッヂに示す接続構造と図２
に示す接続構造があるが、ここでは図２の接続構造を示
した。
【００４２】また金属細線９０〜９５までの６本（ｎ列
の場合は、２ｎ本）をユニットにして、紙面に対して横
方向にリピートされているため、第１のブリッヂ５７ａ
の左端から第３のブリッヂ５７ｃの右端までの間隔に実
質均等に配置されている。
【００４３】図５は、第２の実施の形態の具体図を説明
するものである。ここでは支持リードは、１００であ
り、上のアイランドは、角部から、下のアイランドは、
ランド左右の側辺の中央から引き出されている。これも
角部から延在しても良い。またチップサイズか異なり引
き出されパッドの数も異なるため、リードの本数が異な
る。従って上のチップと接続されるリード群と下のチッ
プが接続されるリード群は、自ずとそのピッチが異な
る。
【００４４】
【発明の効果】以上に説明した通り、本発明によれば、
第１に、２つの半導体チップの間にブリッヂを設け、半
導体チップ側の接続はボールボンデイングで、前記ブリ
ッヂ側の接続はステッチボンディングで金属細線をワイ
ヤーボンディングする事で、ボンディングパッド下の半
導体素子の劣化を防止することができる。
【００４５】しかもチップとチップの接続は、ブリッヂ
を介することで１本の金属細線から２本の金属細線にし
たため、ボンデイングの際にこの金属細線の高さを低く
することができる。従って、封止樹脂の厚みを薄くする
こともできる。
【００４６】また橋絡リードの設置または絶縁性接着剤
の使用で、一方のチップから他方へのチップへのノイズ
の浸入を抑制することができる。
【００４７】また、ブリッヂを、リードフレームの形成
時に同時に形成するため、ブリッヂを簡単にプレスで分
離でき、また接着テープによりブリッヂを固定できるた
め、良好なワイヤーボンディングが可能となる。
【００４８】また図１のようにブリッヂ列を複数用意す
ることで、第１の半導体チップと第２の半導体チップの
接続点が増加しても、その接続を実現できると共に、ブ
リッヂ列をずらすことで、隣り合う第１の金属細線と第
２の金属細線の接触を防止することができる。
【００４９】更には、ステッチボンド位置を一方のブリ
ッヂ端部にまとめることで、その分接着テープの接着面
積を確保することができる。
【００５０】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半
導体装置の平面図である。
【図２】本発明の第２の実施の形態を説明するための半
導体装置の平面図である。
【図３】図２の金属細線の接続を説明する図である。
【図４】ブリッヂ列を３列にした場合の構造を説明する
図である。
【図５】図２の具体的構造を説明した図である。
【図６】従来の半導体装置を説明する図である。
【図７】従来の半導体装置を説明する図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップの固着領域と成る第
    １のアイランドおよび第２の半導体チップの固着領域と
    成る第２のアイランドと、 前記第１のアイランド、前記第２のアイランドの周辺に
    延在された複数のリードと、 前記第１のアイランドに固着された第１の半導体チップ
    および前記第２のアイランド固着された第２の半導体チ
    ップと、 前記第１の半導体チップおよび第２の半導体チップと前
    記リードを電気的に接続する第１の金属細線と、 前記第１の半導体チップと前記第２の半導体チップの間
    であり、相対向する前記半導体チップの側辺の延在方向
    に沿って電気的に分離されて複数本配列されたブリッヂ
    と、 前記第１の半導体チップと前記ブリッジの一領域との間
    に設けられ、第１の半導体チップ側の接続はボールボン
    デイングで、前記ブリッヂの一領域の接続はステッチボ
    ンディングで実現される第２の金属細線と、 前記第２の半導体チップと前記ブリッヂの他領域との間
    に設けられ、第２の半導体チップ側の接続はボールボン
    デイングで、前記ブリッヂの他領域の接続はステッチボ
    ンドで実現される第３の金属細線とを有する半導体装置
    に於いて、 前記ブリッヂは、少なくとも２列設けられ、第１列目の
    ブリッヂ列に対してこれ以降設けられるブリッヂ列は、
    前記側辺の延在方向に沿ってずれて配列されることを特
    徴とする半導体装置。
  2. 【請求項２】 前記第１のアイランドと前記第２のアイ
    ランドの間に位置する橋絡リードには、第１のアイラン
    ドと第２のアイランドを電気的に分離する分離領域が設
    けられる請求項１記載の半導体装置。
  3. 【請求項３】 前記分離領域は、切断により設けられ、
    前記分離領域の両側に配置される前記橋絡リードは、第
    １の接着テープにより固定される請求項２記載の半導体
    装置。
  4. 【請求項４】 前記ブリッヂ列は、両端に設けられた前
    記橋絡リードと一緒に第２の接着テープにより固定され
    る請求項１記載の半導体装置。
  5. 【請求項５】 前記一領域および他領域は、前記ブリッ
    ヂの一端および他端で成る請求項１記載の半導体装置。
  6. 【請求項６】 前記一領域および他領域は、前記ブリッ
    ヂの端部が二分割された一方と他方の領域で成る請求項
    １記載の半導体装置。
JP01594899A 1999-01-25 1999-01-25 半導体装置 Expired - Fee Related JP3349465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01594899A JP3349465B2 (ja) 1999-01-25 1999-01-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01594899A JP3349465B2 (ja) 1999-01-25 1999-01-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2000216324A true JP2000216324A (ja) 2000-08-04
JP3349465B2 JP3349465B2 (ja) 2002-11-25

Family

ID=11902995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01594899A Expired - Fee Related JP3349465B2 (ja) 1999-01-25 1999-01-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3349465B2 (ja)

Also Published As

Publication number Publication date
JP3349465B2 (ja) 2002-11-25

Similar Documents

Publication Publication Date Title
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US6759745B2 (en) Semiconductor device and manufacturing method thereof
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
JP2002222889A (ja) 半導体装置及びその製造方法
US5994783A (en) Semiconductor chip package and fabrication method thereof
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
US7226813B2 (en) Semiconductor package
JP2007214238A (ja) 半導体装置およびその製造方法
US20030127717A1 (en) Multi-chip stacking package
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP3349465B2 (ja) 半導体装置
JP3316450B2 (ja) 半導体装置
JP4148593B2 (ja) 半導体装置の製造方法
JP3443406B2 (ja) 樹脂封止型半導体装置
GB2272104A (en) Tape automated bonding
JP3670371B2 (ja) 半導体装置およびその製造方法
JPH10335366A (ja) 半導体装置
JP3702152B2 (ja) 半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2005327967A (ja) 半導体装置
JPS62154769A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees