JP2000209116A - Up-converter, double conversion tuner and composite electronic component used therefor - Google Patents

Up-converter, double conversion tuner and composite electronic component used therefor

Info

Publication number
JP2000209116A
JP2000209116A JP11010579A JP1057999A JP2000209116A JP 2000209116 A JP2000209116 A JP 2000209116A JP 11010579 A JP11010579 A JP 11010579A JP 1057999 A JP1057999 A JP 1057999A JP 2000209116 A JP2000209116 A JP 2000209116A
Authority
JP
Japan
Prior art keywords
circuit
local oscillation
locked loop
phase
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11010579A
Other languages
Japanese (ja)
Inventor
Yoji Maeda
洋二 前田
Akemasa Matsushima
明正 松島
Kiwa Shimamura
喜和 嶋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP11010579A priority Critical patent/JP2000209116A/en
Publication of JP2000209116A publication Critical patent/JP2000209116A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an up-converter and a double conversion tuner that can realize reduction in current consumption and improve a phase noise characteristic and to provide a composite electric component used therefor. SOLUTION: This up-converter 10 modulates a high frequency input signal RF into a higher intermediate frequency output signal IF, and consists of a mixer circuit 11 comprising a high frequency amplifier RF-AMP, a local frequency amplifier LO-AMP, and a mixer MIX, of a local oscillation circuit OSC and of a phase locked loop circuit PLL. In this case, the mixer circuit 11 is realized by a GaAsMMIC, the local oscillation circuit OSC is by an Si element and the phase locked loop PLL is realized by an Si element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、テレビ受信機やビ
デオテープレコーダ等の高周波回路装置、特にCATV
受信用のアップコンバータ、ダブルコンバージョンチュ
ーナ、及びそれらに用いられる複合電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit device such as a television receiver or a video tape recorder, in particular, a CATV.
The present invention relates to an upconverter for reception, a double conversion tuner, and a composite electronic component used for them.

【0002】[0002]

【従来の技術】CATVでは、放送電波の再送信、空チ
ャンネル、ミッドバンド、スーパバンドを用いて数十チ
ャンネルの番組の送信が可能である。このようなCAT
Vでは、番組の選択と課金のために、信号のスクランブ
ルと必要情報の交信が併用されるため、ダブルコンバー
ジョンチューナを受信機の前に設置して受信が行われ
る。
2. Description of the Related Art In CATV, retransmission of broadcast radio waves and transmission of programs on dozens of channels using empty channels, mid bands, and super bands are possible. Such a CAT
In V, scrambling of a signal and communication of necessary information are used together for program selection and charging, so that a double conversion tuner is installed in front of a receiver to perform reception.

【0003】図7は、一般的なCATV受信用のダブル
コンバージョンチューナのブロック図である。このチュ
ーナは、入力された高周波信号をアップコンバータで周
波数を上げ、次にダウンコンバータで周波数を下げるこ
とにより、妨害等を除去する方式のものである。
FIG. 7 is a block diagram of a general double conversion tuner for CATV reception. This tuner is of a type that removes interference or the like by increasing the frequency of an input high-frequency signal with an up-converter and then decreasing the frequency with a down-converter.

【0004】ダブルコンバージョンチューナの入力端子
INから入力された高周波信号RFは、第1帯域通過フ
ィルタBPF1、及び自動利得調整制御器AGCを介し
てアップコンバータ1へ入力される。アップコンバータ
1へ入力された高周波信号RFは、高周波増幅器RF−
AMPを介して第1混合器MIX1に入力される。一
方、受信チャンネルのデータに応じて第1位相同期ルー
プ回路PLL1が第1局部発振回路OSC1を制御し、
第1局部発振信号LO1を第1局部周波増幅器LO−A
MP1を介して第1混合器MIX1に入力する。第1混
合器MIX1において、高周波信号RFと第1局部発振
信号LO1とは混合され、第1中間周波信号IF1に変
換される。
A high-frequency signal RF input from an input terminal IN of a double conversion tuner is input to an up-converter 1 via a first band-pass filter BPF1 and an automatic gain adjustment controller AGC. The high-frequency signal RF input to the up-converter 1 is a high-frequency amplifier RF-
The signal is input to the first mixer MIX1 via the AMP. On the other hand, the first phase locked loop circuit PLL1 controls the first local oscillation circuit OSC1 according to the data of the reception channel,
The first local oscillation signal LO1 is supplied to the first local frequency amplifier LO-A.
The signal is input to the first mixer MIX1 via MP1. In the first mixer MIX1, the high frequency signal RF and the first local oscillation signal LO1 are mixed and converted into a first intermediate frequency signal IF1.

【0005】第1中間周波信号IF1は、第2帯域通過
フィルタBPF2、第1中間周波増幅器IF1−AM
P、及び第3帯域通過フィルタBPF3を介してダウン
コンバータ2へ入力される。ダウンコンバータ2へ入力
された第1中間周波信号IF1は、第2混合器MIX2
に入力される。一方、受信チャンネルのデータに応じて
第2位相同期ループ回路PLL2が第2局部発振回路O
SC2を制御し、第2局部発振信号LO2を第2混合器
MIX2に入力する。第2混合器MIX2において、第
1中間周波信号IF1と第2局部発振信号LO2とは混
合され、第2中間周波信号IF2に変換される。そし
て、低域通過フィルタLPF、第2中間周波増幅器IF
2−AMP、及び第4帯域通過フィルタBPF4を介し
て出力端子OUTから出力される。
[0005] The first intermediate frequency signal IF1 is supplied to a second band pass filter BPF2, a first intermediate frequency amplifier IF1-AM.
P, and is input to the down converter 2 via the third band-pass filter BPF3. The first intermediate frequency signal IF1 input to the down converter 2 is supplied to a second mixer MIX2
Is input to On the other hand, the second phase-locked loop circuit PLL2 changes the second local oscillation circuit O in accordance with the data of the reception channel.
SC2 is controlled to input the second local oscillation signal LO2 to the second mixer MIX2. In the second mixer MIX2, the first intermediate frequency signal IF1 and the second local oscillation signal LO2 are mixed and converted into a second intermediate frequency signal IF2. And a low-pass filter LPF and a second intermediate frequency amplifier IF
The signal is output from the output terminal OUT via the 2-AMP and the fourth band-pass filter BPF4.

【0006】図8は、従来のダブルコンバージョンチュ
ーナの断面図である。ダブルコンバージョンチューナ5
0は、印刷配線基板51に、各種の回路構成用表面実装
部品52が搭載された構成となっている。この場合、印
刷配線基板51の表面には回路パターン53が形成さ
れ、半田54に回路構成用面実装部品52が接続され
る。しかしながら、上記の構成では、回路構成用面実装
部品52が多数必要になり、ダブルコンバージョンチュ
ーナ50が大型化すると問題があった。
FIG. 8 is a sectional view of a conventional double conversion tuner. Double conversion tuner 5
Reference numeral 0 denotes a configuration in which various surface mounting components 52 for circuit configuration are mounted on a printed wiring board 51. In this case, a circuit pattern 53 is formed on the surface of the printed wiring board 51, and the circuit configuration surface mount component 52 is connected to the solder 54. However, in the above configuration, a large number of circuit configuration surface mount components 52 are required, and there is a problem that the double conversion tuner 50 becomes large.

【0007】この問題点を解決するために、USP5,
625,267では、アップコンバータ1の高周波増幅
器RF−AMP、第1局部周波増幅器LO−AMP1、
第1混合器MIX1、及び第1局部発振回路OSC1を
同一のGaAsチップ上に設けてICを構成する方法、
あるいは特開平3−268619号では、第1局部周波
増幅器LO−AMP1、第1混合器MIX1、及び第1
局部発振回路OSC1を同一のGaAsチップ上に設け
てICを構成する方法が提案され、ダブルコンバージョ
ンチューナの小型化及び歪特性の改善に寄与している。
In order to solve this problem, US Pat.
In 625 and 267, the high-frequency amplifier RF-AMP of the up-converter 1, the first local frequency amplifier LO-AMP1,
A method in which the first mixer MIX1 and the first local oscillation circuit OSC1 are provided on the same GaAs chip to configure an IC;
Alternatively, Japanese Patent Application Laid-Open No. 3-268519 discloses a first local frequency amplifier LO-AMP1, a first mixer MIX1, and a first mixer MIX1.
A method has been proposed in which the local oscillation circuit OSC1 is provided on the same GaAs chip to configure an IC, which contributes to miniaturization of the double conversion tuner and improvement of distortion characteristics.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、従来の
アップコンバータにおいては、混合回路を構成する高周
波増幅器、局部周波増幅器及び混合器と、局部発振回路
とを同一のGaAsチップ上に設けているため、混成
回路での消費電流が多くなる、局部発振回路と他の機
能部品との間の電気的分離が悪くなり、中間周波信号に
不要信号が混入する、といった問題があった。
However, in the conventional up-converter, the high frequency amplifier, the local frequency amplifier and the mixer constituting the mixing circuit and the local oscillation circuit are provided on the same GaAs chip. There has been a problem that current consumption in the hybrid circuit increases, electrical isolation between the local oscillation circuit and other functional components deteriorates, and unnecessary signals are mixed into the intermediate frequency signal.

【0009】また、局部発振回路をGaAs基板上に設
けているため、GaAsの雑音レベルの悪さが局部発振
回路の位相雑音特性に影響を与え、デジタル信号受信の
際に問題となる局部発振回路の位相雑音特性を劣化させ
ているという問題もあった。ちなみに、局部発振回路の
位相雑音特性を測定すると−48dBc/Hz(オフセ
ット1kHz)であった。
Further, since the local oscillation circuit is provided on the GaAs substrate, the poor GaAs noise level affects the phase noise characteristics of the local oscillation circuit, causing a problem when receiving a digital signal. There is also a problem that the phase noise characteristic is deteriorated. Incidentally, when the phase noise characteristic of the local oscillation circuit was measured, it was -48 dBc / Hz (offset 1 kHz).

【0010】通常、デジタル信号の変調は、高周波信号
の振幅と位相とを変えることによってなされる。受信機
でこれを正しく復調するには受信信号の振幅と位相とを
正確に決定する必要がある。そして、ダブルコンバージ
ョンチューナでは第1混合器で第1中間周波信号に変換
されデジタル復調される過程をとるが、この混合の際、
第1局部発振回路の位相雑音特性がデジタル変調された
高周波信号の振幅、位相の情報に影響を与える。したが
って、入力信号である高周波信号が位相雑音特性の悪い
第1局部周波信号と混合されるとデジタル変調された高
周波信号の振幅、位相の情報が本来の情報と異なる可能
性があり、正確な復調ができない。その結果、デジタル
信号の場合には、アナログ信号の場合よりも高位相雑音
特性をが要求されることとなる。
[0010] Usually, modulation of a digital signal is performed by changing the amplitude and phase of a high-frequency signal. In order for the receiver to demodulate this correctly, it is necessary to accurately determine the amplitude and phase of the received signal. In the double conversion tuner, the first mixer converts the signal into a first intermediate frequency signal and digitally demodulates the signal.
The phase noise characteristic of the first local oscillation circuit affects information on the amplitude and phase of the digitally modulated high-frequency signal. Therefore, if the high frequency signal as the input signal is mixed with the first local frequency signal having poor phase noise characteristics, the amplitude and phase information of the digitally modulated high frequency signal may be different from the original information, and accurate demodulation is performed. Can not. As a result, digital signals require higher phase noise characteristics than analog signals.

【0011】本発明は、このような問題点を解消するた
めになされたものであり、消費電流の低減、位相雑音特
性の向上を実現することができるアップコンバータ、ダ
ブルコンバージョンチューナ及び それらに用いられる
複合電子部品を提供することを目的とする。
The present invention has been made in order to solve such a problem, and an upconverter, a double conversion tuner, and a double conversion tuner capable of realizing reduction of current consumption and improvement of phase noise characteristics are provided. An object is to provide a composite electronic component.

【0012】[0012]

【課題を解決するための手段】上述する問題点を解決す
るため本発明のアップコンバータは、高周波入力信号
を、より高い中間周波信号に変換するアップコンバータ
であって、高周波増幅器、局部周波増幅器、及び混合器
で構成される混合回路が設けられたGaAsMMIC
と、局部発振回路が設けられたSi素子と、位相同期ル
ープ回路が設けられたSi素子とからなることを特徴と
する。
In order to solve the above-mentioned problems, an upconverter according to the present invention is an upconverter for converting a high-frequency input signal into a higher intermediate frequency signal, comprising a high-frequency amplifier, a local frequency amplifier, And a GaAs MMIC provided with a mixing circuit composed of a mixer
And a Si element provided with a local oscillation circuit and a Si element provided with a phase locked loop circuit.

【0013】また、本発明のダブルコンバージョンチュ
ーナは、入力回路、第1混合回路、第1局部発振回路、
第1位相同期ループ回路、第1中間周波回路、第2混合
回路、第2局部発振回路、第2位相同期ループ回路及び
第2中間周波回路を備えるダブルコンバージョンチュー
ナであって、金属製の筐体を備え、該筐体の略中央部
に、GaAsMMICで構成される第1混合回路、Si
素子で構成される第1局部発振回路、及びSi素子で構
成される第1位相同期ループ回路を配置したことを特徴
とする。
Further, the double conversion tuner of the present invention comprises an input circuit, a first mixing circuit, a first local oscillation circuit,
A double conversion tuner including a first phase locked loop circuit, a first intermediate frequency circuit, a second mixing circuit, a second local oscillation circuit, a second phase locked loop circuit, and a second intermediate frequency circuit, and a metal casing. And a first mixed circuit made of GaAsMMIC at a substantially central portion of the housing.
A first local oscillation circuit composed of elements and a first phase-locked loop circuit composed of Si elements are arranged.

【0014】また、本発明の複合電子部品は、上述のG
aAsMMICと、該GaAsMMICが搭載されたス
モールアウトラインパッケージ、あるいはクワッドフラ
ットパッケージとからなることを特徴とする。
Further, the composite electronic component of the present invention has the above-mentioned G
It is characterized by comprising an aAsMMIC and a small outline package or a quad flat package on which the GaAs MMIC is mounted.

【0015】本発明のアップコンバータによれば、高周
波増幅器、局部周波増幅器及び混合器で構成される混合
回路がGaAsMMIC、局部発振回路がSi素子、位
相同期ループ回路がSi素子にそれぞれ設けられるた
め、高周波信号をデジタル伝送システムで要求される位
相雑音特性を備えた局部発振回路からの局部発振信号と
混合することができる。
According to the upconverter of the present invention, the mixing circuit including the high frequency amplifier, the local frequency amplifier and the mixer is provided in the GaAs MMIC, the local oscillation circuit is provided in the Si element, and the phase locked loop circuit is provided in the Si element. A high frequency signal can be mixed with a local oscillation signal from a local oscillation circuit having a phase noise characteristic required in a digital transmission system.

【0016】本発明のダブルコンバージョンチューナに
よれば、第1混合回路、第1局部発振回路及び第1位相
同期ループ回路を金属製の筐体の略中央部に配置したた
め、入力端子への不要波成分を低減することができる。
According to the double conversion tuner of the present invention, since the first mixing circuit, the first local oscillation circuit, and the first phase locked loop circuit are arranged substantially at the center of the metal casing, unnecessary waves to the input terminal are eliminated. Components can be reduced.

【0017】本発明の複合電子部品によれば、混合回路
を設けたGaAsMMICをスモールアウトラインパッ
ケージ、あるいはクワッドフラットパッケージに搭載し
て形成するため、外部端子の間隔を小さくすることがで
き、かつ実装基板の両面が使用できる。
According to the composite electronic component of the present invention, since the GaAs MMIC provided with the mixed circuit is mounted on a small outline package or a quad flat package, the interval between external terminals can be reduced, and the mounting substrate can be reduced. Both sides can be used.

【0018】[0018]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図1は、本発明のアップコンバータに
係る一実施例のブロック図である。アップコンバータ1
0は、高周波入力信号RFを、より高い中間周波信号I
Fに変換するものであって、高周波増幅器RF−AM
P、局部周波増幅器LO−AMP、及び混合器MIXで
構成される混合回路11と、局部発振回路OSCと、位
相同期ループ回路PLLとからなる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of one embodiment according to the upconverter of the present invention. Upconverter 1
0 sets the high frequency input signal RF to the higher intermediate frequency signal I
F, a high-frequency amplifier RF-AM
P, a mixing circuit 11 including a local frequency amplifier LO-AMP and a mixer MIX, a local oscillation circuit OSC, and a phase locked loop circuit PLL.

【0019】この際、混合回路11はGaAsMMI
C、局部発振回路OSCはSi素子、位相同期ループ回
路PLLはSi素子にそれぞれ設けらている。
At this time, the mixing circuit 11 is a GaAs MMI
C, the local oscillation circuit OSC is provided in the Si element, and the phase locked loop circuit PLL is provided in the Si element.

【0020】そして、アップコンバータ10の入力端子
INから入力された高周波信号RFは、高周波増幅器R
F−AMPを介して混合器MIXに入力される。一方、
位相同期ループ回路PLLが局部発振回路OSCを制御
し、局部発振信号LOを局部周波増幅器LO−AMPを
介して混合器MIXに入力する。混合器MIXにおい
て、高周波信号RFと局部発振信号LOとは混合され、
中間周波信号IFに変換される。
The high-frequency signal RF input from the input terminal IN of the up-converter 10
The signal is input to the mixer MIX via the F-AMP. on the other hand,
The phase locked loop circuit PLL controls the local oscillation circuit OSC, and inputs the local oscillation signal LO to the mixer MIX via the local frequency amplifier LO-AMP. In the mixer MIX, the high-frequency signal RF and the local oscillation signal LO are mixed,
It is converted to an intermediate frequency signal IF.

【0021】図2は、局部発振回路の位相雑音特性を示
す図であり、図3は、位相同期ループ回路で局部発振回
路を制御した場合の位相雑音特性を示す図である。これ
らの図において、実線は本実施のように局部発振回路を
Si素子で構成した場合、破線は従来例のように局部発
振回路をGaAsICで構成した場合を示す。
FIG. 2 is a diagram showing the phase noise characteristic of the local oscillation circuit, and FIG. 3 is a diagram showing the phase noise characteristic when the local oscillation circuit is controlled by the phase locked loop circuit. In these figures, the solid line shows the case where the local oscillation circuit is made of a Si element as in the present embodiment, and the broken line shows the case where the local oscillation circuit is made of a GaAs IC as in the conventional example.

【0022】図2から、1kHzにおける局部発振回路
の位相雑音特性は、局部発振回路をSi素子で構成した
場合では−68[dBc/Hz]、局部発振回路をGa
AsICで構成した場合では−48[dBc/Hz]と
なり、Si素子で局部発振回路を構成した方が、1kH
zにおける位相雑音特性が約20[dBc/Hz]改善
されるとともに、デジタル伝送システムで要求される位
相雑音特性−60[dBc/Hz]以下を満足している
ことがわかる。
From FIG. 2, the phase noise characteristic of the local oscillation circuit at 1 kHz is -68 [dBc / Hz] when the local oscillation circuit is constituted by the Si element, and the
In the case of a configuration using an AsIC, the frequency is -48 [dBc / Hz].
It can be seen that the phase noise characteristic at z is improved by about 20 [dBc / Hz] and the phase noise characteristic required for the digital transmission system is -60 [dBc / Hz] or less.

【0023】また、図3から、位相同期ループ回路で局
部発振回路を制御した場合の1kHzにおける位相雑音
特性は、局部発振回路をSi素子で構成した場合では−
66[dBc/Hz]、局部発振回路をGaAsICで
構成した場合では−49[dBc/Hz]となり、Si
素子で局部発振回路を構成した場合の方が、1kHzに
おける位相雑音特性が約17[dBc/Hz]改善され
るとともに、デジタル伝送システムで要求される位相雑
音特性−60[dBc/Hz]以下を満足していること
がわかる。
FIG. 3 shows that the phase noise characteristic at 1 kHz when the local oscillation circuit is controlled by the phase-locked loop circuit is-when the local oscillation circuit is constituted by the Si element.
66 [dBc / Hz], and -49 [dBc / Hz] when the local oscillation circuit is composed of GaAsIC.
When the local oscillation circuit is configured by the elements, the phase noise characteristic at 1 kHz is improved by about 17 [dBc / Hz], and the phase noise characteristic required for the digital transmission system is -60 [dBc / Hz] or less. It turns out that you are satisfied.

【0024】上記のように、実施例のアップコンバータ
によれば、高周波増幅器、局部周波増幅器及び混合器で
構成される混合回路がGaAsMMIC、局部発振回路
がSi素子、位相同期ループ回路がSi素子にそれぞれ
設けられるため、高周波信号をデジタル伝送システムで
要求される位相雑音特性を備えた局部発振回路からの局
部発振信号と混合することができる。したがって、中間
周波信号の正確な復調や、混合回路の低消費電流化、小
型化が可能となる。
As described above, according to the upconverter of the embodiment, the mixing circuit composed of the high frequency amplifier, the local frequency amplifier and the mixer is a GaAs MMIC, the local oscillation circuit is a Si element, and the phase locked loop circuit is a Si element. Since each is provided, a high-frequency signal can be mixed with a local oscillation signal from a local oscillation circuit having a phase noise characteristic required in a digital transmission system. Accordingly, accurate demodulation of the intermediate frequency signal, low current consumption of the mixing circuit, and downsizing can be achieved.

【0025】また、混合回路と局部発振回路とを分離し
ているため、混合回路のアイソレーションが良好にな
り、中間周波信号への不要成分の混合を防ぐことが可能
となる。
Further, since the mixing circuit and the local oscillation circuit are separated from each other, the isolation of the mixing circuit is improved, and it becomes possible to prevent mixing of unnecessary components into the intermediate frequency signal.

【0026】図4は、本発明のダブルコンバージョンチ
ューナに係る一実施例のブロック図である。ダブルコン
バージョンチューナ20は、高周波入力信号をアップコ
ンバータで周波数を上げ、次にダウンコンバータで周波
数を下げることにより、妨害等を除去する方式のもの
で、入力回路21、第1混合回路22、第1局部発振回
路OSC1、第1位相同期ループ回路PLL1、第1中
間周波回路23、第2混合回路24、第2局部発振回路
OSC2、第2位相同期ループ回路PLL2、第2中間
周波回路25を備える。
FIG. 4 is a block diagram of an embodiment according to the double conversion tuner of the present invention. The double-conversion tuner 20 removes disturbances by increasing the frequency of a high-frequency input signal using an up-converter and then reducing the frequency using a down-converter. It includes a local oscillation circuit OSC1, a first phase locked loop circuit PLL1, a first intermediate frequency circuit 23, a second mixing circuit 24, a second local oscillation circuit OSC2, a second phase locked loop circuit PLL2, and a second intermediate frequency circuit 25.

【0027】ダブルコンバージョンチューナ20の動作
は、従来例の場合と同様であるが、アップコンバータ1
を構成する第1混合回路22がGaAsMMIC、第1
局部発振回路OSC1がSi素子、第1位相同期ループ
回路PLL1がSi素子でそれぞれ構成される点で異な
る。
The operation of the double conversion tuner 20 is the same as that of the conventional example, except that the up-converter 1
Is composed of a GaAs MMIC and a first mixing circuit 22.
The difference is that the local oscillation circuit OSC1 is composed of a Si element, and the first phase locked loop circuit PLL1 is composed of a Si element.

【0028】なお、入力回路21は、第1帯域通過フィ
ルタBPF1及び自動利得調整制御器AGCからなり、
第1混合回路22は、高周波増幅器RF−AMP、第1
混合器MIX1、及び第1局部周波増幅器LO−AMP
1からなる。
The input circuit 21 comprises a first band pass filter BPF1 and an automatic gain adjustment controller AGC.
The first mixing circuit 22 includes a high-frequency amplifier RF-AMP, a first
Mixer MIX1 and first local frequency amplifier LO-AMP
Consists of one.

【0029】また、第1中間周波回路23は、第2帯域
通過フィルタBPF2、第1中間周波増幅器IF1−A
MP、及び第3帯域通過フィルタBPF3からなり、第
2混合回路24は、第2混合器MIX2からなる。
The first intermediate frequency circuit 23 includes a second band pass filter BPF2 and a first intermediate frequency amplifier IF1-A.
MP, and a third bandpass filter BPF3, and the second mixing circuit 24 includes a second mixer MIX2.

【0030】さらに、第2中間周波回路25は、低域通
過フィルタLPF、第2中間周波増幅器IF2−AM
P、及び第4帯域通過フィルタBPF4からなる。
Further, the second intermediate frequency circuit 25 includes a low-pass filter LPF, a second intermediate frequency amplifier IF2-AM
P, and a fourth bandpass filter BPF4.

【0031】図5は、図4のダブルコンバージョンチュ
ーナの配置図である。ダブルコンバージョンチューナ2
0は、金属性の筐体26を備え、その筐体26の長軸側
の一方側面、すなわち一方縦側面26aに入力端子IN
を設ける。
FIG. 5 is a layout diagram of the double conversion tuner of FIG. Double conversion tuner 2
0 has a metal housing 26, and the input terminal IN is provided on one side of the long axis of the housing 26, that is, on one vertical side 26a.
Is provided.

【0032】そして、筐体26の略中央部の第2ブロッ
ク27bに第1混合回路22、第1局部発振回路OSC
1、第1位相同期ループ回路PLL1を配置し、第1位
相同期ループ回路PLL1へデータが供給される第1デ
ータ端子DT1を第1位相同期ループ回路PLL1近傍
の筐体26の短軸側の一方側面、すなわち一方横側面2
6bに設ける。
The first mixing circuit 22 and the first local oscillation circuit OSC are provided in a second block 27b substantially at the center of the housing 26.
1. A first phase-locked loop circuit PLL1 is arranged, and a first data terminal DT1 to which data is supplied to the first phase-locked loop circuit PLL1 is connected to one of the short axis sides of the housing 26 near the first phase-locked loop circuit PLL1. Side, ie one side 2
6b.

【0033】また、筐体26の一方縦側面26a近傍の
第1ブロック27aに入力回路21を配置する。さら
に、筐体26の他方縦側面26c近傍の第5ブロック2
7eに第2局部発振回路OSC2、第2位相同期ループ
回路PLL2を配置し、第2位相同期ループ回路PLL
2へデータが供給される第2データ端子DT2を第2位
相同期ループ回路PLL2近傍の筐体26の一方横側面
26bに設ける。
The input circuit 21 is arranged in the first block 27a near the one vertical side surface 26a of the housing 26. Furthermore, the fifth block 2 near the other vertical side surface 26c of the housing 26
7e, a second local oscillation circuit OSC2 and a second phase-locked loop circuit PLL2 are arranged, and a second phase-locked loop circuit PLL
A second data terminal DT2 to which data is supplied to the second phase-locked loop circuit 2 is provided on one side surface 26b of the housing 26 near the second phase-locked loop circuit PLL2.

【0034】また、筐体26の第3ブロック27cに第
1中間周波回路23を配置する。さらに、筐体26の第
4ブロック27dに第2混合回路24、第2中間周波回
路25を配置し、第2中間周波回路25からの第2中間
周波信号を出力する出力端子OUTを第2中間周波回路
25近傍の筐体26の一方横側面26bに設ける。
Further, the first intermediate frequency circuit 23 is disposed in the third block 27c of the housing 26. Further, the second mixing circuit 24 and the second intermediate frequency circuit 25 are arranged in the fourth block 27d of the housing 26, and the output terminal OUT for outputting the second intermediate frequency signal from the second intermediate frequency circuit 25 is connected to the second intermediate frequency circuit 25. It is provided on one side surface 26b of the housing 26 near the frequency circuit 25.

【0035】上記のように、実施例のダブルコンバージ
ョンチューナによれば、第1混合回路、第1局部発振回
路及び第1位相同期ループ回路を金属製の筐体の略中央
部に配置したため、入力端子への不要波成分を低減する
ことができる。
As described above, according to the double conversion tuner of the embodiment, since the first mixing circuit, the first local oscillation circuit, and the first phase locked loop circuit are arranged at the substantially central portion of the metal casing, the input is achieved. Unwanted wave components to the terminals can be reduced.

【0036】また、第1及び第2中間周波回路を介し
て、第1局部発振回路と第2局部発振回路とを配置して
いるため、第1局部発振信号と第2局部発振信号との間
の干渉を低減することができる。
Further, since the first local oscillation circuit and the second local oscillation circuit are arranged via the first and second intermediate frequency circuits, the first local oscillation signal and the second local oscillation signal are interposed. Can be reduced.

【0037】図6は、本発明の複合電子部品に係る一実
施例の(a)一部破砕上面図、(b)一部破砕側面図で
ある。複合電子部品30は、図1のアップコンバータ1
0に用いられる混合回路11や、図4のダブルコンバー
ジョンチューナ20に用いられる混合回路22を設けた
GaAsMMIC31、鉄−ニッケル系の合金などから
なるリード端子32を有する台座33、及びエポキシ樹
脂などからなる封止体34を備える。
FIG. 6 is (a) a partially crushed top view and (b) a partially crushed side view of one embodiment according to the composite electronic component of the present invention. The composite electronic component 30 corresponds to the upconverter 1 shown in FIG.
4, a GaAs MMIC 31 provided with a mixing circuit 22 used in the double conversion tuner 20 of FIG. 4, a pedestal 33 having a lead terminal 32 made of an iron-nickel alloy or the like, and an epoxy resin. A sealing body 34 is provided.

【0038】そして、複合電子部品30は、GaAsM
MIC31が台座33に搭載され、GaAsMMIC3
1とリード端子32とがワイヤーボンディング(図示せ
ず)により接続され、リード32を除いて封止体34で
封止されたスモールアウトラインパッケージ(SOP:
Small Outline Package)の構造をなしている。
The composite electronic component 30 is made of GaAsM
The MIC 31 is mounted on the base 33 and the GaAs MMIC 3
1 and the lead terminal 32 are connected by wire bonding (not shown), and the small outline package (SOP: SOP:
Small Outline Package).

【0039】上記のように、実施例の複合電子部品によ
れば、混合回路を設けたGaAsMMICをスモールア
ウトラインパッケージ(SOP:Small Outline Packag
e)に搭載しているため、外部端子の間隔を小さくする
ことができ、かつ実装基板の両面が使用できるため、実
装基板への複合電子部品の高密度実装が可能になり、ア
ップコンバータの小型化が可能になる。
As described above, according to the composite electronic component of the embodiment, the GaAs MMIC provided with the mixing circuit is provided in a small outline package (SOP).
e), the distance between external terminals can be reduced, and both sides of the mounting board can be used, so high-density mounting of composite electronic components on the mounting board is possible, Becomes possible.

【0040】なお、混合回路を設けたGaAsMMIC
を、台座の4つの端部にリード端子を設けたクワッドフ
ラットパッケージ(QFP:Quad Flat Package)に搭
載しても同様の効果が得られる。
A GaAs MMIC provided with a mixing circuit
The same effect can be obtained by mounting the pedestal in a quad flat package (QFP) provided with lead terminals at four ends of the pedestal.

【0041】[0041]

【発明の効果】請求項1のアップコンバータによれば、
高周波増幅器、局部周波増幅器及び混合器で構成される
混合回路がGaAsMMIC、局部発振回路がSi素
子、位相同期ループ回路がSi素子にそれぞれ設けられ
るため、高周波信号をデジタル伝送システムで要求され
る位相雑音特性を備えた局部発振回路からの局部発振信
号と混合することができる。したがって、中間周波信号
の正確な復調や、混合回路の低消費電流化、小型化が可
能となる。
According to the up converter of the first aspect,
A high frequency amplifier, a local frequency amplifier, and a mixer are provided in a GaAs MMIC, a local oscillation circuit is provided in a Si device, and a phase locked loop circuit is provided in a Si device. It can be mixed with a local oscillation signal from a local oscillation circuit having characteristics. Accordingly, accurate demodulation of the intermediate frequency signal, low current consumption of the mixing circuit, and downsizing can be achieved.

【0042】また、混合回路と局部発振回路とを分離し
ているため、混合回路のアイソレーションが良好にな
り、中間周波信号への不要成分の混合を防ぐことが可能
となる。
Further, since the mixing circuit and the local oscillation circuit are separated, the isolation of the mixing circuit is improved, and it becomes possible to prevent mixing of unnecessary components into the intermediate frequency signal.

【0043】請求項2のダブルコンバージョンチューナ
によれば、第1混合回路、第1局部発振回路及び第1位
相同期ループ回路を金属製の筐体の略中央部に配置した
ため、入力端子への不要波成分を低減することができ
る。
According to the double conversion tuner of the second aspect, since the first mixing circuit, the first local oscillation circuit, and the first phase locked loop circuit are arranged at substantially the center of the metal casing, no need is made for the input terminal. Wave components can be reduced.

【0044】請求項3の複合電子部品によれば、混合回
路を設けたGaAsMMICをスモールアウトラインパ
ッケージ、あるいはクワッドフラットパッケージに搭載
して複合電子部品を形成しているため、外部端子の間隔
を小さくすることができ、かつ実装基板の両面が使用で
きるため、実装基板への複合電子部品の高密度実装が可
能になり、アップコンバータの小型化が可能になる。
According to the third aspect of the present invention, since the GaAs MMIC provided with the mixing circuit is mounted on a small outline package or a quad flat package to form the composite electronic component, the interval between the external terminals is reduced. Since both sides of the mounting board can be used, the composite electronic component can be mounted on the mounting board at a high density, and the size of the upconverter can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアップコンバータに係る一実施例のブ
ロック図である。
FIG. 1 is a block diagram of one embodiment according to the upconverter of the present invention.

【図2】局部発振回路の位相雑音特性を示す図である。FIG. 2 is a diagram illustrating phase noise characteristics of a local oscillation circuit.

【図3】位相同期ループ回路で局部発振回路を制御した
場合の局部発振回路の位相雑音特性を示す図である。
FIG. 3 is a diagram illustrating phase noise characteristics of a local oscillation circuit when the local oscillation circuit is controlled by a phase locked loop circuit.

【図4】本発明のダブルコンバージョンチューナに係る
一実施例のブロック図である。
FIG. 4 is a block diagram of one embodiment according to the double conversion tuner of the present invention.

【図5】図4のダブルコンバージョンチューナの配置図
である。
FIG. 5 is a layout diagram of the double conversion tuner of FIG. 4;

【図6】本発明の複合電子部品に係る一実施例の(a)
一部破砕上面図、(b)一部破砕側面図である。
FIG. 6 (a) of one embodiment according to the composite electronic component of the present invention;
It is a partially crushed top view, and (b) is a partially crushed side view.

【図7】一般的なCATV受信用のダブルコンバージョ
ンチューナのブロック図である。
FIG. 7 is a block diagram of a general double conversion tuner for CATV reception.

【図8】従来のダブルコンバージョンチューナの断面図
である。
FIG. 8 is a sectional view of a conventional double conversion tuner.

【符号の説明】[Explanation of symbols]

10 アップコンバータ 11,22,24 混合回路 20 ダブルコンバージョンチューナ 21 入力回路 23,25 中間周波回路 26 筐体 30 複合電子部品 IF,IF1,IF2 中間周波信号 LO−AMP,LO−AMP1,LO−AMP2
局部周波増幅器 MIX,MIX1,MIX2 混合器 OSC,OSC1,OSC2 局部発振回路 PLL,PLL1,PLL2 位相同期ループ回路 RF 高周波信号 RF−AMP 高周波増幅器
DESCRIPTION OF SYMBOLS 10 Up converter 11, 22, 24 Mixing circuit 20 Double conversion tuner 21 Input circuit 23, 25 Intermediate frequency circuit 26 Housing 30 Composite electronic component IF, IF1, IF2 Intermediate frequency signal LO-AMP, LO-AMP1, LO-AMP2
Local frequency amplifier MIX, MIX1, MIX2 Mixer OSC, OSC1, OSC2 Local oscillation circuit PLL, PLL1, PLL2 Phase locked loop circuit RF RF signal RF-AMP RF amplifier

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J103 AA06 AA16 BA03 BA06 CA08 CB02 CB03 DA01 DA03 DA05 5K020 AA02 AA03 BB09 DD05 DD15 EE01 FF05 GG01 MM02 NN05 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J103 AA06 AA16 BA03 BA06 CA08 CB02 CB03 DA01 DA03 DA05 5K020 AA02 AA03 BB09 DD05 DD15 EE01 FF05 GG01 MM02 NN05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 高周波入力信号を、より高い中間周波信
号に変換するアップコンバータであって、 高周波増幅器、局部周波増幅器、及び混合器で構成され
る混合回路が設けられたGaAsMMICと、局部発振
回路が設けられたSi素子と、位相同期ループ回路が設
けられたSi素子とからなることを特徴とするアップコ
ンバータ。
An up-converter for converting a high-frequency input signal into a higher intermediate frequency signal, comprising: a GaAs MMIC provided with a mixing circuit including a high-frequency amplifier, a local frequency amplifier, and a mixer; An up-converter comprising a Si element provided with a phase-locked loop circuit and a Si element provided with a phase-locked loop circuit.
【請求項2】 入力回路、第1混合回路、第1局部発振
回路、第1位相同期ループ回路、第1中間周波回路、第
2混合回路、第2局部発振回路、第2位相同期ループ回
路及び第2中間周波回路を備えるダブルコンバージョン
チューナであって、 金属製の筐体を備え、該筐体の略中央部に、GaAsM
MICで構成される第1混合回路、Si素子で構成され
る第1局部発振回路、及びSi素子で構成される第1位
相同期ループ回路を配置したことを特徴とするダブルコ
ンバージョンチューナ。
2. An input circuit, a first mixing circuit, a first local oscillation circuit, a first phase locked loop circuit, a first intermediate frequency circuit, a second mixing circuit, a second local oscillation circuit, a second phase locked loop circuit, and A double-conversion tuner including a second intermediate frequency circuit, including a metal housing, and a GaAsM
A double-conversion tuner comprising a first mixing circuit composed of an MIC, a first local oscillation circuit composed of a Si element, and a first phase-locked loop circuit composed of a Si element.
【請求項3】 請求項1あるいは請求項2に記載のGa
AsMMICと、該GaAsMMICが搭載されたスモ
ールアウトラインパッケージ、あるいはクワッドフラッ
トパッケージとからなることを特徴とする複合電子部
品。
3. The Ga according to claim 1 or 2,
A composite electronic component comprising an AsMMIC and a small outline package or a quad flat package on which the GaAs MMIC is mounted.
JP11010579A 1999-01-19 1999-01-19 Up-converter, double conversion tuner and composite electronic component used therefor Pending JP2000209116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11010579A JP2000209116A (en) 1999-01-19 1999-01-19 Up-converter, double conversion tuner and composite electronic component used therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11010579A JP2000209116A (en) 1999-01-19 1999-01-19 Up-converter, double conversion tuner and composite electronic component used therefor

Publications (1)

Publication Number Publication Date
JP2000209116A true JP2000209116A (en) 2000-07-28

Family

ID=11754165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11010579A Pending JP2000209116A (en) 1999-01-19 1999-01-19 Up-converter, double conversion tuner and composite electronic component used therefor

Country Status (1)

Country Link
JP (1) JP2000209116A (en)

Similar Documents

Publication Publication Date Title
US7363648B2 (en) Cable modem tuner
JPH09214843A (en) Digital satellite broadcast receiver
JPH0738271A (en) Transmitting and receiving circuit module
US7130577B2 (en) Low noise converter employed in satellite broadcast reception system and receiver apparatus
JPH08125413A (en) Balance unbalance conversion circuit
JP3231829B2 (en) Microwave band down converter
JP4105122B2 (en) High frequency module
EP0959559B1 (en) Direct broadcast satellite tuner
JP2000209116A (en) Up-converter, double conversion tuner and composite electronic component used therefor
JP2003143024A (en) Electronic device, tuner module and module substrate
US6798668B2 (en) Receiving apparatus
US7212794B2 (en) Receiver with a crystal oscillator having a natural-oscillation frequency set so that a fundamental component and its harmonics are outside the range of a receiving band of a modulated wave signal
JPS62131633A (en) Reception equipment
JP3729708B2 (en) Electronics
JP3862517B2 (en) Semiconductor integrated circuit device and communication device using the same
JP2000294950A (en) High-frequency apparatus
JP4159960B2 (en) Tuner IC package and digital broadcast receiver subassembly
US20010031628A1 (en) Integrated circuit device and commuunication apparatus using the same
JPH10242883A (en) Satellite broadcast tuner
EP1077528A2 (en) Three-terminal filter, receiving module, and portable radio apparatus
US7194245B2 (en) High-frequency signal receiving apparatus
JP2006203579A (en) Tuner, method of reducing tuner interference wave and electronic apparatus
JP3427041B2 (en) Up-down tuner
JP2005277912A (en) Tuner module, and electronic apparatus
JP2006135835A (en) Electronic component for high frequency signal processing and wireless communication system