JP4159960B2 - Tuner IC package and digital broadcast receiver subassembly - Google Patents

Tuner IC package and digital broadcast receiver subassembly Download PDF

Info

Publication number
JP4159960B2
JP4159960B2 JP2003340830A JP2003340830A JP4159960B2 JP 4159960 B2 JP4159960 B2 JP 4159960B2 JP 2003340830 A JP2003340830 A JP 2003340830A JP 2003340830 A JP2003340830 A JP 2003340830A JP 4159960 B2 JP4159960 B2 JP 4159960B2
Authority
JP
Japan
Prior art keywords
tuner
die pad
package
chip
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003340830A
Other languages
Japanese (ja)
Other versions
JP2005109894A (en
Inventor
敦美 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003340830A priority Critical patent/JP4159960B2/en
Publication of JP2005109894A publication Critical patent/JP2005109894A/en
Application granted granted Critical
Publication of JP4159960B2 publication Critical patent/JP4159960B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a tuner IC package which does not suffer an electromagnetic effect from the outside and does not give an electromagnetic effect to an external circuit or the like. <P>SOLUTION: This tuner IC package is provided chiefly with a tuner IC chip 10, a die pad 11, a lead terminal 12 for signal input-output and sealing resin 14. The die pad 11 is made of a metal plate-shaped member including a first principal surface S1 facing a mounting board and a second principal surface S2 located on the opposite side of the first principal surface S1. The tuner IC chip 10 includes a front end circuit which selects and receives a required channel signal among a plurality of inputted channel signals, performs frequency modulation of the received channel signal into an electrical signal of a prescribed frequency and outputs the electrical signal, and is mounted on the first principal surface S1 side of the die pad 11. <P>COPYRIGHT: (C)2005,JPO&amp;NCIPI

Description

本発明は、デジタル放送受信機に用いられるチューナＩＣパッケージおよびこのチューナＩＣパッケージを備えたデジタル放送受信機用サブアセンブリに関するものである。   The present invention relates to a tuner IC package used for a digital broadcast receiver and a subassembly for a digital broadcast receiver including the tuner IC package.

従来、ディスクリートの部品で構成されていたフロントエンド回路は、高周波を処理する回路であるため、性能面でＩＣ（Integrated Circuit）化が困難であるとされていた。しかしながら、近年の技術革新により、急速にＩＣチップ化が進み、フロントエンド回路を含むデジタル放送受信用のチューナ回路においても、シリコンチューナと呼ばれるまでにほとんどの高周波回路が集積化されたＩＣチップが開発されている。   Conventionally, a front-end circuit composed of discrete components is a circuit that processes high frequencies, and it has been difficult to make an integrated circuit (IC) in terms of performance. However, due to recent technological innovations, IC chips have been rapidly developed, and even in tuner circuits for receiving digital broadcasts including front-end circuits, an IC chip in which most high-frequency circuits are integrated before being called a silicon tuner has been developed. Has been.

一般に、フロントエンド回路を含むチューナ回路が集積化されたチューナＩＣチップは、ＱＦＰ（Quad Flat Package）と呼ばれる形態にてパッケージ化され、実装基板に実装される。図１０は、従来のチューナＩＣパッケージの構造を示す断面図である。   In general, a tuner IC chip on which a tuner circuit including a front end circuit is integrated is packaged in a form called QFP (Quad Flat Package) and mounted on a mounting board. FIG. 10 is a cross-sectional view showing the structure of a conventional tuner IC package.

図１０に示すように、チューナＩＣチップ１１０は、金属製板状部材からなるダイパッド１１１の上面に固着されており、チューナＩＣチップ１１０とリード端子１１２とは金属製のボンディングワイヤ１１３によって接続されている。チューナＩＣチップ１１０、ダイパッド１１１、リード端子１１２およびボンディングワイヤ１１３は、エポキシ樹脂等の封止部材にて封止されており、リード端子１１２の先端は、外部に露出した状態に構成されている。   As shown in FIG. 10, the tuner IC chip 110 is fixed to the upper surface of a die pad 111 made of a metal plate-like member, and the tuner IC chip 110 and the lead terminal 112 are connected by a metal bonding wire 113. Yes. The tuner IC chip 110, the die pad 111, the lead terminal 112, and the bonding wire 113 are sealed with a sealing member such as epoxy resin, and the tip of the lead terminal 112 is configured to be exposed to the outside.

その他、高周波回路を含むＩＣチップのパッケージ構造として、たとえば、特開平６−６９２７５号公報（特許文献１）や特開平８−２１３５３６号公報（特許文献２）がある。上記特許文献１に開示のパッケージ構造は、ダイパッドを廃してリード端子に直接ＩＣチップを実装したものであり、上記特許文献２に開示のパッケージ構造は、上記図１０に示すパッケージ構造において、ＩＣチップが実装されるダイパッドをダウンセットしたものである。
特開平６−６９２７５号公報 特開平８−２１３５３６号公報 Other package structures for IC chips including high-frequency circuits include, for example, JP-A-6-69275 (Patent Document 1) and JP-A-8-213536 (Patent Document 2). The package structure disclosed in Patent Document 1 is obtained by eliminating the die pad and mounting the IC chip directly on the lead terminal. The package structure disclosed in Patent Document 2 is an IC chip in the package structure shown in FIG. The die pad on which is mounted is downset.
JP-A-6-69275 JP-A-8-213536

フロントエンド回路は、高周波信号を処理する回路であるため、外部からの妨害波やノイズ等による影響を受け易く、電磁的にシールドする必要がある。このため、ディスクリートの部品でフロントエンド回路を構成する場合には、フロントエンド回路全体を金属製のシャーシで覆うことにより、電磁的に遮蔽する構成が採用されてきた。   Since the front-end circuit is a circuit that processes a high-frequency signal, it is easily affected by external interference waves, noise, and the like, and needs to be electromagnetically shielded. For this reason, when the front end circuit is configured by discrete components, a configuration in which the entire front end circuit is electromagnetically shielded by covering the entire front end circuit with a metal chassis has been adopted.

しかしながら、フロントエンド回路をＩＣチップ化した場合には、何ら電磁シールドが施されることなく実装基板上に実装されるため、チューナＩＣパッケージの上方から入射してくる妨害波やノイズ等に対して無防備であり、これらによる悪影響を受けてしまう問題がある。また、フロントエンド回路をＩＣチップ化した場合には、パッケージ内に高周波の発振回路が内蔵されるため、この発振回路から出力される発振信号が外部に輻射し、外部の他の回路等に悪影響を与えるおそれもあり、何らかの形で電磁シールドを施す必要がある。   However, when the front-end circuit is made into an IC chip, it is mounted on the mounting substrate without any electromagnetic shielding, so that it can be used to prevent interference waves and noise incident from above the tuner IC package. It is unprotected and has the problem of being adversely affected by these. In addition, when the front-end circuit is formed as an IC chip, a high-frequency oscillation circuit is built in the package, so that an oscillation signal output from the oscillation circuit is radiated to the outside, adversely affecting other external circuits and the like. It is necessary to provide an electromagnetic shield in some form.

本発明は、上述の問題点を解決すべくなされたものであり、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージおよびこのチューナＩＣパッケージを備えたデジタル放送受信機用サブアセンブリを提供することを目的とする。   The present invention has been made to solve the above-described problems, and is a tuner IC package that does not receive electromagnetic influence from the outside and does not have electromagnetic influence on an external circuit or the like, and the tuner. It is an object of the present invention to provide a subassembly for a digital broadcast receiver having an IC package.

本発明に基づくチューナＩＣパッケージは、デジタル放送受信機に用いられるものであり、ダイパッドとチューナＩＣチップとデジタル復調ＩＣチップとを備えている。ダイパッドは、実装基板に面する第１の主面およびこの第１の主面とは反対側に位置する第２の主面を含む金属製板状部材からなる。チューナＩＣチップは、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、受信したチャンネル信号を所定周波数の電気信号に周波数変調して出力するフロントエンド回路を含んでいる。デジタル復調ＩＣチップは、フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、このＡ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含んでいる。ダイパッドは、電気的に分離された第１ダイパッドおよび第２ダイパッドを含んでおり、チューナＩＣチップは、上記第１ダイパッドの第１の主面側に実装されており、デジタル復調ＩＣチップは、上記第２ダイパッドの第２の主面側に実装されている。 A tuner IC package according to the present invention is used for a digital broadcast receiver, and includes a die pad, a tuner IC chip, and a digital demodulation IC chip . The die pad is made of a metal plate-like member including a first main surface facing the mounting substrate and a second main surface located on the opposite side of the first main surface. The tuner IC chip includes a front-end circuit that selects and receives a required channel signal from a plurality of input channel signals, and modulates and outputs the received channel signal to an electric signal having a predetermined frequency . . The digital demodulation IC chip includes an A / D converter that performs A / D conversion on the electrical signal output from the front end circuit, and a digital demodulation circuit that demodulates the electrical signal output from the A / D converter. The die pad includes a first die pad and a second die pad that are electrically separated, the tuner IC chip is mounted on the first main surface side of the first die pad, and the digital demodulation IC chip is the above It is mounted on the second main surface side of the second die pad.

このように構成することにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッドにてシールドすることが可能になるため、フロントエンド回路に悪影響が及び難くなり、高性能のチューナ回路を構成することが可能になる。また、上記構成とすることにより、デジタル復調回路とフロントエンド回路との間の妨害波やノイズ等の輻射による空間的な相互干渉をダイパッドでシールドすることができるとともに、ダイパッドを経由して伝達されるノイズによる相互干渉も抑制されるようになる。このため、性能を劣化させることなく、デジタル復調回路とフロントエンド回路をワンパッケージ化することが可能になる。 By configuring in this way, it becomes possible to shield the interference wave, noise, etc. incident from above the tuner IC package with the die pad. It becomes possible to configure. In addition, with the above configuration, spatial mutual interference due to radiation such as interference waves and noise between the digital demodulation circuit and the front-end circuit can be shielded by the die pad and transmitted via the die pad. Mutual interference due to noise is also suppressed. For this reason, the digital demodulation circuit and the front-end circuit can be made into one package without degrading the performance.

上記本発明に基づくチューナＩＣパッケージにあっては、チューナＩＣチップおよびデジタル復調ＩＣチップを封止する封止部材をさらに備え、デジタル復調ＩＣチップが実装された第２ダイパッドの第１の主面が封止部材から露出していることが好ましい。   The tuner IC package according to the present invention further includes a sealing member for sealing the tuner IC chip and the digital demodulation IC chip, and the first main surface of the second die pad on which the digital demodulation IC chip is mounted is It is preferable to be exposed from the sealing member.

このように構成することにより、封止部材から露出した第２ダイパッドをヒートシンクとして利用することが可能になるため、発熱量の大きいデジタル復調回路をより効率的に冷却することが可能になり、信頼性の向上が図られる。   With this configuration, since the second die pad exposed from the sealing member can be used as a heat sink, it is possible to cool the digital demodulation circuit with a large amount of heat generation more efficiently and reliably. The improvement of the property is achieved.

上記本発明に基づくチューナＩＣパッケージにあっては、第１ダイパッドの第２の主面と、第２ダイパッドの第１の主面とが絶縁層を介して対面していることが好ましい。   In the tuner IC package according to the present invention, it is preferable that the second main surface of the first die pad and the first main surface of the second die pad face each other through an insulating layer.

このように構成することにより、デジタル復調回路とフロントエンド回路との間の妨害波やノイズ等の輻射による空間的な相互干渉およびダイパッドを経由して伝達されるノイズによる相互干渉を抑制するとともに、チューナＩＣを小型化することが可能になる。   By configuring in this way, while suppressing spatial mutual interference due to radiation such as interference waves and noise between the digital demodulation circuit and the front-end circuit and mutual interference due to noise transmitted via the die pad, The tuner IC can be miniaturized.

上記本発明に基づくチューナＩＣパッケージにあっては、ダイパッドに電気的に接続された接地用リード端子をさらに備えていることが好ましい。   The tuner IC package according to the present invention preferably further includes a ground lead terminal electrically connected to the die pad.

このように構成することにより、ダイパッドと実装基板のＧＮＤ配線とを電気的に接続することが可能になるため、ダイパッドと実装基板のＧＮＤ配線との間のインピーダンスを低下させることが可能になる。このため、ダイパッドにてシールドした妨害波やノイズ等を効率よく実装基板のＧＮＤ配線に逃がすことができるようになり、フロントエンド回路をより確実にシールドすることが可能になる。   With this configuration, the die pad and the GND wiring of the mounting substrate can be electrically connected, so that the impedance between the die pad and the GND wiring of the mounting substrate can be reduced. For this reason, it becomes possible to efficiently escape the interference wave and noise shielded by the die pad to the GND wiring of the mounting board, and it becomes possible to shield the front end circuit more reliably.

本発明に基づくデジタル放送受信機用サブアセンブリは、上述のいずれかのチューナＩＣパッケージが実装基板に実装されてなるものであって、実装基板にチューナＩＣパッケージが実装された状態において、チューナＩＣチップに対面する実装基板の領域に導体パターンが設けられている。   A sub-assembly for a digital broadcast receiver according to the present invention is obtained by mounting any of the above-described tuner IC packages on a mounting board, and the tuner IC chip in a state where the tuner IC package is mounted on the mounting board. A conductor pattern is provided in the region of the mounting substrate facing the substrate.

このように構成することにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッドにてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等を実装基板に設けられた上記導体パターンにてシールドすることが可能になる。   With this configuration, it is possible not only to shield the interference wave and noise incident from above the tuner IC package with the die pad, but also to provide the mounting board with the interference wave and noise incident from below. It is possible to shield with the above-described conductor pattern.

上記本発明に基づくデジタル放送受信機用サブアセンブリにあっては、上記導体パターンが接地されていることが好ましい。   In the digital broadcast receiver subassembly according to the present invention, the conductor pattern is preferably grounded.

このように構成することにより、上記導体パターンにてシールドした妨害波やノイズ等を効率よくＧＮＤ配線に逃がすことができるようになるため、フロントエンド回路をより確実にシールドすることが可能になる。   With this configuration, the interference wave, noise, and the like shielded by the conductor pattern can be efficiently released to the GND wiring, so that the front end circuit can be more reliably shielded.

本発明によれば、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージを実現することが可能になり、高性能で小型のチューナＩＣパッケージおよびそれを備えたデジタル放送受信機用サブアセンブリを提供することが可能になる。   According to the present invention, it is possible to realize a tuner IC package that is not affected by external electromagnetic waves and that does not electromagnetically affect external circuits and the like. It becomes possible to provide an IC package and a subassembly for a digital broadcast receiver including the IC package.

以下、本発明の実施の形態について、図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１におけるチューナＩＣパッケージが内蔵されたデジタル放送受信機の構成を示す機能ブロック図である。以下、この図を参照して、デジタル放送受信機の構成について説明する。 (Embodiment 1)
FIG. 1 is a functional block diagram showing a configuration of a digital broadcast receiver incorporating a tuner IC package according to Embodiment 1 of the present invention. Hereinafter, the configuration of the digital broadcast receiver will be described with reference to FIG.

図１に示すように、衛星から送信された衛星放送電波４００は、アンテナ２００を介してデジタル放送受信機１００に入力される。アンテナ２００から入力された信号は、フロントエンド回路１に入力される。   As shown in FIG. 1, the satellite broadcast radio wave 400 transmitted from the satellite is input to the digital broadcast receiver 100 via the antenna 200. A signal input from the antenna 200 is input to the front end circuit 1.

フロントエンド回路１は、入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、当該チャンネル信号を直交復調してベースバンド信号に変換し、Ａ／Ｄコンバータ２へ出力する。すなわち、フロントエンド回路１は、入力された高周波信号（１ＧＨｚ〜３ＧＨｚ程度）をベースバンド信号（〜数十ＭＨｚ程度）に復調する回路である。   The front-end circuit 1 selects and receives a required channel signal from a plurality of input channel signals, orthogonally demodulates the channel signal to convert it into a baseband signal, and outputs the baseband signal to the A / D converter 2. . That is, the front end circuit 1 is a circuit that demodulates an input high-frequency signal (about 1 GHz to 3 GHz) into a baseband signal (up to about several tens of MHz).

フロントエンド回路１から入力された所定周波数の電気信号は、Ａ／Ｄコンバータ２によってアナログ信号からデジタル信号へとＡ／Ｄ変換され、デジタル復調回路３によってデジタル復調される。デジタル復調されたデジタル信号は、ＦＥＣ回路４へと入力され、誤りの訂正が行なわれる。   An electric signal having a predetermined frequency input from the front end circuit 1 is A / D converted from an analog signal to a digital signal by the A / D converter 2 and digitally demodulated by the digital demodulation circuit 3. The digital demodulated digital signal is input to the FEC circuit 4 and error correction is performed.

ＦＥＣ回路４から出力されたデジタル信号は、複数の番組が多重化されているトランスポートストリームデータから希望する一の番組に選択するＴＳデコーダ５、ＭＰＥＧ圧縮された信号を伸張するＭＰＥＧデコーダ６、およびテレビモニタとのインターフェイスとしての映像／音声処理回路７を介して、テレビモニタ３００へと出力される。なお、上記各回路は、制御マイクロコンピュータ８によってその制御が行なわれる。   The digital signal output from the FEC circuit 4 is a TS decoder 5 for selecting a desired program from transport stream data in which a plurality of programs are multiplexed, an MPEG decoder 6 for expanding an MPEG compressed signal, and The data is output to the television monitor 300 via the video / audio processing circuit 7 as an interface with the television monitor. The above circuits are controlled by the control microcomputer 8.

上述の機能ブロックのうち、フロントエンド回路１がチューナＩＣチップ１０に集積化され、Ａ／Ｄコンバータ２、デジタル復調回路３、およびＦＥＣ回路４がデジタル復調ＩＣチップ２０に集積化される。チューナＩＣチップ１０がパッケージ化されたものや、チューナＩＣチップ１０およびデジタル復調ＩＣチップ２０がパッケージ化されたものが、本明細書で言うところのチューナＩＣパッケージに相当する。   Among the functional blocks described above, the front end circuit 1 is integrated on the tuner IC chip 10, and the A / D converter 2, the digital demodulation circuit 3, and the FEC circuit 4 are integrated on the digital demodulation IC chip 20. The tuner IC chip 10 packaged and the tuner IC chip 10 and the digital demodulation IC chip 20 packaged correspond to the tuner IC package referred to in this specification.

図２は、本発明の実施の形態１におけるチューナＩＣパッケージの構造を示す断面図である。以下、この図を参照して、本実施の形態におけるチューナＩＣパッケージの構造について説明する。   FIG. 2 is a cross-sectional view showing the structure of the tuner IC package in the first embodiment of the present invention. Hereinafter, the structure of the tuner IC package in the present embodiment will be described with reference to FIG.

図２に示すように、本実施の形態におけるチューナＩＣパッケージは、チューナＩＣチップ１０、ダイパッド１１、信号入出力用リード端子１２、および封止樹脂１４を主に備えている。   As shown in FIG. 2, the tuner IC package in the present embodiment mainly includes a tuner IC chip 10, a die pad 11, a signal input / output lead terminal 12, and a sealing resin 14.

ダイパッド１１は金属製の板状部材からなり、実装基板に面する第１の主面Ｓ１と、この第１の主面Ｓ１とは反対側に位置する第２の主面Ｓ２とを有している。チューナＩＣチップ１０は、上述のとおり、フロントエンド回路１が集積化された半導体チップであり、ダイパッド１１の第１の主面に実装されている。このダイパッド１１へのチューナＩＣチップ１０の実装は、たとえば接着剤による接着や半田等を用いたろう付けなどによって行なわれる。信号入出力用リード端子１２は、ダイパッド１１と電気的に分離されており、金属製のボンディングワイヤ１３によってチューナＩＣチップ１０と電気的に接続されている。   The die pad 11 is made of a metal plate-like member, and has a first main surface S1 facing the mounting substrate and a second main surface S2 located on the side opposite to the first main surface S1. Yes. The tuner IC chip 10 is a semiconductor chip in which the front end circuit 1 is integrated as described above, and is mounted on the first main surface of the die pad 11. The tuner IC chip 10 is mounted on the die pad 11 by, for example, bonding with an adhesive or brazing using solder or the like. The signal input / output lead terminal 12 is electrically separated from the die pad 11 and is electrically connected to the tuner IC chip 10 by a metal bonding wire 13.

上記チューナＩＣチップ１０、ダイパッド１１、信号入出力用リード端子１２、およびボンディングワイヤ１３は、封止部材としての封止樹脂１４によって封止されており、信号入出力用リード端子１２の先端のみが封止樹脂１４から露出した状態に構成される。この封止樹脂としては、たとえばエポキシ樹脂等が利用される。なお、信号入出力用リード端子１２は、実装基板側に向かって折り曲げられている。   The tuner IC chip 10, die pad 11, signal input / output lead terminal 12, and bonding wire 13 are sealed with a sealing resin 14 as a sealing member, and only the tip of the signal input / output lead terminal 12 is sealed. It is configured to be exposed from the sealing resin 14. For example, an epoxy resin is used as the sealing resin. The signal input / output lead terminals 12 are bent toward the mounting substrate side.

上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等を、チューナＩＣチップ１０の上方に位置するダイパッド１１にてシールドすることが可能になる。また、チューナＩＣチップ１０に内蔵される発振回路から発振される電磁波のチューナＩＣパッケージ上方からの漏洩が防止されるようになる。このため、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えないチューナＩＣパッケージを構成することが可能になる。この結果、高性能のチューナ回路を構成することが可能になる。   With the above configuration, it is possible to shield the interference wave, noise, and the like incident from above the tuner IC package with the die pad 11 located above the tuner IC chip 10. Further, leakage of electromagnetic waves oscillated from the oscillation circuit built in the tuner IC chip 10 from above the tuner IC package is prevented. Therefore, it is possible to configure a tuner IC package that is not affected by external electromagnetic influences and that does not have an electromagnetic influence on external circuits and the like. As a result, a high performance tuner circuit can be configured.

（実施の形態２）
図３は、本発明の実施の形態２におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 2)
FIG. 3 is a cross-sectional view showing the structure of the tuner IC package according to the second embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the first embodiment described above are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図３に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、ダイパッド１１の第２の主面Ｓ２にデジタル復調ＩＣチップ２０が実装されている。このデジタル復調ＩＣチップ２０は、上述のとおり、Ａ／Ｄコンバータ２、デジタル復調回路３、およびＦＥＣ回路４が集積化された半導体チップである。ダイパッド１１へのデジタル復調ＩＣチップ２０の実装は、たとえば接着剤による接着や半田等を用いたろう付けなどによって行なわれる。また、デジタル復調ＩＣチップ２０は、信号入出力用リード端子１２にボンディングワイヤ１３によって電気的に接続されている。   As shown in FIG. 3, in the tuner IC package in the present embodiment, a digital demodulation IC chip 20 is mounted on the second main surface S <b> 2 of the die pad 11. As described above, the digital demodulation IC chip 20 is a semiconductor chip in which the A / D converter 2, the digital demodulation circuit 3, and the FEC circuit 4 are integrated. The digital demodulating IC chip 20 is mounted on the die pad 11 by, for example, bonding with an adhesive or brazing using solder. The digital demodulation IC chip 20 is electrically connected to the signal input / output lead terminal 12 by a bonding wire 13.

上記構成とすることにより、上述の実施の形態１における効果に加え、デジタル復調回路３とフロントエンド回路１との間の妨害波やノイズ等の輻射による空間的な相互干渉をダイパッド１１でシールドすることができる。このため、性能を劣化させることなく、デジタル復調回路３とフロントエンド回路１をワンパッケージ化することが可能になる。   With the above configuration, in addition to the effects in the first embodiment, spatial mutual interference due to radiation such as interference waves and noise between the digital demodulation circuit 3 and the front end circuit 1 is shielded by the die pad 11. be able to. For this reason, the digital demodulating circuit 3 and the front end circuit 1 can be made into one package without degrading the performance.

（実施の形態３）
図４は、本発明の実施の形態３におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１または２と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 3)
FIG. 4 is a cross-sectional view showing the structure of the tuner IC package according to the third embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the first or second embodiment described above are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図４に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでいる。第１ダイパッド１１ａと第２ダイパッド１１ｂとは、本チューナＩＣパッケージが実装される実装基板の主面に対して平行な面内に配置されており、その間には封止樹脂１４が位置している。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。   As shown in FIG. 4, the tuner IC package in the present embodiment includes a first die pad 11a and a second die pad 11b that are electrically separated. The first die pad 11a and the second die pad 11b are arranged in a plane parallel to the main surface of the mounting substrate on which the tuner IC package is mounted, and the sealing resin 14 is located therebetween. . The tuner IC chip 10 is mounted on the first main surface S1 of the first die pad 11a, and the digital demodulation IC chip 20 is mounted on the second main surface S2 of the second die pad 11b.

上記構成とすることにより、上述の実施の形態２における効果に加え、デジタル復調回路３とフロントエンド回路１との間でダイパッドを経由して伝達されるノイズによる相互干渉も抑制されるようになる。このため、性能劣化を抑制しつつデジタル復調回路３とフロントエンド回路１をワンパッケージ化することが可能になる。   By adopting the above configuration, in addition to the effects in the second embodiment described above, mutual interference due to noise transmitted via the die pad between the digital demodulation circuit 3 and the front end circuit 1 is also suppressed. . For this reason, it is possible to make the digital demodulation circuit 3 and the front end circuit 1 into one package while suppressing performance deterioration.

（実施の形態４）
図５は、本発明の実施の形態４におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態３と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 4)
FIG. 5 is a cross-sectional view showing the structure of the tuner IC package according to the fourth embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the above-described third embodiment are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図５に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでおり、このうち第２ダイパッド１１ｂは、第１ダイパッド１１ａよりも実装基板側にダウンセットした位置に配置されている。そしてダウンセットして配置された第２ダイパッド１１ｂの第１の主面Ｓ１は、封止樹脂１４から露出した状態となっている。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。   As shown in FIG. 5, the tuner IC package in the present embodiment includes a first die pad 11a and a second die pad 11b that are electrically separated, and the second die pad 11b is more than the first die pad 11a. Is also arranged at a position down-set to the mounting board side. And the 1st main surface S1 of the 2nd die pad 11b arrange | positioned by setting down is in the state exposed from the sealing resin 14. FIG. The tuner IC chip 10 is mounted on the first main surface S1 of the first die pad 11a, and the digital demodulation IC chip 20 is mounted on the second main surface S2 of the second die pad 11b.

上記構成とすることにより、上述の実施の形態３における効果に加え、封止樹脂１４から露出した第２ダイパッド１１ｂをヒートシンクとして利用することが可能になる。このため、発熱量の大きいデジタル復調回路３をより効率的に冷却することが可能になり、信頼性の向上が図られるようになる。   With the above configuration, in addition to the effects in the above-described third embodiment, the second die pad 11b exposed from the sealing resin 14 can be used as a heat sink. For this reason, it becomes possible to cool the digital demodulation circuit 3 with a large calorific value more efficiently, and the reliability can be improved.

（実施の形態５）
図６は、本発明の実施の形態５におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態３と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 5)
FIG. 6 is a cross-sectional view showing the structure of the tuner IC package according to the fifth embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the above-described third embodiment are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図６に示すように、本実施の形態におけるチューナＩＣパッケージは、電気的に分離された第１ダイパッド１１ａおよび第２ダイパッド１１ｂを含んでいる。第１ダイパッド１１ａおよび第２ダイパッド１１ｂは、第１ダイパッド１１ａの第２の主面Ｓ２が第２ダイパッド１１ｂの第１の主面Ｓ１と対面するように配置されており、これら第１ダイパッド１１ａと第２ダイパッド１１ｂの間には、絶縁層１５が位置している。第１ダイパッド１１ａの第１の主面Ｓ１には、チューナＩＣチップ１０が実装されており、第２ダイパッド１１ｂの第２の主面Ｓ２には、デジタル復調ＩＣチップ２０が実装されている。   As shown in FIG. 6, the tuner IC package in the present embodiment includes a first die pad 11a and a second die pad 11b that are electrically separated. The first die pad 11a and the second die pad 11b are arranged so that the second main surface S2 of the first die pad 11a faces the first main surface S1 of the second die pad 11b, and the first die pad 11a An insulating layer 15 is located between the second die pads 11b. The tuner IC chip 10 is mounted on the first main surface S1 of the first die pad 11a, and the digital demodulation IC chip 20 is mounted on the second main surface S2 of the second die pad 11b.

上記構成とすることにより、デジタル復調回路３とフロントエンド回路１との間の妨害波やノイズ等の輻射による空間的な相互干渉およびダイパッドを経由して伝達されるノイズによる相互干渉を抑制することが可能になるとともに、実装面積を大幅に小型化することができる。   By adopting the above configuration, it is possible to suppress the mutual interference between the digital demodulating circuit 3 and the front end circuit 1 due to interference such as interference waves and noise and noise transmitted via the die pad. And the mounting area can be greatly reduced.

（実施の形態６）
図７は、本発明の実施の形態６におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 6)
FIG. 7 is a cross-sectional view showing the structure of the tuner IC package according to the sixth embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the first embodiment described above are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図７に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、ダイパッド１１の第１の主面Ｓ１に実装されたチューナＩＣチップ１０の主面１０ａに、接着層１６を介してデジタル復調ＩＣチップ２０が実装されている。すなわち、チューナＩＣチップ１０は、ダイパッド１１とデジタル復調ＩＣチップ２０によって挟持されている。   As shown in FIG. 7, in the tuner IC package in the present embodiment, a digital demodulating IC is connected to the main surface 10a of the tuner IC chip 10 mounted on the first main surface S1 of the die pad 11 via the adhesive layer 16. Chip 20 is mounted. That is, the tuner IC chip 10 is sandwiched between the die pad 11 and the digital demodulation IC chip 20.

上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッド１１にてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等をデジタル復調ＩＣチップ２０にてシールドすることが可能になり、高性能のチューナＩＣを構成することが可能になる。   With the above-described configuration, not only can the interference wave and noise incident from above the tuner IC package be shielded by the die pad 11, but also the interference wave and noise incident from below can be digitally demodulated IC chip. It becomes possible to shield at 20, and a high-performance tuner IC can be configured.

（実施の形態７）
図８は、本発明の実施の形態７におけるチューナＩＣパッケージの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態１と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 7)
FIG. 8 is a cross-sectional view showing the structure of the tuner IC package according to the seventh embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the first embodiment described above are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図８に示すように、本実施の形態におけるチューナＩＣパッケージにおいては、信号入出力用リード端子１２に加え、接地用リード端子１１ｃが設けられている。接地用リード端子１１ｃは、ダイパッド１１から連続して延びるリード端子であり、本チューナＩＣパッケージが実装される実装基板のＧＮＤ配線に電気的に接続される端子である。   As shown in FIG. 8, in the tuner IC package in the present embodiment, in addition to the signal input / output lead terminal 12, a ground lead terminal 11c is provided. The ground lead terminal 11c is a lead terminal continuously extending from the die pad 11, and is a terminal electrically connected to the GND wiring of the mounting board on which the tuner IC package is mounted.

上記構成とすることにより、ダイパッド１１と実装基板のＧＮＤ配線とを電気的に接続することが可能になるため、ダイパッド１１と実装基板のＧＮＤ配線との間のインピーダンスを低下させることが可能になる。このため、ダイパッド１１にてシールドした妨害波やノイズ等を効率よく実装基板のＧＮＤ配線に逃がすことができるようになり、フロントエンド回路１をより確実にシールドすることが可能になる。   With the above configuration, since the die pad 11 and the GND wiring of the mounting substrate can be electrically connected, the impedance between the die pad 11 and the GND wiring of the mounting substrate can be reduced. . For this reason, the interference wave, noise, etc. shielded by the die pad 11 can be efficiently released to the GND wiring of the mounting board, and the front end circuit 1 can be shielded more reliably.

（実施の形態８）
図９は、本発明の実施の形態８におけるデジタル放送受信機用サブアセンブリの構造を示す断面図である。本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態１において説明したデジタル放送受信機１００に内蔵されるチューナＩＣパッケージである。なお、上述の実施の形態７と同様の部分については、図中同一の符号を付し、その説明はここでは繰り返さない。 (Embodiment 8)
FIG. 9 is a cross-sectional view showing the structure of a subassembly for a digital broadcast receiver in the eighth embodiment of the present invention. The tuner IC package in the present embodiment is a tuner IC package built in the digital broadcast receiver 100 described in the first embodiment. Note that portions similar to those in the above-described seventh embodiment are denoted by the same reference numerals in the drawing, and description thereof will not be repeated here.

図９に示すように、本実施の形態におけるデジタル放送受信機用サブアセンブリは、プリント配線基板等の実装基板１７と、この実装基板１７に実装されるチューナＩＣパッケージとを含むものである。ここで、本実施の形態におけるチューナＩＣパッケージは、上述の実施の形態７において説明したチューナＩＣパッケージと同様のものである。   As shown in FIG. 9, the digital broadcast receiver subassembly in the present embodiment includes a mounting board 17 such as a printed wiring board and a tuner IC package mounted on the mounting board 17. Here, the tuner IC package in the present embodiment is the same as the tuner IC package described in the seventh embodiment.

図９に示すように、本実施の形態における実装基板１７は、チューナＩＣパッケージが実装される実装面１７ａに、導体パターン１８ａ，１８ｂ，１９を有している。導体パターン１８ａは、チューナＩＣパッケージの信号入出力用リード端子１２と電気的に接続されるランド電極であり、導体パターン１８ａと信号入出力用リード端子１２とは、たとえば半田付けによって接続される。導体パターン１８ｂは、チューナＩＣパッケージの接地用リード端子１１ｃに接続されるランド電極であり、導体パターン１８ｂと接地用リード端子１１ｃとは、たとえば半田付けによって接続される。上記導体パターン１８ｂは、実装基板１７に設けられたＧＮＤ配線に接続されている。   As shown in FIG. 9, the mounting substrate 17 in the present embodiment has conductor patterns 18a, 18b, and 19 on the mounting surface 17a on which the tuner IC package is mounted. The conductor pattern 18a is a land electrode electrically connected to the signal input / output lead terminal 12 of the tuner IC package, and the conductor pattern 18a and the signal input / output lead terminal 12 are connected by, for example, soldering. The conductor pattern 18b is a land electrode connected to the ground lead terminal 11c of the tuner IC package, and the conductor pattern 18b and the ground lead terminal 11c are connected by, for example, soldering. The conductor pattern 18 b is connected to a GND wiring provided on the mounting substrate 17.

導体パターン１９は、実装基板１７にチューナＩＣパッケージが実装された状態において、チューナＩＣチップ１０に対面する実装基板１７の領域に設けられたシールド用の導体パターンである。この導体パターン１９は、実装基板１７に設けられたＧＮＤ配線に接続されている。   The conductor pattern 19 is a shield conductor pattern provided in a region of the mounting substrate 17 facing the tuner IC chip 10 in a state where the tuner IC package is mounted on the mounting substrate 17. The conductor pattern 19 is connected to a GND wiring provided on the mounting substrate 17.

上記構成とすることにより、チューナＩＣパッケージの上方から入射する妨害波やノイズ等をダイパッド１１にてシールドすることが可能になるのみならず、下方から入射する妨害波やノイズ等を実装基板１７に設けられた導体パターン１９にてシールドすることが可能になる。このため、本デジタル放送受信機用サブアセンブリを用いることにより、外部からの電磁的な影響を受けず、また外部の回路等に対して電磁的な影響を与えない高性能のチューナ回路が搭載されたデジタル放送受信機を製作することが可能になる。   With the above configuration, not only can the interference wave and noise incident from above the tuner IC package be shielded by the die pad 11, but also the interference wave and noise incident from below are applied to the mounting substrate 17. It is possible to shield with the provided conductor pattern 19. Therefore, by using this digital broadcast receiver sub-assembly, a high-performance tuner circuit that is not affected by external electromagnetic waves and that does not electromagnetically affect external circuits etc. is installed. It is possible to produce a digital broadcast receiver.

以上において本発明に基づく実施の形態について説明を行なったが、上記実施の形態８に示す各構成は、上記実施の形態１ないし７に対して組合せて適用することも可能である。   Although the embodiment based on the present invention has been described above, each configuration shown in the above-described eighth embodiment can be applied in combination to the above-described first to seventh embodiments.

このように、今回開示した上記各実施の形態はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。   Thus, the above-described embodiments disclosed herein are illustrative in all respects and are not restrictive. The technical scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明の実施の形態１におけるチューナＩＣパッケージが内蔵されたデジタル放送受信機の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the digital broadcast receiver with which the tuner IC package in Embodiment 1 of this invention was incorporated. 本発明の実施の形態１におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 1 of this invention. 本発明の実施の形態２におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 2 of this invention. 本発明の実施の形態３におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 3 of this invention. 本発明の実施の形態４におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 4 of this invention. 本発明の実施の形態５におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 5 of this invention. 本発明の実施の形態６におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 6 of this invention. 本発明の実施の形態７におけるチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the tuner IC package in Embodiment 7 of this invention. 本発明の実施の形態８におけるデジタル放送受信機用サブアセンブリの構造を示す断面図である。It is sectional drawing which shows the structure of the subassembly for digital broadcast receivers in Embodiment 8 of this invention. 従来のチューナＩＣパッケージの構造を示す断面図である。It is sectional drawing which shows the structure of the conventional tuner IC package.

符号の説明Explanation of symbols

１ フロントエンド回路、２ Ａ／Ｄコンバータ、３ デジタル復調回路、４ ＦＥＣ回路、５ ＴＳデコーダ、６ ＭＰＥＧデコーダ、７ 映像／音声処理回路、８ 制御マイクロコンピュータ、１０ チューナＩＣチップ、１０ａ 主面、１１ ダイパッド、１１ａ 第１ダイパッド、１１ｂ 第２ダイパッド、１１ｃ 接地用リード端子、１２ 信号入出力用リード端子、１３ ボンディングワイヤ、１４ 封止樹脂、１５ 絶縁層、１６ 接着層、１７ 実装基板、１７ａ 実装面、１８ａ，１８ｂ，１９ 導体パターン、２０ デジタル復調ＩＣチップ、１００ デジタル放送受信機、２００ アンテナ、３００ テレビモニタ、４００ 衛星放送電波、Ｓ１ 第１の主面、Ｓ２ 第２の主面。   1 front end circuit, 2 A / D converter, 3 digital demodulation circuit, 4 FEC circuit, 5 TS decoder, 6 MPEG decoder, 7 video / audio processing circuit, 8 control microcomputer, 10 tuner IC chip, 10a main surface, 11 Die pad, 11a First die pad, 11b Second die pad, 11c Ground lead terminal, 12 Signal input / output lead terminal, 13 Bonding wire, 14 Sealing resin, 15 Insulating layer, 16 Adhesive layer, 17 Mounting substrate, 17a Mounting surface , 18a, 18b, 19 Conductor pattern, 20 Digital demodulation IC chip, 100 Digital broadcast receiver, 200 Antenna, 300 TV monitor, 400 Satellite broadcast radio wave, S1 first main surface, S2 second main surface.

Claims (6)

デジタル放送受信機に用いられるチューナＩＣパッケージであって、
実装基板に面する第１の主面および前記第１の主面とは反対側に位置する第２の主面を含む金属製板状部材からなるダイパッドと、
入力された複数のチャンネル信号のうち、所要のチャンネル信号を選択して受信し、当該チャンネル信号を所定周波数の電気信号に周波数変調して出力するフロントエンド回路を含むチューナＩＣチップと、
前記フロントエンド回路から出力された電気信号をＡ／Ｄ変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータから出力された電気信号を復調するデジタル復調回路とを含むデジタル復調ＩＣチップとを備え、
前記ダイパッドは、電気的に分離された第１ダイパッドおよび第２ダイパッドを含み、前記第１ダイパッドの前記第１の主面側に前記チューナＩＣチップが実装され、前記第２ダイパッドの前記第２の主面側に前記デジタル復調ＩＣチップが実装されている、チューナＩＣパッケージ。 A tuner IC package used for a digital broadcast receiver,
A die pad made of a metal plate-like member including a first main surface facing the mounting substrate and a second main surface located on the opposite side of the first main surface;
Of the entered plurality of channel signals, a tuner IC chip including a front-end circuit selects and receives a desired channel signal, and outputs the channel signal with a frequency modulation into an electric signal having a predetermined frequency,
A digital demodulation IC chip including an A / D converter that A / D converts the electrical signal output from the front-end circuit, and a digital demodulation circuit that demodulates the electrical signal output from the A / D converter ;
The die pad includes a first die pad and a second die pad that are electrically separated, the tuner IC chip is mounted on the first main surface side of the first die pad, and the second die pad includes the second die pad. A tuner IC package in which the digital demodulation IC chip is mounted on the main surface side . 前記チューナＩＣチップおよび前記デジタル復調ＩＣチップを封止する封止部材をさらに備え、前記デジタル復調ＩＣチップが実装された前記第２ダイパッドの前記第１の主面が前記封止部材から露出している、請求項１に記載のチューナＩＣパッケージ。 A sealing member that seals the tuner IC chip and the digital demodulating IC chip; and the first main surface of the second die pad on which the digital demodulating IC chip is mounted is exposed from the sealing member. The tuner IC package according to claim 1 . 前記第１ダイパッドの前記第２の主面と、前記第２ダイパッドの前記第１の主面とが絶縁層を介して対面している、請求項１に記載のチューナＩＣパッケージ。 Wherein said second major surface of the first die pad, said first major surface of said second die pad are opposed through an insulating layer, a tuner IC package of claim 1. 前記ダイパッドに電気的に接続された接地用リード端子をさらに備えた、請求項１から３のいずれかに記載のチューナＩＣパッケージ。 The die pad with electrically connected further to the ground lead terminal, a tuner IC package according to any one of claims 1 to 3. 請求項１から４のいずれかに記載のチューナＩＣパッケージが実装基板に実装されてなるデジタル放送受信機用サブアセンブリであって、
前記実装基板に前記チューナＩＣパッケージが実装された状態において、前記チューナＩＣチップに対面する前記実装基板の領域に、導体パターンが設けられている、デジタル放送受信機用サブアセンブリ。 A sub-assembly for a digital broadcast receiver, wherein the tuner IC package according to any one of claims 1 to 4 is mounted on a mounting board,
A sub-assembly for a digital broadcast receiver, wherein a conductor pattern is provided in a region of the mounting substrate facing the tuner IC chip in a state where the tuner IC package is mounted on the mounting substrate. 前記導体パターンが接地されている、請求項５に記載のデジタル放送受信機用サブアセンブリ。 The conductor pattern is grounded, the sub-assembly for a digital broadcast receiver according to claim 5.
JP2003340830A 2003-09-30 2003-09-30 Tuner IC package and digital broadcast receiver subassembly Expired - Fee Related JP4159960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003340830A JP4159960B2 (en) 2003-09-30 2003-09-30 Tuner IC package and digital broadcast receiver subassembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340830A JP4159960B2 (en) 2003-09-30 2003-09-30 Tuner IC package and digital broadcast receiver subassembly

Publications (2)

Publication Number Publication Date
JP2005109894A JP2005109894A (en) 2005-04-21
JP4159960B2 true JP4159960B2 (en) 2008-10-01

Family

ID=34535609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340830A Expired - Fee Related JP4159960B2 (en) 2003-09-30 2003-09-30 Tuner IC package and digital broadcast receiver subassembly

Country Status (1)

Country Link
JP (1) JP4159960B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070095504A (en) * 2005-10-14 2007-10-01 인티그런트 테크놀로지즈(주) Stacking type ic chip and package
JP2020030046A (en) * 2016-11-21 2020-02-27 株式会社村田製作所 Current sensor
US11594519B2 (en) * 2017-12-20 2023-02-28 Sony Semiconductor Solutions Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2005109894A (en) 2005-04-21

Similar Documents

Publication Publication Date Title
US10192827B2 (en) Transmit-and-receive module
US7919858B2 (en) Semiconductor device having lands disposed inward and outward of an area of a wiring board where electrodes are disposed
TWI631834B (en) Integrated circuit with electromagnetic communication
KR100993276B1 (en) Semiconductor device and electronic device
US20090230541A1 (en) Semiconductor device and manufacturing method of the same
US7652897B2 (en) High frequency unit
JP7115568B2 (en) Antenna module and communication device
US20100200967A1 (en) Integrated circuit package system including shield
KR100713195B1 (en) High frequency module and method of manufacturing the same
JP2007251702A (en) Receiving apparatus, receiving system
JP4350084B2 (en) Receiver and receiver system
JP5086817B2 (en) Semiconductor device
JP4159960B2 (en) Tuner IC package and digital broadcast receiver subassembly
JP2007089007A (en) Receiving apparatus
JP2011009776A (en) Semiconductor device
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
JP2006319014A (en) Electronic component for receiving high-frequency signal reception
US8014161B2 (en) Communication device and electronic apparatus using the same
JP2005303056A (en) Semiconductor integrated circuit device
US20060181371A1 (en) Television receiving tuner with reduced size and thickness
JP2000133765A (en) High-frequency integrated circuit device
JP4562718B2 (en) Receiving apparatus and receiving system
JP2010200129A (en) Tuner
KR101672498B1 (en) Tuner module
WO2001015225A1 (en) A combined heat sink/electromagnetic shield

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080716

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees