JP2000208917A - Manufacture and material of circuit board - Google Patents

Manufacture and material of circuit board

Info

Publication number
JP2000208917A
JP2000208917A JP374399A JP374399A JP2000208917A JP 2000208917 A JP2000208917 A JP 2000208917A JP 374399 A JP374399 A JP 374399A JP 374399 A JP374399 A JP 374399A JP 2000208917 A JP2000208917 A JP 2000208917A
Authority
JP
Japan
Prior art keywords
solder
layer
metal layer
circuit board
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP374399A
Other languages
Japanese (ja)
Inventor
Masayuki Sasaki
正行 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP374399A priority Critical patent/JP2000208917A/en
Publication of JP2000208917A publication Critical patent/JP2000208917A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a method of manufacturing a circuit board which enables a preliminary solder pattern to be formed easily and precisely, on a fine-pitch pad and a suitable material of the circuit board using the method. SOLUTION: A method of manufacturing a circuit board comprises a step of forming single-layer or multilayer wiring patterns 22, 24, etc., electrically connected with a metal layer 12 on the side of an insulating resin layer 16 of a board material 10, wherein a solder layer 14 is formed on one surface of the metal layer 12 and the insulating resin layer 16 is formed on the other surface of the metal layer 12, and a step of etching the solder layer 14 and the metal layer 12 to form a pad pattern 28, wherein solder 14a coats a pad 12a formed of the metal layer 12.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップ等の電
子部品をフリップチップ接続して搭載する回路基板の製
造方法およびこれに用いて好適な基板材料に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a circuit board on which electronic components such as semiconductor chips are flip-chip connected and mounted, and a substrate material suitable for the method.

【0002】[0002]

【従来の技術】近年、半導体チップはますます高集積化
し、その端子間が狭ピッチ化している。半導体チップ
は、この端子にはんだボールからなるバンプが取り付け
られ、このバンプを介して、実装基板あるいはパッケー
ジ等の回路基板のパッドにフリップチップ接続して搭載
される。半導体チップが搭載される、上記実装基板ある
いはパッケージ等の回路基板のパッドには、あらかじめ
半導体チップ接続用の予備はんだが付着、形成されてい
る。
2. Description of the Related Art In recent years, semiconductor chips have become more and more highly integrated, and the pitch between their terminals has become narrower. The semiconductor chip is mounted with bumps made of solder balls attached to the terminals, and flip-chip connected to pads of a circuit board such as a mounting board or a package via the bumps. Preliminary solder for connecting the semiconductor chip is attached and formed in advance on pads of the circuit board such as the mounting board or the package on which the semiconductor chip is mounted.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記回路基
板のパッドへの予備はんだの形成は、はんだペーストを
印刷法によって塗布して形成するのが一般的である。し
かるに、前記のように、半導体チップ側の端子間が狭ピ
ッチ化したため、必然的に回路基板側のパッド間も狭ピ
ッチ化し、そのためにパッドに予備はんだを印刷法によ
り形成するのは困難になってきた。具体的には、パッド
間ピッチが200μm程度までなら、予備はんだを印刷
法により形成できるが、昨今では、パッド間ピッチが1
80μm以下のものも出現し、マスクとの位置合わせが
困難となり、またはんだペーストのにじみの問題などか
ら、これら狭ピッチのパッド上に印刷法により予備はん
だを形成するのは困難なのである。
By the way, the formation of the preliminary solder on the pads of the circuit board is generally performed by applying a solder paste by a printing method. However, as described above, since the pitch between the terminals on the semiconductor chip side is narrowed, the pitch between the pads on the circuit board side is necessarily narrowed, which makes it difficult to form preliminary solder on the pads by a printing method. Have been. More specifically, if the pitch between the pads is up to about 200 μm, a preliminary solder can be formed by a printing method.
Some 80 μm or less also appear, making it difficult to align with a mask, or bleeding a solder paste. For this reason, it is difficult to form a preliminary solder on these narrow pitch pads by a printing method.

【0004】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、狭ピッ
チのパッド上にも容易、かつ正確に予備はんだを形成す
ることのできる回路基板の製造方法およびこれに用いて
好適な基板材料を提供するにある。
Accordingly, the present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a circuit board on which a pre-solder can be easily and accurately formed on a narrow pitch pad. And a substrate material suitable for use in the method.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る回
路基板の製造方法は、金属層の一面側にはんだ層が形成
され、該金属層の他面側に絶縁樹脂層が形成された基板
材料の前記絶縁樹脂層側に、前記金属層と電気的に接続
する単層もしくは多層の配線パターンを形成する工程
と、前記はんだ層および前記金属層をエッチングして、
該金属層により形成されたパッド上面にはんだが被着さ
れたパッドパターンを形成する工程とを含むことを特徴
としている。
The present invention has the following arrangement to achieve the above object. That is, in the method of manufacturing a circuit board according to the present invention, a solder layer is formed on one surface side of a metal layer, and on the insulating resin layer side of a substrate material having an insulating resin layer formed on the other surface side of the metal layer, A step of forming a single-layer or multilayer wiring pattern electrically connected to the metal layer, and etching the solder layer and the metal layer,
Forming a pad pattern in which solder is applied to the upper surface of the pad formed by the metal layer.

【0006】前記基板材料を用いて、はんだ層ならびに
金属層をエッチングして、パッドにはんだが被着したパ
ッドパターンを形成するから、狭ピッチのパッドであっ
ても、該パッド上に容易かつ精度よくはんだを形成する
ことができる。
[0006] Since the solder layer and the metal layer are etched using the substrate material to form a pad pattern in which the solder is applied to the pads, even if the pads have a narrow pitch, they can be easily and accurately placed on the pads. Solder can be formed well.

【0007】前記配線パターンを形成する工程はビルド
アップ法による工程を好適に採用できる。また、前記パ
ッドパターンを形成する工程は、前記はんだ層をエッチ
ングする工程と、該エッチング工程により残されたはん
だ層をマスクとして前記金属層をエッチングする工程と
の2段階で行うことで精度を高めることができる。
The step of forming the wiring pattern can suitably employ a step by a build-up method. Further, the step of forming the pad pattern is performed in two steps of a step of etching the solder layer and a step of etching the metal layer using the solder layer left by the etching step as a mask, thereby improving accuracy. be able to.

【0008】また本発明に係る基板材料は、金属層の片
面にはんだ層が形成され、該金属層の他面側に絶縁樹脂
層が形成されたことを特徴としている。該基板材料は、
上記回路基板の製造に用いて好適である。
Further, the substrate material according to the present invention is characterized in that a solder layer is formed on one side of a metal layer, and an insulating resin layer is formed on the other side of the metal layer. The substrate material is
It is suitable for use in the manufacture of the circuit board.

【0009】[0009]

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図1は基板材料
10の断面説明図である。基板材料10は、金属層の一
例である銅箔12の一面側(片面)にはんだ層14が形
成され、銅箔12の他面側に絶縁樹脂層16が形成され
た3層構造からなる。銅箔12の厚さは特に限定される
ものではないが、5〜10μm程度が好適である。はん
だ層14は30〜50μm程度の厚さが好適である。ま
た絶縁樹脂層16は20〜100μm程度の厚さが好適
である。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an explanatory sectional view of a substrate material 10. The substrate material 10 has a three-layer structure in which a solder layer 14 is formed on one surface (one surface) of a copper foil 12 which is an example of a metal layer, and an insulating resin layer 16 is formed on the other surface of the copper foil 12. The thickness of the copper foil 12 is not particularly limited, but is preferably about 5 to 10 μm. The thickness of the solder layer 14 is preferably about 30 to 50 μm. The thickness of the insulating resin layer 16 is preferably about 20 to 100 μm.

【0010】はんだ層14は銅箔12上にはんだめっき
によって形成する。あるいは逆にはんだシート(層)1
4上に銅めっきによって銅箔12を形成するようにして
もよい。絶縁樹脂層16は、フィラー入りのエポキシ樹
脂フィルムを接着剤によって銅箔12の他面側に貼着し
て形成する。あるいはフィラー入りのエポキシ樹脂を銅
箔12の他面側に塗布し、硬化させて、絶縁樹脂層16
を形成するようにしてもよい。なお絶縁樹脂層16には
フィラーは混入されなくてもよい。
The solder layer 14 is formed on the copper foil 12 by solder plating. Or conversely, solder sheet (layer) 1
Copper foil 12 may be formed on copper foil 4 by copper plating. The insulating resin layer 16 is formed by attaching a filler-containing epoxy resin film to the other surface of the copper foil 12 with an adhesive. Alternatively, an epoxy resin containing a filler is applied to the other side of the copper foil 12 and cured to form an insulating resin layer 16.
May be formed. Note that the insulating resin layer 16 need not be mixed with a filler.

【0011】図2は、上記基板材料10を用いて、回路
基板の一例である半導体パッケージを製造する工程を示
す。まず同図(a)に示すように、絶縁樹脂層16にレ
ーザー加工により銅箔12の表面に到達する孔18をあ
ける。次に該孔18に導電ペースト20を充填する(同
図(b))。
FIG. 2 shows a process of manufacturing a semiconductor package, which is an example of a circuit board, by using the above-mentioned substrate material 10. First, as shown in FIG. 1A, a hole 18 reaching the surface of the copper foil 12 is formed in the insulating resin layer 16 by laser processing. Next, the holes 18 are filled with a conductive paste 20 (FIG. 2B).

【0012】そして、公知の手段により配線パターン2
2、24が形成された多層または単層の基板26の表面
に、配線パターン22に導体ペースト20を介して銅箔
12が電気的に接続するように同図(b)の基板材料1
0を積層する(同図(c)および(d))。次にはんだ
層14上に感光性レジスト(図示せず)を塗布し、露
光、現像してレジストパターンを形成し、このレジスト
パターンをマスクとしてエッチング液(例えば硝酸水溶
液)ではんだ層14をエッチングして、所要のはんだの
パターンを形成する(同図(e))。
The wiring pattern 2 is formed by a known means.
The substrate material 1 shown in FIG. 3B is electrically connected to the wiring pattern 22 via the conductive paste 20 on the surface of the multi-layer or single-layer substrate 26 on which the layers 2 and 24 are formed.
0 are laminated (FIGS. 3C and 3D). Next, a photosensitive resist (not shown) is applied onto the solder layer 14, exposed and developed to form a resist pattern, and the resist pattern is used as a mask to etch the solder layer 14 with an etchant (for example, an aqueous nitric acid solution). Thus, a required solder pattern is formed (FIG. 3E).

【0013】そして、上記エッチング工程により残され
たはんだ14aをマスクとしてエッチング液(例えば塩
化第二銅水溶液)で銅箔12をエッチングして、はんだ
(予備はんだ)14aの付着(被着)したパッド12a
からなるパッドパターン28を形成するのである(同図
(f))。なお、場合によっては、はんだ層14および
銅箔12を共通のエッチング液で同時にエッチングして
パッドパターン28に形成してもよい。
Then, the copper foil 12 is etched with an etching solution (for example, an aqueous solution of cupric chloride) using the solder 14a left in the above etching process as a mask, and the pad on which the solder (preliminary solder) 14a is attached (adhered). 12a
Is formed (FIG. 1F). In some cases, the pad layer 28 may be formed by simultaneously etching the solder layer 14 and the copper foil 12 with a common etching solution.

【0014】絶縁樹脂層16上に単層あるいは多層の配
線パターンを形成するのはビルドアップ法によってもよ
い。すなわち、図2(a)の孔開け加工の後、無電解銅
めっき、次いで電解銅めっきを施して、孔18内および
絶縁樹脂層16上に銅めっき皮膜(図示せず)を形成す
る。この銅めっき皮膜は孔18内のめっき皮膜を介して
銅箔12と電気的に接続する。そして銅めっき皮膜をエ
ッチングにより所要の配線パターンに形成する。
The formation of a single-layer or multilayer wiring pattern on the insulating resin layer 16 may be performed by a build-up method. That is, after drilling the hole shown in FIG. 2A, electroless copper plating and then electrolytic copper plating are performed to form a copper plating film (not shown) in the hole 18 and on the insulating resin layer 16. This copper plating film is electrically connected to the copper foil 12 via the plating film in the hole 18. Then, a copper plating film is formed into a required wiring pattern by etching.

【0015】多層の場合には、さらに配線パターン上に
絶縁樹脂層(図示せず)を塗布または積層して形成し、
孔開け加工、めっき工程、エッチング工程を経て、所要
多段の配線パターンに形成するのである。
In the case of a multilayer, an insulating resin layer (not shown) is further applied or laminated on the wiring pattern to form
After forming a hole, a plating step, and an etching step, it is formed into a required multi-stage wiring pattern.

【0016】本実施の形態では、上記3層構造の基板材
料を用いて、はんだ層14ならびに銅箔12をエッチン
グして、パッドにはんだが付着したパッドパターン28
を形成するから、狭ピッチのパッドであっても、該パッ
ド上に容易かつ精度よくはんだ(予備はんだ)を形成す
ることができる。
In the present embodiment, the solder layer 14 and the copper foil 12 are etched by using the above-described substrate material having a three-layer structure, and the pad pattern 28 in which the solder is attached to the pad is formed.
Is formed, solder (preliminary solder) can be easily and accurately formed on a narrow-pitch pad.

【0017】図3は上記ビルドアップ法によって形成し
た半導体パッケージ30を示す。32は内部配線パター
ンである。上記のパッド12aの回りには予備はんだ1
4aを露出させるようにしてソルダーレジスト層34が
形成されている。また、パッドパターン28と反対側の
最表層のパッド(外部接続端子)33の回りにもソルダ
ーレジスト層34が形成され、このパッド33に外部接
続用のはんだボール(バンプ)35が取り付けられる。
FIG. 3 shows a semiconductor package 30 formed by the above build-up method. 32 is an internal wiring pattern. Preliminary solder 1 is placed around the pad 12a.
A solder resist layer 34 is formed so as to expose 4a. Further, a solder resist layer 34 is also formed around the outermost pad (external connection terminal) 33 on the opposite side to the pad pattern 28, and a solder ball (bump) 35 for external connection is attached to the pad 33.

【0018】半導体チップ36は半導体チップ36に形
成されたバンプ37を介して予備はんだ14aによりフ
リップチップ接続されて半導体パッケージ30に搭載さ
れる。半導体チップ36とソルダーレジスト34との間
の間隙にはアンダーフィル剤38が充填される。上記の
ようにして完成された半導体装置は、はんだボール35
を介して実装基板40に実装される。
The semiconductor chip 36 is flip-chip connected by the preliminary solder 14a via bumps 37 formed on the semiconductor chip 36 and mounted on the semiconductor package 30. A gap between the semiconductor chip 36 and the solder resist 34 is filled with an underfill agent 38. The semiconductor device completed as described above has a solder ball 35
Is mounted on the mounting board 40 via the.

【0019】半導体パッケージ30は図3のフェイスア
ップタイプのものの他、図4に示すフェイスダウンタイ
プの半導体パッケージ30としてもよい。すなわち、は
んだボール(バンプ)35を、半導体チップ36が搭載
される側と同じ側のパッケージのパッド33に取り付け
るのである。他の構成は図3に示すものと同じであるの
で説明を省略する。
The semiconductor package 30 may be a face-down type semiconductor package 30 shown in FIG. 4 in addition to the face-up type semiconductor package shown in FIG. That is, the solder balls (bumps) 35 are attached to the pads 33 of the package on the same side as the side on which the semiconductor chip 36 is mounted. The other configuration is the same as that shown in FIG.

【0020】上記では、基板材料10を用いる回路基板
の例として半導体パッケージ30を用いて説明したが、
基板材料10の用途は上記に限定されるものではない。
例えば、実装基板40における、上記半導体装置をはん
だボール35を介して実装基板40のパッド(図示せ
ず)に接続する場合にも適用できる。この場合にも実装
基板40のパッドにはあらかじめ予備はんだを付着させ
ておくのであるが、この予備はんだを付着させたパッド
(図示せず)を含む実装基板を、基板材料10を用いて
上記と同様にして製造することができる。
In the above description, the semiconductor package 30 has been described as an example of the circuit board using the substrate material 10.
The application of the substrate material 10 is not limited to the above.
For example, the present invention can be applied to a case where the semiconductor device in the mounting board 40 is connected to pads (not shown) of the mounting board 40 via the solder balls 35. Also in this case, the preliminary solder is previously attached to the pads of the mounting board 40. The mounting board including the pads (not shown) to which the preliminary solder has been applied is replaced with the above-described board using the board material 10. It can be manufactured in a similar manner.

【0021】図5は回路基板の製造方法のさらに他の実
施の形態を示す。本実施の形態では、配線パターン2
2、24が形成され、さらに配線パターン22上にめっ
きまたは導体ペーストによりピン状のバンプ27が形成
された基板26に、上記基板材料10を積層し、基板2
6のバンプ27を、基板材料10の絶縁樹脂層16を貫
通させ、バンプ27を銅箔12に接続するようにしてい
る。このようにしても図2の(d)に示すのとほぼ同様
な積層基板を製造することができる。そして同図(e)
および(f)と同様の工程を経て、パッド12aにはん
だ14aが付着(被着)した回路基板を得ることができ
る。
FIG. 5 shows still another embodiment of the method of manufacturing a circuit board. In the present embodiment, the wiring pattern 2
2 and 24 are formed, and the substrate material 10 is laminated on a substrate 26 on which a pin-shaped bump 27 is formed on the wiring pattern 22 by plating or conductive paste.
The bump 27 of No. 6 is made to penetrate the insulating resin layer 16 of the substrate material 10, and the bump 27 is connected to the copper foil 12. Even in this way, it is possible to manufacture a laminated substrate substantially similar to that shown in FIG. And the figure (e)
Through the same steps as in (f) and (f), it is possible to obtain a circuit board in which the solder 14a is attached (adhered) to the pad 12a.

【0022】この場合の基板材料10は、図1に示すよ
うに、銅箔12の一面側にはんだ層14を、多面側に絶
縁樹脂層16をあらかじめ一体に形成したものであって
もよいし、図5に示すように、絶縁樹脂層16は分離さ
れていて、積層させる際に基板26と銅箔12との間に
介在させるようにしてもよい。
In this case, as shown in FIG. 1, the substrate material 10 may be one in which a solder layer 14 is formed on one side of a copper foil 12 and an insulating resin layer 16 is formed on one side in advance. As shown in FIG. 5, the insulating resin layer 16 may be separated, and may be interposed between the substrate 26 and the copper foil 12 at the time of lamination.

【0023】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to these embodiments, and it is possible to make various modifications without departing from the spirit of the invention. Of course.

【0024】[0024]

【発明の効果】本発明に係る回路基板の製造方法によれ
ば、前述のように、基板材料を用いて、はんだ層ならび
に金属層をエッチングして、パッドにはんだが被着した
パッドパターンを形成するから、狭ピッチのパッドであ
っても、該パッド上に容易かつ精度よくはんだを形成す
ることができる。また本発明に係る基板材料は、上記回
路基板の製造に用いて好適である。
According to the method of manufacturing a circuit board according to the present invention, as described above, a solder layer and a metal layer are etched using a board material to form a pad pattern in which solder is applied to a pad. Therefore, even if the pad has a narrow pitch, the solder can be easily and accurately formed on the pad. Further, the substrate material according to the present invention is suitable for use in manufacturing the circuit board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】基板材料の断面説明図である。FIG. 1 is an explanatory sectional view of a substrate material.

【図2】回路基板の一例である半導体パッケージの製造
工程図である。
FIG. 2 is a manufacturing process diagram of a semiconductor package which is an example of a circuit board.

【図3】フイスアップタイプの半導体パッケージの例を
示す断面説明図である。
FIG. 3 is an explanatory cross-sectional view illustrating an example of a semiconductor package of a fus-up type;

【図4】フイスダウンタイプの半導体パッケージの例を
示す断面説明図である。
FIG. 4 is an explanatory cross-sectional view showing an example of a semiconductor package of a twist-down type;

【図5】回路基板の他の製造方法を示す説明図である。FIG. 5 is an explanatory view showing another method of manufacturing the circuit board.

【符号の説明】[Explanation of symbols]

10 基板材料 12 銅箔 12a パッド 14 はんだ層 14a はんだ 16 絶縁樹脂層 18 孔 22、24 配線パターン 26 絶縁層 28 パッドパターン 30 半導体パッケージ 32 内部配線パターン 34 ソルダーレジスト層 35 はんだボール(バンプ) 36 半導体チップ 37 バンプ 40 実装基板 DESCRIPTION OF SYMBOLS 10 Substrate material 12 Copper foil 12a Pad 14 Solder layer 14a Solder 16 Insulating resin layer 18 Hole 22, 24 Wiring pattern 26 Insulating layer 28 Pad pattern 30 Semiconductor package 32 Internal wiring pattern 34 Solder resist layer 35 Solder ball (bump) 36 Semiconductor chip 37 bump 40 mounting board

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 金属層の一面側にはんだ層が形成され、
該金属層の他面側に絶縁樹脂層が形成された基板材料の
前記絶縁樹脂層側に、前記金属層と電気的に接続する単
層もしくは多層の配線パターンを形成する工程と、 前記はんだ層および前記金属層をエッチングして、該金
属層により形成されたパッド上面にはんだが被着された
パッドパターンを形成する工程とを含むことを特徴とす
る回路基板の製造方法。
1. A solder layer is formed on one side of a metal layer,
Forming a single-layer or multilayer wiring pattern electrically connected to the metal layer on the insulating resin layer side of a substrate material having an insulating resin layer formed on the other surface side of the metal layer; And etching the metal layer to form a pad pattern in which solder is applied to the upper surface of the pad formed by the metal layer.
【請求項2】 前記配線パターンを形成する工程が、ビ
ルドアップ法による工程であることを特徴とする請求項
1記載の回路基板の製造方法。
2. The method according to claim 1, wherein the step of forming the wiring pattern is a step based on a build-up method.
【請求項3】 前記パッドパターンを形成する工程が、
前記はんだ層をエッチングする工程と、該エッチング工
程により残されたはんだ層をマスクとして前記金属層を
エッチングする工程とを含むことを特徴とする請求項1
または2記載の回路基板の製造方法。
3. The step of forming the pad pattern,
2. The method according to claim 1, further comprising: a step of etching the solder layer; and a step of etching the metal layer using the solder layer left in the etching step as a mask.
Or the method for manufacturing a circuit board according to 2.
【請求項4】 金属層の一面側にはんだ層が形成され、
該金属層の他面側に絶縁樹脂層が形成されたことを特徴
とする基板材料。
4. A solder layer is formed on one side of the metal layer,
A substrate material, wherein an insulating resin layer is formed on the other surface of the metal layer.
JP374399A 1999-01-11 1999-01-11 Manufacture and material of circuit board Pending JP2000208917A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP374399A JP2000208917A (en) 1999-01-11 1999-01-11 Manufacture and material of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP374399A JP2000208917A (en) 1999-01-11 1999-01-11 Manufacture and material of circuit board

Publications (1)

Publication Number Publication Date
JP2000208917A true JP2000208917A (en) 2000-07-28

Family

ID=11565696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP374399A Pending JP2000208917A (en) 1999-01-11 1999-01-11 Manufacture and material of circuit board

Country Status (1)

Country Link
JP (1) JP2000208917A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124744A (en) * 2000-10-12 2002-04-26 Eastern Co Ltd Circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124744A (en) * 2000-10-12 2002-04-26 Eastern Co Ltd Circuit board

Similar Documents

Publication Publication Date Title
US7185429B2 (en) Manufacture method of a flexible multilayer wiring board
US8458900B2 (en) Wiring substrate having columnar protruding part
JP3670917B2 (en) Semiconductor device and manufacturing method thereof
JP3813402B2 (en) Manufacturing method of semiconductor device
JP5267604B2 (en) Wiring board and manufacturing method thereof
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
JP2006294692A (en) Semiconductor device and its manufacturing method
JPH11233678A (en) Manufacture of ic package
JP2001028483A (en) Wiring board, multilayer wiring board, circuit component package, and manufacturing method of wiring board
JP2008300507A (en) Wiring substrate and manufacturing process of the same
JP2017163027A (en) Wiring board, semiconductor device, and manufacturing method for wiring board
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP5406572B2 (en) Electronic component built-in wiring board and manufacturing method thereof
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
JP7253946B2 (en) Wiring board and its manufacturing method, semiconductor package
US20160353576A1 (en) Electronic component built-in substrate and electronic device
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
JP2000315706A (en) Manufacture of circuit substrate and circuit substrate
JPH11274734A (en) Electronic circuit device and its manufacture
JP2000208917A (en) Manufacture and material of circuit board
JP2003347477A (en) Substrate, substrate for semiconductor package, semiconductor device and semiconductor package
JP3107535B2 (en) Wiring board, circuit component mounted body, and method of manufacturing wiring board
JPH06291246A (en) Multi-chip semiconductor device
JP2008181921A (en) Substrate with built-in electronic component and electronic equipment using the same, and method of manufacturing substrate with built-in electronic component
JP2001274203A (en) Bimetal substrate and bga structure

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040618