JP2000196047A - Soi substrate and manufacture thereof - Google Patents

Soi substrate and manufacture thereof

Info

Publication number
JP2000196047A
JP2000196047A JP37087698A JP37087698A JP2000196047A JP 2000196047 A JP2000196047 A JP 2000196047A JP 37087698 A JP37087698 A JP 37087698A JP 37087698 A JP37087698 A JP 37087698A JP 2000196047 A JP2000196047 A JP 2000196047A
Authority
JP
Japan
Prior art keywords
wafer
layer
ions
oxide film
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37087698A
Other languages
Japanese (ja)
Other versions
JP3951487B2 (en
Inventor
Masayasu Katayama
正健 片山
Hiroyuki Kobayashi
裕之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP37087698A priority Critical patent/JP3951487B2/en
Publication of JP2000196047A publication Critical patent/JP2000196047A/en
Application granted granted Critical
Publication of JP3951487B2 publication Critical patent/JP3951487B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a laminated SOI wafer equipped with an SOI layer and a high- concentration impurity layer which are both excellent in thickness uniformity, by a method wherein impurity ions and hydrogen ions are implanted into the same wafer from above the same surface changing in the depth of implantation, and the wafer is separated at a region where hydrogen ions are implanted. SOLUTION: Impurity ions are implanted into the surface of a bonded wafer 1 for the formation of a high-concentration impurity layer 3, and then hydrogen ions are implanted into the impurity ion-implanted surface. Moreover, hydrogen ions are implanted as deep as a certain point beyond the high-concentration impurity layer 3. By this setup, a fine air bubble layer 5 is formed in parallel with the surface of the wafer 1 and brought into close contact with a base wafer 2 where an oxide film 4 is formed. The laminate composed of the wafers 1 and 2 are thermally treated in an inert gas atmosphere, and a separated wafer 6 and a laminated SOI wafer A are separated from one another by rearrangement of crystal and condensation of air bubbles. By this setup, a laminated SOI wafer which is possessed of a high- concentration impurity layer 3 as thick as 0.1 to 0.2 μm and as high in impurity concentration peak as 1×1018 atmos/cm3 or above can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はSOI基板及びその
製造方法に係り、詳しくはBiCMOSデバイス用、C
MOSデバイス用の貼り合わせSOIウェーハ及びその
貼り合わせSOIウェーハの製造方法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an SOI substrate and a method of manufacturing the same, and more particularly, to a SOI substrate for a BiCMOS device.
The present invention relates to a bonded SOI wafer for a MOS device and a method for manufacturing the bonded SOI wafer.

【0002】[0002]

【従来の技術】SOI(silicon on insulator)ウェ
ーハは、埋め込み酸化膜(以下BOX膜という。)上に
シリコン層(SOI層)を有するものであるが、2枚の
シリコンウェーハ(ベースウェーハとボンドウェーハ)
をシリコン酸化膜を介して結合する、いわゆる貼り合わ
せSOIウェーハは、SOI層の結晶性が良好であるた
め、SOI層に形成するデバイス特性に優れ、非常に有
益なものである。このSOI層にバイポーラトランジス
タを形成する場合、BOX膜の直上に少なくとも1×1
17 atoms/cm3の不純物(ドーパント)を含む埋め込
み層(以下高濃度不純物層、または単に高濃度層とい
う。)を形成しておく必要があり、この高濃度層を有す
る貼り合わせSOIウェーハの作製方法として、例えば
次のような方法がある。
2. Description of the Related Art An SOI (silicon on insulator) wafer has a silicon layer (SOI layer) on a buried oxide film (hereinafter referred to as a BOX film). However, two silicon wafers (a base wafer and a bond wafer) are used. )
Is bonded via a silicon oxide film, the so-called bonded SOI wafer has excellent crystallinity of the SOI layer, and therefore has excellent device characteristics to be formed on the SOI layer and is very useful. When a bipolar transistor is formed on this SOI layer, at least 1 × 1
A buried layer containing an impurity (dopant) of 0 17 atoms / cm 3 (hereinafter, referred to as a high-concentration impurity layer or simply a high-concentration layer) must be formed, and a bonded SOI wafer having this high-concentration layer is required. As a manufacturing method, for example, there is the following method.

【0003】(1)デバイス形成用ウェーハの表面に不
純物をガス拡散あるいはイオン注入して高濃度層を形成
し、表面に酸化膜を形成した支持ウェーハと結合した
後、素子形成用ウェーハを薄膜化する方法。(特開平5
−136108号) (2)貼り合わせ法により予め貼り合わせSOIウェー
ハを作製し、そのSOI層に不純物をガス拡散あるいは
イオン注入してSOI層を高濃度層に改質した後、高濃
度層上にエピタキシャル層を成長させる方法。(特開平
1−196169号、特開平8−139180の従来技
術(図7)) (3)貼り合わせ法により予め貼り合わせSOIウェー
ハを作製し、そのSOI層表面を通してBOX層直上の
み高濃度層が形成される様に注入エネルギーを調整して
不純物をイオン注入する方法。(特開平4−23915
3号)
(1) Impurities are diffused or ion-implanted into the surface of a device forming wafer to form a high-concentration layer, which is bonded to a supporting wafer having an oxide film formed on the surface, and then the element forming wafer is thinned. how to. (Japanese Patent Laid-Open No. 5
(No. 136108) (2) A bonded SOI wafer is prepared in advance by a bonding method, impurities are gas-diffused or ion-implanted into the SOI layer to modify the SOI layer into a high-concentration layer, and then the SOI layer is formed on the high-concentration layer. A method of growing an epitaxial layer. (Prior arts of JP-A-1-196169 and JP-A-8-139180 (FIG. 7)) (3) A bonded SOI wafer is prepared in advance by a bonding method, and a high-concentration layer is formed only directly above the BOX layer through the SOI layer surface. A method of ion-implanting impurities by adjusting the implantation energy so that it is formed. (JP-A-4-23915)
No. 3)

【0004】ところで、貼り合わせSOIウェーハを用
いたデバイスとしては、バイポーラデバイスのみなら
ず、近年、バイポーラとCMOSを組み合わせた高性能
のいわゆるBiCMOSデバイスも作製されるようにな
っている。この高性能BiCMOSデバイスを作製する
貼り合わせSOIウェーハにおいても、前記バイポーラ
デバイスと同様に高濃度層が必要とされるが、その特性
上、SOI層の厚さも1〜2μm程度の薄膜化と、少な
くとも±0.1μmの膜厚均一性が必要である。
By the way, as a device using a bonded SOI wafer, not only a bipolar device but also a so-called high performance BiCMOS device combining bipolar and CMOS has recently been manufactured. The bonded SOI wafer for producing this high-performance BiCMOS device also requires a high-concentration layer as in the case of the bipolar device. However, due to its characteristics, the thickness of the SOI layer is reduced to about 1 to 2 μm. A film thickness uniformity of ± 0.1 μm is required.

【0005】また、低消費電力、低電圧駆動を目的とし
たCMOSデバイス用として貼り合わせSOIウェーハ
を用いる場合には、必ずしも高濃度層は必要とされない
が、少なくともSOI層の厚さは0.3μm以下の極薄
膜が要求される。それに加えて、0.1〜0.2μm程
度の高濃度層(1×1018 atoms/cm3以上のピーク濃
度)の形成が可能であれば、デバイス設計やデバイス特
性上、非常に有益であるが、従来このような構造を有す
る貼り合わせSOIウェーハは作製できなかった。
When a bonded SOI wafer is used for a CMOS device for low power consumption and low voltage driving, a high concentration layer is not necessarily required, but at least the SOI layer has a thickness of 0.3 μm. The following ultra-thin films are required. In addition, if a high concentration layer of about 0.1 to 0.2 μm (peak concentration of 1 × 10 18 atoms / cm 3 or more) can be formed, it is very useful in device design and device characteristics. However, conventionally, a bonded SOI wafer having such a structure cannot be manufactured.

【0006】[0006]

【発明が解決しようとする課題】このようなBiCMO
S用、CMOS用として使用するために、高濃度層を有
する貼り合わせSOIウェーハを、上記(1)から
(3)に記載した従来の製造方法により作製すると、次
のような問題があった。 (1)の場合 SOI層の薄膜化を研削・研磨により行なうので、SO
I層の膜厚均一性が高々目標値±0.3μm程度しか得
られない。 (2)の場合 研削・研磨により薄膜化を行なったSOI層が高濃度層
となるので、高濃度層の膜厚均一性が(1)と同様に±
0.3μm程度しか得られない。また、エピタキシャル
成長を行なうので、工程数が増し、コスト高となる。 (3)の場合 高エネルギーで不純物が注入されるので、高濃度層の上
のSOI層の結晶性が悪化する上、一部BOX膜にも注
入されるので、BOX膜の特性も劣化する。
SUMMARY OF THE INVENTION Such a BiCMO
When a bonded SOI wafer having a high-concentration layer is manufactured by the conventional manufacturing method described in the above (1) to (3) to be used for S and CMOS, there are the following problems. In case (1), the SOI layer is thinned by grinding and polishing.
The film thickness uniformity of the I layer can be obtained only at most about the target value ± 0.3 μm. In the case of (2) Since the SOI layer thinned by grinding and polishing becomes a high-concentration layer, the uniformity of the thickness of the high-concentration layer is ±± as in (1).
Only about 0.3 μm can be obtained. In addition, since the epitaxial growth is performed, the number of steps is increased and the cost is increased. In the case of (3), since impurities are implanted with high energy, the crystallinity of the SOI layer on the high concentration layer is deteriorated, and the characteristics of the BOX film are also deteriorated because they are partially implanted into the BOX film.

【0007】さらに、0.1〜0.2μm程度の高濃度
層(1×1018 atoms/cm3以上のピーク濃度)の形成
という点に着目すると、(2)の製法では高濃度層が±
0.3μmになるので不可能であることは当然ながら、
(1)の場合は、高濃度層を形成した後、1000℃以
上で長時間の結合熱処理を行なうので、これにより高濃
度層が広がってしまい、0.1〜0.2μm程度且つ1
×1018 atoms/cm3以上という条件を満たすことがで
きない。また、(3)の場合は、イオン注入により悪化
したSOI層の結晶性を回復するために、やはり高温、
長時間での熱処理が必要になるので、(1)と同様に
0.1〜0.2μm程度且つ1×1018atoms/cm3以上
という条件を満たすことができない。尚、不純物のピー
ク濃度とは、高濃度層中で最も不純物濃度が高い領域に
おける不純物濃度を意味している。
Further attention is focused on the formation of a high concentration layer (peak concentration of 1 × 10 18 atoms / cm 3 or more) of about 0.1 to 0.2 μm.
Of course, it is impossible because it becomes 0.3 μm,
In the case of (1), after forming the high-concentration layer, the bonding heat treatment is performed at 1000 ° C. or more for a long time.
The condition of × 10 18 atoms / cm 3 or more cannot be satisfied. In the case of (3), in order to recover the crystallinity of the SOI layer deteriorated by the ion implantation, a high temperature
Since a long-time heat treatment is required, the conditions of about 0.1 to 0.2 μm and 1 × 10 18 atoms / cm 3 or more cannot be satisfied as in (1). The peak impurity concentration means an impurity concentration in a region where the impurity concentration is highest in the high concentration layer.

【0008】本発明は上記した従来の技術が有する問題
点に鑑みてなされたもので、その目的とするところは、
膜厚が均一なSOI層及び高濃度不純物層を有する貼り
合わせSOIウェーハの提供及びその貼り合わせウェー
ハの製造方法を提供することにある。
[0008] The present invention has been made in view of the above-mentioned problems of the prior art.
An object of the present invention is to provide a bonded SOI wafer having an SOI layer and a high-concentration impurity layer having a uniform thickness and a method of manufacturing the bonded wafer.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明請求項1に記載の貼り合わせSOIウェーハ
は、埋め込み酸化膜上に高濃度不純物層を有する貼り合
わせSOIウェーハであって、前記高濃度不純物層の厚
さが0.1〜0.2μmであり、且つ不純物のピーク濃
度を1×1018 atoms/cm3以上としたことを特徴とす
る。
In order to achieve the above object, a bonded SOI wafer according to claim 1 of the present invention is a bonded SOI wafer having a high concentration impurity layer on a buried oxide film, The high-concentration impurity layer has a thickness of 0.1 to 0.2 μm and a peak impurity concentration of 1 × 10 18 atoms / cm 3 or more.

【0010】そして、上記貼り合わせSOIウェーハを
製造する製造方法は請求項2に記載するように、2枚の
シリコンウェーハをシリコン酸化膜を介して結合するこ
とにより、埋め込み酸化膜上に高濃度不純物層を有する
貼り合わせSOIウェーハの製造方法において、第一の
シリコンウェーハの表面から不純物イオンの注入およ
び、該不純物イオンよりも深く水素イオンまたは希ガス
イオンの注入を行なった後、第一のシリコンウェーハの
イオン注入を行った表面と第二のシリコンウェーハの表
面とをシリコン酸化膜を介して密着させ、前記水素イオ
ンまたは希ガスイオンの注入領域で第一のウェーハを剥
離して貼り合わせSOIウェーハを作製した後、該貼り
合わせSOIウェーハを熱処理することを特徴とする。
このように、同一ウェーハの同一表面側から不純物イオ
ンの注入と水素イオンまたは希ガスイオンの注入を深さ
を変えて行ない、水素イオンまたは希ガスイオンが注入
された領域で剥離することにより、膜厚均一性に優れた
SOI層及び高濃度不純物層を有する貼り合わせSOI
ウェーハを作製できる。
According to a second aspect of the present invention, there is provided a method for manufacturing a bonded SOI wafer, comprising bonding two silicon wafers through a silicon oxide film to form a high-concentration impurity on the buried oxide film. In the method for manufacturing a bonded SOI wafer having a layer, after implanting impurity ions from the surface of the first silicon wafer and implanting hydrogen ions or rare gas ions deeper than the impurity ions, the first silicon wafer The surface on which the ion implantation is performed and the surface of the second silicon wafer are brought into close contact with each other with a silicon oxide film interposed therebetween, and the first wafer is separated and bonded in the region where the hydrogen ions or the rare gas ions are implanted. After fabrication, the bonded SOI wafer is heat-treated.
As described above, the implantation of impurity ions and the implantation of hydrogen ions or rare gas ions from the same surface side of the same wafer at different depths are performed, and the film is peeled off in the region where the hydrogen ions or rare gas ions have been implanted. Bonded SOI having SOI layer excellent in thickness uniformity and high concentration impurity layer
Wafers can be made.

【0011】また、本発明の請求項3に記載した発明
は、2枚のシリコンウェーハをシリコン酸化膜を介して
結合することにより、埋め込み酸化膜上に高濃度不純物
層を有する貼り合わせSOIウェーハの製造方法におい
て、第一のシリコンウェーハの表面にシリコン酸化膜を
形成した後、該酸化膜を通して不純物イオンの注入およ
び、該不純物イオンよりも深く水素イオンまたは希ガス
イオンの注入を同一面側から行ない、その第一のシリコ
ンウェーハのイオン注入を行った表面と第二のシリコン
ウェーハの表面とをシリコン酸化膜を介して密着させ、
前記水素イオンまたは希ガスイオンの注入領域で第一の
ウェーハを剥離して貼り合わせSOIウェーハを作製し
た後、該貼り合わせSOIウェーハを熱処理することを
特徴とする。このように、不純物イオンの注入と水素イ
オンまたは希ガスイオンの注入を酸化膜を介して同一面
側から行なうことにより、シリコンウェーハに対する注
入ダメージを小さくすることができ、また、その酸化膜
を一旦除去してから、あらためて形成した酸化膜を介し
て結合を行えば、イオン注入により酸化膜中に注入され
た不純物イオンを除去できるので、埋め込み酸化膜の特
性を向上することができる。
According to a third aspect of the present invention, there is provided a bonded SOI wafer having a high-concentration impurity layer on a buried oxide film by bonding two silicon wafers via a silicon oxide film. In the manufacturing method, after forming a silicon oxide film on the surface of the first silicon wafer, implantation of impurity ions through the oxide film and implantation of hydrogen ions or rare gas ions deeper than the impurity ions are performed from the same surface side. The surface of the first silicon wafer where the ion implantation is performed and the surface of the second silicon wafer are brought into close contact with each other via a silicon oxide film,
The method is characterized in that a bonded SOI wafer is manufactured by peeling the first wafer in the hydrogen ion or rare gas ion implanted region to produce a bonded SOI wafer. In this way, by implanting impurity ions and implanting hydrogen ions or rare gas ions from the same surface side via the oxide film, implantation damage to the silicon wafer can be reduced, and the oxide film is once removed. If the bonding is performed via a newly formed oxide film after the removal, the impurity ions implanted into the oxide film by ion implantation can be removed, so that the characteristics of the buried oxide film can be improved.

【0012】また、本発明の請求項4に記載した発明
は、前記剥離熱処理温度を400〜800℃とし、剥離
後の前記貼り合わせSOIウェーハに加える熱処理は急
速加熱・急速冷却装置を用い、剥離熱処理温度より高温
で行なうことを特徴とする。このような剥離熱処理温度
および剥離後の熱処理条件とすることで、高濃度不純物
層の拡散を抑制でき、かつ結合強度を十分なものにする
ことができる。
Further, in the invention described in claim 4 of the present invention, the peeling heat treatment temperature is set to 400 to 800 ° C., and the heat treatment applied to the bonded SOI wafer after peeling is performed by using a rapid heating / cooling device. The heat treatment is performed at a temperature higher than the heat treatment temperature. By setting such a peeling heat treatment temperature and a heat treatment condition after the peeling, the diffusion of the high-concentration impurity layer can be suppressed and the bonding strength can be made sufficient.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明請求項2記載の貼
り合わせSOIウェーハの製造工程の一例を示すフロー
図である。工程(a)は、SOI層となるボンドウェー
ハ1と、支持基板となるベースウェーハ2を準備する工
程である。ボンドウェーハ1としては、例えば導電型が
n型で1〜100Ω・cm程度の比較的高抵抗率(低不
純物濃度)のウェーハを選択する。ベースウェーハ2
は、前記したボンドウェーハ1とほぼ同一の形状(口
径、オリエンテーションフラットなど)であればよく、
導電型、抵抗率等は特に限定されず、又、用途に応じて
例えば石英、サファイア、炭化ケイ素、窒化アルミニウ
ムなどの絶縁性基板を用いてもよい。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flow chart showing an example of a manufacturing process of a bonded SOI wafer according to claim 2 of the present invention. Step (a) is a step of preparing a bond wafer 1 serving as an SOI layer and a base wafer 2 serving as a support substrate. As the bond wafer 1, for example, a wafer having an n-type conductivity and a relatively high resistivity (low impurity concentration) of about 1 to 100 Ω · cm is selected. Base wafer 2
May be substantially the same shape (diameter, orientation flat, etc.) as the bond wafer 1 described above.
The conductivity type, the resistivity, and the like are not particularly limited, and an insulating substrate such as quartz, sapphire, silicon carbide, or aluminum nitride may be used depending on the application.

【0014】工程(b)は、ボンドウェーハ1表面に不
純物イオンを注入して高濃度不純物層3を形成する工程
で、例えばアンチモン(Sb)イオンを注入する。アン
チモン(Sb)イオン以外にも、n型不純物イオンとし
て、砒素(As)やリン(P)を用いてもよい。また、
p型不純物としては、主にボロン(B)イオンが用いら
れる。尚、ボンドウェーハ1の導電型、不純物濃度と注
入する不純物イオンの種類に関しては特に限定されず、
目的に応じて適宜選択することができる。また、注入エ
ネルギーおよびドーズ量等の注入条件についても、目的
とする高濃度不純物層の濃度や厚さにより、適宜設定さ
れる。
In the step (b), impurity ions are implanted into the surface of the bond wafer 1 to form the high-concentration impurity layer 3, for example, antimony (Sb) ions are implanted. In addition to antimony (Sb) ions, arsenic (As) or phosphorus (P) may be used as n-type impurity ions. Also,
As the p-type impurity, boron (B) ions are mainly used. The conductivity type of the bond wafer 1, the impurity concentration, and the type of impurity ions to be implanted are not particularly limited.
It can be appropriately selected according to the purpose. Further, implantation conditions such as implantation energy and dose amount are appropriately set depending on the concentration and thickness of the target high-concentration impurity layer.

【0015】工程(c)は、ボンドウェーハ1のアンチ
モン(Sb)イオンを注入した面に、水素イオンまたは
希ガスイオンの少なくとも一方、ここでは水素イオンを
注入する工程である。そして、この水素イオンの注入
は、少なくとも前工程(b)におけるアンチモン(S
b)イオンの注入により形成された高濃度不純物層3を
超える深さまでとする。この水素イオンの注入は、特開
平5−211128号に記載された水素イオン剥離法
(スマートカット法とも呼ばれる)により、水素イオン
を注入した領域で剥離を生じさせるための工程である。
水素イオンの注入によってボンドウェーハ1内部のイオ
ンの平均進入深さにおいて表面に平行な微小気泡層(封
入層)5が形成され、酸化膜4を形成したベースウェー
ハ2と密着させ、その後熱処理(剥離熱処理)を加える
と、工程(d)および工程(e)に示した様に微小気泡
層を剥離面として一方のウェーハを薄膜状に剥離するこ
とができる。また、最近では、イオン注入時の条件次第
では、400℃以下の低温熱処理や、或いは熱処理を加
えずに剥離する技術も報告されている。
Step (c) is a step of implanting at least one of hydrogen ions and rare gas ions, here hydrogen ions, into the surface of the bond wafer 1 on which antimony (Sb) ions have been implanted. The implantation of the hydrogen ions is performed at least in the case of antimony (S
b) To a depth exceeding the high concentration impurity layer 3 formed by ion implantation. This implantation of hydrogen ions is a step for causing separation in a region where hydrogen ions have been implanted by a hydrogen ion separation method (also called a smart cut method) described in Japanese Patent Application Laid-Open No. 5-211128.
Hydrogen ions are implanted to form a microbubble layer (encapsulation layer) 5 parallel to the surface at the average penetration depth of ions inside the bond wafer 1, which is brought into close contact with the base wafer 2 on which the oxide film 4 is formed, and then heat-treated (separated) When heat treatment is added, one of the wafers can be peeled into a thin film with the microbubble layer as a peeling surface as shown in steps (d) and (e). In recent years, a technique of performing low-temperature heat treatment at 400 ° C. or lower or peeling without applying heat treatment, depending on the conditions at the time of ion implantation, has also been reported.

【0016】工程(e)の剥離熱処理としては、例えば
不活性ガス雰囲気中で約400℃以上の温度で熱処理を
加えれば、結晶の再配列と気泡の凝集とによって剥離ウ
ェーハ6と貼り合わせSOIウェーハ(SOI層(微小
気泡層)5+高濃度不純物層3+埋め込み酸化膜4+ベ
ースウェーハ2)Aとに分離される。分離された貼り合
わせSOIウェーハAの膜厚均一性は、水素イオン注入
深さの均一性に依存するので、目標膜厚±0.01μm
以下の均一性が充分に得られる。尚、前記剥離熱処理の
温度を800℃以下(400℃以上)とすれば、アンチ
モン(Sb)イオンを注入した高濃度層3が拡散により
広がったり、ピーク濃度を低下させるといった現象を防
ぐことができる。
As the peeling heat treatment in the step (e), for example, if a heat treatment is applied at a temperature of about 400 ° C. or more in an inert gas atmosphere, the SOI wafer bonded to the peeled wafer 6 by rearrangement of crystals and aggregation of bubbles. (SOI layer (microbubble layer) 5 + high-concentration impurity layer 3 + buried oxide film 4 + base wafer 2) A. Since the uniformity of the thickness of the separated bonded SOI wafer A depends on the uniformity of the hydrogen ion implantation depth, the target thickness is ± 0.01 μm.
The following uniformity is sufficiently obtained. If the temperature of the peeling heat treatment is set to 800 ° C. or lower (400 ° C. or higher), it is possible to prevent a phenomenon that the high concentration layer 3 into which antimony (Sb) ions are implanted spreads by diffusion or lowers the peak concentration. .

【0017】尚、(b)と(c)の工程を入れ替えて、
水素イオンの注入を行なってからアンチモン(Sb)イ
オンの注入をすることもできるが、この場合、アンチモ
ン(Sb)イオンの注入中の剥離を防ぐため、アンチモ
ン(Sb)イオンの注入時の温度は400℃以下に設定
する必要がある。
Incidentally, the steps (b) and (c) are interchanged,
Although antimony (Sb) ions can be implanted after hydrogen ions have been implanted, in this case, the temperature at the time of implantation of antimony (Sb) ions is set to prevent separation during implantation of antimony (Sb) ions. It is necessary to set the temperature to 400 ° C. or lower.

【0018】工程(f)では、剥離熱処理により形成さ
れた貼り合わせSOIウェーハAの結合強度をデバイス
作製工程に耐え得る程度まで向上させるために、剥離熱
処理温度を超える温度で結合熱処理を行なう。結合熱処
理温度として1000℃以上とすれば十分な結合強度が
得ることができ、剥離熱処理を兼ねることもできる。ま
た、結合熱処理を急速加熱・急速冷却装置を用いて行な
えば、昇降温に時間がほとんどかからず、短時間で高温
の熱処理ができるので、十分な結合強度が得られるのに
加え、高濃度不純物層が拡散により広がったり、ピーク
濃度を低下させるといった現象を防ぐことができる。こ
こで、急速加熱・急速冷却装置とは、熱放射によるラン
プ加熱装置のような、目的とする熱処理温度までの昇温
およびその温度からの降温に数秒から数十秒程度の時間
しか必要としない装置のことであり、これらは特別複雑
で高価なものではない。後述の本発明の実施例において
は、シュティアック マイクロテックインターナショナ
ル社製のSHS−2800というランプ加熱を用いてい
る。
In the step (f), the bonding heat treatment is performed at a temperature exceeding the peeling heat treatment temperature in order to improve the bonding strength of the bonded SOI wafer A formed by the peeling heat treatment to a level that can withstand the device manufacturing step. When the bonding heat treatment temperature is set to 1000 ° C. or more, sufficient bonding strength can be obtained, and the separation heat treatment can be performed. In addition, if the bonding heat treatment is performed using a rapid heating / cooling device, the temperature can be raised and lowered almost in a short time, and a high-temperature heat treatment can be performed in a short time. It is possible to prevent phenomena such as the diffusion of the impurity layer by diffusion and the reduction of the peak concentration. Here, a rapid heating / cooling device, such as a lamp heating device using heat radiation, requires only a few seconds to several tens of seconds to raise the temperature to a target heat treatment temperature and to lower the temperature from that temperature. Devices, which are not particularly complex and expensive. In the embodiments of the present invention described later, lamp heating called SHS-2800 manufactured by STEACH MICROTECH INTERNATIONAL CO., LTD. Is used.

【0019】以上のような工程(a)〜(f)により、
(g)に示すようなSOI層8の膜厚均一性に優れた高
濃度不純物層3を有する貼り合わせSOIウェーハAを
作製することができる。特に、剥離熱処理温度を400
〜800℃とし、結合熱処理を急速加熱・急速冷却装置
を用いることにより、高濃度不純物層の厚さが0.1〜
0.2μmであり、かつ不純物のピーク濃度が1×10
18 atoms/cm3以上である、従来は得られなかった構造
の貼り合わせSOIウェーハを得ることができる。
By the above steps (a) to (f),
(G), a bonded SOI wafer A having the high-concentration impurity layer 3 excellent in the uniformity of the thickness of the SOI layer 8 can be manufactured. In particular, the peeling heat treatment temperature is 400
To 800 ° C., and the thickness of the high-concentration impurity layer is reduced to 0.1 to
0.2 μm and the impurity peak concentration is 1 × 10
A bonded SOI wafer having a structure of 18 atoms / cm 3 or more, which has not been obtained conventionally, can be obtained.

【0020】また、このような製造方法を用いて貼り合
わせSOIウェーハを作製すれば、CMOSデバイス用
として要求されるSOI層厚さ0.3μm以下の極薄膜
も可能であり、それに加えて、0.1〜0.2μm程度
の高濃度層(1×1018 atoms/cm3以上の濃度)の形
成が可能であるため、デバイス設計に自由度が広がると
共に、高濃度層による有害不純物のゲッタリング効果が
期待できるので、デバイス特性に対し、非常に有益であ
る。
Further, if a bonded SOI wafer is manufactured by using such a manufacturing method, an ultrathin film having a SOI layer thickness of 0.3 μm or less required for a CMOS device can be obtained. Since it is possible to form a high concentration layer of about 1 to 0.2 μm (at a concentration of 1 × 10 18 atoms / cm 3 or more), the degree of freedom in device design is increased, and gettering of harmful impurities by the high concentration layer is achieved. Since an effect can be expected, it is very useful for device characteristics.

【0021】図2は、本発明請求項3に記載の貼り合わ
せSOIウェーハの製造工程の一例を示すフロー図であ
る。図1に示す実施形態1との相違点は、工程(a’)
においてボンドウェーハ1’に予め酸化膜7を形成する
こと、および、アンチモン(Sb)イオン、水素イオン
の注入後の工程(d’)において前記酸化膜7を除去す
ることである。すなわち、ボンドウェーハ1’に予め酸
化膜7を形成しておくことにより、ボンドウェーハ1’
に導入されるイオン注入によるダメージを低減すること
ができる。 ただし、アンチモン(Sb)イオンの注入
により、前記酸化膜7中にもアンチモン(Sb)イオン
が注入されるので、工程(d’)様に、この酸化膜7を
一旦除去してから別の酸化膜4’を介してベースウェー
ハ2’と結合することにより、SOIウェーハの埋め込
み酸化膜の膜質低下を防ぐことができる。尚、SOIウ
ェーハの用途により、埋め込み酸化膜の膜質をあまり問
題にしない場合には、前記酸化膜を除去せずに結合する
こともできる。工程(e’)〜工程(h’)について
は、図1に示した実施形態1における工程(d)〜工程
(g)と同様である。
FIG. 2 is a flow chart showing an example of the manufacturing process of the bonded SOI wafer according to the third aspect of the present invention. The difference from the first embodiment shown in FIG.
In this case, the oxide film 7 is formed in advance on the bond wafer 1 ′, and the oxide film 7 is removed in the step (d ′) after implantation of antimony (Sb) ions and hydrogen ions. That is, by forming the oxide film 7 on the bond wafer 1 'in advance, the bond wafer 1'
Damage due to ion implantation introduced into the semiconductor device can be reduced. However, since antimony (Sb) ions are implanted into the oxide film 7 due to the implantation of antimony (Sb) ions, the oxide film 7 is once removed and another oxidation is performed as in the step (d ′). By bonding to the base wafer 2 'via the film 4', it is possible to prevent the quality of the buried oxide film of the SOI wafer from being deteriorated. If the quality of the buried oxide film does not matter much depending on the use of the SOI wafer, the bonding can be performed without removing the oxide film. Steps (e ′) to (h ′) are the same as steps (d) to (g) in the first embodiment shown in FIG.

【0022】(実施例1、2、3)図1および図2の工
程に従い、口径6インチの貼り合わせSOIウェーハを
作製した。詳細な製造条件および測定を表1に示す。
(Examples 1, 2, and 3) A bonded SOI wafer having a diameter of 6 inches was manufactured according to the steps shown in FIGS. Table 1 shows detailed production conditions and measurements.

【0023】[0023]

【表1】 但し、表1中の実施例2,3におけるSb+注入量及び
+層のデータについて(a)は実施例2を、(b)は
実施例3のデータを示し、それ以外の項目については実
施例2と実施例3とも同じデータである。
[Table 1] However, regarding the data of the Sb + implantation amount and the n + layer in Examples 2 and 3 in Table 1, (a) shows the data of Example 2 and (b) shows the data of Example 3; Example 2 and Example 3 have the same data.

【0024】(比較例1、2、3)前記した従来の製造
方法(1)によって実施例1,2(3)と同様のウェー
ハを用いて、口径6インチのSOIウェーハを作製し
た。詳細な製造条件及び測定を表2に示す。
(Comparative Examples 1, 2, 3) Using the same wafer as in Examples 1, 2 (3), an SOI wafer having a diameter of 6 inches was manufactured by the above-mentioned conventional manufacturing method (1). Table 2 shows detailed production conditions and measurements.

【0025】[0025]

【表2】 但し、表2中の比較例2,3におけるSb+注入量及び
+層のデータについて(a)は比較例2を、(b)は
比較例3のデータを示し、それ以外の項目については比
較例2と比較例3とも同じデータである。
[Table 2] However, the data of the Sb + implantation amount and the n + layer in Comparative Examples 2 and 3 in Table 2 are (a) the data of Comparative Example 2, (b) the data of Comparative Example 3, and the other items are not shown. The same data is used in Comparative Example 2 and Comparative Example 3.

【0026】[0026]

【発明の効果】以上説明したように、本発明では、貼り
合わせSOIウェーハのSOI層と高濃度不純物層の形
成をイオン注入を用いた方法により行なうので、これら
の層の膜厚均一性が非常に優れた貼り合わせSOIウェ
ーハを得ることができると共に、製造工程を非常に簡略
化でき、比較的低コストで作製することができる。ま
た、従来法では得られなかった構造の高濃度不純物層を
有する貼り合わせSOIウェーハの作製が可能となり、
このようなSOIウェーハを用いれば、デバイス設計や
デバイス特性上非常に有益である。
As described above, according to the present invention, the SOI layer and the high-concentration impurity layer of the bonded SOI wafer are formed by a method using ion implantation. In addition to obtaining a bonded SOI wafer excellent in quality, the manufacturing process can be greatly simplified, and it can be manufactured at a relatively low cost. Further, it becomes possible to manufacture a bonded SOI wafer having a high-concentration impurity layer having a structure that cannot be obtained by the conventional method,
Use of such an SOI wafer is very useful in device design and device characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による貼り合わせSOIウェーハの製
造工程の一例を示すフローチャート図である。
FIG. 1 is a flowchart illustrating an example of a manufacturing process of a bonded SOI wafer according to the present invention.

【図2】 本発明による貼り合わせSOIウェーハの製
造工程の他の例を示すフローチャート図である。
FIG. 2 is a flowchart showing another example of the manufacturing process of the bonded SOI wafer according to the present invention.

【符号の説明】[Explanation of symbols]

1,1’…ボンドウェーハ 2,2’…ベースウェ
ーハ 3,3’…高濃度不純物層 4,4’…酸化膜 5,5’…微小気泡層 8,8’…SOI層 A…貼り合わせSOIウェーハ
1, 1 '... bond wafer 2, 2' ... base wafer 3, 3 '... high concentration impurity layer 4, 4' ... oxide film 5, 5 '... microbubble layer 8, 8' ... SOI layer A ... bonded SOI Wafer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 埋め込み酸化膜上に高濃度不純物層を有
する貼り合わせSOIウェーハであって、前記高濃度不
純物層の厚さが0.1〜0.2μmであり、且つ不純物
のピーク濃度が1×1018 atoms/cm3以上であること
を特徴とする貼り合わせSOIウェーハ。
1. A bonded SOI wafer having a high-concentration impurity layer on a buried oxide film, wherein the high-concentration impurity layer has a thickness of 0.1 to 0.2 μm and a peak impurity concentration of 1 A bonded SOI wafer having a density of × 10 18 atoms / cm 3 or more.
【請求項2】 2枚のシリコンウェーハをシリコン酸化
膜を介して結合することにより、埋め込み酸化膜上に高
濃度不純物層を有する貼り合わせSOIウェーハの製造
方法において、第一のシリコンウェーハの表面から不純
物イオンの注入および、該不純物イオンよりも深く水素
イオンまたは希ガスイオンの注入を行なった後、第一の
シリコンウェーハのイオン注入を行った表面と第二のシ
リコンウェーハの表面とをシリコン酸化膜を介して密着
させ、前記水素イオンまたは希ガスイオンの注入領域で
第一のウェーハを剥離して貼り合わせSOIウェーハを
作製した後、該貼り合わせSOIウェーハを熱処理する
ことを特徴とする貼り合わせSOIウェーハの製造方
法。
2. A method for manufacturing a bonded SOI wafer having a high-concentration impurity layer on a buried oxide film by bonding two silicon wafers through a silicon oxide film. After the implantation of impurity ions and the implantation of hydrogen ions or rare gas ions deeper than the impurity ions, the surface of the first silicon wafer where the ions are implanted and the surface of the second silicon wafer are combined with a silicon oxide film. A bonded SOI wafer is prepared by peeling the first wafer in the hydrogen ion or rare gas ion implanted region to form a bonded SOI wafer, and then heat-treating the bonded SOI wafer. Wafer manufacturing method.
【請求項3】 2枚のシリコンウェーハをシリコン酸化
膜を介して結合することにより、埋め込み酸化膜上に高
濃度不純物層を有する貼り合わせSOIウェーハの製造
方法において、第一のシリコンウェーハの表面にシリコ
ン酸化膜を形成した後、該酸化膜を通して不純物イオン
の注入および、該不純物イオンよりも深く水素イオンま
たは希ガスイオンの注入を行なった後、該第一のシリコ
ンウェーハのイオン注入を行った表面と第二のシリコン
ウェーハの表面とをシリコン酸化膜を介して密着させ、
前記水素イオンまたは希ガスイオンの注入領域で第一の
ウェーハを剥離して貼り合わせSOIウェーハを作製し
た後、該貼り合わせSOIウェーハを熱処理することを
特徴とする貼り合わせSOIウェーハの製造方法。
3. A method for manufacturing a bonded SOI wafer having a high-concentration impurity layer on a buried oxide film by bonding two silicon wafers through a silicon oxide film. After forming a silicon oxide film, implanting impurity ions through the oxide film and implanting hydrogen ions or rare gas ions deeper than the impurity ions, and then performing ion implantation of the first silicon wafer And the surface of the second silicon wafer are adhered through a silicon oxide film,
A method for manufacturing a bonded SOI wafer, comprising: forming a bonded SOI wafer by peeling the first wafer in the hydrogen ion or rare gas ion implantation region; and heat-treating the bonded SOI wafer.
【請求項4】 前記第一シリコンウェーハの剥離は、4
00〜800℃の剥離熱処理により行い、剥離後の前記
貼り合わせSOIウェーハに加える熱処理は急速加熱・
急速冷却装置を用い、剥離熱処理温度より高温で行なう
ことを特徴とする請求項2または請求項3記載の貼り合
わせSOIウェーハの製造方法。
4. The method according to claim 1, wherein the first silicon wafer is separated by 4
The heat treatment to be applied to the bonded SOI wafer after the peeling is performed by rapid heating.
4. The method for manufacturing a bonded SOI wafer according to claim 2, wherein the temperature is higher than a peeling heat treatment temperature by using a rapid cooling device.
JP37087698A 1998-12-25 1998-12-25 SOI substrate and manufacturing method thereof Expired - Lifetime JP3951487B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37087698A JP3951487B2 (en) 1998-12-25 1998-12-25 SOI substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37087698A JP3951487B2 (en) 1998-12-25 1998-12-25 SOI substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000196047A true JP2000196047A (en) 2000-07-14
JP3951487B2 JP3951487B2 (en) 2007-08-01

Family

ID=18497753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37087698A Expired - Lifetime JP3951487B2 (en) 1998-12-25 1998-12-25 SOI substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3951487B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005245A (en) * 2004-06-18 2006-01-05 Sharp Corp Semiconductor substrate and method of manufacturing the same
JP2006005341A (en) * 2004-05-19 2006-01-05 Sumco Corp Laminating soi substrate and its manufacturing method
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
JP2007305662A (en) * 2006-05-09 2007-11-22 Sumco Corp Method of manufacturing semiconductor substrate
JP2008021992A (en) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies Heat treatment for bonding interface stabilization
JP2008527752A (en) * 2005-01-19 2008-07-24 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Formation and processing of SiGe structures
WO2008155876A1 (en) * 2007-06-21 2008-12-24 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
JP2009111371A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009111372A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2013055353A (en) * 2006-04-24 2013-03-21 Shin Etsu Handotai Co Ltd Method for manufacturing soi wafer

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
JP2006005341A (en) * 2004-05-19 2006-01-05 Sumco Corp Laminating soi substrate and its manufacturing method
US7563693B2 (en) 2004-06-18 2009-07-21 Sharp Kabushiki Kaisha Method for manufacturing semiconductor substrate and semiconductor substrate
JP2006005245A (en) * 2004-06-18 2006-01-05 Sharp Corp Semiconductor substrate and method of manufacturing the same
JP2008527752A (en) * 2005-01-19 2008-07-24 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Formation and processing of SiGe structures
JP2013055353A (en) * 2006-04-24 2013-03-21 Shin Etsu Handotai Co Ltd Method for manufacturing soi wafer
JP2007305662A (en) * 2006-05-09 2007-11-22 Sumco Corp Method of manufacturing semiconductor substrate
US8216916B2 (en) 2006-07-13 2012-07-10 S.O.I. Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
JP2008021992A (en) * 2006-07-13 2008-01-31 Soitec Silicon On Insulator Technologies Heat treatment for bonding interface stabilization
US8461018B2 (en) 2006-07-13 2013-06-11 S.O.I.Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
WO2008155876A1 (en) * 2007-06-21 2008-12-24 Shin-Etsu Handotai Co., Ltd. Soi wafer manufacturing method
US8361888B2 (en) 2007-06-21 2013-01-29 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
KR101446517B1 (en) 2007-06-21 2014-10-06 신에쯔 한도타이 가부시키가이샤 Soi wafer manufacturing method
JP2009111371A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009111372A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3951487B2 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
CN108028170B (en) Method for manufacturing bonded SOI wafer
JP2008294045A (en) Manufacturing method of soi wafer
US20080164572A1 (en) Semiconductor substrate and manufacturing method thereof
JP3951487B2 (en) SOI substrate and manufacturing method thereof
KR20090007373A (en) Soi wafer manufacturing method
JP5194508B2 (en) Manufacturing method of SOI wafer
JP5292810B2 (en) Manufacturing method of SOI substrate
JP2006005341A (en) Laminating soi substrate and its manufacturing method
JP5625239B2 (en) Manufacturing method of bonded wafer
JPH11191617A (en) Manufacture of soi substrate
JP4834309B2 (en) Manufacturing method of semiconductor device
JP2008159692A (en) Method for manufacturing semiconductor substrate
US20170256440A1 (en) Soi substrate and manufacturing method thereof
JP2008177530A (en) Semiconductor substrate and method of manufacturing the same
JP6273322B2 (en) Manufacturing method of SOI substrate
US20170256441A1 (en) Soi substrate and manufacturing method thereof
JPH09260618A (en) Manufacture of soi substrate
JP5096780B2 (en) Manufacturing method of SOI wafer
JPH11307470A (en) Manufacture for soi substrate
JP5565128B2 (en) Manufacturing method of bonded wafer
JP5585319B2 (en) Manufacturing method of bonded SOI wafer
JP2004221515A (en) Semiconductor substrate and method of manufacturing same
JP2008205218A (en) Semiconductor substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term