JP2000195726A - インダクタンス素子 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、電極に発生する渦電流を低減し、
Ｑ値を向上させる巻線型のインダクタンス素子を提供す
ることを目的とする。 【解決手段】 基体７の両端に端子部１４，１５を設
け、この基体７の中央部に巻部８を設け、巻部８に巻線
１３を巻回するとともに、巻線１３の両端部を端子部に
接合したインダクタンス素子であって、巻線１３の巻回
部１３ａの外端部と端子電極の間隔ＬＶを８０μ以上と
した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信器，電
源および他の電子機器に用いられるインダクタンス素子
に関するものである。

【０００２】

【従来の技術】図９は従来のインダクタンス素子を示す
斜視図である（実開昭６１−１４４６１６号公報）。図
９において、１は基体で、基体１は両端部に鍔部２，３
がそれぞれ設けられており、鍔部２と鍔部３の間には巻
部４が形成されている。また、鍔部２，３にはそれぞれ
溝部５が設けられている。６は基体１に巻回された巻線
で、巻線６の端部はそれぞれ溝部５に保持されている。
この様な構成によって、回路基盤等にインダクタンス素
子を実装する場合に方向性が存在せず、実装性が向上
し、回路基盤の生産性が向上する。また、巻線が接合部
分となる鍔部よりはみ出さないので、実装性を向上させ
ることができる。

【０００３】他の従来の技術としては、例えば特開平８
−１２４７４８号公報，特開平８−１２４７４９号公
報，特開平８−２１３２４８号公報および実開平３−１
５１０号公報，特開平９−３０６７４４号公報等があ
る。

【０００４】更に、特開平１０−１７２８３２号公報の
様に、巻線を巻回する巻部と、両端の端子部となる鍔部
との間に、テーパー部を設ける構成は知られている。

【０００５】

【発明が解決しようとする課題】しかしながら以上のよ
うな構成では、素子の小型化が進むにつれて、単に鍔部
と巻部の間にテーパーを設けただけでは、十分なＱ値及
びその他の特性を得る事ができないという問題点があっ
た。

【０００６】本発明は、上記従来の課題を解決するもの
で、Ｑ値等の特性を向上させることができるインダクタ
ンス素子を提供することを目的としている。

【０００７】

【課題を解決するための手段】本発明は、基体の両端に
端子電極を設け、巻線を巻回部と引出部に分け、その端
子電極と巻回部の外端部との距離を８０μｍ以上設け
た。

【０００８】

【発明の実施の形態】請求項１記載の発明は、基体と、
前記基体に巻回された巻線と、前記基体に設けられ前記
巻線と接合される端子電極とを備えたインダクタンス素
子であって、巻線の内で基体に巻回された巻回部の外端
部と端子電極間の素子の長手方向における間隔ＬＶを８
０μｍ以上設けた事によって、端子電極で生じる渦電流
の発生を確実に低減させることができ、Ｑ値を向上させ
る事ができる。特に高周波域では顕著に表れる。

【０００９】請求項２記載の発明は、請求項１におい
て、間隔ＬＶを１００μｍ以上を設けた事によって、顕
著にＱ値を向上させることができる。

【００１０】請求項３記載の発明は、請求項１，２にお
いて、基体の両端に鍔部を設け、前記鍔部の間に、前記
鍔部より段落ちした巻部を設け、前記鍔部にそれぞれ端
子電極を設け、前記巻部に巻線を巻回した事によって、
巻線が素子から突出することなく、実装性を向上させる
ことができる。

【００１１】請求項４記載の発明は、請求項３におい
て、鍔部と巻部の間にテーパー部を設けた事によって、
巻線の巻回部が緩んだとしても、テーパー部がストッパ
の役割をするので、巻線が端子電極に異常接近すること
はなく、しかもテーパー部を設けることによって、基体
に尖った部分を少なくできるので、尖った部分に巻線が
触れて断線する事等を防止できる。

【００１２】請求項５記載の発明は、請求項４におい
て、テーパー部の素子の長手方向における形成長さを９
０μｍ以上とした事によって、例えば巻線の巻回部が緩
んでテーパー部に当接した時に、巻回部の外端部と、端
子電極間を８０μｍ以上に保持することができる。

【００１３】請求項６記載の発明は、請求項４におい
て、テーパー部と巻部のなす角度を１００度〜１７０度
とした事によって、基体に尖った部分を形成させないの
で、断線の心配は極めて少なくなり、しかも確実にスト
ッパの役割をする。

【００１４】請求項７記載の発明は、請求項３〜６にお
いて、鍔部を断面略正方形状とした事によって、どの方
向でも実装可能となるので、実装性が向上する。

【００１５】請求項８記載の発明は、請求項３〜６にお
いて、電極を覆う保護材を設けた事によって、巻線を保
護する事ができるので、他の部材に衝突したり、実装の
際に断線等を防止できる。

【００１６】請求項９記載の発明は、両端に鍔部と前記
鍔部の間に前記鍔部よりも径の小さな巻部を備えた基体
と、前記鍔部上に設けられた端子電極と、前記基体の巻
部に巻回され、端部を前記端子電極に接続した巻線と、
前記巻線上に設けられた保護材とを備え、前記基体の巻
部と鍔部の間にテーパー部を設けるとともに、前記テー
パー部の素子の長手方向における形成長さを９０μｍ以
上とし、更に前記テーパー部と前記巻部のなす角度を１
００度〜１７０度とし、更に前記巻線の内で前記巻部に
巻回された巻回部の外端部と端子電極間の素子の長手方
向における間隔ＬＶを８０μｍ以上設けた事によって、
端子電極で生じる渦電流の発生を確実に低減させること
ができ、Ｑ値を向上させる事ができる。特に高周波域で
は顕著に表れる。

【００１７】請求項１０記載の発明は、請求項１〜９素
子の高さＰ１，幅Ｐ２，長さＰ３を、 ０．４ｍｍ＜Ｐ１＜１．２ｍｍ ０．４ｍｍ＜Ｐ２＜１．２ｍｍ ０．９ｍｍ＜Ｐ３＜２．０ｍｍ とした事によって、小型で、しかも機械的強度を向上さ
せ、巻線の巻回を容易に、断線等の発生できる。

【００１８】以下、本発明におけるの実施の形態につい
て説明する。図１は本発明の一実施の形態におけるイン
ダクタンス素子を示す斜視図である。

【００１９】図１において、７は基体で、基体７はアル
ミナ等の非磁性材料やフェライト（具体的にはＮｉ−Ｍ
ｎ系フェライト，Ｎｉ−Ｚｎ系フェライト等）等の磁性
材料などが用いられる。基体７の構成材料としてアルミ
ナ等の非磁性材料を用いる場合には、対応周波数が１０
０ＭＨｚ以上が好ましく、特に非磁性材料として前述の
アルミナ若しくはアルミナを含む材料を用いると、特性
面およびコスト面等で非常に有利になる。また、基体７
の構成材料としてフェライト等の磁性材料を用いる場合
には、特性面，加工性の面およびコスト面で有利にな
る。

【００２０】図２は本発明の一実施の形態におけるイン
ダクタンス素子の基体７のみを示した斜視図である。図
２に示す様に、基体７は後述する巻線を巻回する巻部８
と巻部８の両端にそれぞれ設けられた鍔部９，１０より
構成されている。巻部８および鍔部９，１０の断面形状
は略正方形状の直方体である。また、巻部８は鍔部９，
１０より段落ちしており、巻部８の径は鍔部９，１０の
径よりも小さくなっている。巻部８は後述する巻線が巻
回されるので、巻線の被膜等に傷が入り、ショート等を
防止する等の目的で角部８ａに面取りやテーパー加工な
どを施した方が好ましい。

【００２１】また、例えば鍔部１０と巻部８の境界には
テーパー部１１を設けることによって、巻線を巻きやす
くしたり、巻線の被覆に傷が入ったりすることを防止す
ることができる。同様に鍔部９と巻部８の境界部にもテ
ーパー部１２を設けた。

【００２２】１３は基体７に巻回された巻線で、巻線１
３は巻部８上に巻かれており、巻線１３は、隙間を設け
て巻かれるか、密着して巻かれている。巻線１３を隙間
を設けて巻部８上に巻回する事で、Ｑ値の劣化などを防
止し、巻線１３を密着して巻くことで、巻数を増やしイ
ンダクタンスを高くすることができる。巻線１３として
は、銀，銀合金，銅，銅合金，金，金合金，アルミニウ
ム，アルミニウム合金等の導電材料の少なくとも一つで
構成することが好ましく、それらの中でも特に、コスト
面、強度面、扱い易さなどを考慮すると、銅或いは銅合
金で構成することが好ましい。

【００２３】１４，１５は鍔部９，１０にそれぞれ設け
られた端子部で、端子部１４，１５は端子電極と接合層
から構成されている。

【００２４】図３，図４に示す様に、端子電極は、基体
７の上に導電材料で構成された下地膜１００と、下地膜
１００の上に形成され導電材料にて構成された導電膜１
０１ａと、導電膜１０１ａの上に積層された導電膜１０
１ｂとを含む構成となっている。この場合、特に下地膜
１００を基体７上に無電解メッキにて形成するかもしく
は導電ペーストを基体７の上に塗布し、焼き付けで形成
する事によって、電解メッキを行いにくいセラミック
（アルミナやフェライト等）で構成された基体７上に容
易に下地膜１００を形成することができ、その下地膜１
００の上に電解メッキによって、導電膜１０１ａを形成
することによって、短時間でしかも厚い膜厚の端子電極
を形成することができる。

【００２５】更に、導電膜１０１ａと導電膜１０１ｂの
間には、巻線１３のつぶされた端部が挟み込まれてい
る。この時、少なくとも導電膜１０１ｂは２６０℃（好
ましくは３００℃）で溶融しない材料（融点が２６０℃
以上）で構成されている。すなわち、導電膜１０１ｂは
融点が２６０℃以上好ましくは３００℃以上である金属
材料で構成することが好ましい。この様な構成によっ
て、巻線１３の端部は導電膜１０１ａと導電膜１０１ｂ
に挟み込まれる構成とすることによって、接合強度が大
幅に増すことになり、巻線１３の端子部１４，１５から
の脱落等の発生する確率が極めて少なくなる。なお、本
実施の形態では、導電膜１０１ａ，１０１ｂの双方を２
６０℃で溶融しない材料で構成した。

【００２６】また、導電膜１０１ｂを２６０℃（好まし
くは３００℃）で溶融しない材料で構成することによっ
て、通常電子部品等を回路基板等に接合するときの接合
材が溶融する温度で導電膜１０１ｂが溶融しにくいよう
に構成されているので、リフロー等で熱処理されても、
巻線１３の外れ等は生じることはない。

【００２７】なお、本実施の形態では、端子電極を３層
（下地膜１００，導電膜１０１ａ，導電膜１０１ｂ）で
構成したが、２層でも４層以上でもよい。端子電極を２
層で構成する場合には、例えば、下地膜１００と導電膜
１０１ａを兼用する一つの導電膜で構成し、その導電膜
の上に導電膜１０１ｂを設けた構成としたり、下地膜１
００が不要な場合には、基体７上に直接導電膜１０１ａ
と導電膜１０１ｂを順に積層する構成である。また、端
子電極自体に耐候性を持たせたい場合や、基体７の保護
を行う場合、或いは端子電極と基体７との密着強度を向
上させる場合には、３層以上の多層膜にすることが好ま
しい。

【００２８】下地膜１００，導電膜１０１ａ，導電膜１
０１ｂの構成材料としては、銅，銀，金等の導電性金属
材料や銅合金、銀合金，金合金などの導電性合金材料及
びそれら導電性材料に他の元素を添加したものなどが用
いられる。特に、下地膜１００に銀或いは銀合金を焼き
付けで形成し、下地膜１００の上に銅或いは銅合金を電
解メッキ等にて導電膜１０１ａを形成することが、生産
性やコストの面で非常に有利であり、しかも基体７と端
子電極との接合強度を大きくすることができる。

【００２９】また、導電膜１０１ａは銀，銅，銀合金，
銅合金，半田，錫，ニッケル，ニッケル合金，金，金合
金の少なくとも一つで構成される事が好ましく、導電膜
１０１ｂは銀，銅，銀合金，銅合金，ニッケル，ニッケ
ル合金，金，金合金，錫−銀合金，錫−ビスマス合金，
錫−銀−ビスマスの少なくとも一つで構成する事が好ま
しい。なお、導電膜１０１ｂを特に錫−銀合金，錫−ビ
スマス合金，錫−銀−ビスマスの少なくとも一つで構成
する事によって、鉛を不要とするいわゆる鉛フリーの合
金で構成することによって、環境に非常に優しい電子部
品を供給できる。

【００３０】また、特に好ましい実施の形態としては、
下地膜１００として銀或いは銀合金を焼き付けなどによ
って形成し、その上に電解メッキ等のメッキ法にて、銀
或いは銀合金で構成される導電膜１０１ａを形成する。
次に、導電膜１０１ａ上に熱圧着や超音波溶接などによ
って、巻線１３を接合し、その後に、融点が２６０℃以
上である銅或いは銅合金によって、導電膜１０１ｂを形
成する構成がある。

【００３１】なお、本実施の形態では、下地膜１００の
厚さとして２μｍ〜３０μｍ（更に好ましくは２μｍ〜
１０μｍ）とする事が好ましく、導電膜１０１ａとして
は、１０μｍ〜３０μｍ（更に好ましくは１８μｍ〜２
２μｍ）とする事が好ましく、導電膜１０１ｂとして
は、３μｍ〜１００μｍ（更に好ましくは２０μｍ〜３
０μｍ）とする事が好ましい。

【００３２】端子電極の上に接合層を形成するが、この
接合層は、配線パターン等に素子と電気的な接合を行う
ための半田等が付着している等の場合には、不要となる
が、一般的には、回路基板との接合強度を増すために、
接合層を設けることが好ましい。

【００３３】接合層は耐食層１０２と接合表層１０３か
ら構成されており、少なくとも接合層としては接合表層
１０３は必要になり、耐食層１０２は時と場合によって
必要に応じて設ける。耐食層１０２としてはＮｉ，Ｔ
ｉ，パラジウム等の耐食性のある金属かもしくはそれら
の合金をメッキ法等によって形成する。この耐食層１０
２を設けることによって、端子電極の耐食性を飛躍的に
向上させることができる。耐食層１０２上には、半田等
の導電性接合材で構成され、メッキ法等などで形成され
た接合表層１０３が設けられている。

【００３４】１６は巻線１３の端部を除いてほぼ全てを
覆うように設けられた保護材で、保護材１６はエポキシ
樹脂等の耐候性を有する材料で構成されている。保護材
１６の構成材料としては他にレジストが用いることがで
き、レジストを用いる事によって容易に保護材１６の形
成が可能になり生産性が向上する。また、保護材１６と
してカチオン系またはアニオン系樹脂によって構成され
た電着膜で作製することもでき、電着膜を用いる事によ
って、一度に大量の素子に保護材１６を形成することが
出きるので、非常に生産性を向上させることができる。
この様に巻線１３を覆うように保護材１６を設ける事に
よって、実装機のノズルで素子を吸着し易くなり、しか
もノズル等によって巻線１３が変形したり、時には切れ
たりすることは、発生しない。なお、保護材１６として
絶縁材料を用いることによって巻線１３間の確実な絶縁
を行うことができる。また、保護材１６として表面が滑
らかな樹脂材料を用いることによって、更にノズルでの
吸着特性を向上させることができ、実装ミスなどを抑制
できる。この様に、従来では実装部品として不向きであ
った巻線タイプのインダクタンス素子において、保護材
１６を設ける構成とすることによって、飛躍的に実装性
を向上させることができる。

【００３５】また、保護材１６としては、熱収縮性を有
する樹脂材料で構成されたチューブ状体を基体７を挿入
する構成でも良い。この様な構成によって、寸法精度を
非常に向上させることができ、確実な巻線保護を行うこ
とができるとともに、工程を簡略化でき、不良品の発生
を抑制できる。具体的な方法としては、まず、基体７よ
りも径の大きなチューブ状体（断面が円形状，方形状，
楕円形状等）を熱収縮性材料で構成し、そのチューブ状
体を基体７に挿入し、熱処理することで、チューブ状体
を収縮させ、確実にチューブ状体を基体７に設ける。

【００３６】次に、巻線１３と端子部１４，１５の関係
について、説明する。巻線１３は、図５に示すように巻
部８に巻回される巻回部１３ａと引出部１３ｂを有して
おり、巻回部１３ａと引出部１３ｂは屈曲点Ｇによっ
て、分けられる。この屈曲点Ｇは巻部８に通常巻かれる
状態である巻回部１３ａと、巻線１３を端子部１４，１
５上に設けられた端子電極に接合する様に引き出された
引出部１３ｂとの境目に位置し、この屈曲点Ｇでの屈曲
角θ２は２０度〜９０度（特に好ましくは３５度〜５５
度）とする事によって、巻回部１３ａに緩みが生じなく
しかも、引出部１３ｂと端子部１４，１５との接合を効
率よく実現できる。

【００３７】本発明のポイントは、図６に示すように、
上述の巻回部１３ａの外端部と端子部１４，１５上に設
けられた端子電極との間隔ＬＶを８０μｍ以上好ましく
は１００μｍ以上とすることである。この様に間隔ＬＶ
を８０μｍ以上とすることによって、端子電極で発生す
る渦電流によって、Ｑ値が低下しそして素子としての効
率低下を防止できる。時に間隔ＬＶを１００μｍ以上設
けることで、著しいＱ値の低下を防止できる。先に挙げ
た従来の技術では、隙間を設ける事の記載しかなく、ど
の程度隙間を空けるかについては、全く記載されていな
い。本実施の形態では、様々な検討を行った結果、昨今
の素子の小型化等を考慮すると、間隔ＬＶが８０μｍ以
上必要であることが判った。

【００３８】図７は周波数とＱ値の関係を示すグラフで
ある。図７において、Ａ線は間隔ＬＶが３４．２μｍの
場合で、Ｂ線は間隔ＬＶが１０２．９の場合を示してい
る。このグラフから判るように、間隔ＬＶが１００μｍ
を超えると高周波域でのＱ値が非常に高くなっているこ
とが判る。検討の結果、上述の様に、間隔ＬＶが８０μ
ｍ以上であれば、十分な特性を得ることを確認してい
る。

【００３９】なお、間隔ＬＶは巻回部１３ａの外端部と
端子電極間における素子の長手方向の距離であり、素子
の高さ方向の距離は考慮しない。

【００４０】また、巻線１３は、ほとんどの場合、導線
部１３ｃの周りに絶縁性の被膜１３ｄが設けられてい
る。上述の間隔ＬＶは巻回部１３ａにおける外端部の導
線部１３ｃの端子電極部側の端部との間隔を示してい
る。

【００４１】次に、テーパー部１１，１２について説明
する。上述の様に、間隔ＬＶを８０μｍ以上設ける手段
としては、巻線機等の設定を最適化する事によっても行
えるが、時には、巻線１３に緩みなどが生じて、巻回部
１３ａが端子電極に異常に接近していまい、間隔ＬＶが
８０μｍ以下となってしまうことがある。

【００４２】本実施の形態では、テーパー部１１，１２
を設けることによって、巻回部１３ａの端子電極への異
常接近を防止できる。すなわち、テーパー部１１，１２
を設けることによって、例え、巻線１３の巻回部１３ａ
に緩みが生じても、このテーパー部１１，１２がストッ
パー等の役割も果たすので、巻回部１３ａが端子電極に
異常接近することはほとんど生じないので、間隔ＬＶは
８０μｍ以上設けられる様になる。この時、テーパー部
１１，１２それぞれの長さＬＸとしては９０μｍ以上好
ましくは１００μｍ以上形成する。この様に構成するこ
とで、巻線１３の径を使用可能な範囲で変化させても、
十分に間隔ＬＶを８０μｍ以上とすることができる。

【００４３】又、図８に示されるように、テーパー部１
１，１２の形成角度θ１は１００度〜１７０度とする事
が好ましく、更に好ましくは１１０度〜１３０度とする
ことである。この様に形成角度θ１を特定することによ
って、テーパー部１１，１２と巻部８及び端子部との境
界部に鋭利な角部が形成されることなく、しかもストッ
パーの役割として十分な機能を有する。

【００４４】更に、端子部１４，１５と巻部８との段差
ＬＷと巻線１３の直径ｄの関係は０．５×段差ＬＷ＜直
径ｄ＜０．９８×段差ＬＷとなることが好ましい。この
様な関係にすることで、十分に間隔ＬＶを８０μｍ以上
とする事ができる。

【００４５】次にインダクタンス素子の製造方法につい
て説明する。まず、乾式プレスや押し出し成形などによ
って、基体７を作製する。このとき押し出し法等で基体
７を作製する場合には切削加工等を用いて巻部８及び鍔
部９，１０を作製する。次に鍔部９の全面（本実施の形
態では４つの側面９ａ及び一つの端面９ｂ）に下地膜１
００を形成し、その後に下地膜１００の上に電解メッキ
などによって導電膜１０１ａを形成する。この時、下地
膜１００及び導電膜１０１ａは鍔部９の全面に形成した
が、側面９ａにのみに形成する構成や、端面９ｂのみに
形成する構成や、側面９ａの一部にしかも環状に形成す
る構成等Ｑ値や実装性を考慮して様々な形態をとること
ができる、鍔部１０についても同様に鍔部１０の全面
（本実施の形態では４つの側面１０ａ及び一つの端面１
０ｂ）に下地膜１００を形成し、その後に下地膜１００
の上に電解メッキなどによって導電膜１０１ａを形成す
る。

【００４６】次に、巻線１３を巻部８に巻回する。この
時、巻回数は、素子のインダクタンス等を考慮して決定
される。また、Ｑ値を向上させるために、巻線１３と巻
線１３の間に隙間を設けて、Ｑ値を向上させることも可
能となる。更に、この時下地膜１００，導電膜１０１ａ
と巻線１３は巻線１３の端部を除いて所定の間隔を設け
る事が好ましい。

【００４７】次に、巻線１３の端部と導電膜１０１ａを
熱圧着等で接合する。なお、巻線１３と導電膜１０１ａ
の接合には他にレーザ溶接やスポット溶接，導電性接着
剤（半田，導電性の樹脂）による接合などを用いること
ができる。

【００４８】次に、巻線１３上に保護材１６を設ける。
この時、少なくとも端子部１４，１５を露出させるよう
に保護材１６は設けられる。この時、保護材１６とし
て、熱収縮性のある材料で構成されたチューブ状体を用
いる場合には、チューブ状体を基体７に挿入した後に熱
処理して、チューブ状体を収縮させる。

【００４９】次に、電解メッキ等のメッキ法にて、２６
０℃で溶融しない材料によって、導電膜１０１ｂを形成
し、巻線１３と導電膜１０１ａの接合部を覆う。この様
な構成によって、巻線１３の導電膜１０１ａとの接合部
は高融点の材料で覆われることになるので、熱が加わっ
ても、容易に外れることはなく、しかも接合強度を非常
に大きくすることができる。また、巻線１３と導電膜１
０１ａの接合部を導電膜１０１ｂで覆うことによって、
その接合部によって、生じる段差を緩和できるので、素
子を回路基板などに実装した際に、素子の座りが良くな
り、実装性が向上する。

【００５０】接合層を要しない場合には、ここまでの工
程でよいが、接合層を必要とする場合には以下の工程が
必要になる。

【００５１】まず、ＮｉやＴｉ等の耐食性のある材料で
耐食層１０２をメッキ法やスパッタリング法で形成し、
その耐食層１０２の上に半田，鉛レス半田等の導電性接
合材で構成された接合表層１０３がメッキ法等で形成さ
れる。本実施の形態の場合この耐食層１０２と接合表層
１０３で接合層が形成されている。なお、接合層として
は、耐食層１０２は使用環境等によって省略することが
できるので、少なくとも接合表層１０３が必要になる。

【００５２】この接合層を端子電極の上に設けること
で、巻線１３は確実に端子電極との接合強度を増すこと
ができる。この様に端子電極と接合電極で端子部１４，
１５が形成され、素子が完成する。

【００５３】なお、本実施の形態では、鍔部９，１０及
び巻部８の断面形状を略正方形となるように構成した
が、正五角形，正六角形などの略正多角形状になるよう
に構成しても良いし、略円形状となるようにしても良
い。すなわち、素子を回路基板上に実装したときに方向
性のない断面形状であればよい。

【００５４】なお、今まで説明してきた素子のサイズ
（図１に示す高さＰ１，幅Ｐ２，長さＰ３）は、以下の
範囲にすることが好ましい。

【００５５】０．４ｍｍ＜Ｐ１＜１．２ｍｍ（好ましく
は０．７ｍｍ＜Ｐ１＜１．２ｍｍ） ０．４ｍｍ＜Ｐ２＜１．２ｍｍ（好ましくは０．７ｍｍ
＜Ｐ２＜１．２ｍｍ） ０．９ｍｍ＜Ｐ３＜２．０ｍｍ（好ましくは１．５ｍｍ
＜Ｐ３＜２．０ｍｍ） Ｐ１及びＰ２が０．４ｍｍ以下であれば、基体７の機械
的強度が弱くなり、巻線する際に素子折れなどが発生す
ることがあるとともに、巻線１３の巻径が小さくなって
しまい所定の特性が得られなく、更には、巻線１３が急
激に曲げられることになるので、巻線１３の破損が発生
しやすく、しかも皮膜１３ａの剥がれ等の起こりやすく
なる。なお、Ｐ１，Ｐ２が０．７ｍｍ以上であれば、上
記不具合は更に発生する確率が低くなる。また、Ｐ１，
Ｐ２が１．２ｍｍ以上であると、素子自体が大きくなり
過ぎて、実装面積が広くなってしまい、回路基盤等の小
型化が行えず、ひいては装置の小型化を行うことは出来
ない。また、Ｐ３が０．９ｍｍ以下であると、巻線１３
の巻数が制限されることになり、所定のインダクタンス
を得ることは出来ず、しかも巻線１３の巻数を多くしよ
うとすると、巻線１３の径を細くしなければならず、自
動巻線機等で巻線１３を基体７際に巻線１３の切れなど
が発生する。なお、Ｐ３が１．５ｍｍ以上であれば、更
に上記不具合が発生する確率が低くなる。また、Ｐ３が
２．０ｍｍ以上であると、素子自体が大きくなり過ぎ
て、実装面積が広くなってしまい、回路基盤等の小型化
が行えず、ひいては装置の小型化を行うことは出来な
い。

【００５６】

【発明の効果】本発明は、基体の両端に端子電極を設
け、巻線を巻回部と引出部に分け、その端子電極と巻回
部の外端部との距離を８０μｍ以上設けた事によって、
Ｑ値等の特性を向上させることができるインダクタンス
素子を提供することを目的としている。

【図面の簡単な説明】

【図１】本発明の一実施の形態におけるインダクタンス
素子を示す斜視図

【図２】本発明の一実施の形態におけるインダクタンス
素子の基体のみを示した斜視図

【図３】本発明の一実施の形態におけるインダクタンス
素子を示す部分断面図

【図４】本発明の一実施の形態におけるインダクタンス
素子を示す部分断面図

【図５】本発明の一実施の形態におけるインダクタンス
素子を示す部分平面図

【図６】本発明の一実施の形態におけるインダクタンス
素子を示す部分断面図

【図７】周波数とＱ値の関係を示すグラフ

【図８】本発明の一実施の形態におけるインダクタンス
素子を示す部分断面図

【図９】従来のインダクタンス素子を示す斜視図

【符号の説明】

７ 基体 ８ 巻部 ９，１０ 鍔部 １３ 巻線 １４，１５ 端子部 １００ 下地膜 １０１ａ 導電膜 １０１ｂ 導電膜 １０２ 耐食層 １０３ 接合表層

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１２月２８日（１９９９．１２．
２８）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】

【課題を解決するための手段】本発明は、巻部と前記巻
部の両端に巻部よりも径の大きな鍔部を設けた基体と、
鍔部上に設けられた端子電極と、基体の巻部に巻回され
端部を端子電極に接続した巻線と、巻線上に設けられた
保護材とを備え、端子電極と前記巻線の端部を熱圧着，
レーザ溶接，スポット溶接，超音波溶接のいずれかの方
法で接合し、しかも素子の高さＰ１，幅Ｐ２，長さＰ３
を、 ０．４ｍｍ＜Ｐ１＜１．２ｍｍ ０．４ｍｍ＜Ｐ２＜１．２ｍｍ ０．９ｍｍ＜Ｐ３＜２．０ｍｍ としたインダクタンス素子であって、巻線の内で基体に
巻回された巻回部の外端部と端子電極間の素子の長手方
向における間隔ＬＶを８０μｍ以上設けた。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】

【発明の実施の形態】請求項１記載の発明は、巻部と前
記巻部の両端に前記巻部よりも径の大きな鍔部を設けた
基体と、前記鍔部上に設けられた端子電極と、前記基体
の巻部に巻回され端部を前記端子電極に接続した巻線
と、前記巻線上に設けられた保護材とを備え、前記端子
電極と前記巻線の端部を熱圧着，レーザ溶接，スポット
溶接，超音波溶接のいずれかの方法で接合し、しかも素
子の高さＰ１，幅Ｐ２，長さＰ３を、 ０．４ｍｍ＜Ｐ１＜１．２ｍｍ ０．４ｍｍ＜Ｐ２＜１．２ｍｍ ０．９ｍｍ＜Ｐ３＜２．０ｍｍ とし たインダクタンス素子であって、巻線の内で基体に
巻回された巻回部の外端部と端子電極間の素子の長手方
向における間隔ＬＶを８０μｍ以上設けた事によって、
端子電極で生じる渦電流の発生を確実に低減させること
ができ、Ｑ値を向上させる事ができる。特に高周波域で
は顕著に表れる。また、巻線が素子から突出することな
く、実装性を向上させることができ、更に、小型で、し
かも機械的強度を向上させ、巻線の巻回を容易にでき、
断線等の発生を抑制できる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】請求項２記載の発明は、請求項１におい
て、端子電極を基体側から銀或いは銀合金で作製された
第１の導電膜と、銅或いは銅合金で作製された第２の導
電膜を順に形成し、前記第１の導電膜と前記第２の導電
膜の間に巻線の端部を挟み込んだことによって、巻線と
端子電極の接合強度を大幅に増すことができ、巻線の脱
落等の発生を抑制できる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１０

【補正方法】変更

【補正内容】

【００１０】請求項３記載の発明は、請求項１におい
て、基体の巻部及び鍔部それぞれを断面正方形状とした
事によって、どの方向でも実装可能となるので、実装性
が向上する。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００１１

【補正方法】変更

【補正内容】

【００１１】請求項４記載の発明は、請求項３におい
て、巻部に面取りを施した事によって、巻線の被膜など
に傷が入りショート等を防止する事ができる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００１２

【補正方法】変更

【補正内容】

【００１２】請求項５記載の発明は、請求項１におい
て、鍔部と巻部の間にテーパー部を設け、前記テーパー
部の素子の長手方向における形成長さを９０μｍ以上と
した事によって、例えば巻線の巻回部が緩んでテーパー
部に当接した時に、巻回部の外端部と、端子電極間を８
０μｍ以上に保持することができる。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】請求項６記載の発明は、請求項５におい
て、テーパー部と巻部のなす角度を１００度〜１７０度
とした事によって、基体に尖った部分を形成させないの
で、断線の心配は極めて少なくなり、しかも確実にスト
ッパの役割をする。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】請求項７記載の発明は、請求項１におい
て、巻部に巻線を間隔を設けて巻回した事によって、更
にＱ値の劣化を防止できる。

【手続補正１０】

【補正対象書類名】明細書

【補正対象項目名】００１５

【補正方法】変更

【補正内容】

【００１５】請求項８記載の発明は、請求項２におい
て、端子電極の上に半田等の接合層を設けた事によっ
て、回路基板との接合強度を増すことができる。

【手続補正１１】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】請求項９記載の発明は、請求項２におい
て、巻線の端部をつぶして第１の導電膜と第２の導電膜
の間に挟み込んだことによって、巻線と端子電極の接合
強度を大幅に増すことができ、巻線の脱落等の発生を抑
制できる。

【手続補正１２】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】請求項１０記載の発明は、請求項１におい
て、保護材を表面が滑らかな樹脂材料で構成した事によ
って、ノズルでの吸着特性を向上させることによって、
実装ミスなどを抑制できる。

【手続補正１３】

【補正対象書類名】明細書

【補正対象項目名】００５６

【補正方法】変更

【補正内容】

【００５６】

【発明の効果】本発明は、巻部と前記巻部の両端に巻部
よりも径の大きな鍔部を設けた基体と、鍔部上に設けら
れた端子電極と、基体の巻部に巻回され端部を端子電極
に接続した巻線と、巻線上に設けられた保護材とを備
え、端子電極と前記巻線の端部を熱圧着，レーザ溶接，
スポット溶接，超音波溶接のいずれかの方法で接合し、
しかも素子の高さＰ１，幅Ｐ２，長さＰ３を、 ０．４ｍｍ＜Ｐ１＜１．２ｍｍ ０．４ｍｍ＜Ｐ２＜１．２ｍｍ ０．９ｍｍ＜Ｐ３＜２．０ｍｍ としたインダクタンス素子であって、巻線の内で基体に
巻回された巻回部の外端部と端子電極間の素子の長手方
向における間隔ＬＶを８０μｍ以上設けた 事によって、
Ｑ値等の特性を向上させることができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 清人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 磯崎 賢蔵 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5E070 AA01 AB06 BA07 CA15 CA20 DA04 DA15 EA01 EB03

Claims (10)

【特許請求の範囲】
1. 【請求項１】基体と、前記基体に巻回された巻線と、前
   記基体に設けられ前記巻線と接合される端子電極とを備
   えたインダクタンス素子であって、巻線の内で基体に巻
   回された巻回部の外端部と端子電極間の素子の長手方向
   における間隔ＬＶを８０μｍ以上設けた事を特徴とする
   インダクタンス素子。
2. 【請求項２】間隔ＬＶを１００μｍ以上を設けた事を特
   徴とするインダクタンス素子。
3. 【請求項３】基体の両端に鍔部を設け、前記鍔部の間
   に、前記鍔部より段落ちした巻部を設け、前記鍔部にそ
   れぞれ端子電極を設け、前記巻部に巻線を巻回した事を
   特徴とする請求項１，２いずれか１記載のインダクタン
   ス素子。
4. 【請求項４】鍔部と巻部の間にテーパー部を設けた事を
   特徴とする請求項３記載のインダクタンス素子。
5. 【請求項５】テーパー部の素子の長手方向における形成
   長さを９０μｍ以上とした事を特徴とする請求項４記載
   のインダクタンス素子。
6. 【請求項６】テーパー部と巻部のなす角度を１００度〜
   １７０度とした事を特徴とする請求項４記載のインダク
   タンス素子。
7. 【請求項７】鍔部を断面略正方形状とした事を特徴とす
   る請求項３〜６いずれか１記載のインダクタンス素子。
8. 【請求項８】電極を覆う保護材を設けた事を特徴とする
   請求項３〜６いずれか１記載のインダクタンス素子。
9. 【請求項９】両端に鍔部と前記鍔部の間に前記鍔部より
   も径の小さな巻部を備えた基体と、前記鍔部上に設けら
   れた端子電極と、前記基体の巻部に巻回され、端部を前
   記端子電極に接続した巻線と、前記巻線上に設けられた
   保護材とを備え、前記基体の巻部と鍔部の間にテーパー
   部を設けるとともに、前記テーパー部の素子の長手方向
   における形成長さを９０μｍ以上とし、更に前記テーパ
   ー部と前記巻部のなす角度を１００度〜１７０度とし、
   更に前記巻線の内で前記巻部に巻回された巻回部の外端
   部と端子電極間の素子の長手方向における間隔ＬＶを８
   ０μｍ以上設けた事を特徴とするインダクタンス素子。
10. 【請求項１０】素子の高さＰ１，幅Ｐ２，長さＰ３を、 ０．４ｍｍ＜Ｐ１＜１．２ｍｍ ０．４ｍｍ＜Ｐ２＜１．２ｍｍ ０．９ｍｍ＜Ｐ３＜２．０ｍｍ とした事を特徴とする請求項１〜９いずれか１記載のイ
    ンダクタンス素子。