JP2000188588A

JP2000188588A - 相関器

Info

Publication number: JP2000188588A
Application number: JP36399398A
Authority: JP
Inventors: Eiji Nishimori; 英二西守
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1998-12-22
Filing date: 1998-12-22
Publication date: 2000-07-04

Abstract

(57)【要約】【課題】入力信号のキャリアと局部発振信号との位相
差をなくすための回路が不要で、且つ低消費電力を実現
する。【解決手段】キャリアをもつ入力信号を１波当りＮサ
ンプリングして取り込んで複数段のアナログシフトレジ
スタを転送させる。該アナログシフトレジスタのＮ／２
段ごとにサンプリング信号の一部を取り出して所定の係
数で乗算して全部を加算する。前記アナログシフトレジ
スタは、連続する「Ｎ×拡散符号長×Ｍ（Ｍはキャリア
の中心周波数÷チップレート）」段を１単位として連続
して２単位以上を設け、１単位又は連続する２単位以上
に転送クロックを切り換え供給できるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラム拡散
通信における拡散符号との相関をとるための相関器に係
り、特に構成が簡単で入力信号レベルやビット誤り率に
応じた必要最小限の消費電力で動作させることができる
ようにしたアナログ形式の相関器に関するものである。

【０００２】

【従来の技術】図１２に従来の相関器１００の概略構成
を示す。この相関器１００は、入力信号を転送クロック
に同期して転送する複数のセル（シフトレジスタ）から
なる信号転送部１０１、あらかじめ拡散符号に対応した
係数が個々にセットされた複数の乗算器からなる乗算部
１０２、その乗算部１０２の各乗算器の乗算出力を全て
加算する加算部１０３を具備している。

【０００３】この相関器１００では、信号転送部１０１
に転送されてきた各セルの受信拡散符号と乗算部１０２
の各乗算器にセットされている係数とが乗算され、両者
が一致すれば相関ピーク値が出力するので、これにより
もとの送信データを取り出すことができる。

【０００４】図１３はこの相関器１００を組み込んだス
ペクトル拡散通信装置の復調装置２００の概略構成を示
す図である。この復調装置２００は、キャリア成分をも
った入力信号からそのキャリア成分を除去してベースバ
ンド成分（ＰＮ符号：拡散符号）としＡ／Ｄ変換して相
関をとるコスタスループ回路２０１、そのコスタスルー
プ回路２０１の動作クロックを生成する同期追尾部２０
２、相関ピークの周期に対応したビット同期信号を生成
するビット同期部２０３からなる。

【０００５】コスタスループ回路２０１は、入力信号と
局部発振信号を乗算するミキサ２１１Ａ，２１１Ｂ、入
力信号と局部発振信号との乗算によって生じるキャリア
の中心周波数の２倍の成分を除去するローパスフィルタ
（ＬＰＦ）２１２Ａ，２１２Ｂ、入力アナログ信号を３
〜４ビットで量子化するＡ／Ｄ変換器２１３Ａ，２１３
Ｂ、図１２に示した構成の相関器１００Ａ，１００Ｂ、
及びその相関器１００Ａ，１００Ｂから出力される相関
ピーク信号により局部発振信号の位相を制御するＰＬＬ
周波数シンセサイザを構成する局部発振回路２１４を具
備する。局部発振回路２１４は、ミキサ２２１、サンプ
ルアンドホールド回路２２２、ループフィルタ２２３、
電圧制御発振器（ＶＣＯ）２２４を具備する。

【０００６】また、同期追尾部２０２は、１ビット分の
遅延回路２３１、加算器２３２、サンプルアンドホール
ド回路２３３、ループフィルタ２３４、電圧制御発振器
（ＶＣＯ）２３５、分周器２３６を具備する。また、ビ
ット同期部２０３は、２乗器２４１、２４２、加算器２
４３、巡回積分器２４４、最大値検出器２４５を具備す
る。

【０００７】ここでは、局部発振回路２１４から出力さ
れる信号（入力信号のキャリア周波数と同じ周波数）を
ミキサ２１１Ａに、その信号を移相器２１５でπ／２だ
け移相した信号をミキサ２１１Ｂに各々入力して、各々
入力信号（ＢＰＳＫ信号又はＱＰＳＫ信号）と乗算する
と、その入力信号が同相成分（Ｉ）と直交成分（Ｑ）に
分離して得られるので、それらの信号をローパスフィル
タ２１２Ａ，２１２Ｂに入力してキャリア成分を除去し
ＰＮ符号のベースバンド信号としてから、Ａ／Ｄ変換器
２１３Ａ，２１３Ｂに入力してデジタル化し、相関器１
００Ａ，１００Ｂに入力させる。ここで、ベースバンド
信号まで変換して相関操作を行うため、相関器の１００
Ａ，１００Ｂのセルの数は、通常では「２×拡散符号
長」個だけ必要である。

【０００８】この相関器１００Ａ，１００Ｂで得られた
相関ピークの情報は、局部発振回路２１４に取り込まれ
て、その発振出力信号の位相が入力信号の位相と一致す
るように制御される。

【０００９】ビット同期部２０３においては、相関器１
００Ａからの相関ピーク（cosθ）を２乗器２４１で２
乗したものと相関器１００Ｂからの相関ピーク（sin
θ）を２乗器２４２で２乗したものを加算器２４３で加
算することにより、データとキャリアの位相差θを除去
し、さらに巡回積分器２４４や最大値検出回路２４５に
入力することにより、相関ピーク信号の出力周期に対応
したビット同期信号を生成する。すなわち、同期追尾部
２０２の分周器２３６の制御信号ｆ１、相関ピーク信号
を２値のデータに変換するためのタイミング信号ｆ２、
復調されたデータ信号に同期して出力する転送クロック
信号ｆ３等を生成する。

【００１０】同期追尾部２０２は、本来的に局部発振回
路２１４の発振周波数と入力信号のキャリア周波数とが
完全には一致していないために、相関ピーク信号を用い
てその補正を行うものためのものであり、Ａ／Ｄ変換器
２１３Ａ，２１３Ｂ、相関器１００Ａ，１００Ｂの転送
クロックｆ４、局部発振回路２１４のサンプルホールド
回路２２２の制御信号ｆ５を発生する。

【００１１】

【発明が解決しようとする課題】以上のように、入力信
号をベースバンド信号に変換して得たＰＮ符号（拡散符
号）の信号で相関操作を行う相関器では、局部発振回路
２１４の発振周波数と入力信号との位相差を無くするた
めに、コスタスループ回路２０１や同期追尾部２０２を
必要としている。また、ビット同期部２０３では、その
同期追尾部２０２で使用する信号を生成するために、相
関ピークの大きさが上記位相差に依存しないように、２
乗器２４１，２４２や加算器２４３を必要としていた。
従って、この復調装置では、部品点数が多くなって、消
費電力が増大するという問題があった。

【００１２】そこで、入力信号を拡散符号のベースバン
ドまで落とさず、キャリア成分をもった信号のままで相
関操作を行うことが行われているが、この手法では入力
信号レベルやビット誤り率の安全率を見積もるために、
相関をとるためのセルの数が多く必要となって、やはり
消費電力が増大するという問題がある。

【００１３】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、キャリアと局部発振周波数と
の位相差を無くするコスタスループ回路等が不要で、か
つ動作に必要なセル数も最小限で済むようにして、全体
として消費電力を大幅に低減できるようにした相関器を
提供することである。

【００１４】

【課題を解決するための手段】上記目的を達成するため
第１の発明は、キャリア成分を持つ入力信号を当該キャ
リアの中心周波数のＮ（Ｎは２以上）倍の周波数でサン
プリングして取り込む入力回路と、該入力回路で取り込
んだサンプリング信号を前記サンプリング周波数と同じ
周波数の転送クロックで転送する複数段のアナログシフ
トレジスタと、該アナログシフトレジスタのＮ／２段ご
とに転送途中のサンプリング信号を非破壊で取り出す複
数の出力回路と、該複数の出力回路で取り出したサンプ
リング信号を所定の係数で乗算する該出力回路と同数の
乗算器と、該複数の乗算器で乗算した結果を加算する加
算器と、前記各アナログシフトレジスタに前記転送クロ
ックを送るクロックラインに介挿された１又は２以上の
スイッチ回路とを具備し、連続する「Ｎ×拡散符号長×
Ｍ（Ｍはキャリアの中心周波数÷チップレート）」段の
前記アナログシフトレジスタを１単位として連続して２
単位以上を設け、前記スイッチ回路をオン／オフ制御し
て前記入力回路側の１単位又は該初段の１単位を含んで
連続する２単位以上に前記転送クロックを供給するよう
構成した。

【００１５】第２の発明は、キャリア成分を持つ入力信
号を所定の係数で乗算する複数の乗算器と、該乗算器の
出力信号を前記キャリアの中心周波数のＮ（Ｎは２以
上）倍の周波数でサンプリングして取り込む前記乗算器
と同数の入力回路と、該入力回路で取り込んだサンプリ
ング信号を又は前段から転送されてくる信号と該サンプ
リング信号を加算した信号を前記サンプリング周波数と
同じ周波数の転送クロックで転送する複数段のアナログ
シフトレジスタと、該各アナログシフトレジスタに前記
転送クロックを送るクロックラインに介挿された１又は
２以上のスイッチ回路を具備し、且つ前記入力回路を前
記アナログシフトレジスタのＮ／２個ごとに設け、連続
する「Ｎ×拡散符号長×Ｍ（Ｍはキャリアの中心周波数
÷チップレート）」段の前記アナログシフトレジスタを
１単位として連続して２単位以上を設け、前記スイッチ
回路をオン／オフ制御して１単位又は連続する２単位以
上に前記転送クロックを供給するように構成した。

【００１６】第３の発明は、キャリア成分を持つ入力信
号を所定の係数で乗算する複数の乗算器と、該乗算器の
出力信号を前記キャリアの中心周波数のＮ（Ｎは２以
上）倍の周波数でサンプリングして取り込む入力回路
と、該入力回路で取り込んだサンプリング信号を前記サ
ンプリング周波数と同じ周波数の転送クロックで転送す
る複数個のアナログシフトレジスタと、該各アナログシ
フトレジスタに前記転送クロックを送るクロックライン
に介挿された１又は２以上のスイッチ回路とを具備し、
前記アナログシフトレジスタの１行目の段数がＮ／２
段、２行目が２Ｎ／２段、３行目が３Ｎ／２段のよう
に、１行増す毎に前記アナログシフトレジスタの段数が
Ｎ／２段づつ増加する関係でレジスタ行を複数行設ける
とと共に、各レジスタ行の最終出力を加算する加算器を
設け、前記アナログシフトレジスタの段数がＮ／２づつ
増加する関係にある「２×拡散符号長×Ｍ（Ｍはキャリ
アの中心周波数÷チップレート）」行を１単位として行
が連続する２単位以上を設け、前記スイッチ回路をオン
／オフ制御して１単位又は連続する２単位以上に前記転
送クロックを供給するように構成した。

【００１７】第４の発明は、第１又は第２の発明におい
て、前記スイッチ回路の１又は２以上をオンさせて前記
転送クロックが供給され且つ前記アナログシフトレジス
タの連続する単位がｎ単位となるとき、前記転送クロッ
クの周波数及び前記サンプリングの周波数を前記スイッ
チ回路を全部オフにしたときのｎ倍に設定するととも
に、前記Ｍをｎ倍に設定するか、又は前記Ｍは変化させ
ないよう構成した。

【００１８】第５の発明は、第３の発明において、前記
スイッチ回路の１又は２以上をオンさせて前記転送クロ
ックが供給され且つ前記レジスタ行の連続する単位がｎ
単位になるとき、前記転送クロックの周波数及び前記サ
ンプリングの周波数を前記スイッチ回路を全部オフにし
たときのｎ倍に設定するとともに、前記Ｍをｎ倍に設定
するよう構成した。

【００１９】第６の発明は、第１乃至第３の発明におい
て、前記転送クロックを供給するラインを、前記各単位
毎に独立して並列的に設け、初段の１単位を除く他の１
単位毎の前記ラインに前記スイッチ回路を個々に設けて
構成した。

【００２０】

【発明の実施の形態】［第１の実施の形態］図１は本発
明の第１の実施の形態の相関器の構成を示す図である。
本実施の形態は、２相の転送クロックφ１，φ２により
入力信号を転送する２相のＣＣＤをセル（アナログシフ
トレジスタ）として使用するものである。なお、転送ク
ロックφ２は転送クロックφ１の反転信号である。

【００２１】１１はキャリア成分を含む入力信号Ｖｉを
サンプリングパルスφｓによって取り込む入力回路付き
アナログシフトレジスタ、１２はサンプリングして得た
信号を出力側に転送するアナログシフトレジスタ、１３
はアナログシフトレジスタ１２の並びの「Ｎ／２」個ご
と（Ｎは後で説明する。）に設けられ、アナログシフト
レジスタ１２間を転送中の信号を非破壊で取り出し、リ
セットパルスφｒでリセットされる出力回路、１４は拡
散符号に対応した乗算係数がセットされその係数を出力
回路１３からの出力信号と乗算する乗算器、１５は各乗
算器１４の出力信号を加算する加算器、１６は転送クロ
ックφ１，φ２のラインに設けたスイッチ回路、１７は
転送クロックφ１，φ２，サンプリングパルスφｓ，リ
セットパルスφｒ、スイッチ回路１６の制御信号Ｓ２〜
Ｓｎを生成する制御回路である。入力回路付きアナログ
シフトレジスタ１１と全てのアナログシフトレジスタ１
２には、直接的に又はスイッチ回路１６を経由して転送
クロックφ１，φ２が入力している。

【００２２】上記入力回路付きアナログシフトレジスタ
１１は、図２の(a)に示すように、キャリア成分を含む
入力信号Ｖｉが入力するインプットダイオード１１ａ、
入力信号Ｖｉをサンプリングパルスφｓでサンプリング
するインプットゲート１１ｂ、及びサンプリングした信
号を転送クロックφ１，φ２で転送するアナログシフト
レジスタ１１ｃから成る。インプットダイオード１１ａ
とインプットゲート１１ｂが入力回路を構成する。アナ
ログシフトレジスタ１１ｃはアナログシフトレジスタ１
２と同じである。サンプリングパルスφｓは、図２の
(b)に示すように、転送クロックφ１，φ２に同期した
パルスである。

【００２３】また、出力回路１３は、図３の(a)に示す
ように、リセットパルスφｒが印加するトランジスタＱ
１、そのトランジスタＱ１のソース電圧により制御され
るトランジスタＱ２、電流源Ｉｏ、およびアナログシフ
トレジスタ１２の間に挿入配置されたフローティングゲ
ート１３ａから成り、アナログシフトレジスタ１２を転
送する電荷がそのフローティングゲート１３ａの下層を
通過するときの電位が、トランジスタＱ２のソースホロ
ワを介して、そのまま取り出される。トランジスタＱ１
は転送クロックφ１，φ２と同期したリセットパルスφ
ｒ（図３の(b)参照）の印加により導通して電圧Ｖｄ１
をフローティングゲート１３ａに印加し、これにより、
以前の電荷が現在の電荷の取り出しに影響を与えないよ
うに、フローティングゲート１３ａの電圧が中点電圧Ｖ
ｄ１にリセットされる。

【００２４】さて、本実施の形態では、入力回路付きア
ナログシフトレジスタ１１のアナログシフトレジスタ１
１ｃと複数のアナログシフトレジスタ１２の組み合わせ
数、または複数のアナログシフトレジスタ１２の組み合
わせ数、つまり基本的なレジスタ段数をＮ×拡散符号長×Ｍとし、これを１単位として複数単位連続接続し、初段
（図１の左側）以外の各単位への転送クロックφ１，φ
２をスイッチ回路１６で遮断できるようにしている。す
なわち、全部のスイッチ回路１６をオンすることにより
最大ｎ単位に同一の転送クロックφ１，φ２が供給され
るようにしている。Ｎは入力信号のキャリアの中心周波
数のＮ倍を示す数、つまり、入力信号の１波（１サイク
ル）当りのサンプリング数で２以上の数、Ｍはキャリア
中心周波数÷チップレート、つまり１チップ当りの波の
数（サイクル数）である。拡散符号長は例えば１１チッ
プである。

【００２５】いま、スイッチ回路１６が全てオフである
とすると、レジスタは初段の１単位（入力回路付きアナ
ログシフトレジスタ１１のアナログシフトレジスタ１１
ｃと複数のアナログシフトレジスタ１２からなる）のみ
が転送クロックφ１，φ２を供給されて有効に機能する
ことになる。

【００２６】このとき、簡単のために例えば、Ｎ＝４、
Ｍ＝１とすると、１チップあたり１サイクルの入力信号
Ｖｉが入力し、その入力信号Ｖｉの１サイクル当り４サ
ンプリングが行われ、そのサンプリングされたデータの
４個の内の２個が、つまり１個おきが出力回路１３から
取り出される。そして、入力信号Ｖｉの位相情報と拡散
符号とが全て一致したとき、拡散符号に対して入力信号
の波形が図４の(a)に示すようになる。

【００２７】よって、入力信号Ｖｉの●で示す点のレベ
ルの信号がサンプリングされて転送されるとき、そのう
ちの正、負のピーク値を取り出すようにしておき、拡散
符号に対応した係数を各乗算器１４にセットしておけ
ば、このとき加算器１５の出力が最大となり、相関ピー
クが得られる。

【００２８】次に、制御回路１７によりスイッチ信号Ｓ
２のみを有効にして、図１における一番左側のスイッチ
回路１６をオン、他をオフにしたときは、同じ拡散符号
の入力信号を取り込む際には、転送クロックφ１，φ
２、サンプリングパルスφｓ、リセットパルスφｒの周
波数を２倍に切り換え、かつ入力信号Ｖｉをダウンコン
バータ等の周波数変換回路（図示せず）で周波数変換し
てＭ＝２に切り換える。また、乗算器１４にセットする
係数も切り換える。

【００２９】このときは、１チップあたり２サイクルの
入力信号Ｖｉが入力し、その入力信号Ｖｉの１サイクル
当り４サンプリングが行われ、そのサンプリングされた
データの４個の内の２個が出力回路１３から取り出され
る。したがって、入力信号Ｖｉの位相情報と拡散符号と
が全て一致したとき、拡散符号に対して入力信号の波形
が図４の(b)に示すようになり、このとき拡散符号に対
応した係数を各乗算器１４にセットしておけば、加算器
１５の出力が最大となり、相関ピークが得られる。

【００３０】このときは、前記した１単位のレジスタを
使用した場合に比べ、サンプリングされるデータ数が２
倍になっており、相関ピークに寄与してくる入力信号の
波形のピーク値付近のデータ数も２倍になる。したがっ
て、高いＳ／Ｎで相関ピークを得ることができる。

【００３１】同様なことから、オンさせるスイッチ回路
１６の数を増加させる（但し、図１の左側のスイッチ回
路１６から右側のスイッチ回路１６にかけて順次連続し
てオンさせる数を増す）と、動作するレジスタの単位数
が増大するので、相関ピークに寄与してくる入力信号波
形のピーク値付近のデータ数もその単位数に比例して大
きな値となる。このときも、転送クロックφ１，φ２、
サンプリングパルスφｓ、リセットパルスφｒの周波
数、Ｍの値、Ｎの値、乗算器１４の係数も単位数に応じ
て切り換える。

【００３２】図５はＥｂ／Ｎｏ（１ビット当りのエネル
ギー／１Hz当りのノイズエネルギー）に対するＢＥＲ
（ビット誤り率）が、アナログシフトレジスタの段数に
よってどのように変化するかを調べた特性図である。Ｅ
ｂ／Ｎｏの値が同じであれば、アナログシフトレジスタ
の段数が多い方がＢＥＲの値が小さくなっていることが
分かる。また、ノイズレベルが低（Ｅｂ／Ｎｏの値が大
きい）ければ、アナログシフトレジスタの個数が少なく
てもＢＥＲの値が小さいことが分かる。なお、アナログ
レジスタの段数が同じ（例えば１７６個）なら、Ｎ＝１
６でＭ＝１、Ｎ＝８でＭ＝２、Ｎ＝４でＭ＝４の各場合
において、ＥＢＲは実験結果から同じであった。

【００３３】したがって、入力信号Ｖｉのレベルや相関
ピークから得たビット誤り率の結果に応じて使用するレ
ジスタの単位数を調整し、且つ制御回路１７を制御し
て、スイッチ回路１６のオン／オフ、転送クロックφ
１，φ２、サンプリングパルスφｓの周波数、リセット
パルスφｒの周波数、Ｍの値、Ｎの値等を切り換えるこ
とにより、必要最小限のレジスタ数（つまり必要最小限
の消費電力）で適正なビット誤り率の復調動作を実現す
ることができる。アナログシフトレジスタを使用する従
来例ではそのアナログシフトレジスタのレジスタ群数が
一定で切り換えができなかったが、本実施の形態では入
力信号レベルやビット誤り率に応じて適宜切り換えるこ
とができるので、これらが可能になるのである。

【００３４】図６は第１の実施の形態の相関器の変形例
を示す図である。図１の構成では複数のスイッチ回路１
６を転送クロックφ１，φ２のラインに直列に挿入した
が、この図６の構成ではレジスタの各単位毎に転送クロ
ックφ１，φ２の供給ラインを並列に設けて、初段以外
の各単位のラインにスイッチ回路１６を独立に各々接続
している。

【００３５】図１の構成では転送クロックを供給するド
ライバ（図示せず）に大きな能力のものを使用する必要
があり、しかも常時動作させなければならないので消費
電力が大きくなるが、図６の構成では転送クロックの並
列供給ライン毎に小さな能力のドライバを設け、これら
を必要に応じて動作させればよいので、消費電力を低減
することができる。特に図６の構成では、スイッチ回路
１６自体をスイッチ機能をもつドライバに置換できる。
なお、図６の構成の動作は図１の構成のものと全く同じ
である。

【００３６】［第２の実施の形態］図７は第２の実施の
形態の相関器の構成を示す図である。本実施の形態も、
２相の転送クロックφ１，φ２により入力信号を転送す
る２相のＣＣＤをセルとして使用するものである。

【００３７】２１はキャリア成分を含む入力信号Ｖｉを
サンプリングパルスφｓによって取り込む入力回路付き
アナログシフトレジスタ、２２はサンプリングして得た
信号を出力側に転送するアナログシフトレジスタ、２３
は拡散符号に対応した乗算係数がセットされる乗算器、
２４は転送クロックφ１，φ２のラインに設けたスイッ
チ回路、２５は転送クロックφ１，φ２，サンプリング
パルスφｓ、スイッチ回路２４の制御信号Ｓ２〜Ｓｎを
生成する制御回路である。

【００３８】入力回路付きアナログシフトレジスタ２１
は、図８の(a)に示すように、入力信号Ｖｉが入力する
インプットダイオード２１ａ、その入力信号Ｖｉをサン
プリングクロックφｓでサンプリングするインプットゲ
ート２１ｂ、及びサンプリングした信号を後段のアナロ
グシフトレジスタ２２に転送し、又は前段のアナログシ
フトレジスタ２２から転送される信号に加算して後段の
アナログシフトレジスタ２２に転送するアナログシフト
レジスタ２１ｃから成る。インプットダイオード２１ａ
とインプットゲート２１ｂが入力回路を構成する。アナ
ログシフトレジスタ２１ｃはアナログシフトレジスタ２
２と同じである。

【００３９】入力回路付きアナログシフトレジスタ２１
のアナログシフトレジスタ２１ｃとアナログシフトレジ
スタ２２には、直接的に又はスイッチ回路２４を経由し
て転送クロックφ１，φ２が入力している。全ての入力
回路付きアナログシフトレジスタ２１の入力回路は、そ
の入力回路付きアナログシフトレジスタ２１のアナログ
シフトレジスタ２１ｃとアナログシフトレジスタ２２の
並びのＮ／２個ごと配置されている。図７はＮ＝４の場
合を示すので、２個に１個づつ配置されている（ただ
し、図８の(a)は別）。また、アナログシフトレジスタ
２１ｃと２２の合計数がＮ×拡散符号長×Ｍとなるレジスタを１単位として、初段（図７の右側）の
単位以外の１単位毎に転送クロックφ１，φ２のライン
にスイッチ回路２４が接続されている。

【００４０】この相関器では、キャリアをもつ入力信号
が乗算器２３で所定の係数と乗算されてから入力回路付
きアナログシフトレジスタ２１で入力信号Ｖｉのキャリ
ア中心周波数のＮ倍の周波数でサンプリングされ入力信
号強度に比例した電荷が取り込まれる。このとき、初段
以外の入力回路付きアナログシフトレジスタ２１には前
段のアナログシフトレジスタ２２から転送されてきた電
荷も加算され、この加算された電荷が後段に向けて前記
サンプリング周波数と同じ周波数の転送クロックφ１，
φ２で転送される。

【００４１】したがって、スイッチ回路２４を全てオフ
にしているときは、図７の最も右側のレジスタの１単位
のみに転送クロックφ１，φ２が供給されるので、その
１単位のみで処理が行われる。そして、データ信号の１
ビット分の入力信号（拡散符号）の全てが入力したと
き、その入力信号の位相情報が乗算器２３にセットした
拡散符号と全て一致すると、最終段のアナログシフトレ
ジスタ２２から鋭い相関ピーク値を示す信号が出力す
る。

【００４２】図７において最も右側のスイッチ回路２４
のみをオンにしたときは、最も右側から左側にかけての
連続する２単位のレジスタに転送クロックφ１，φ２が
供給されるので、その２単位で処理が行われる。このと
きは、前記した第１の実施の形態で説明したのと同様
に、転送クロックφ１，φ２、サンプリングパルスφｓ
の周波数を２倍に切り換え、乗算器２３にセットする係
数を切り換える。また、Ｍの値を２倍にするか、又はＭ
の値は変化させない。Ｍの値を２倍にした場合には、同
一拡散符号の信号を入力して得られる相関ピーク値は、
レジスタが１単位のみの場合に比べると２倍になる。

【００４３】さらに、スイッチ回路２４の全てをオンに
したときは、全部のアナログシフトレジスタ（ｎ単位）
に転送クロックφ１，φ２が供給され、全部のアナログ
シフトレジスタで処理が行われる。このときも、転送ク
ロックφ１，φ２、サンプリングパルスφｓの周波数を
ｎ倍に切り換え、乗算器２３にセットする係数を切り換
え、Ｍの値をｎ倍にするか、又はＭの値は変化させな
い。Ｍの値をｎ倍にしたとき得られる相関ピーク値は、
レジスタ群が１単位のみの場合のｎ倍になる。

【００４４】以上のように、レジスタの単位数を増やす
ほど、相関ピークに寄与する入力信号のピーク値付近の
データ数が増大するので、Ｓ／Ｎの高い復調を行うこと
ができる。したがって、入力信号のレベルや相関器の相
関ピークから得たビット誤り率の結果に応じて、制御回
路２５を制御して、スイッチ２４のオン／オフ、転送ク
ロックφ１，φ２の周波数、サンプリングパルスφｓの
周波数、Ｍの値、Ｎの値等を切り換えて、使用するレジ
スタの単位数を調整することにより、必要最小限のレジ
スタ数（つまり必要最小限の消費電力）で適正なビット
誤り率の復調動作を実現することができる。

【００４５】図９は第２の実施の形態の相関器の変形例
を示す図である。図７の構成では複数のスイッチ回路２
４を転送クロックφ１，φ２のラインに直列に挿入した
が、この図９の構成ではレジスタの各単位毎に転送クロ
ックφ１，φ２の供給ラインを並列に設けて、初段以外
の各単位のラインにスイッチ回路１６を独立に各々接続
している。この場合も、第１の実施の形態で説明したの
と同様に、クロックドライバを使用する場合において、
図９の構成の方が有利である。なお、動作は図７の構成
の相関器と全く同じである。

【００４６】［第３の実施の形態］図１０は第３の実施
の形態の相関器の構成を示す図である。本実施の形態
も、２相の転送クロックφ１，φ２により入力信号を転
送する２相のＣＣＤをセルとして使用するものである。

【００４７】３１はキャリア成分を含む入力信号Ｖｉを
サンプリングパルスφｓによって取り込む入力回路付き
アナログシフトレジスタ（図２に示した入力回路付きア
ナログシフトレジスタ１１と同じ）、３２はサンプリン
グして得た信号を出力側に転送するアナログシフトレジ
スタ、３３は終段のアナログシフトレジスタ３２から転
送される信号を加算する加算器（加算機能をもつアナロ
グシフトレジスタ）、３４は拡散符号に対応した乗算係
数がセットされる乗算器、３５は転送クロックφ１，φ
２のラインに設けたスイッチ回路、３６は転送クロック
φ１，φ２，サンプリングパルスφｓ、スイッチ回路３
５の制御信号Ｓ２〜Ｓｎを生成する制御回路である。全
ての入力回路付きアナログシフトレジスタ３１のアナロ
グシフトレジスタとアナログシフトレジスタ３２には、
直接的に又はスイッチ回路３５を経由して転送クロック
φ１，φ２が入力している。

【００４８】乗算器３４は２×拡散符号長×Ｍ個だけ設けられたものを１単位としている。また、図１
０における最上段の１単位のアナログシフトレジスタ３
１，３２の各行の合計段数は、１行目：「Ｎ／２」段２行目：「２Ｎ／２」段３行目：「３Ｎ／２」段：：「２×拡散符号長×Ｍ」行目：「Ｎ×拡散符号長×Ｍ」段である。さらに、その下段の１単位のアナログシフトレ
ジスタ３１，３２の各行の合計段数は、「Ｎ×拡散符号
長×Ｍ」個に上記各行の段数を加算したものである。す
なわち、ｎ単位のアナログシフトレジスタ３１，３２の
合計個数は、ｎ×（Ｎ／２＋２Ｎ／２＋・・・＋（Ｎ×拡散符号長×
Ｍ））＋（１＋２＋３＋・・・＋（ｎ−１））×（２×
拡散符号長×Ｍ）である。

【００４９】さて、スイッチ回路３５が全てオフのとき
は、図１０の上段のアナログシフトレジスタ３１，３２
のレジスタからなる初段の１単位（２×拡散符号長×
Ｍ）にみに転送クロックφ１，φ２が供給され、その１
単位のみが動作する。そして、キャリアをもつ入力信号
Ｖｉは拡散符号に応じて係数が設定された乗算器３４で
乗算されてから入力回路付きアナログシフトレジスタ３
１でサンプリングパルスφｓでサンプリングされ、この
サンプリングパルスφｓと同じ周波数の転送クロックφ
１，φ２で後段のアナログシフトレジスタ３２に転送さ
れ、最終的に加算器３３に入力される。この加算器３３
に入力する信号は、サンプリングされた「Ｎ／２」個お
きの信号となる。かくして、入力信号Ｖｉの位相情報が
拡散符号と全て一致すると、加算器３３から相関ピーク
値の信号が出力する。

【００５０】図１０においてスイッチ信号Ｓ２を能動に
して最も上側のスイッチ回路３５のみをオンにしたとき
は、上から１段目と２段目の２単位のレジスタに転送ク
ロックφ１，φ２が供給されるので、その２単位で処理
が行われる。このときは、前記した第１の実施の形態で
説明したのと同様に、転送クロックφ１，φ２、サンプ
リングパルスφｓの周波数を２倍に切り換え、乗算器３
４にセットする係数を切り換える。また、Ｍの値を２倍
にする。この処理において同一拡散符号の信号を入力し
て得られる相関ピーク値は、アナログシフトレジスタが
１単位のみの場合の２倍になる。

【００５１】さらに、スイッチ回路３５の全てをオンに
したときは、全部のレジスタ（ｎ単位）に転送クロック
φ１，φ２が供給され、全部のアナログシフトレジスタ
で処理が行われる。このときも、転送クロックφ１，φ
２、サンプリングパルスφｓの周波数をｎ倍に切り換
え、Ｍの値をｎ倍にし、乗算器３４にセットする係数を
切り換える。この処理において得られる相関ピーク値
は、アナログシフトレジスタが１単位のみの場合のｎ倍
になる。

【００５２】以上のように、アナログシフトレジスタの
単位数を増やすほど、大きな相関ピーク値を得ることが
できるので、Ｓ／Ｎの高い復調を行うことができる。し
たがって、入力信号のレベルや相関器の相関ピークから
得たビット誤り率の結果に応じて制御回路３６を制御し
て、スイッチ３５のオン／オフ、転送クロックφ１，φ
２の周波数、サンプリングパルスφｓの周波数、Ｍの値
等を切り換えて、使用するアナログシフトレジスタの単
位数を調整することにより、必要最小限のレジスタ数
（つまり必要最小限の消費電力）で適正なビット誤り率
で復調動作を実現することができる。

【００５３】図１１は第３の実施の形態の相関器の変形
例を示す図である。図１０の構成では複数のスイッチ回
路３５を転送クロックφ１，φ２のラインに直列に挿入
したが、この図１１の構成ではレジスタの各単位毎に転
送クロックφ１，φ２のラインを並列に設けて、初段以
外の各単位のラインにスイッチ回路３５を各々接続して
いる。この場合も、第１の実施の形態で説明したのと同
様に、クロックドライバを使用する場合において、図１
１の構成の方が有利である。動作は図１０の構成の相関
器と全く同じである。

【００５４】

【発明の効果】以上から本発明によれば、受信状態やビ
ット誤り率に応じて必要最小限の段数のアナログシフト
レジスタを動作させることができるので、消費電力を必
要最小限に抑えることができるという利点がある。

【図面の簡単な説明】

【図１】第１の実施の形態の相関器のブロック図であ
る。

【図２】 (a)は入力回路付きアナログシフトレジスタ
の構成を示す図、(b)はその動作波形図である。

【図３】 (a)は出力回路の構成を示す図、(b)はその動
作波形図である。

【図４】相関器の動作波形図である。

【図５】ビット誤り率の特性図である。

【図６】第１の実施の形態の変形例の相関器のブロッ
ク図である。

【図７】第２の実施の形態の相関器のブロック図であ
る。

【図８】 (a)は入力回路付きアナログシフトレジスタ
の構成を示す図、(b)はその動作波形図である。

【図９】第２の実施の形態の変形例の相関器のブロッ
ク図である。

【図１０】第３の実施の形態の相関器のブロック図で
ある。

【図１１】第３の実施の形態の変形例の相関器のブロ
ック図である。

【図１２】ディジタル型の相関器のブロック図であ
る。

【図１３】従来の復調装置のブロック図である。

【符号の説明】

１１：入力回路付きアナログシフトレジスタ１２：アナログシフトレジスタ１３：出力回路１４：乗算器１５：加算器１６：スイッチ回路１７：制御回路２１：入力回路付きアナログシフトレジスタ２２：アナログシフトレジスタ２３：乗算器２４：スイッチ回路２５：制御回路３１：入力回路付きアナログシフトレジスタ３２：アナログシフトレジスタ３３：加算器３４：乗算器３５：スイッチ回路３６：制御回路

Claims

【特許請求の範囲】

【請求項１】キャリア成分を持つ入力信号を当該キャリ
アの中心周波数のＮ（Ｎは２以上）倍の周波数でサンプ
リングして取り込む入力回路と、該入力回路で取り込ん
だサンプリング信号を前記サンプリング周波数と同じ周
波数の転送クロックで転送する複数段のアナログシフト
レジスタと、該アナログシフトレジスタのＮ／２段ごと
に転送途中のサンプリング信号を非破壊で取り出す複数
の出力回路と、該複数の出力回路で取り出したサンプリ
ング信号を所定の係数で乗算する該出力回路と同数の乗
算器と、該複数の乗算器で乗算した結果を加算する加算
器と、前記各アナログシフトレジスタに前記転送クロッ
クを送るクロックラインに介挿された１又は２以上のス
イッチ回路とを具備し、連続する「Ｎ×拡散符号長×Ｍ（Ｍはキャリアの中心周
波数÷チップレート）」段の前記アナログシフトレジス
タを１単位として連続して２単位以上を設け、前記スイ
ッチ回路をオン／オフ制御して前記入力回路側の１単位
又は該初段の１単位を含んで連続する２単位以上に前記
転送クロックを供給するようにしたことを特徴とする相
関器。
【請求項２】キャリア成分を持つ入力信号を所定の係数
で乗算する複数の乗算器と、該乗算器の出力信号を前記
キャリアの中心周波数のＮ（Ｎは２以上）倍の周波数で
サンプリングして取り込む前記乗算器と同数の入力回路
と、該入力回路で取り込んだサンプリング信号を又は前
段から転送されてくる信号と該サンプリング信号を加算
した信号を前記サンプリング周波数と同じ周波数の転送
クロックで転送する複数段のアナログシフトレジスタ
と、該各アナログシフトレジスタに前記転送クロックを
送るクロックラインに介挿された１又は２以上のスイッ
チ回路を具備し、且つ前記入力回路を前記アナログシフ
トレジスタのＮ／２個ごとに設け、連続する「Ｎ×拡散符号長×Ｍ（Ｍはキャリアの中心周
波数÷チップレート）」段の前記アナログシフトレジス
タを１単位として連続して２単位以上を設け、前記スイ
ッチ回路をオン／オフ制御して１単位又は連続する２単
位以上に前記転送クロックを供給するようにしたことを
特徴とする相関器。
【請求項３】キャリア成分を持つ入力信号を所定の係数
で乗算する複数の乗算器と、該乗算器の出力信号を前記
キャリアの中心周波数のＮ（Ｎは２以上）倍の周波数で
サンプリングして取り込む入力回路と、該入力回路で取
り込んだサンプリング信号を前記サンプリング周波数と
同じ周波数の転送クロックで転送する複数個のアナログ
シフトレジスタと、該各アナログシフトレジスタに前記
転送クロックを送るクロックラインに介挿された１又は
２以上のスイッチ回路とを具備し、前記アナログシフトレジスタの１行目の段数がＮ／２
段、２行目が２Ｎ／２段、３行目が３Ｎ／２段のよう
に、１行増す毎に前記アナログシフトレジスタの段数が
Ｎ／２段づつ増加する関係でレジスタ行を複数行設ける
とと共に、各レジスタ行の最終出力を加算する加算器を
設け、前記アナログシフトレジスタの段数がＮ／２づつ増加す
る関係にある「２×拡散符号長×Ｍ（Ｍはキャリアの中
心周波数÷チップレート）」行を１単位として行が連続
する２単位以上を設け、前記スイッチ回路をオン／オフ
制御して１単位又は連続する２単位以上に前記転送クロ
ックを供給するようにしたことを特徴とする相関器。
【請求項４】前記請求項１又は２において、前記スイッ
チ回路の１又は２以上をオンさせて前記転送クロックが
供給され且つ前記アナログシフトレジスタの連続する単
位がｎ単位となるとき、前記転送クロックの周波数及び
前記サンプリングの周波数を前記スイッチ回路を全部オ
フにしたときのｎ倍に設定するとともに、前記Ｍをｎ倍
に設定するか、又は前記Ｍは変化させないことを特徴と
する相関器。
【請求項５】前記請求項３において、前記スイッチ回路
の１又は２以上をオンさせて前記転送クロックが供給さ
れ且つ前記レジスタ行の連続する単位がｎ単位になると
き、前記転送クロックの周波数及び前記サンプリングの
周波数を前記スイッチ回路を全部オフにしたときのｎ倍
に設定するとともに、前記Ｍをｎ倍に設定することを特
徴とする相関器。
【請求項６】前記請求項１乃至３において、前記転送ク
ロックを供給するラインを、前記各単位毎に独立して並
列的に設け、初段の１単位を除く他の１単位毎の前記ラ
インに前記スイッチ回路を個々に設けたことを特徴とす
る相関器。