JP2000183931A

JP2000183931A - シリアル通信装置および方法

Info

Publication number: JP2000183931A
Application number: JP10361604A
Authority: JP
Inventors: Yukihide Ushio; 行秀牛尾
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-12-18
Filing date: 1998-12-18
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】伝送路に現に接続されている従局の識別子コ
ードを全て吸上げ終えた事を容易に判断して、メモリマ
ップの正確な再設定を行うこと。【解決手段】ループ式伝送路に接続した主局１及び複
数の従局２〜１１において、主局が、従局に伝送するシ
リアル転送情報を構成するデータに特定のコード値を付
加し、前記伝送路中に接続可能な全従局に対応するメモ
リマップ内の従局配列順番に基づき、前記伝送路に現に
存在する従局の有無を判断するためのシリアル通信を実
行し、返送された前記特定のコード値に基づいてメモリ
マップに登録した従局配列順番を再設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリアル通信装置
および方法に関し、特に装置の中央処理ユニットと装置
に点在する電気ユニットとの間の入出力情報の情報交換
を実行するシリアル通信装置および方法に関するもので
ある。

【０００２】

【従来の技術】従来、装置内のシリアル通信装置は、装
置の中央処理ユニットが有する主局と称されるシリアル
通信のメイン装置と装置に点在する複数の電気ユニット
が有する従局と称されるシリアル通信のサブ装置との間
で情報交換を実行するもので、装置の組み立て易さと装
置コストを抑制する事を目的として多くの装置で利用さ
れてきた。当初は市販の通信ＩＣを利用したり、ロジッ
クＩＣで主局、従局の回路を構成していた。やがて、ゲ
ートアレイ化が進むにつれ、主局も従局も共にゲートア
レイＩＣによる構成に変わってきた。そして、装置全体
を制御するＣＰＵの規模が拡張されると、主局構成を中
央処理ユニットが有するＣＰＵが兼ね備え、従局構成の
みがゲートアレイＩＣ化されるようになった。

【０００３】しかし、基本的にシリアル通信装置での情
報交換構成は、あくまでも、主局と各従局とが実行する
シリアル転送データのデータ長の中から、主局と各従局
とが１対１で対応するデータを見い出して処理を行うも
のであった。つまり、主局と各従局との情報交換を実行
する際には、従局の種類を区別するために個別設定され
た従局アドレスが情報交換データと組みとなり、シリア
ル転送データのデータ長を構成するものであった。従っ
て、従局数に応じた従局のアドレッシング（絶対アドレ
スによる各従局の区別）を割り振った上で、シリアル通
信装置でのデータ長が構成され、従局回路のデータ処理
を実行するビット数が決定されるものだった。一方、装
置毎の従局数は、装置規模に応じて、多数必要なものや
少数で良いもの等、種々ある。シリアル通信装置の従局
アドレスのビット数を統一して、共通のシリアル通信装
置を利用する形態を取ると、装置によっては、コスト的
に、また、通信性能的にも負荷が重くなる場合がある。
そこで、装置規模に応じた従局構成で設計した方が装置
全体として有利であるために、シリアル通信装置は、利
用する装置毎に応じたカスタマイズされていた。

【０００４】やがて、装置の価格競争が激化してくる
と、更なる装置の低コスト化、装置の開発期間の短縮化
が要求されるようになった。シリアル通信装置に於いて
も、種々な装置に利用でき共通化させる事により、従局
構成のゲートアレイＩＣを大量生産させて更なる低コス
ト化を図ると共に、シリアル通信装置の流用による装置
開発の期間短縮化、信頼性の安定化を目指すようになっ
た。その事が、主局ＣＰＵによるシリアル通信の基本的
制御手段を統一して、装置毎に必要となる従局数制御の
対応を簡単なソフトウエア変更で対処できる制御構成と
する。又、従局ゲートアレイＩＣは、設計変更無しにど
の装置にも利用できる回路構成とするようなシリアル通
信装置が出現してきた。つまり、従局を構成するゲート
アレイＩＣをどの装置にも利用できるシリアル通信装置
にするために、従局からの主局と各従局との情報処理を
実行させる従局アドレスを絶対アドレスで構成したもの
から、基本的には相対アドレスで設定する構成にして、
従局アドレス（以降、単に識別子と呼ぶ事にする。）と
情報交換データとを固定化したビット数構成で実行でき
るシリアル通信装置としたものである。これにより、装
置毎に利用される従局数が異なっていても、従局回路の
データ処理ビット数は不変のままシリアル通信を実行で
きるものになった。尚、この相対アドレスによる構成
は、絶対アドレスを単に相対アドレスに置き換えるので
はなく、シリアル通信の伝送路に接続される各従局の配
列順番を基に、その順列組合せを相対アドレスとの組み
合わせにより、判定することで区別するものである。つ
まり、種々な装置でばらつく従局数を固定ビット数で構
成する識別子にて判断できる手段なのである。

【０００５】以降、この種のシリアル通信装置について
簡単に説明する。尚、本シリアル通信装置は、電子写真
装置で利用されるものに於いて説明するが、特に、電子
写真装置に限定されるものではない。

【０００６】電子写真装置に於いて、例えば、白黒プリ
ントを目的とした装置は白黒プリントを実行するために
最低限必要な電気ユニット（以降、本体ユニットと総称
する。）が存在する。又、この装置を基に、フルカラー
プリントの為の拡張電気ユニットとか、装置の給紙装
置、排紙装置等の機能追加電気ユニット、或いは、両面
プリント用追加電気ユニット等々、無くても装置動作に
支障はないが、装置を拡張したり、装置の使い勝手を向
上するために追加できる電気ユニット（以降、オプショ
ンユニットと総称する。また、本説明に於けるオプショ
ンとは、工場設置の場合も、ユーザー設置の場合も共に
含めて総称する。）が存在する。つまり、シリアル通信
装置の伝送路中に接続される各従局は、必ず本体ユニッ
トかオプションユニットかのどちらかに割り振れて、本
体ユニットに割り振られた伝送路中の従局は、装置を動
作させる上で絶対必要な電気ユニットであり、必ずシリ
アル通信装置の伝送路中に接続されている。

【０００７】仮に、電子写真装置が本体ユニットのみで
構成されているならば、シリアル通信の伝送路に接続さ
れる本体ユニットの有する各従局の区別は、予め伝送路
に接続される配列順番を主局ＣＰＵのメモリに展開した
メモリマップテーブルに有して、シリアル転送される順
番と対応することで識別子無しでも判定して、主局と各
従局に於ける１対１のデータ処理ができる。つまり、主
局は、本体ユニットの各従局に関して、何番目にどんな
本体ユニットが存在するかを予めメモリマップテーブル
に設定できるのである。

【０００８】次に、オプションユニットが混在する場合
は、予め設定された本体ユニットの配列順番から、何番
目の本体ユニット後の何番目のオプションユニットかと
いう事を判定できれば、その電子写真装置に存在する全
ての電気ユニットの配列順番を理解できるのである。

【０００９】つまり、従局に割り振られる識別子を本体
ユニットの場合、或る特定値で設定し、残りの値をオプ
ションユニットに割り振る。その事で、吸上げた識別子
により本体ユニットか否かを判定する。本体ユニット時
は、何番目の本体ユニットかを予め設定された、メモリ
マップテーブルで認識できる。オプションユニット時
は、その直前の本体ユニット番号を基準として、識別子
の示す値に対応したオプションユニットを認識すれば良
い。例えば、本体ユニットが３番目を示す時の後に吸上
げた識別子が、本体ユニットではなく５番目を示してい
れば、３番目の本体ユニット後の５番目のオプションユ
ニットは存在すると判定できるのである。そして、次に
吸上げた識別子が本体ユニットを示す特定値でない限
り、３番目の本体ユニット後に続く全オプションユニッ
トの存在が判定できる。そのなかで、一つの本体ユニッ
ト後に存在し得る全オプションユニットの存在の有無
は、次に吸上げる識別子が本体ユニットを示したところ
で終了する。又、吸上げた識別子が本体ユニットであ
り、次に吸上げた識別子が本体ユニットであれば、その
間のオプションユニットは存在しないことが判定する。
これにより、オプションユニット番号を示す識別子が同
一番号であっても、本体ユニットによる配列順番番号が
重複しなければ、全従局の区別ができるのである。つま
り、固定されたビット数で構成された識別子でも、伝送
路中に存在する本体ユニットの数に応じた配列順番と組
み合わせて判定する事で、理論的には、半無限大の数の
従局が判定できるのである。例えば、識別子ビット数を
４ビットに固定した場合、絶対アドレスで割り振ると伝
送路中に接続できる従局数は１６個迄となるが、配列順
番と相対アドレスによる割り振りでは、本体ユニットを
示す特定値を差し引くと、１５個迄のオプションユニッ
トが一つの本体ユニットに接続可能となる。そして、本
体ユニットの数分（仮に、１０個の本体ユニットがあれ
ば、合計１０＋１５０個の従局を判定できる事になる）
に乗じた数のオプションユニットが理論的には伝送路中
に接続可能になる。

【００１０】以上に基づき、主局での全従局の区別制御
例を具体的に述べると、電子写真装置の構成が決まる
と、シリアル通信装置の伝送路に接続可能な全従局配列
順番も決定する。これにより主局ＣＰＵのメモリには、
本体ユニットとオプションユニットの区別なしに伝送路
中に接続される従局が存在するものとして、接続され得
るフルスペックでの全従局配列順番に従ったメモリマッ
プテーブルを設定する。尚、開発途中で、従局のフルス
ペックによる配列順番が変更された場合はそれに伴っ
て、メモリマップテーブルによる従局配列順番を更新す
れば良い。そして、実際にその電子写真装置が作動する
時の装置の初期化動作中にシリアル通信を実行して、現
状に於ける伝送路に接続された全従局の配列順番に従っ
て、各従局の識別子のみを吸上げて、接続され得るフル
スペックでの全従局配列順番に於けるオプションユニッ
トの存在有無を判定しながら、予め設定されるフルスペ
ックでの全従局配列順番を、現状での従局の配列順番に
メモリマップテーブルを再設定すべく、初期化シリアル
通信を実行する。その後のシリアル通信は、基本的に再
設定されたメモリマップテーブルの配列順番に対応さ
せ、各従局とのシリアル転送データのみの情報交換であ
る通常シリアル通信を実行すれば良い。

【００１１】これにより、本シリアル通信装置は、識別
子のビット数を固定しても伝送路中に接続される全従局
を無制限で判定できる。この識別子のビット数が固定化
できる事で、どの装置にも共通のシリアル通信装置が以
下に示す構成で実現できる。

【００１２】先ず、従局回路を最小限の固定化ビット数
で構成するために、識別子と情報データとを別の次元で
シリアル通信するものにする。これにより、シリアル転
送するデータ長が短くなり、一回当たりの通信時間が短
くなると共に、一回のシリアル通信で処理するビット数
が少なくなるために従局回路構成は、極く小規模な回路
で実現できる。つまり、識別子と情報データの処理ビッ
ト数を同一の固定ビット数にする事で、従局回路の基本
構成は、固定ビット数のシフトレジスタ回路と入出力ラ
ッチ回路からなるシリアル／パラレル変換回路を基本と
したものになる。尚、固定ビット数は特に限定されるも
のではないが、４ビット構成にする事で、より簡素化さ
れ、効率の良い回路構成によるゲートアレイＩＣが可能
になり、より安価なものが大量生産できるようになる。

【００１３】次に、シリアル通信装置の伝送路形態は、
シリアル／パラレル変換回路を基本とする事から、主局
ＣＰＵを起点とし、シリアル転送データをシリアル転送
クロックに同期させて順次転送させて、伝送路中に直列
接続される複数の従局へ次々とシフト転送させる。そし
て、再び主局へとシフトされるリング状のループ式伝送
路で構成する。一方、各従局は、シフト動作前に各自の
シフトレジスタに主局へのシリアル返送データを予め設
定しておけば、再び主局へとシフトされるループ式伝送
路で構成されるため、主局が発するシリアル転送データ
が各従局に伝達されると同時に各従局からのシリアル返
送データが主局にシフト転送されるのである。

【００１４】主局は、従局数の増減に対する制御を上述
説明で述べた内容で実行させる制御ソフトとメモリエリ
アとを有する他に、識別子と情報データとを別の次元で
シリアル通信させるために各従局でのシリパラ変換によ
るシリアル通信処理のためのタイミング指示を基本的に
は、主局が支配する指示信号で制御させる構成にする。
具体的には、各従局でのラッチ回路のラッチ動作や、シ
フトレジスタ回路のデータロード、データシフト等の動
作制御を主局から発する指示信号で制御される従局回路
構成にして、主局が従局動作を遠隔操作して制御する構
成にする。その事で、主局は、従局から吸上げる情報を
識別子を指示してシフトレジスタにロードさせたり、従
局情報データをシフトレジスタにロードさせたり選択操
作出来る。従って、シリアル通信を実行させる内容を各
従局配列順番に沿った識別子を認識する初期化シリアル
通信手段と、各従局との情報データをやり取りする通常
シリアル通信手段とに分られ、時系列にて各々シリアル
通信を独立して実行させる構成に出来る。

【００１５】一方、本シリアル通信装置でのシリアル通
信の実行権は、主局にあって、装置の動作を司る中央処
理装置での処理中、従局とのシリアル通信の実行が必要
となった時にシリアル通信が実行される。つまり、基本
構成上では、単方向シリアル通信形態である。しかし、
本シリアル通信装置の従局構成は、従局の並列入力（主
局へシリアル返送する為の従局シリアル情報の入力源）
をラッチインするラッチ回路構成に於いて、該ラッチ回
路の入力と出力を入力源とするイクスクルーシブオア回
路（以降、ＥＸＯＲ回路と呼ぶ。）で常に各ビット毎の
状態比較を実行する。このＥＸＯＲ回路の作用は、従局
の並列入力の状態変化を更新したか、否かを判断するも
のである。つまり、ラッチ回路出力は、ラッチ後の情報
であって、シリアル通信により主局に返送されたもので
ある。又、ラッチ回路の入力は、リアルタイムの情報で
あって、シリアル通信により主局に返送される前の状態
であり、ＥＸＯＲ回路の結果、一致していれば、従局情
報の更新は無しと判断でき、逆に、不一致となれば、従
局情報の更新がなされたと判断できる。従って、このＥ
ＸＯＲ回路を従局の並列入力の各ビット毎に構成し、そ
の全ての比較結果を通信要求信号として主局に伝達する
フィードバック信号を構成すれば、主局は、複数ある従
局のいずれかの並列入力のビット状態が更新されたか、
否かが判断出来る。主局は、少なくともひとつのビット
の従局情報が更新された事を通信要求信号により判断す
ると、シリアル通信実行を開始するよう制御する構成に
する事で、基本構成上では、単方向シリアル通信形態で
あっても、通信要求信号による従局からの通信実行要求
でシリアル通信を実行する、いわゆる双方向シリアル通
信形態を構成する事になる。

【００１６】以上の構成によるシリアル通信装置によっ
て、主局ＣＰＵによるシリアル通信の基本的制御手段は
統一でき、装置毎に必要となる従局数制御の対応を簡単
なソフトウエア変更で対処できる構成となる。又、従局
ゲートアレイＩＣは、設計変更無しにどの装置にも利用
できる回路構成となる。その結果、種々な装置に利用で
き共通化できるため、従局構成のゲートアレイＩＣを大
量生産させて更なる低コスト化を図ると共に、シリアル
通信装置の流用による装置開発の期間短縮化、信頼性の
安定化が可能になった。

【００１７】最後に本シリアル通信装置でのシリアル通
信エラー制御について、簡単に説明する。シリアル情報
をシリアル転送クロックに同期させてシフトレジスタ構
成によるシフト転送を基本構成とするシリアル通信装置
では、主局と従局間で実行されるシリアル情報内容のロ
ードとストアの位相タイミングにずれが生じる事による
誤伝達を如何にリカバリーするかが問題である。誤伝達
を防止する事は事実上困難であるところから、誤伝達を
確実に検出してエラーと判断した時に、誤伝達情報内容
をキャンセルして再シリアル通信を実行すれば良く、
又、エラーが多発する場合は、シリアル通信故障と位置
づければ良い。

【００１８】従って、本シリアル通信装置の場合、主局
構成に第１の主局カウンタ手段と第２の主局カウンタ手
段を設けて、従局構成に第１のカウンタ手段と第２のカ
ウンタ手段を設ける。そして、第１のカウンタ手段と第
１の主局カウンタ手段とを一対とし、第２のカウンタ手
段と第２の主局カウンタ手段とを一対とし、それぞれが
同様なカウント動作制御を実行する。その結果、常にそ
れぞれのカウンタ手段でのカウント値を比較する事で、
主局、従局での制御位相をチェックでき、シリアル通信
の誤伝達を確実に検出してエラーと判断出来る。

【００１９】具体的には、従局でのラッチ回路のラッチ
動作、シフトレジスタ回路のデータロード、データシフ
ト等の動作を主局から発する指示信号で制御される第１
のカウンタ手段（以降、位相制御カウンタ回路と呼ぶ）
を設け、主局による従局動作を遠隔操作して制御するよ
うに構成する。つまり、主局とのシリアル転送情報の処
理実行のためのタイミング取りカウンタ手段として、通
信リセット信号にてカウント値をゼロクリアし、主局か
らの指示信号により、カウント動作が指示されている間
はシリアル転送クロックの立ち上がりでインクリメント
して、カウント動作が停止指示されている間はカウント
値を保留状態のまま待機する。又、一回のシリアル通信
実行でカウント値を一周させるもので、通信実行毎に通
信リセット信号にて、全従局でのカウント値の位相を揃
えるものである。さらに、この位相制御カウンタ回路の
カウント値が予め設定された複数の所定値に達する毎に
主局へフィードバック信号を発信し、位相タイミングを
伝達すると共に、所定値毎に対応する従局に構成された
特定の信号処理回路が動作実行して、従局に於けるシリ
アル通信の信号処理を実行する。この位相制御カウンタ
回路のカウント値に応じた従局でのシリアル通信処理制
御を従局通信処理制御手段と呼ぶ。

【００２０】実際には、通信リセットにてカウント値を
００Ｈに設定すると、００Ｈで主局へ返送する情報をシ
フトレジスタにロードさせる。０６Ｈ時は、主局から転
送された情報をシフトレジスタからラッチ回路にストア
すると共に、００Ｈ時と同様に再び主局へ返送する前回
と同じ情報をシフトレジスタに再ロードさせる。そし
て、０ＣＨ時、主局から再転送された同じ情報をシフト
レジスタ内容と先程ラッチしたデータと比較して、２度
読み処理を実行し、０ＤＨ時、比較結果が一致すれば、
並列出力ラッチ回路にストア出力して終了するよう動作
する。この様に所定のカウント値になると所定のシリア
ル通信の動作処理をするものであって、それと同時に、
主局へと所定値になった毎に、そのタイミングを伝達す
るフィードバック信号を発する。尚、この位相制御カウ
ンタ回路のカウント値制御は、主局が実行するものであ
って、シリアル転送クロックを何発送出したらカウント
アップさせるかは、伝送路中に存在する従局数に応じ
て、変化させるも。つまり、従局数に応じて、シフトす
るデータビット数が異なるために予め計算されたタイミ
ングにて制御される。

【００２１】一方、主局は、この位相制御カウンタ回路
と同様にカウント動作する第１の主局カウンタ手段を有
し、位相制御カウンタ回路によってフィードバックされ
る信号の位相タイミングと位相比較することで、従局通
信処理制御手段が正常に動作しているか、否かを判断す
る通信エラー判断処理手段を有する。

【００２２】次に、本シリアル通信装置の場合のもう一
つの通信エラー判断の為のカウンタ手段として、第２の
カウンタ手段（以降、クロック数カウンタ回路と呼ぶ）
と第２の主局カウンタ手段の組みがある。これは、主局
が発するシリアル転送クロックの装置ノイズなどによる
位相ずれを検出するもので、シリアル通信動作を実行す
る時のシリアル転送クロック全てを無条件にカウントし
て、そのカウント値を互いに比較し、シリアル転送クロ
ックの位相ずれを判断するものである。具体的には、従
局が有するクロック数カウンタ回路は、受信するシリア
ル転送クロックをカウント源とし、所定のカウント値に
なる毎（所定周期毎）に主局へとフィードバック信号を
発する。一方、主局は、自己が発するシリアル転送クロ
ックをカウント源として、クロック数カウンタ回路と同
様にカウント動作を実行する第２の主局カウンタ手段を
有する。そして、従局の有するクロック数カウンタ回路
によりフィードバックされる所定周期の信号の位相タイ
ミングと第２の主局カウンタ手段が検出するシリアル転
送クロックの所定周期の位相タイミングとの位相を比較
することで、伝送路中でのシリアル転送クロックの異常
を判断する通信エラー判断処理手段を有する。

【００２３】

【発明が解決しようとする課題】しかしながら、上記従
来例で言う初期化シリアル通信を実行して、伝送路に接
続可能なメモリマップに登録された全従局配列順番か
ら、現状に於ける伝送路に存在する従局配列順番のメモ
リマップに再設定する動作を実行する際に以下に示すよ
うな欠点があった。

【００２４】例えば、伝送路に接続可能な従局数が１０
個で、現状に於ける伝送路に存在する従局数が６個だと
した場合について説明する。主局にとって現状の伝送路
に存在する従局数は、初期化シリアル通信を実行して初
めて分かる、結果論的なものである為に初期化シリアル
通信により従局から伝送される識別子コード値１つ１つ
を判定することで、主局が有するメモリマップ上での従
局の有無を再設定して行く。そして、入力される全従局
の識別子コード値が終了と判定するタイミングを所定の
シフト終了タイミングとして初期化シリアル通信を終了
して、メモリマップに有りと再登録された従局配列順番
で以降の通常シリアル通信の実行をすれば良い。具体的
には、この初期化シリアル通信を実行する主局は、上記
例から言うと最大１０個の従局が存在し得ることから、
１０個分の従局のシリアル転送情報となるデータ長を用
意してシフトできる様にする。

【００２５】そして、データ長に構成される情報内容
は、各従局の並列出力値を初期化するデータ値を伝達す
る事から、オール０、或いは、オール１の初期化データ
値で構成される場合が殆どである。又、従局から吸い上
がる識別子コード値は、オール０、或いは、オール１で
割り振られていない。この事から、主局から従局に転送
する初期化のためのシリアル転送情報内容がオール０、
或いは、オール１で構成される場合は、主局で吸上げる
識別子コード値の内容がオール０、或いは、オール１に
なったタイミングで、入力される全従局の識別子コード
値が終了と判断でき、この時を所定のシフト終了タイミ
ングとして初期化シリアル通信を終了すれば良い。しか
し、従局によっては、従局の並列出力を初期化するため
のデータ内容がオール０、或いは、オール１で構成され
ない場合では、従局の初期化データ値と識別子コード値
とが一致する事が有り得る。従って、主局は、吸上げた
データ値の判定に於いて、入力される全従局の識別子コ
ード値が終了し、従局の初期化データが吸い上がってき
たのか、否かの判定が出来ないため、初期化シリアル通
信の為の所定のシフト終了タイミングを確定できなくな
ると共に、メモリマップの再設定が不確実なものになる
という致命的な欠点がある。

【００２６】又、従局の並列出力を初期化するためのデ
ータ内容をオール０、或いは、オール１で構成されるよ
うに固定すると、シリアル通信としての規制が出来てし
まい、より多くの種類の装置への流用に支障をきたす場
合があるという欠点も生じる。

【００２７】つまり、初期化シリアル通信の実行で従局
の配列順番を再設定する動作に於いて、入力される全従
局の識別子コード値の再登録が終了したと判定するため
の、所定のシフト終了タイミングが明確でなくなると従
局配列順番を示すメモリマップが不正確になってしま
い、以降の通常シリアル通信が成立しないという致命的
な欠点となる。

【００２８】一方、この初期化シリアル通信では、メモ
リマップの再設定を実行するという事からも、実行中に
ノイズ等によるシフトデータのビット化け等が生じれ
ば、同様に従局配列順番を示すメモリマップが不正確に
なってしまい、以降の通常シリアル通信が成立しないと
いう致命的な欠点となる。

【００２９】本出願に係る発明の目的は、以上のような
問題を解消したシリアル通信装置および方法を提供する
ことにある。例えば、現状での伝送路に接続された従局
が有する識別子コード値を吸上げ、主局が有するメモリ
マップに従局配列順番の再設定を実行する初期化シリア
ル通信を実行する際、識別子コードの吸上げを終了した
タイミングを明確に判定出来るようにするために、予め
設定した特定コード値を従局の並列出力データ値の前に
付加して、シフト動作を実行する事で、主局は、予め設
定した特定コード値を受信したことを判定すれば、入力
される全従局の識別子コード値の再登録が終了したと判
定する、所定のシフト終了タイミングが明確になるよう
にしたものである。その事により、再設定するメモリマ
ップの内容が不正確になる事を防止出来るシリアル通信
装置および方法を提供する事である。

【００３０】更に、メモリマップの再設定を実行する初
期化シリアル通信での識別子コードの吸上げを実施した
転送クロック総数をカウントして、そのカウント値を基
に所定の演算を実行し、メモリマップに再登録された従
局数と比較する自己診断機能を付加する事により、ノイ
ズ等によるシフトデータのビット化けの有無を判断でき
るという、該メモリマップの再設定ミスという致命的欠
点を監視できるシリアル通信装置を提供する事である。

【００３１】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、ループ式伝送路に接続した主局
及び複数の従局を有し、前記主局は、シリアル転送クロ
ックに同期してシフトアウトされるシリアル転送情報を
前記複数の従局に順次伝送すると共に、前記各従局から
のシリアル返送情報を順次読み取り、所定のシフト終了
タイミングで前記複数の従局にシリアル転送情報をロー
ドさせ、且つ、シリアル返送情報の読み取りを終了する
ことによって、前記複数の従局との間の情報交換を実施
するシリアル通信装置において、前記主局は、前記伝送
路中に接続可能な全従局に対応するメモリマップと、従
局に伝送するシリアル転送情報を構成するデータに特定
の情報を付加して、前記メモリマップ内の従局配列順番
に基づき、前記伝送路に現に存在する従局の有無を判断
するためのシリアル通信を実行し、返送された前記特定
の情報に基づいて前記メモリマップに登録した従局配列
順番を再設定する再設定手段とを具えたことを特徴とす
る。

【００３２】また請求項２の発明は、請求項１におい
て、前記再設定手段は、前記特定の情報が返送されたこ
とを判断する特定情報受信判断手段と、前記特定情報受
信判断手段により前記特定の情報を受信したと判断した
タイミングを前記所定のシフト終了タイミングとする再
設定終了判断手段とを有することを特徴とする。

【００３３】さらに請求項３の発明は、請求項１または
２において、前記主局は、前記シリアル転送クロックの
出力数をカウントするカウント手段と、該カウント手段
によって得られた前記再設定手段が前記所定のシフト終
了タイミングを認知するまでの間の転送クロックの総数
のカウント値に基づいて所定の演算を実行する出力転送
クロック数演算手段と、前記再設定手段により前記メモ
リマップに再登録された従局配列の総数と前記出力転送
クロック数演算手段の演算結果とを比較して前記再登録
された従局数の真偽を判定する接続従局数自己診断手段
とを有することを特徴とする。

【００３４】さらに請求項４の発明は、請求項１〜３の
いずれかにおいて、前記メモリマップの最終アドレス前
に割り振られる従局は、伝送路に必ず存在する従局が有
する識別子コード値で割り振られるコード値で構成され
ることを特徴とする。

【００３５】さらに請求項５の発明は、請求項１〜３の
いずれかにおいて、前記再設定手段による配列順番の再
設定が実行された以降に実施されるシリアル通信での所
定のシフト終了タイミングを、前記メモリマップの従局
配列順番の終了位置の情報処理が終了したタイミングに
基づいて判断する所定シフト終了タイミング判断手段を
さらに有することを特徴とする。

【００３６】さらに請求項６の発明は、ループ式伝送路
に接続した主局及び複数の従局を使用し、前記主局が、
シリアル転送クロックに同期してシフトアウトされるシ
リアル転送情報を前記複数の従局に順次伝送すると共
に、前記各従局からのシリアル返送情報を順次読み取
り、所定のシフト終了タイミングで前記複数の従局にシ
リアル転送情報をロードさせ、且つ、シリアル返送情報
の読み取りを終了することによって、前記複数の従局と
の間の情報交換を実施するシリアル通信方法において、
前記主局が、従局に伝送するシリアル転送情報を構成す
るデータに特定の情報を付加し、前記伝送路中に接続可
能な全従局に対応するメモリマップ内の従局配列順番に
基づき、前記伝送路に現に存在する従局の有無を判断す
るためのシリアル通信を実行し、返送された前記特定の
情報に基づいて前記メモリマップに登録した従局配列順
番を再設定することを特徴とする。

【００３７】さらに請求項７の発明は、請求項６におい
て、前記再設定に際して、前記特定の情報が返送された
ことを判断し、当該判断したタイミングを前記所定のシ
フト終了タイミングとすることを特徴とする。

【００３８】（作用）上記構成に係る本発明の主要な作
用を以下に例示する。

【００３９】すなわち、上記構成に於いて、主局は、例
えば、メモリマップに展開された伝送路中に接続可能な
全従局の配列順番を基に初期化シリアル通信である従局
配列順番の再設定通信を実行する事で、特定の情報の出
力手段が従局にシフトするデータ長の先頭に予め定めら
れた特定の情報を付加してシフトアウトを実行し始める
よう動作する。そして、シフト動作を実行していく事に
より出力した特定の情報が、再び主局に従局からの返送
シリアル通信データとして受信した事を判断すると、所
定のシフト終了タイミングと判断し、シリアル通信を終
えるよう動作する。

【００４０】これにより、例えば、従局の為の並列出力
初期化データ値を主局に取り入れずに現状の伝送路に接
続される従局の識別子コードを全て吸上げたタイミング
で初期化シリアル通信動作が終了した事を容易に判断で
き、従局の有する識別子コードを間違えることなく吸上
げて、現状での伝送路の従局配列順番を再設定できるよ
う作用する。

【００４１】一方、主局は、例えば、配列順番再設定の
ための通信によって実行されるシリアルデータ長のシフ
ト動作時に出力した転送クロックをカウントする手段に
よって、出力した転送クロック総数をカウントするよう
動作する。そして、そのカウント値を基に出力転送クロ
ック数演算手段で演算した結果と、再設定されたメモリ
マップに展開された従局数とを比較する従局数比較手段
で比較し、メモリマップに展開された従局配列順番が正
しく設定されたか、否か、を判定する。

【００４２】以上により、正しく再設定された従局配列
順番を示すメモリマップが完成すれば、以降に実行する
通常シリアル通信に於けるシフト動作の所定のシフト終
了タイミングを容易に、且つ、正確に判定できるように
なる。

【００４３】

【発明の実施の形態】（第１の実施形態）以降、本発明
の実施形態について説明をする。尚、本発明の実施形態
を容易に理解する為に図５から図８を用いて本発明の実
施形態が使われるシリアル通信の概略を簡単に説明す
る。

【００４４】図５は、本シリアル通信装置が電子写真装
置に適用される時の伝送路に接続可能な全従局配列順番
を示した場合の主局と複数の従局との接続状態を示すブ
ロック図である。また、図６は、該電子写真装置が実際
に利用される時の伝送路に接続されている従局配列順番
を示した場合の主局と複数の従局との接続状態を示すブ
ロック図である。

【００４５】尚、本説明では図５で示す接続可能な全従
局配列順番で構成された場合の電子写真装置は、両面印
字機能やソータ機能などのオプションユニットを全て取
付けたフルオプション状態、で且つ、フルカラー記録制
御形態の構成のものを利用して、図６に示す接続状態に
変化させて、単色の記録制御形態でソータ機能などの一
部のオプションを取付けた状態での構成に利用した場合
での、従局配列順番の再設定制御を説明するものであ
る。ただし、実際には同様種の従局でも、その制御方法
は各機種毎に異なるが、本発明であるシリアル通信制御
を実行する制御部分にとって、各従局でのユニット制御
は説明を容易にするため省略することにする。

【００４６】主局は、図５に構成された電子写真装置と
して基本の従局配列順番となるメモリマップを電源投入
後のメモリクリア後のメモリ内容初期化設定時に作成す
る。図７にそのメモリ内容初期化状態を設定したメモリ
マップを示す。そして、従来例で述べたような、初期化
シリアル通信を実行する事で図８に示すメモリマップに
再設定される。尚、再設定制御に関する詳細は図１から
図４で述べる本実施形態に記載するが、ここでは、本シ
リアル通信制御の全体の流れを簡単に説明する。

【００４７】始めに本シリアル通信制御は、ＣＰＵのイ
ニシャライズ動作により、図７に示すような予め決定さ
れた、伝送路に接続可能な全従局配列順番を示すメモリ
マップを作成する（以降、本動作を、接続可能な従局配
列の初期化マップ設定と呼ぶ事にする。）。その後、従
来例で言う現状の伝送路に接続される従局配列順番を再
設定するための初期化シリアル通信を実行する。具体的
には、先ず、図５にＳ＆ＰとＲＥＳＥＴとで示す２ビッ
トコード化対応された従局指示命令信号により、従局リ
セットを指示して、従局ロジックを初期化する。そし
て、該従局指示命令信号で従局が有する識別子コード値
を従局シフトレジスタのシフトデータにロードさせる。
最後に、主局は、シフトするシフトデータ長を構成して
転送クロックに同期を取りデータシフトを実行する。そ
して、所定のシフト終了タイミングが来たら、該従局指
示命令信号で従局にシフトデータのストア命令を実行さ
せる。これにより、主局には、伝送路の配列順番に対応
した従局の識別子コード値を入力して、自己のメモリマ
ップに従局の有無を設定する事でメモリマップの再設定
が完了する。また、各従局は主局から転送されたシリア
ルデータをストアする事で、主局による従局並列出力デ
ータが確定して従局の初期化出力が設定される。

【００４８】次に、初期化シリアル通信を終えると主局
は、通常シリアル通信の実行を再設定されたメモリマッ
プを基に実行する。具体的には、先ず、同様に該従局指
示命令信号によって、今度は、従局が有する並列入力デ
ータ値を従局シフトレジスタのシフトデータにロードさ
せる。一方、主局は、メモリマップに再設定された従局
配列順番（有りと判定された従局の配列順番）に応じた
シフトデータ長を構成して、同様に転送クロックに同期
を取りデータシフト実行する。そして、所定のシフト終
了タイミングが来たら、該従局指示命令信号で従局にシ
フトデータのストア命令を実行させる。これにより、主
局は、伝送路の配列順番に対応した従局の並列入力デー
タを入手し、メモリマップを更新する。また、各従局は
主局から転送されたシリアルデータをストアする事で、
主局による従局並列出力データを更新して行く。

【００４９】以降、図１から図４のフローチャートを用
いて、第１の実施形態について説明をする。

【００５０】図１から図４は、主局によるシリアル通信
制御の一部を示すもので、特に本発明に関する制御を述
べるものであり、全体のシリアル通信制御で本発明に関
係の無い所は省略すると共に、特に限定されないもので
ある。なお、図１〜図４、図９のフローチャートに示す
主局ＣＰＵの制御プログラムは、主局ＣＰＵ内のメモ
リ、または主局ＣＰＵに接続された別のメモリ上にロー
ドされている。また、主局ＣＰＵは、その作業用のメモ
リも同様に内部または外部に有する。さらに、後述する
メモリマップも内部または外部に有する。

【００５１】先ず、説明を始める前に主局ＣＰＵのプロ
グラム形態について簡単に説明する。

【００５２】本プログラム形態は、タスク形式を取って
おり、各々独立した制御ソフト上不プログラムで形成さ
れた、複数のタスクで構成されている。そして、電源投
入により、モニタープログラムが起動され、始めにメモ
リクリアを実行して、メモリやポートの内容設定などの
ＣＰＵの初期化を実行する。その後、各タスクの起動を
実行し始める。言うまでも無く、各タスクは、並列処理
されてリアルタイム実行される。図４に示すシリアル通
信タスクもモニタープログラムにより起動され、所定処
理動作を実行するとプログラムカウンタ値を記憶し、リ
ターンする。そして、別のタスクが同様に所定処理動作
を実行して、次々と各タスクを順次実行し、再び、シリ
アル通信タスクが再起動される。再起動されると、前に
実行処理がなされた所からスタートする。このスキャン
動作を実行する事で、タスクの並列処理がなされる。
尚、以降に述べるプログラムも同様にタスク処理されて
いるが、説明を容易にするために一つのつながったプロ
グラム処理の様に説明する事にする。又、特に図示しな
いが、図８に示すメモリマップの従局並列出力情報のデ
ータ（図中Ｘで示す。）は、随時、別の所定のタスク処
理で設定されるものであって、同様に、図８に示すメモ
リマップの従局並列入力情報のデータ（図中Ｚで示
す。）は、随時、別の所定のタスク処理で状態処理され
るものである。

【００５３】以降、本実施形態について説明する。図４
に示すシリアル通信タスクがエンターされると８２で、
メモリマップが再設定されたか、否かを指示フラグでチ
ェックする。仮に、再設定が終了して問題が無い場合
は、指示フラグはセットされていて、次の通信形態であ
る、通常シリアル通信を実行すべく８６に移る。８６，
８７では、シリアル通信の実行要求が主局や複数の従局
から有るか、否かをチェックする。シリアル通信の実行
要求が無い場合、８４に移りシリアル通信動作の故障を
判断するための故障カウンタをクリアして異常の無い事
を認識させる。そして、本シリアル通信タスクを終了さ
せて、次回シリアル通信のためのタスクエンターを待機
する。一方、８６，８７で、シリアル通信の実行要求が
有ると判断されると、８８に移り、通常シリアル通信タ
スクをエンターして、その通信を実行する。そして、通
信実行が終了すると、８９で通信異常があったか、否か
をチェックして異常が無ければ、８４に移り故障カウン
タをクリアして本シリアル通信タスクを終了する。しか
し、８９で通信異常があったと判断すると、９０で故障
カウンタ値が所定値に達したかを判断する。所定値以下
の場合は、故障ではなくシリアル通信動作のリトライモ
ードとして、９１で接続可能な従局配列の初期化マップ
設定を実行させて、９２でメモリマップの再設定実行を
示唆する、指示フラグをリセットして、９４で一先ずタ
スクを終了するが、再びエンターされる事により、８２
でメモリマップの再設定が実行される。一方、９０で故
障カウンタ値が所定値に達した場合は、９３で特に図示
しないが通信故障処理が実行されて、シリアル通信の続
行が不可能になる（いわゆるサービスマンコールとな
る。）。尚、この故障カウンタは、通信動作が一回でも
成功されれば８４でクリアされる。又、通信動作が何等
かの要因で失敗すると通信リトライを指示する所で積算
（インクリメント）されるも。従って、９０で所定値か
をチェックする事により、連続で通信が失敗していると
判断でき、その場合は、シリアル通信機構の故障（例え
ば、伝送路の断線など）と判断出来る。

【００５４】本発明は、メモリマップの再設定に関する
ものであり、図４の８２により再設定要求が有ると判断
して、８３に移り初期化シリアル通信タスクをエンター
するところから詳細に述べて行く事にする。

【００５５】８３で初期化シリアル通信タスクがエンタ
ーされると、図１に示す初期化通信ルーチンが動作開始
する。図１に於いて、初期化シリアル通信の実行が開始
されると、３２で主局からシフトアウトするデータ長の
前に特定コード値を転送する為に予め設定した特定コー
ド値をシフト転送用レジスタにセットする。そして、３
３で出力する転送クロックのクロック数をカウントする
転送クロックカウンタの値をゼロクリアすると共に、従
局配列順番を示すメモリマップのアクセスを実行する時
に利用するメモリポインタ用レジスタの値もクリアす
る。３４に移ると、一従局単位（４ビット構成で従局が
構成されている）で処理実行するためのカウンタＡに４
ビット分のカウンタ値をロードして３５に移る。３５，
３６，３７，３８，３９で実際のシフト動作を実行す
る。つまり、シフト転送用レジスタから１ビット分を出
力して転送クロックを一発出力する。それと同時に、転
送クロックカウンタをインクリメントし、且つ、返送さ
れるシフトデータ１ビット分を読み取り、シフト返信用
レジスタに記憶保持する。

【００５６】そして、４０でカウンタＡをディクリメン
トして１ビット分のシフト処理を終えた事を設定する。
更に４１でシフト転送用レジスタとシフト返信用レジス
タの各データ配列を１ビット分ローテーションする事
で、次の１ビット分処理の準備を実行する。４２では、
カウンタＡ値をチェックする事で一従局単位のシフトが
終了したか、否かを判断する。仮に、終了していなけれ
ば、３５に戻り、一従局単位のシフト分である４ビット
が終了まで３５，３６，３７，３８，３９，４０，４
１，４２，３５，３６と繰り返す。又、一従局単位のシ
フト分である４ビットが終了すると、４３でデータをメ
モリマップにアクセスする制御動作を実行する、メモリ
アクセスサブルーチンがコールされる。

【００５７】図２に示すメモリアクセスサブルーチンが
コールされると、始めにシフト返信用レジスタに記憶保
持されたデータ内容が図１の３２で設定した特定コード
値か、識別子コード値か、又、本体ユニットコード値
か、オプションユニットコード値か、を４６，４７，４
８で判断され、いずれにも該当しない場合、つまりは、
未登録コード値と判断される時は、４９，５０でエラー
によるリトライ動作の実行処理がなされる。そして、前
述したように図４の８９にジャンプして所定の制御処理
がなされる。

【００５８】一方、４６，４７で本体ユニットコードを
示す識別子コード値と判断すると、５５，５６，５７，
５９でメモリマップが再設定される。更に、４６，４
７，４８でオプションユニットコードを示す識別子コー
ド値と判断すると、５１，５２，５３，５４，５８，５
９でメモリマップが再設定される。そして、４６で特定
コード値と判断すると、６１でメモリマップが再設定終
了したものとして、図３に示す転送クロック出力総数の
演算サブルーチンがコールされる。

【００５９】図３に於いて、シフトが終了した時の転送
クロックを基にした演算は、６６に示すように転送クロ
ックカウンタ値から特定コード値のシフトビット数を差
し引き、一従局単位でのシフト分であるビット構成数で
割る事により、再設定されるべくメモリマップ上の従局
数が算出される。その結果を一時記憶保持し、６７，６
８，６９，７０，７１で再設定終了後の存在する従局数
を数え、７２で比較する。仮に一致していれば、正常に
メモリマップの再設定がなされたと主局自身が判定して
７５でメモリマップの再設定指示フラグをセットして初
期化シリアル通信を完了すべくタスクエンドを７６で実
行する。もし、不一致なら、７３，７４で図２の４９，
５０同様にメモリマップの再設定のリトライを実行する
事になる。以上が、本発明でいうメモリマップの再設定
における主局自己診断機能である。

【００６０】以上の説明を補足する為に、以降に実際の
メモリマップ再設定の動作例を図６から図８を利用し
て、図１から図３での処理動作を解説する事にする。
尚、本例は、特定コード値を１１１０Ｂとし、本体ユニ
ットを１１０１Ｂ、オプションユニットを０００１Ｂか
ら１１００Ｂ迄に割り振るものとする。又、００００Ｂ
と１１１１Ｂは、未登録コード値として、即エラー判定
するコード値で設定する事にする。

【００６１】再設定される前に展開されたメモリマップ
は、図７に示すように識別子コード値が記述される従局
並列出力情報エリアの上位４ビット以外はオールゼロで
設定される。

【００６２】今、図１の動作により特定コード値４ビッ
トのシフトアウトを終了する事で、一方では、４ビット
のシフトインデータが入手される。入手された４ビット
のシフトインデータは、図６より、チェッカー（本体
ユニット＝１１０１Ｂ）である。そして、図２に移り、
４７から５５でメモリポインタ値が０１Ｈになる。５６
で従局並列出力情報エリアのメモリマップの先頭アドレ
ス値（ＭＴＯと示す）とメモリポインタ値が０１Ｈとで
加算したアドレスで示される上位４ビットの識別子コー
ド値をチェックする。本体ユニットで有り、且つ、入手
されたシフトインデータもチェッカーの本体ユニット
で有る為、５６から５９に移りメモリマップのチェッカ
ーのエリアの下位４ビット（本例ではオール０となっ
ているが図８に示すようにどんな初期化データ値でも良
い。）をシフト転送用レジスタにストアする。これで、
メモリマップ第１段の設定が終わる。

【００６３】その後、６０のリターンで４３に戻り、次
の一従局単位のシフト分である４ビットのシフトを同様
に実行する。以降、主局からシフトアウトされるデータ
値は、従局の並列出力の初期化データ値となる。同様に
チェッカーも処理され次にオプション（＝００１０
Ｂ）で割り振られるソータユニットの識別子コード値が
入手される。同様に図２に移ると４８により５１へ移
り、カウンタＢ＝１とする。そして、５２で入手した識
別子コード値００１０Ｂと比較する。その結果、不一致
であるためオプション０００１Ｂで割り振られたチェッ
カーのエリアを５３によりクリアすることで、従局な
しと設定する。５４でカウンタＢをインクリメントし２
として、再び５２で比較する。一致であるためオプショ
ン００１０Ｂで割り振られたソータのエリアの上位４ビ
ットはそのまま確保され、５８にてメモリポインタ値２
にカウンタＢ値２を加算する。そして、同様にソータエ
リアの下位４ビットのデータをアクセスする。これで、
メモリマップ第４段目の設定が終わる。

【００６４】同様に、次の識別子コード値排紙制御（＝
本体ユニット）が入手される。図２によりメモリポイン
タが５にインクリメントされ、メモリマップ第５段目の
設定が終わる。更に、次の識別子コード値高圧赤（＝オ
プションユニット００１１Ｂ）が入手される。図２によ
りカウンタＢ値が３になるまで５２，５３，５４を繰り
返し、５８でメモリポインタ値を８に設定し、メモリエ
リアの６，７段目は従局なしでゼロクリアされる。更
に、次の識別子コード値高圧２（＝本体ユニット）が入
手される。図２の５５でメモリポインタは９に設定され
るが、登録上、高圧黄のオプションユニットで有るた
め、５７でメモリポインタは９で示される高圧黄のエリ
アはゼロクリアされ、再び５５でメモリポインタは１０
になる。そして、５６で一致して５９へ移る。

【００６５】以上の様に次々とメモリマップの再設定が
実行され、最後に特定コード値１１１０Ｂが入手される
と図２の４６で従局数と転送クロック総数との演算比較
自己診断モードが実行される。そして、７２で一致と判
断されると再設定した従局数とシフトした転送クロック
数の相関関係に問題がないと認識してメモリマップの再
設定が完了したことを示す再設定用指示フラグをセット
して初期化シリアル通信を終了する。以降のシリアル通
信は図４より通常シリアル通信を再設定されたメモリマ
ップの伝送路に存在する従局配列順番に従って順次シフ
ト動作が実行される。一方、このメモリマップの再設定
のための処理を実行する従局配列順番再設定通信手段を
実行中に、ノイズ等による偽クロックを拾って、シフト
動作が１ビットでもズレれば、最終的には従局数と転送
クロック総数との演算比較自己診断モードによる接続従
局数自己診断手段の実行により異常が起きた事を認識で
き、再設定のリトライを実行できるため、その後の通常
シリアル通信制御では、伝送路中に存在する従局配列順
番を再設定されたメモリマップを基本として実行処理す
ることが保証される。これにより、より信頼性の高いシ
リアル通信実行が現実化される。

【００６６】（第２の実施形態）次に第２の実施形態に
ついて、図９のフローチャート図を用いて説明する。

【００６７】尚、第１の実施形態との違いは、特定コー
ド値を本体ユニットで割り振られる識別子コード値（本
実施形態では、１１１０Ｂを本体ユニット識別子コード
値に割り振っている。）と同じ値で取り扱うところであ
る。また、制御プログラムで第１の実施形態に比較して
異なるところは、図２で示すメモリアクセスサブルーチ
ンの部分である。

【００６８】以下、図９のフローチャート図を中心に第
２の実施形態について説明をする。

【００６９】第１の実施形態同様に初期化シリアル通信
の実行がなされると、図１の３２で特定コード値となる
本体ユニット識別子コード値１１１０Ｂが出力される。
その結果、第１の実施形態同様に、主局に返信されるシ
フトデータ長は、現状の伝送路に接続される従局の配列
順番に応じた従局識別子コード値配列の最後に出力した
特定コード値が付加されて順次入力される事になる。主
局は、図９に示す第１の実施形態と同様な一従局単位構
成である４ビット毎に主局の有するメモリマップを再設
定する。そして、識別子コード値列の最後である従局識
別子コード値が入力されて再設定されると、次に特定コ
ード値が入力される。以降は、説明を容易にするため、
本実施形態を持って説明する。

【００７０】識別子コード値列の最後である従局識別子
コード値が入力されて再設定の処理が終了した時点での
メモリポインタ値は、図８より、１７を示している。そ
こに次の一従局単位構成である４ビットが入力される。
この状態に於いてはその４ビットが特定コード値か本体
ユニットコード値か、判定はつかないまま、図９の４７
の判定で５５に移る。５５でメモリポインタ値をインク
リメントして１８に更新される。そして、９７でメモリ
ポインタ値１８と先頭アドレス値ＭＴＯとの加算値で示
すメモリアドレス値が接続可能な従局配列の初期化マッ
プで予め決められているメモリアドレス値である最終ア
ドレスＭＴＥと同値であるか、否かを比較判断する。本
実施形態では、一致している為、６１に移りメモリマッ
プの再設定の最後に実行する転送クロック出力総数演算
のサブルーチンがコールされるようになる。以降は、第
１の実施形態同様である。この様に、最終アドレス値Ｍ
ＴＥの前に位置するアドレス内容が本体ユニットを示す
場合に於いて、特定コード値は本体ユニットを示す識別
子コード値と同じでも特定コード値として認定できる。
これにより、限られたビット数で割り振られたコード値
対応でもより多くの従局割り振りが可能になる。

【００７１】一方、同様な考えで、特定コード値をオプ
ションユニットで割り振られる識別子コード値と同じ値
で取り扱うとすると、最終アドレス前に割り振られる従
局が本体ユニットである場合は、上述同様に最終アドレ
スと比較できるが、オプションユニットであった場合、
特定コード値と重複すると区別がつかなくなる。つま
り、最終アドレス前のオプションユニットが存在する場
合は良いが、存在しない場合は最終アドレス前のオプシ
ョンユニットを有りと誤判定してしまい、更に特定コー
ド値の認定ができなくなる。従って、幅広く多機種に渡
り本シリアル通信装置を流用する場合は、特定コード値
の設定条件は理解しやすい方が良い為、特定コード値を
他の識別子コード値と重複しないで利用する第１の実施
形態での使い方か、或いは、最終アドレス値ＭＴＥの前
に位置するアドレスには必ず本体ユニットを割り振る第
２の実施形態での使い方に限定する方が良い。

【００７２】一方、上述した主局が出力する転送クロッ
ク総数のカウントとメモリマップに再設定された従局数
の演算比較を以降に実行する通常シリアル通信時毎に利
用して常に自己診断を行う様にしても良い事は言うまで
もない。

【００７３】

【発明の効果】以上説明したように本発明は、メモリマ
ップに展開された伝送路中に接続可能な全従局の配列順
番を基に再設定通信を実行する際に、従局に伝送するシ
リアル転送情報を構成するデータに特定の情報を付加し
てシフトアウトし、これを受信することによって、伝送
路に現に接続されている従局の識別子コードを全て吸上
げ終えた事を容易に判断して、メモリマップの正確な再
設定を行うことができる。さらに、メモリマップの再設
定の再に出力した転送クロック総数をカウントし、その
カウント値と、再設定されたメモリマップに展開された
従局数とを比較する事で、メモリマップに展開された従
局配列順番が正しく設定されたか、否か、を判定する事
ができる。

【００７４】更に、メモリマップの再設定以降に実行す
る通常シリアル通信に於けるシフト動作に於いても、正
しく再設定されたメモリマップを基にシリアル通信実行
が応用できるという効果もある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る、初期化シリア
ル通信実行を示すフローチャートである。

【図２】本発明の第１の実施形態に係る、メモリマップ
の再設定実行を示すフローチャートである。

【図３】本発明の第１の実施形態に係る、転送クロック
総数と再設定された従局数との演算比較実行を示すフロ
ーチャートである。

【図４】本発明の第１の実施例に係る、シリアル通信実
行を示すフローチャートである。

【図５】本発明の第１の実施例に係る、シリアル通信装
置の伝送路に接続可能な全従局を接続した場合を示すブ
ロック図である。

【図６】本発明の第１の実施例に係る、シリアル通信装
置の伝送路に実際の従局が接続された状態を示すブロッ
ク図である。

【図７】本発明の第１の実施例に係る、メモリ上の図５
に対応した接続可能な従局配列の初期化マップを示すメ
モリマップを示す図である。

【図８】本発明の第１の実施例に係る、メモリ上の図６
に対応した再設定された従局配列順番を示すメモリマッ
プを示す図である。

【図９】本発明の第２の実施形態に係る、メモリマップ
の再設定実行を示すフローチャートである。

【符号の説明】

１主局２〜１８伝送路中に接続可能な従局

Claims

【特許請求の範囲】

【請求項１】ループ式伝送路に接続した主局及び複数
の従局を有し、前記主局は、シリアル転送クロックに同
期してシフトアウトされるシリアル転送情報を前記複数
の従局に順次伝送すると共に、前記各従局からのシリア
ル返送情報を順次読み取り、所定のシフト終了タイミン
グで前記複数の従局にシリアル転送情報をロードさせ、
且つ、シリアル返送情報の読み取りを終了することによ
って、前記複数の従局との間の情報交換を実施するシリ
アル通信装置において、前記主局は、前記伝送路中に接続可能な全従局に対応す
るメモリマップと、従局に伝送するシリアル転送情報を
構成するデータに特定の情報を付加して、前記メモリマ
ップ内の従局配列順番に基づき、前記伝送路に現に存在
する従局の有無を判断するためのシリアル通信を実行
し、返送された前記特定の情報に基づいて前記メモリマ
ップに登録した従局配列順番を再設定する再設定手段と
を具えたことを特徴とするシリアル通信装置。
【請求項２】請求項１において、前記再設定手段は、前記特定の情報が返送されたことを
判断する特定情報受信判断手段と、前記特定情報受信判
断手段により前記特定の情報を受信したと判断したタイ
ミングを前記所定のシフト終了タイミングとする再設定
終了判断手段とを有することを特徴とするシリアル通信
装置。
【請求項３】請求項１または２において、前記主局は、前記シリアル転送クロックの出力数をカウ
ントするカウント手段と、該カウント手段によって得ら
れた前記再設定手段が前記所定のシフト終了タイミング
を認知するまでの間の転送クロックの総数のカウント値
に基づいて所定の演算を実行する出力転送クロック数演
算手段と、前記再設定手段により前記メモリマップに再
登録された従局配列の総数と前記出力転送クロック数演
算手段の演算結果とを比較して前記再登録された従局数
の真偽を判定する接続従局数自己診断手段とを有するこ
とを特徴とするシリアル通信装置。
【請求項４】請求項１〜３のいずれかにおいて、前記メモリマップの最終アドレス前に割り振られる従局
は、伝送路に必ず存在する従局が有する識別子コード値
で割り振られるコード値で構成されることを特徴とする
シリアル通信装置。
【請求項５】請求項１〜３のいずれかにおいて、前記再設定手段による配列順番の再設定が実行された以
降に実施されるシリアル通信での所定のシフト終了タイ
ミングを、前記メモリマップの従局配列順番の終了位置
の情報処理が終了したタイミングに基づいて判断する所
定シフト終了タイミング判断手段をさらに有することを
特徴とするシリアル通信装置。
【請求項６】ループ式伝送路に接続した主局及び複数
の従局を使用し、前記主局が、シリアル転送クロックに
同期してシフトアウトされるシリアル転送情報を前記複
数の従局に順次伝送すると共に、前記各従局からのシリ
アル返送情報を順次読み取り、所定のシフト終了タイミ
ングで前記複数の従局にシリアル転送情報をロードさ
せ、且つ、シリアル返送情報の読み取りを終了すること
によって、前記複数の従局との間の情報交換を実施する
シリアル通信方法において、前記主局が、従局に伝送するシリアル転送情報を構成す
るデータに特定の情報を付加し、前記伝送路中に接続可
能な全従局に対応するメモリマップ内の従局配列順番に
基づき、前記伝送路に現に存在する従局の有無を判断す
るためのシリアル通信を実行し、返送された前記特定の
情報に基づいて前記メモリマップに登録した従局配列順
番を再設定することを特徴とするシリアル通信方法。
【請求項７】請求項６において、前記再設定に際して、前記特定の情報が返送されたこと
を判断し、当該判断したタイミングを前記所定のシフト
終了タイミングとすることを特徴とするシリアル通信方
法。