JP2000183857A - 非同期信号重畳装置及び分離装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、スタッフ指定ビット挿入部やスタ
ッフ指定ビット分離部等の複雑な回路が不要で回路規模
を小さくでき、また、伝送速度が異なる非同期信号を重
畳／分離できる非同期信号重畳装置及び分離装置を提供
することを目的とする。 【解決手段】 外部装置から供給される非同期信号が一
定量となる毎に速度変換制御信号を生成する速度変換制
御手段４８と、同期用フレームを生成する同期用フレー
ム生成手段４６とを有し、速度変換制御信号と同期用フ
レームを非同期信号データと共に伝送主信号のオーバー
ヘッドに重畳して伝送する。このため、非同期信号が一
定量となる毎に、この非同期信号データに速度変換制御
信号と同期用フレームを加えた固定のデータ量のデータ
が伝送主信号のオーバーヘッドに重畳され、回路規模を
小さくでき、また、非同期信号の伝送速度が異なる場合
も伝送速度の情報を伝送主信号に重畳することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非同期信号重畳装置
及び分離装置に関し、特に、非同期信号を同期信号に重
畳して伝送する非同期信号重畳装置及び分離装置に関す
る。

【０００２】

【従来の技術】海底端局装置等の伝送端局装置におい
て、同期信号である伝送主信号の例えばオーバーヘッド
に監視情報や保守情報等の非同期信号を多重／分離する
場合、一般的にはスタッフ多重方式を用いている。図１
は従来のスタッフ多重方式を用いた非同期信号重畳装置
及び分離装置の一例の構成図を示す。同図中、外部の監
視装置等より供給される非同期信号は非同期信号入力バ
ッファ１０で受信され、非同期信号の伝送速度に相当す
る書き込みクロックが抽出される。非同期信号はシリア
ル・パラレル変換回路１２でパラレル化されて多重側メ
モリ１４に書き込まれる。

【０００３】一方、スタッフ指定ビット挿入部１６には
図示しない伝送主信号多重部より伝送主信号が供給され
ており、読み出しクロック発生部１８は伝送主信号の伝
送速度に相当する読み出しクロックを発生して位相比較
器２０に供給し、位相比較器２０は書き込みクロックと
読み出しクロックの位相比較を行い、スタッフ制御部２
２はその比較結果に基づいてスタッフ指定ビット挿入部
１６にスタッフビット及びスタッフ指定ビットを挿入す
るタイミングを指示すると共に、読み出しクロック発生
部１８の読み出しクロックの発生及び多重側メモリ１４
への供給を指示する。この読み出しクロックにより多重
側メモリ１４から非同期信号データが読み出され、スタ
ッフ指定ビット挿入部１６で非同期信号データ及びスタ
ッフビットが伝送主信号マルチフレームのオーバーヘッ
ドに挿入されて伝送主信号多重部に向けて出力される。

【０００４】また、スタッフ指定ビット分離部２６は、
図示しない伝送主信号多重部から供給される伝送主信号
マルチフレームのオーバーヘッドから非同期信号データ
を分離して分離側メモリ２８に供給すると共に、スタッ
フビット及びスタッフ指定ビットを分離してデスタッフ
制御部３２に供給する。デスタッフ制御部３２はスタッ
フ指定ビットに基づき書き込みクロック発生部３０に伝
送主信号の伝送速度に相当する書き込みクロックを発生
させて分離側メモリ２８に供給させることによりデスタ
ッフを行わせる。ＰＬＬ回路３４はデスタッフによって
生じるジッタを吸収し周波数の平滑化を行って分離側メ
モリ２８の読み出しクロックを発生する。多重側メモリ
２８から読み出された非同期信号データはパラレル・シ
リアル変換回路３６でシリアル化され、非同期信号出力
バッファ３８を介して外部の監視装置等に向けて出力さ
れる。

【０００５】なお、図２に伝送主信号マルチフレームの
一例のフォーマットを示す。同図中、ＦＡＷはマルチフ
レームの先頭を表す。ＩＤは識別子、ＯＨはオーバーヘ
ッド、ペイロードには所定フレーム数の伝送主信号が入
る。マルチフレームの最後尾に誤り訂正用のシンドロー
ムビットが設けられている。

【０００６】

【発明が解決しようとする課題】従来のスタッフ多重方
式を用いた装置では、伝送主信号マルチフレームのオー
バーヘッドに挿入される非同期信号データは所定位置に
スタッフの有無を表すスタッフ指定ビットを設定するた
めフォーマット化しなければならず、スタッフ指定ビッ
ト挿入部１６，スタッフ指定ビット分離部２６が複雑と
なり回路規模が大きくなるために、全体の回路規模が大
きくなるという問題があった。また、伝送主信号に多重
する非同期信号データの伝送速度が異なる場合には、そ
の伝送速度を示すビットを設ける必要が生じさらにスタ
ッフ指定ビット挿入部１６，スタッフ指定ビット分離部
２６が複雑となり、回路規模が大きくなるという問題が
あった。

【０００７】本発明は、上記の点に鑑みなされたもの
で、スタッフ指定ビット挿入部やスタッフ指定ビット分
離部等の複雑な回路が不要で回路規模を小さくでき、ま
た、伝送速度が異なる非同期信号を重畳／分離できる非
同期信号重畳装置及び分離装置を提供することを目的と
する。

【０００８】

【課題を解決するための手段】請求項１に記載の発明
は、外部装置から供給される非同期信号を伝送主信号に
同期させるために速度変換して非同期信号データとし、
この非同期信号データを前記伝送主信号のオーバーヘッ
ドに重畳して伝送する非同期信号重畳装置において、前
記外部装置から供給される非同期信号が一定量となる毎
に一定期間有効を表す速度変換制御信号を生成する速度
変換制御手段と、前記非同期信号の抽出クロックに基づ
き同期用フレームを生成する同期用フレーム生成手段と
を有し、前記速度変換制御信号と前記同期用フレームを
前記非同期信号データと共に前記伝送主信号のオーバー
ヘッドに重畳して伝送する。

【０００９】このように、非同期信号が一定量となる毎
に一定期間有効を表す速度変換制御信号を生成し、非同
期信号の抽出クロックに基づき同期用フレームを生成
し、速度変換制御信号と同期用フレームを非同期信号デ
ータと共に伝送主信号のオーバーヘッドに重畳して伝送
するため、非同期信号が一定量となる毎に、この非同期
信号データに速度変換制御信号と同期用フレームを加え
た固定のデータ量のデータが伝送主信号のオーバーヘッ
ドに重畳され、従来のスタッフ指定ビット挿入部のよう
な複雑で規模の大きな回路を必要とせず、回路規模を小
さくでき、また、非同期信号の伝送速度が異なる場合は
速度変換制御信号及び同期用フレームの周期が変化する
ことで伝送速度の情報を伝送主信号に重畳することがで
きる。

【００１０】請求項２に記載の発明は、非同期信号デー
タを伝送主信号のオーバーヘッドに重畳して伝送される
伝送主信号を受信して前記伝送主信号のオーバーヘッド
から非同期信号データを分離し、元の非同期信号の伝送
速度とするために速度変換して非同期信号を得て、この
非同期信号を外部装置に向けて出力する非同期信号分離
装置において、前記受信した伝送主信号のオーバーヘッ
ドから分離される請求項１記載の速度変換制御信号から
元の非同期信号の伝送速度を判別する伝送速度判別手段
と、前記受信した伝送主信号のオーバーヘッドから分離
される請求項１記載の同期用フレーム及び前記速度変換
制御信号から前記速度変換に用いるための元の非同期信
号のクロックを生成するクロック生成手段とを有する。

【００１１】このように、伝送主信号のオーバーヘッド
から速度変換制御信号と同期用フレームを分離し、速度
変換制御信号から元の非同期信号の伝送速度を判別し、
速度変換制御信号及び同期用フレームから速度変換に用
いるための元の非同期信号のクロックを生成するため、
スタッフ指定ビット分離部のような複雑な回路が不要で
回路規模を小さくでき、また、非同期信号の伝送速度が
異なる場合は速度変換制御信号及び同期用フレームの周
期が変化するので伝送速度の情報を分離することができ
る。

【００１２】請求項３に記載の発明は、請求項１記載の
非同期信号重畳装置において、複数の外部装置から供給
される伝送速度が同一の非同期信号の入力数を検出する
入力数検出手段と、前記複数の外部装置から供給される
非同期信号を多重化して前記速度変換制御手段に供給す
ると共に、前記非同期信号の抽出クロックを前記非同期
信号の入力数倍として前記同期用フレーム生成手段に供
給する多重化手段とを有する。

【００１３】このため、伝送速度が同一の複数の非同期
信号を伝送主信号のオーバーヘッドに多重して伝送する
ことができる。請求項４に記載の発明は、請求項２記載
の非同期信号分離装置において、前記伝送主信号のオー
バーヘッドから分離され速度変換された非同期信号を前
記伝送速度判別手段の判別結果に基づく前記非同期信号
の入力数に分離する分離手段を有する。

【００１４】このため、伝送主信号のオーバーヘッドか
ら伝送速度が同一の複数の非同期信号を分離することが
できる。請求項５に記載の発明は、請求項３記載の非同
期信号重畳装置において、前記オーバーヘッド多重部
は、前記速度変換制御信号と前記同期用フレームと前記
非同期信号の入力数を前記非同期信号データと共に前記
伝送主信号のオーバーヘッドに重畳して伝送する。

【００１５】このため、非同期信号の入力数を伝送主信
号のオーバーヘッドに重畳して伝送することができる。
請求項６に記載の発明は、請求項４記載の非同期信号分
離装置において、前記オーバーヘッド分離部は、前記受
信した伝送主信号のオーバーヘッドから非同期信号デー
タと共に速度変換制御信号と同期用フレームと非同期信
号の入力数とを分離し、前記分離手段は、前記オーバー
ヘッド分離部から前記非同期信号の入力数を供給され
る。

【００１６】このため、伝送主信号のオーバーヘッドか
ら分離された非同期信号の入力数を簡単に知ることがで
き、この入力数を用いて多重化された非同期信号を分離
できる。

【００１７】

【発明の実施の形態】図３は本発明の非同期信号重畳装
置及び分離装置の第１実施例の原理図、図４はその構成
図を示す。両図中、外部の監視装置等より供給される非
同期信号は非同期信号終端手段（非同期信号入力バッフ
ァ）４０で受信され、非同期信号とその伝送速度に相当
するクロックが抽出される。非同期信号は１／ｎ変換手
段（１／ｎ変換回路）４２でｎビットにパラレル化さ
れ、非同期信号データが多重側速度変換手段４４内の受
信側ＦＩＦＯ４５に書き込まれる。また、１／ｎ変換手
段４２で１／ｎ分周されたクロックは同期用フレーム生
成手段（同期用フレーム生成回路）４６に供給される。

【００１８】同期用フレーム生成手段４６は上記クロッ
クから同期用フレームを生成して図４に示す受信側ＯＨ
（オーバーヘッド）インタフェース部５０に供給する。
速度変換制御手段４８は、多重側速度変換手段４４内の
受信側ＦＩＦＯ４５から格納データ量が一定値に達した
とき、一定期間有効となる速度変換制御信号を生成して
多重側速度変換手段４４内の読み出しクロック発生回路
４６及び受信側ＯＨインタフェース部５０に供給する。

【００１９】読み出しクロック発生回路４６は速度変換
制御信号を供給されると、受信側ＯＨインタフェース部
５０から供給される伝送主信号に同期した読み出しクロ
ックを発生して受信側ＦＩＦＯ４５に供給し、これによ
り受信側ＦＩＦＯ４５から非同期信号データがｎビット
パラレルに読み出されて受信側ＯＨインタフェース部５
０に供給される。

【００２０】受信側ＯＨインタフェース部５０は、ｎビ
ットパラレルの非同期信号データに速度変換制御信号と
同期用フレームとを付加してＯＨＭＵＸ（オーバーヘッ
ド多重）部５２に供給し、ＯＨＭＵＸ部５２は伝送路よ
り受信した低次群主信号を多重化してマルチフレーム化
すると共に、上記速度変換制御信号と同期用フレームと
を付加した非同期信号データをマルチフレームのオーバ
ーヘッドに多重化し高次群主信号として伝送路に送出す
る。

【００２１】ＯＨＤＭＵＸ（オーバーヘッド分離）部５
４は伝送路より受信したマルチフレームの高次群主信号
を分離して伝送路に送出すると共に、マルチフレームの
オーバーヘッドから速度変換制御信号と同期用フレーム
と非同期信号データとを分離する。そして、非同期信号
データを送信側ＯＨインタフェース部５６を介して分離
側速度変換手段５８内の送信側ＦＩＦＯ５９に供給し、
速度変換制御信号を送信側ＯＨインタフェース部５６を
介して分離側速度変換手段５８内の書き込みクロック発
生回路６０及び伝送速度判別手段（伝送速度判別回路）
６２に供給し、同期用フレームを送信側ＯＨインタフェ
ース部５６を介してクロック生成手段６４内のＰＬＬ回
路６５に供給する。

【００２２】書き込みクロック発生回路６０は速度変換
制御信号を供給されると、送信側ＯＨインタフェース部
５６から供給される伝送主信号に同期した書き込みクロ
ックを発生して送信側ＦＩＦＯ５９に供給し、これによ
り送信側ＦＩＦＯ５９に非同期信号データがｎビットパ
ラレルに書き込まれる。伝送速度判別手段６２は、速度
変換制御信号の有効期間から非同期信号データの伝送速
度を判別し、その判別結果をクロック生成手段６４内の
クロック選択回路６６に供給する。

【００２３】ＰＬＬ回路６５は同期用フレームに同期し
た複数の周波数のクロック信号を生成してクロック選択
回路６６に供給し、ここで、非同期信号データの伝送速
度の判別結果に応じた周波数のクロックが選択され、読
み出しクロックとして送信側ＦＩＦＯ５９及びｎ／１変
換手段（ｎ／１変換回路）６８に供給される。送信側Ｆ
ＩＦＯ５９からはこの読み出しクロックに同期して非同
期信号データが読み出されパラレルにｎ／１変換手段６
８に供給される。ｎ／１変換手段６８は、非同期信号デ
ータをシリアル化して出力し、これが非同期信号として
非同期信号出力手段（非同期信号出力バッファ）７０を
介して外部の監視装置等に向けて出力される。

【００２４】図５は非同期信号終端手段４０の一実施例
のブロック図、図６はその信号タイミングチャートを示
す。図６（Ａ）に示す非同期信号は、フレームフォーマ
ットには依存せず、伝送主信号に対して非同期なシリア
ルデータであり、その伝送速度は伝送主信号のオーバー
ヘッドの伝送速度以下である。この非同期信号は図５の
レベル変換回路４０１に供給され、ここで、非同期信号
重畳装置及び分離装置内で使用される信号レベルに変換
され、図６（Ｂ）に示す非同期信号が出力されると共
に、クロック抽出回路４０２に供給される。クロック抽
出回路４０２は供給される非同期信号から図６（Ｃ）に
示すクロックを抽出して次段に向けて出力する。

【００２５】図７は１／ｎ変換手段４２の一実施例のブ
ロック図、図８はその信号タイミングチャートを示す。
レベル変換回路４０１から供給される図８（Ａ）に示す
シリアルの非同期信号はシフトレジスタ４２１に供給さ
れ、クロック抽出回路４０２から供給されるクロックに
よってシフトされる。シフトレジスタ４２１はｎビット
パラレルに非同期信号データを出力し、この非同期信号
データはｎビットパラレル入出力のフリップフロップ４
２３に供給される。

【００２６】また、クロック抽出回路４０２から供給さ
れるクロックは１／ｎ分周回路４２２で１／ｎ分周さ
れ、フリップフロップ４２３に供給されると共に次段に
向けて出力される。フリップフロップ４２３は１／ｎ分
周クロックの立ち上がりでシフトレジスタ４２１が出力
するｎビットパラレルの非同期信号データを取り込んで
図８（Ｂ）に示すように次段に向けて出力する。

【００２７】図９は多重側速度変換手段４４の一実施例
のブロック図、図１０はその信号タイミングチャートを
示す。フリップフロップ４２３から供給される図１０
（Ｂ）に示すｎビットパラレルの非同期信号データは、
１／ｎ分周回路４２２から供給される図１０（Ａ）に示
す１／ｎ分周クロックの立ち下がりによって受信側ＦＩ
ＦＯ４５に書き込まれる。受信側ＦＩＦＯ４５は格納デ
ータ量が例えば全容量の１／２である一定値に達したと
き図１０（Ｃ）に示すようにハイレベルで有効を示すメ
モリフラグを速度変換制御手段４８に向けて出力する。

【００２８】速度変換制御手段４８は図１１に示す構成
であり、上記メモリフラグが供給されると、ＯＲゲート
４８１の出力信号がハイレベルとなり、イネーブル信号
としてカウンタ４８２に供給される。カウンタ４８２は
受信側ＯＨインタフェース部５０から供給される伝送主
信号に同期した図１０（Ｅ）に示すクロックを０からカ
ウントする。カウンタ４８２出力はデコーダ４８３でデ
コードされる。デコーダ４８３はカウント値が一定値以
下のとき速度変換制御信号及びイネーブル信号をハイレ
ベルとし、速度変換制御信号を出力すると共にイネーブ
ル信号をＯＲゲート４８１に供給する。これによって、
メモリフラグが供給された後、図１０（Ｄ）に示すよう
にハイレベルで有効を示す速度変換制御信号を一定期間
有効としている。

【００２９】読み出しクロック発生回路４６としてのＡ
ＮＤゲートはこの速度変換制御信号がハイレベルである
とき、受信側ＯＨインタフェース部５０から供給される
伝送主信号に同期した図１０（Ｅ）に示すクロックを取
りだして読み出しクロックとして受信側ＦＩＦＯ４５に
供給する。この読み出しクロックによって受信側ＦＩＦ
Ｏ４５から図１０（Ｆ）に示すように伝送主信号に同期
して非同期信号データがｎビットパラレルに読み出され
出力される。

【００３０】図１２は同期用フレーム生成手段４６の一
実施例のブロック図、図１３はその信号タイミングチャ
ートを示す。同期用フレーム生成手段４６は図１１に示
すように分周回路４６１で構成されている。分周回路４
６１は１／ｎ分周回路４２２から供給される図１３
（Ａ）に示す１／ｎ分周クロックを１／ｍ分周して図１
３（Ｂ）に示す同期用フレームを生成し、受信側ＯＨイ
ンタフェース部５０に向けて出力する。

【００３１】図１４は分離側速度変換手段５８の一実施
例のブロック図、図１５はその信号タイミングチャート
を示す。送信側ＯＨインタフェース部５６より供給され
る図１５（Ａ）に示す非同期信号データは送信側ＦＩＦ
Ｏ５９に供給され、図１５（Ｂ）に示す速度変換制御信
号及び図１５（Ｃ）に示す同期用フレームは書き込みク
ロック発生回路６０としてのＡＮＤゲートに供給され
る。ＡＮＤゲートはこの速度変換制御信号がハイレベル
であるとき、伝送主信号に同期したクロックを取りだし
て書き込みクロックとして送信側ＦＩＦＯ５９に供給す
る。

【００３２】この書き込みクロックによって送信側ＦＩ
ＦＯ５９には伝送主信号に同期して非同期信号データが
ｎビットパラレルに書き込まれる。また、送信側ＦＩＦ
Ｏ５９には図１５（Ｄ）に示す読み出しクロックがクロ
ック生成手段６４から供給されており、このクロックに
同期して図１５（Ｅ）に示すように非同期信号データが
読み出される。

【００３３】図１６は伝送速度判別手段６２の一実施例
のブロック図、図１７はその説明用の信号波形図を示
す。送信側ＯＨインタフェース部５６より供給される速
度変換制御信号及び伝送主信号に同期したクロックがカ
ウンタ６２１に供給され、カウンタ６２１は速度変換制
御信号のローレベル期間にクロックをカウントする。こ
のカウント値はデコーダ６２２に供給され、デコーダ６
２２はカウント値に応じた伝送速度判別結果を出力す
る。

【００３４】ここで、図１７（Ａ）に示すような速度変
換制御信号のディセーブル期間（速度変換制御信号のロ
ーレベル期間）は非同期信号の伝送速度に依存してい
る。これは多重側速度変換手段４４のメモリ容量が一定
値に達するまでの時間が非同期信号の伝送速度に依存し
ているからである。例えば非同期信号の伝送速度がＡｂ
ｐｓの場合、図１７（Ａ）に示すように、速度変換制御
信号周期がＢクロック周期であるのに対してイネーブル
期間がＣクロック周期でディセーブル期間が（Ｂ−Ｃ）
クロック周期であるものとする。非同期信号の伝送速度
がＡ／２ｂｐｓの場合、図１７（Ｂ）に示すように、速
度変換制御信号周期が２・Ｂクロック周期であるのに対
してイネーブル期間がＣクロック周期でディセーブル期
間が（２・Ｂ−Ｃ）クロック周期となる。伝送速度判別
手段６２ではこの原理によって非同期信号の伝送速度を
判別している。

【００３５】図１８はクロック生成手段６４の一実施例
のブロック図を示す。同期用フレームはＰＬＬ回路６５
を構成する位相比較器６５１に供給され、ここでクロッ
ク選択回路６６の出力するクロックと位相比較される。
ここで得られた位相誤差信号がＶＣＯ（電圧制御型発信
機）６５２に供給され、ＶＣＯ６５２で生成された発振
信号は分周器６５３に供給され、複数種類の分周比で分
周されて複数の周波数のクロックが生成されてクロック
選択回路６６に供給される。クロック選択回路６６は、
伝送速度判別手段６２からの伝送速度判別結果に応じて
非同期信号の伝送速度に合った周波数のクロックを選択
し分離側速度変換手段５８に向けて出力する。

【００３６】図１９はｎ／１変換手段６８の一実施例の
ブロック図、図２０はその信号タイミングチャートを示
す。送信側ＦＩＦＯ５９から供給される図２０（Ａ）に
示すパラレルの非同期信号データはシフトレジスタ６８
１に供給される。クロック選択回路６６から供給される
クロックはロード信号生成部６８２に供給され、クロッ
ク抽出回路４０２から供給されるクロックはシフトレジ
スタ６８１及びロード信号生成部６８２に供給される。

【００３７】ロード信号生成部６８２はクロック選択回
路６６から供給されるクロックをクロック抽出回路４０
２から供給されるクロックに同期させてロード信号を生
成し、シフトレジスタ６８１に供給する。シフトレジス
タ６８１はこのロード信号を供給されたときにパラレル
の非同期信号データを取り込み、クロック抽出回路４０
２から供給されるクロックでシフトして図２０（Ｂ）に
示すように、非同期信号をシリアルに出力する。

【００３８】図２１は非同期信号出力手段７０の一実施
例のブロック図を示す。ｎ／１変換手段６８から供給さ
れる非同期信号は、レベル変換回路７０１に供給され、
ここで、外部の監視装置等で使用される信号レベルに変
換され、外部の監視装置等に向けて出力される。このよ
うに、非同期信号が一定量となる毎に一定期間有効を表
す速度変換制御信号を生成し、非同期信号の抽出クロッ
クに基づき同期用フレームを生成し、速度変換制御信号
と同期用フレームを非同期信号データと共に伝送主信号
のオーバーヘッドに重畳して伝送するため、非同期信号
が一定量となる毎に、この非同期信号データに速度変換
制御信号と同期用フレームを加えた固定のデータ量のデ
ータが伝送主信号のオーバーヘッドに重畳され、従来の
スタッフ指定ビット挿入部のような複雑で規模の大きな
回路を必要とせず、回路規模を小さくでき、また、非同
期信号の伝送速度が異なる場合は速度変換制御信号及び
同期用フレームの周期が変化することで伝送速度の情報
を伝送主信号に重畳することができる。

【００３９】また、伝送主信号のオーバーヘッドから速
度変換制御信号と同期用フレームを分離し、速度変換制
御信号から元の非同期信号の伝送速度を判別し、速度変
換制御信号及び同期用フレームから速度変換に用いるた
めの元の非同期信号のクロックを生成するため、スタッ
フ指定ビット分離部のような複雑な回路が不要で回路規
模を小さくでき、また、非同期信号の伝送速度が異なる
場合は速度変換制御信号及び同期用フレームの周期が変
化するので伝送速度の情報を分離することができる。

【００４０】図２２は本発明の非同期信号重畳装置及び
分離装置の第２実施例の原理図を示す。同図中、図３と
同一部分には同一符号を付す。図２２において、外部の
監視装置等より供給される複数（ｋ）の非同期信号が供
給される。これらの非同期信号の伝送速度は全て同一で
ある。これらの非同期信号は非同期信号終端手段（非同
期信号入力バッファ）７２で受信されると共に、入力検
出手段７４に供給される。非同期信号終端手段７２では
各非同期信号とその伝送速度に相当する周波数ｆのクロ
ックが抽出され、これから周波数ｆ，２ｆ，３ｆ，…，
ｍ・ｆ，…，ｋ・ｆそれぞれのクロックが生成される。
入力検出手段７４では複数（ｋ）の非同期信号の入力数
（ｍ）を検出する。

【００４１】上記の複数（ｋ）の非同期信号とクロック
及び入力数（ｍ）はｍ／１変換手段７６に供給され、入
力数（ｋ）分パラレルの非同期信号が周波数ｍ・ｆのク
ロックによって多重化されシリアルに出力される。この
シリアルの非同期信号は１／ｎ変換手段（１／ｎ変換回
路）４２でｎビットにパラレル化され、非同期信号デー
タが多重側速度変換手段４４内の受信側ＦＩＦＯ４５に
書き込まれる。また、１／ｎ変換手段４２で１／ｎ分周
された周波数ｍ・ｆのクロックは同期用フレーム生成手
段（同期用フレーム生成回路）４６に供給される。

【００４２】同期用フレーム生成手段４６は上記クロッ
クから同期用フレームを生成して図４に示す受信側ＯＨ
（オーバーヘッド）インタフェース部５０に供給する。
速度変換制御手段４８は、多重側速度変換手段４４内の
受信側ＦＩＦＯ４５から格納データ量が一定値に達した
とき、一定期間有効となる速度変換制御信号を生成して
多重側速度変換手段４４内の読み出しクロック発生回路
４６及び受信側ＯＨインタフェース部５０に供給する。

【００４３】読み出しクロック発生回路４６は速度変換
制御信号を供給されると、受信側ＯＨインタフェース部
５０から供給される伝送主信号に同期した読み出しクロ
ックを発生して受信側ＦＩＦＯ４５に供給し、これによ
り受信側ＦＩＦＯ４５から非同期信号データがｎビット
パラレルに読み出されて受信側ＯＨインタフェース部５
０に供給される。

【００４４】受信側ＯＨインタフェース部５０は、ｎビ
ットパラレルの非同期信号データに速度変換制御信号と
同期用フレームとを付加してＯＨＭＵＸ（オーバーヘッ
ド多重）部５２に供給し、ＯＨＭＵＸ部５２は伝送路よ
り受信した低次群主信号を多重化してマルチフレーム化
すると共に、上記速度変換制御信号と同期用フレームと
を付加した非同期信号データをマルチフレームのオーバ
ーヘッドに多重化し高次群主信号として伝送路に送出す
る。

【００４５】ＯＨＤＭＵＸ（オーバーヘッド分離）部５
４は伝送路より受信したマルチフレームの高次群主信号
を分離して伝送路に送出すると共に、マルチフレームの
オーバーヘッドから速度変換制御信号と同期用フレーム
と非同期信号データとを分離する。そして、非同期信号
データを送信側ＯＨインタフェース部５６を介して分離
側速度変換手段５８内の送信側ＦＩＦＯ５９に供給し、
速度変換制御信号を送信側ＯＨインタフェース部５６を
介して分離側速度変換手段５８内の書き込みクロック発
生回路６０及び伝送速度判別手段（伝送速度判別回路）
６２に供給し、同期用フレームを送信側ＯＨインタフェ
ース部５６を介してクロック生成手段６４内のＰＬＬ回
路６５に供給する。

【００４６】書き込みクロック発生回路６０は速度変換
制御信号を供給されると、送信側ＯＨインタフェース部
５６から供給される伝送主信号に同期した書き込みクロ
ックを発生して送信側ＦＩＦＯ５９に供給し、これによ
り送信側ＦＩＦＯ５９に非同期信号データがｎビットパ
ラレルに書き込まれる。伝送速度判別手段６２は、速度
変換制御信号の有効期間からｍ多重の非同期信号データ
の伝送速度（周波数ｍ・ｆ）を判別し、その判別結果を
クロック生成手段６４内のクロック選択回路６６に供給
する。

【００４７】ＰＬＬ回路６５は同期用フレームに同期し
た複数の周波数のクロック信号を生成してクロック選択
回路６６に供給し、ここで、ｍ多重の非同期信号データ
の伝送速度の判別結果に応じた周波数（ｍ・ｆ）のクロ
ックが選択され、読み出しクロックとして送信側ＦＩＦ
Ｏ５９及びｎ／１変換手段（ｎ／１変換回路）６８及び
１／ｍ変換手段７８に供給される。送信側ＦＩＦＯ５９
からはこの読み出しクロックに同期して非同期信号デー
タが読み出されパラレルにｎ／１変換手段６８に供給さ
れる。ｎ／１変換手段６８は、非同期信号データをシリ
アル化して１／ｍ変換手段７８に供給する。１／ｍ変換
手段７８はｍ多重の非同期信号データの伝送速度の判別
結果に基づいてシリアルの非同期信号をｍ系統にパラレ
ル化し、このｍ系統の非同期信号が非同期信号出力手段
（非同期信号出力バッファ）８０を介して外部の複数の
監視装置等に向けて出力される。

【００４８】図２３は非同期信号終端手段７２の一実施
例のブロック図を示す。非同期信号はフレームフォーマ
ットには依存せず、伝送主信号に対して非同期なｋ系統
のシリアルデータであり、その伝送速度は伝送主信号の
オーバーヘッドの伝送速度以下である。このｋ系統の非
同期信号はレベル変換回路７２１に供給され、ここで、
非同期信号重畳装置及び分離装置内で使用される信号レ
ベルに変換されて出力されると共に、１系統がクロック
抽出回路７２２に供給される。クロック抽出回路７２２
は供給される非同期信号から周波数ｆのクロックを抽出
し、これから周波数ｆ，２ｆ，３ｆ，…，ｍ・ｆ，…，
ｋ・ｆそれぞれのクロックを生成して次段に向けて出力
する。

【００４９】図２４は入力検出手段７４の一実施例のブ
ロック図を示す。入力検出手段７４はピーク検出回路７
４１から構成されている。ピーク検出回路７４１はｋ系
統の非同期信号それぞれのピーク検出を行って、ｋ系統
のうち実際に入力されている非同期信号の入力数ｍを検
出して次段に向けて出力する。図２５はｍ／１変換手段
７６の一実施例のブロック図を示す。レベル変換回路７
２１から供給されるｋ系統の非同期信号はシフトレジス
タ７６１に供給され、クロック抽出回路７２２から供給
される周波数ｆ，２ｆ，３ｆ，…，ｍ・ｆ，…，ｋ・ｆ
それぞれのクロックはセレクタ７６２に供給される。セ
レクタ７６２は入力検出手段７４から供給される入力数
ｍに応じて、周波数ｍ・ｆのクロックをを選択してシフ
トレジスタ７６１に供給すると共に、周波数ｆのクロッ
クをロード信号としてシフトレジスタ７６１に供給す
る。シフトレジスタ７６１はロード信号によってｋ系統
の非同期信号を取り込み、周波数ｍ・ｆのクロックによ
ってシフトしてシリアルに次段に向けて出力する。

【００５０】図２６は１／ｍ変換手段７８の一実施例の
ブロック図を示す。ｎ／１変換手段６８から供給される
ｍ多重の非同期信号データはシフトレジスタ７８１に供
給され、クロック生成手段６４から供給される周波数ｍ
・ｆのクロックによってシフトされ、ｋビットパラレル
にフリップフロップ７８２に供給される。また、クロッ
ク生成手段６４から供給される周波数ｍ・ｆのクロック
は分周回路７８３で分周され、周波数ｍ・ｆ，ｍ・ｆ／
２，ｍ・ｆ／３，…，ｆ，…それぞれのクロックが生成
されてセレクタ７８４に供給される。

【００５１】セレクタ７８４は周波数ｍ・ｆ，ｍ・ｆ／
２，ｍ・ｆ／３，…，ｆ，…のクロックから伝送速度判
別手段６２の判別結果に基づいて周波数ｆのクロックを
選択し、フリップフロップ７８２に供給する。フリップ
フロップ７８２はこの周波数ｆのクロックに同期して、
ｍ系統の非同期信号をパラレルに次段に向けて出力す
る。

【００５２】図２７は非同期信号出力手段８０の一実施
例のブロック図を示す。１／ｍ変換手段７８から供給さ
れるｍ系統の非同期信号は、レベル変換回路８０１に供
給され、ここで、外部の監視装置等で使用される信号レ
ベルに変換され、外部のｍ個の監視装置等に向けて出力
される。このように、伝送速度が同一の複数の非同期信
号を伝送主信号のオーバーヘッドに多重して伝送するこ
とで、伝送主信号のオーバーヘッドから伝送速度が同一
の複数の非同期信号を分離することができる。

【００５３】図２８は本発明の非同期信号重畳装置及び
分離装置の第３実施例の原理図を示す。同図中、図２２
と同一部分には同一符号を付す。図２８において、外部
の監視装置等より供給される複数（ｋ）の非同期信号が
供給される。これらの非同期信号の伝送速度は全て同一
である。これらの非同期信号は非同期信号終端手段（非
同期信号入力バッファ）７２で受信されると共に、入力
検出手段７４に供給される。非同期信号終端手段７２で
は各非同期信号とその伝送速度に相当する周波数ｆのク
ロックが抽出され、これから周波数ｆ，２ｆ，３ｆ，
…，ｍ・ｆ，…，ｋ・ｆそれぞれのクロックが生成され
る。入力検出手段７４では複数（ｋ）の非同期信号の入
力数（ｍ）を検出する。

【００５４】上記の複数（ｋ）の非同期信号とクロック
及び入力数（ｍ）はｍ／１変換手段７６に供給され、入
力数（ｋ）分パラレルの非同期信号が周波数ｍ・ｆのク
ロックによって多重化されシリアルに出力される。この
シリアルの非同期信号は１／ｎ変換手段（１／ｎ変換回
路）４２でｎビットにパラレル化され、非同期信号デー
タが多重側速度変換手段４４内の受信側ＦＩＦＯ４５に
書き込まれる。また、１／ｎ変換手段４２で１／ｎ分周
された周波数ｍ・ｆのクロックは同期用フレーム生成手
段（同期用フレーム生成回路）４６に供給される。

【００５５】同期用フレーム生成手段４６は上記クロッ
クから同期用フレームを生成して図４に示す受信側ＯＨ
（オーバーヘッド）インタフェース部５０に供給する。
速度変換制御手段４８は、多重側速度変換手段４４内の
受信側ＦＩＦＯ４５から格納データ量が一定値に達した
とき、一定期間有効となる速度変換制御信号を生成して
多重側速度変換手段４４内の読み出しクロック発生回路
４６及び受信側ＯＨインタフェース部５０に供給する。

【００５６】読み出しクロック発生回路４６は速度変換
制御信号を供給されると、受信側ＯＨインタフェース部
５０から供給される伝送主信号に同期した読み出しクロ
ックを発生して受信側ＦＩＦＯ４５に供給し、これによ
り受信側ＦＩＦＯ４５から非同期信号データがｎビット
パラレルに読み出されて受信側ＯＨインタフェース部５
０に供給される。

【００５７】受信側ＯＨインタフェース部５０は、ｎビ
ットパラレルの非同期信号データに速度変換制御信号と
同期用フレームと入力検出手段７４で検出された非同期
信号の入力数ｍとを付加してＯＨＭＵＸ（オーバーヘッ
ド多重）部５２に供給し、ＯＨＭＵＸ部５２は伝送路よ
り受信した低次群主信号を多重化してマルチフレーム化
すると共に、上記速度変換制御信号と同期用フレームと
を付加した非同期信号データをマルチフレームのオーバ
ーヘッドに多重化し高次群主信号として伝送路に送出す
る。

【００５８】ＯＨＤＭＵＸ（オーバーヘッド分離）部５
４は伝送路より受信したマルチフレームの高次群主信号
を分離して伝送路に送出すると共に、マルチフレームの
オーバーヘッドから速度変換制御信号と同期用フレーム
と非同期信号データと非同期信号の入力数ｍとを分離す
る。そして、非同期信号データを送信側ＯＨインタフェ
ース部５６を介して分離側速度変換手段５８内の送信側
ＦＩＦＯ５９に供給し、速度変換制御信号を送信側ＯＨ
インタフェース部５６を介して分離側速度変換手段５８
内の書き込みクロック発生回路６０及び伝送速度判別手
段（伝送速度判別回路）６２に供給し、同期用フレーム
を送信側ＯＨインタフェース部５６を介してクロック生
成手段６４内のＰＬＬ回路６５に供給する。また、非同
期信号の入力数ｍを１／ｍ変換手段８２に供給する。

【００５９】書き込みクロック発生回路６０は速度変換
制御信号を供給されると、送信側ＯＨインタフェース部
５６から供給される伝送主信号に同期した書き込みクロ
ックを発生して送信側ＦＩＦＯ５９に供給し、これによ
り送信側ＦＩＦＯ５９に非同期信号データがｎビットパ
ラレルに書き込まれる。伝送速度判別手段６２は、速度
変換制御信号の有効期間からｍ多重の非同期信号データ
の伝送速度（周波数ｍ・ｆ）を判別し、その判別結果を
クロック生成手段６４内のクロック選択回路６６に供給
する。

【００６０】ＰＬＬ回路６５は同期用フレームに同期し
た複数の周波数のクロック信号を生成してクロック選択
回路６６に供給し、ここで、ｍ多重の非同期信号データ
の伝送速度の判別結果に応じた周波数（ｍ・ｆ）のクロ
ックが選択され、読み出しクロックとして送信側ＦＩＦ
Ｏ５９及びｎ／１変換手段（ｎ／１変換回路）６８及び
１／ｍ変換手段８２に供給される。送信側ＦＩＦＯ５９
からはこの読み出しクロックに同期して非同期信号デー
タが読み出されパラレルにｎ／１変換手段６８に供給さ
れる。ｎ／１変換手段６８は、非同期信号データをシリ
アル化して１／ｍ変換手段８２に供給する。１／ｍ変換
手段８２は送信側ＯＨインタフェース部５６から供給さ
れる非同期信号の入力数ｍに基づいてシリアルの非同期
信号をｍ系統にパラレル化し、このｍ系統の非同期信号
が非同期信号出力手段（非同期信号出力バッファ）８０
を介して外部の複数の監視装置等に向けて出力される。

【００６１】図２９は１／ｍ変換手段８２の一実施例の
ブロック図を示す。ｎ／１変換手段６８から供給される
ｍ多重の非同期信号データはシフトレジスタ８２１に供
給され、クロック生成手段６４から供給される周波数ｍ
・ｆのクロックによってシフトされ、ｋビットパラレル
にフリップフロップ８２２に供給される。また、クロッ
ク生成手段６４から供給される周波数ｍ・ｆのクロック
は分周回路８２３で分周され、周波数ｍ・ｆ，ｍ・ｆ／
２，ｍ・ｆ／３，…，ｆ，…それぞれのクロックが生成
されてセレクタ８２４に供給される。

【００６２】セレクタ８２４は周波数ｍ・ｆ，ｍ・ｆ／
２，ｍ・ｆ／３，…，ｆ，…のクロックから伝送速度判
別手段６２の判別結果に基づいて周波数ｆのクロックを
選択し、フリップフロップ８２２に供給する。フリップ
フロップ８２２はこの周波数ｆのクロックに同期して、
ｍ系統の非同期信号をパラレルに次段に向けて出力す
る。

【００６３】このように、非同期信号の入力数を伝送主
信号のオーバーヘッドに重畳して伝送するため、伝送主
信号のオーバーヘッドから分離された非同期信号の入力
数を簡単に知ることができ、この入力数を用いて多重化
された非同期信号を分離できる。なお、ｍ／１変換手段
７６が多重手段に対応し、１／ｍ変換手段７８が分離手
段に対応する。

【００６４】

【発明の効果】上述の如く、請求項１に記載の発明は、
外部装置から供給される非同期信号が一定量となる毎に
一定期間有効を表す速度変換制御信号を生成する速度変
換制御手段と、前記非同期信号の抽出クロックに基づき
同期用フレームを生成する同期用フレーム生成手段とを
有し、前記速度変換制御信号と前記同期用フレームを前
記非同期信号データと共に前記伝送主信号のオーバーヘ
ッドに重畳して伝送する。

【００６５】このように、非同期信号が一定量となる毎
に一定期間有効を表す速度変換制御信号を生成し、非同
期信号の抽出クロックに基づき同期用フレームを生成
し、速度変換制御信号と同期用フレームを非同期信号デ
ータと共に伝送主信号のオーバーヘッドに重畳して伝送
するため、非同期信号が一定量となる毎に、この非同期
信号データに速度変換制御信号と同期用フレームを加え
た固定のデータ量のデータが伝送主信号のオーバーヘッ
ドに重畳され、従来のスタッフ指定ビット挿入部のよう
な複雑で規模の大きな回路を必要とせず、回路規模を小
さくでき、また、非同期信号の伝送速度が異なる場合は
速度変換制御信号及び同期用フレームの周期が変化する
ことで伝送速度の情報を伝送主信号に重畳することがで
きる。

【００６６】請求項２に記載の発明は、受信した伝送主
信号のオーバーヘッドから分離される請求項１記載の速
度変換制御信号から元の非同期信号の伝送速度を判別す
る伝送速度判別手段と、前記受信した伝送主信号のオー
バーヘッドから分離される請求項１記載の同期用フレー
ム及び前記速度変換制御信号から前記速度変換に用いる
ための元の非同期信号のクロックを生成するクロック生
成手段とを有する。

【００６７】このように、伝送主信号のオーバーヘッド
から速度変換制御信号と同期用フレームを分離し、速度
変換制御信号から元の非同期信号の伝送速度を判別し、
速度変換制御信号及び同期用フレームから速度変換に用
いるための元の非同期信号のクロックを生成するため、
スタッフ指定ビット分離部のような複雑な回路が不要で
回路規模を小さくでき、また、非同期信号の伝送速度が
異なる場合は速度変換制御信号及び同期用フレームの周
期が変化するので伝送速度の情報を分離することができ
る。

【００６８】請求項３に記載の発明は、複数の外部装置
から供給される伝送速度が同一の非同期信号の入力数を
検出する入力数検出手段と、前記複数の外部装置から供
給される非同期信号を多重化して前記速度変換制御手段
に供給すると共に、前記非同期信号の抽出クロックを前
記非同期信号の入力数倍として前記同期用フレーム生成
手段に供給する多重化手段とを有する。

【００６９】このため、伝送速度が同一の複数の非同期
信号を伝送主信号のオーバーヘッドに多重して伝送する
ことができる。請求項４に記載の発明は、伝送主信号の
オーバーヘッドから分離され速度変換された非同期信号
を前記伝送速度判別手段の判別結果に基づく前記非同期
信号の入力数に分離する分離手段を有する。

【００７０】このため、伝送主信号のオーバーヘッドか
ら伝送速度が同一の複数の非同期信号を分離することが
できる。請求項５に記載の発明では、オーバーヘッド多
重部は、前記速度変換制御信号と前記同期用フレームと
前記非同期信号の入力数を前記非同期信号データと共に
前記伝送主信号のオーバーヘッドに重畳して伝送する。

【００７１】このため、非同期信号の入力数を伝送主信
号のオーバーヘッドに重畳して伝送することができる。
請求項６に記載の発明では、オーバーヘッド分離部は、
前記受信した伝送主信号のオーバーヘッドから非同期信
号データと共に速度変換制御信号と同期用フレームと非
同期信号の入力数とを分離し、前記分離手段は、前記オ
ーバーヘッド分離部から前記非同期信号の入力数を供給
される。

【００７２】このため、伝送主信号のオーバーヘッドか
ら分離された非同期信号の入力数を簡単に知ることがで
き、この入力数を用いて多重化された非同期信号を分離
できる。

【図面の簡単な説明】

【図１】従来のスタッフ多重方式を用いた非同期信号重
畳装置及び分離装置の一例の構成図である。

【図２】伝送主信号マルチフレームの一例のフォーマッ
トを示す図である。

【図３】本発明の非同期信号重畳装置及び分離装置の第
１実施例の原理図である。

【図４】本発明の非同期信号重畳装置及び分離装置の第
１実施例の構成図である。

【図５】非同期信号終端手段４０の一実施例のブロック
図である。

【図６】図５の信号タイミングチャートである。

【図７】１／ｎ変換手段４２の一実施例のブロック図で
ある。

【図８】図７の信号タイミングチャートである。

【図９】多重側速度変換手段４４の一実施例のブロック
図である。

【図１０】図９の信号タイミングチャートである。

【図１１】速度変換制御手段４８の一実施例のブロック
図である。

【図１２】同期用フレーム生成手段４６の一実施例のブ
ロック図である。

【図１３】図１２の信号タイミングチャートである。

【図１４】分離側速度変換手段５８の一実施例のブロッ
ク図である。

【図１５】図１４の信号タイミングチャートである。

【図１６】伝送速度判別手段６２の一実施例のブロック
図である。

【図１７】図１６の説明用の信号波形図である。

【図１８】クロック生成手段６４の一実施例のブロック
図である。

【図１９】ｎ／１変換手段６８の一実施例のブロック図
である。

【図２０】図１９の信号タイミングチャートである。

【図２１】非同期信号出力手段７０の一実施例のブロッ
ク図である。

【図２２】本発明の非同期信号重畳装置及び分離装置の
第２実施例の原理図である。

【図２３】非同期信号終端手段７２の一実施例のブロッ
ク図である。

【図２４】入力検出手段７４の一実施例のブロック図で
ある。

【図２５】ｍ／１変換手段７６の一実施例のブロック図

【図２６】１／ｍ変換手段７８の一実施例のブロック図
である。

【図２７】非同期信号出力手段８０の一実施例のブロッ
ク図である。

【図２８】本発明の非同期信号重畳装置及び分離装置の
第３実施例の原理図である。

【図２９】１／ｍ変換手段８２の一実施例のブロック図
である。

【符号の説明】

４０ 非同期信号終端手段（非同期信号入力バッファ） ４２ １／ｎ変換手段（１／ｎ変換回路） ４４ 多重側速度変換手段 ４５ 受信側ＦＩＦＯ ４６ 同期用フレーム生成手段（同期用フレーム生成回
路） ４８ 速度変換制御手段 ５０ 受信側ＯＨ（オーバーヘッド）インタフェース部 ５２ ＯＨＭＵＸ（オーバーヘッド多重）部 ５４ ＯＨＤＭＵＸ（オーバーヘッド分離）部 ５６ 送信側ＯＨインタフェース部 ５８ 分離側速度変換手段 ５９ 送信側ＦＩＦＯ ６０ 書き込みクロック発生回路 ６２ 伝送速度判別手段（伝送速度判別回路） ６４ クロック生成手段 ６５ ＰＬＬ回路 ６６ クロック選択回路 ６８ ｎ／１変換手段（ｎ／１変換回路） ７０ 非同期信号出力手段（非同期信号出力バッファ） ７６ ｍ／１変換手段 ７８ １／ｍ変換手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大隅 司 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 海老澤 明純 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5K022 FF01 FF05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部装置から供給される非同期信号を伝
   送主信号に同期させるために速度変換して非同期信号デ
   ータとし、この非同期信号データを前記伝送主信号のオ
   ーバーヘッドに重畳して伝送する非同期信号重畳装置に
   おいて、 前記外部装置から供給される非同期信号が一定量となる
   毎に一定期間有効を表す速度変換制御信号を生成する速
   度変換制御手段と、 前記非同期信号の抽出クロックに基づき同期用フレーム
   を生成する同期用フレーム生成手段とを有し、 前記速度変換制御信号と前記同期用フレームを前記非同
   期信号データと共に前記伝送主信号のオーバーヘッドに
   重畳して伝送することを特徴とする非同期信号重畳装
   置。
2. 【請求項２】 非同期信号データを伝送主信号のオーバ
   ーヘッドに重畳して伝送される伝送主信号を受信して前
   記伝送主信号のオーバーヘッドから非同期信号データを
   分離し、元の非同期信号の伝送速度とするために速度変
   換して非同期信号を得て、この非同期信号を外部装置に
   向けて出力する非同期信号分離装置において、 前記受信した伝送主信号のオーバーヘッドから分離され
   る請求項１記載の速度変換制御信号から元の非同期信号
   の伝送速度を判別する伝送速度判別手段と、 前記受信した伝送主信号のオーバーヘッドから分離され
   る請求項１記載の同期用フレーム及び前記速度変換制御
   信号から前記速度変換に用いるための元の非同期信号の
   クロックを生成するクロック生成手段とを有することを
   特徴とする非同期信号分離装置。
3. 【請求項３】 請求項１記載の非同期信号重畳装置にお
   いて、 複数の外部装置から供給される伝送速度が同一の非同期
   信号の入力数を検出する入力数検出手段と、 前記複数の外部装置から供給される非同期信号を多重化
   して前記速度変換制御手段に供給すると共に、前記非同
   期信号の抽出クロックを前記非同期信号の入力数倍とし
   て前記同期用フレーム生成手段に供給する多重化手段と
   を有することを特徴とする非同期信号重畳装置。
4. 【請求項４】 請求項２記載の非同期信号分離装置にお
   いて、 前記伝送主信号のオーバーヘッドから分離され速度変換
   された非同期信号を前記伝送速度判別手段の判別結果に
   基づく前記非同期信号の入力数に分離する分離手段を有
   することを特徴とする非同期信号分離装置。
5. 【請求項５】 請求項３記載の非同期信号重畳装置にお
   いて、 前記オーバーヘッド多重部は、前記速度変換制御信号と
   前記同期用フレームと前記非同期信号の入力数を前記非
   同期信号データと共に前記伝送主信号のオーバーヘッド
   に重畳して伝送することを特徴とする非同期信号重畳装
   置。
6. 【請求項６】 請求項４記載の非同期信号分離装置にお
   いて、 前記オーバーヘッド分離部は、前記受信した伝送主信号
   のオーバーヘッドから非同期信号データと共に速度変換
   制御信号と同期用フレームと非同期信号の入力数とを分
   離し、 前記分離手段は、前記オーバーヘッド分離部から前記非
   同期信号の入力数を供給されることを特徴とする非同期
   信号分離装置。