JP2000183384A - 半導体素子とその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体と金属電極との接合界面の電気抵抗を
低くし、しかも、生産性が高く、低コストの半導体素
子、および、その製造方法を提供する。 【解決手段】 半導体と金属電極とを接触させた半導体
素子において、半導体と金属電極との間に、スパッタ法
で成膜された酸化物導電膜を有し、前記酸化物導電膜の
膜厚が０．１nm以上２０nm未満である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子、およ
び、その製造方法に関する。さらに詳しくは、光起電力
素子、すなわち太陽電池およびフォトダイオード等の光
の照射によってシリコン層で発生するキャリアーを利用
する半導体素子の電極の構造と、その製造方法に関す
る。

【０００２】

【従来の技術】現在、半導体は、その優れた電気特性に
よって多くの電気部品に用いられている。特に、シリコ
ンや透明性の高い酸化スズはその利用価値が高い。

【０００３】シリコンの伝導度は不純物に敏感に反応
し、ｐ型あるいはｎ型の半導体になることは広く知られ
ている。シリコンは、この性質によって、半導体素子と
して様々な電子部品に利用されている。また、真性のシ
リコン半導体は価電子バンドと伝導バンドとの間のバン
ドギャップが、単結晶で約１．２eV、アモルファスで約
１．８eVであり、可視光およびその近傍の光を吸収する
のに適している。この性質により、シリコンはフォトダ
イオードや太陽電池のような光を利用した電気回路の素
子として広く利用されている。

【０００４】酸化スズは、その透明性の高さと電気抵抗
の小ささとにより光を利用した電子部品、例えば、太陽
電池等として広く利用されている。

【０００５】一般的に、シリコン半導体素子を用いた電
気回路において、電気抵抗はエネルギー変換効率や発熱
に対して極めて大きい影響を与えるため、電極としては
電気抵抗の低い金属、例えばＡｌが使用されている。そ
して、このとき半導体と金属電極とは直接接合される。
例えば、シリコンを光起電力素子のように光エネルギー
を電気エネルギーに変換する素子として用いる場合、光
によって生じた起電力から電流を取り出すためには、受
光面には光の透過率が高い、いわゆる透明電極を形成
し、受光面と反対の面の電極（以下、下部電極と呼ぶ）
にはエネルギーロスを抑えるためにＡｌ等の電気抵抗の
小さい金属を直接接合して用いている。

【０００６】しかし、半導体と金属とを直接接触させた
場合、電気抵抗が増加するという問題がしばしば生じ
る。例えば、シリコンと金属とを直接接触させた場合、
低温においても合金化のような反応が起こることはよく
知られており、何らかの原因によって接触界面あるいは
接合層（以下、接合界面と呼ぶ）での抵抗が増加してし
まう。

【０００７】例えば、太陽電池の場合、透明電極として
ＩＴＯや酸化スズ、光起電力層としてシリコン、下部電
極としてアルミニウムがよく用いられるが、エネルギー
の変換効率は理論的にも約３０％以下であり、発生電圧
はバンドギャップにより制限され、シリコンを用いた場
合、最大でも約０．６V （単結晶）〜０．９V （アモル
ファス）である。回路の直列抵抗が電池の性能に大きく
影響を与えることが知られているが、シリコンと金属電
極とを直接接触させた場合、その接合界面によって直列
抵抗が増加してしまうという問題がある。また、酸化ス
ズと金属電極とを直接接触させた場合も、その接合界面
によって直列抵抗が増加してしまう。一般的に、接合界
面での電気抵抗の増加は、エネルギー変換効率の低下や
発熱という特性の劣化を起こしてしまう。

【０００８】

【発明が解決しようとする課題】本発明の目的は、半導
体と金属電極との接合界面の電気抵抗を低くし、しか
も、生産性が高く、低コストの半導体素子、および、そ
の製造方法を提供することである。

【０００９】

【課題を解決するための手段】本発明者らは、鋭意研究
を重ねた結果、半導体と金属電極との間に、低抵抗接合
層として膜厚が０．１nm以上２０nm未満の酸化物導電膜
をスパッタ法により形成し、その上に、電極とする金属
を成膜することで、半導体と金属間の間の電流の電圧依
存性がオーミックに近くなり、低抵抗化することを見い
だした。

【００１０】上記目的は、以下の構成により達成され
る。 （１） 半導体と金属電極とを有する半導体素子におい
て、半導体と金属電極との間に、酸化物導電膜を有し、
前記酸化物導電膜の膜厚が０．１nm以上２０nm未満であ
る半導体素子。 （２） 前記酸化物導電膜がスパッタ法で成膜されたも
のである上記（１）の半導体素子。 （３） 前記酸化物導電膜が錫ドープ酸化インジウムま
たは酸化亜鉛から形成されている上記（１）または
（２）の半導体素子。 （４） 前記半導体がシリコンから形成されている上記
（１）〜（３）のいずれかの半導体素子。 （５） 前記半導体が非単結晶シリコンから形成されて
いる上記（４）の半導体素子。 （６） 前記半導体の膜厚が５nm〜２０μm である上記
（１）〜（５）のいずれかの半導体素子。 （７） 前記金属電極がアルミニウムを含有する上記
（１）〜（６）のいずれかの半導体素子。 （８） 前記金属電極がスパッタ法で成膜されたもので
ある上記（１）〜（７）のいずれかの半導体素子。 （９） 半導体上に金属電極を形成する半導体素子の製
造方法において、半導体上に、酸化物導電膜をスパッタ
法により成膜し、前記酸化物導電膜上に、金属電極を形
成する半導体素子の製造方法。 （１０） 上記（１）〜（８）のいずれかの半導体素子
を得る上記（９）の半導体素子の製造方法。

【００１１】

【作用】本発明の半導体素子は、半導体と金属電極との
間に酸化物導電膜を有し、この酸化物導電膜の膜厚が
０．１nm以上２０nm未満である。酸化物導電体として
は、錫ドープ酸化インジウム（ＩＴＯ）あるいは酸化亜
鉛が好ましい。そして、この酸化物導電膜はスパッタ法
で形成される。

【００１２】半導体と金属電極との間に、低抵抗接合層
として酸化物導電膜、好ましくはＩＴＯおよび／または
酸化亜鉛をスパッタ法で成膜することにより、低抵抗接
合層がない場合よりも半導体と金属との接合界面の電気
抵抗を低く抑えることができる。その結果、例えば太陽
電池に用いた場合、短絡電流の減少、エネルギー変換効
率の低下や発熱といった特性の劣化が抑制される。

【００１３】しかも、スパッタにより酸化物導電膜を形
成することにより、以下の利点が生じる。 （１）蒸着等で生じる突沸がないために半導体に与える
ダメージが少ない。 （２）蒸着では材料を加熱溶融するためにるつぼが必要
であるが、加熱によってるつぼ中の元素がＩＴＯ等の導
電膜中に拡散し、ＩＴＯの電気抵抗や透明性が損なわれ
るが、スパッタではそのようなことはなく、高品質の膜
を成膜することができる。 （３）蒸着では半導体表面の温度上昇を避けるために、
るつぼと基板ホルダーとの間に距離が必要であり、基板
ホルダー以外のところに蒸着するものも多く、ＩＴＯの
使用量が多く、コストが高くなるが、スパッタではＩＴ
Ｏの使用量は効率的である。 （４）連続成膜の時、蒸着ではるつぼにＩＴＯを常に補
給する必要があるが、スパッタではその必要がない。こ
のことはフィルムを基体とするＲＯＬＬ−ＴＯ−ＲＯＬ
Ｌの連続成膜方式のときに大きな利点になる。 （５）特に酸化亜鉛は融点が高く、蒸着には適さない。

【００１４】なお、特開平６−３４２９２５号公報に
は、透明絶縁基板上に透明導電膜を介してアモルファス
シリコン層を設け、このアモルファスシリコン層上に昇
華性導電物質よりなる中間層を２０〜１００nmの厚さに
成膜し、その上に蒸着により金属電極を形成した太陽電
池が開示されている。昇華性導電物質としては、ＩＴ
Ｏ、ＳｎＯ₂が用いられている。しかし、この厚さで
は、半導体と金属間の電気抵抗を十分低く抑えることが
できない。しかも、実施例では、ＩＴＯ、ＳｎＯ₂を蒸
着により成膜している。ＩＴＯ等を蒸着によって成膜す
ると、前述の通り、ＩＴＯの電気抵抗や透明性が損なわ
れるので、スパッタ法で成膜した場合よりもエネルギー
効率が低くなる。また、ＩＴＯの使用量が多く、高コス
トであり、さらには、連続成膜時の生産性が低い。な
お、中間層は、金属電極蒸着時のスプラッシュ、突沸等
により衝突する金属粒子に対してアモルファスシリコン
層を保護する緩衝剤であって、この公報では、接合界面
の抵抗の低減という本発明の効果は全く示唆されていな
い。また、この公報で中間層として用いられているＳｎ
Ｏ₂は、後述の実施例で明らかになるであろうが、Ａｌ
電極と直接接触させた場合、接合界面の電気抵抗が高く
なってしまう。

【００１５】

【発明の実施の形態】まず、低抵抗接合層の酸化物導電
膜について説明する。用いる酸化物導電膜の導電率は、
１０Ｓ・cm^-1以上、好ましくは１０³Ｓ・cm^-1以上であ
る。その上限は特に規定されないが、通常、１０⁵Ｓ・c
m^-1程度である。導電率が高いと、接合界面のみなら
ず、酸化物導電膜自体も抵抗が低いために、エネルギー
ロスが少ないので好ましい。

【００１６】また、本発明の半導体素子を太陽電池等の
光起電力素子として用いる場合、酸化物導電膜の透明性
が高い方が、半導体を通過し、金属電極で反射された光
の吸収が少ないので、好ましい。酸化物導電膜の波長５
００〜７００nmの光の透過率は６０％以上、特に８５％
以上であることが好ましい。

【００１７】用いる酸化物導電体としては、ＩＴＯ（錫
ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化イン
ジウム）、酸化亜鉛、酸化インジウム等が挙げられる
が、ＩＴＯ、酸化亜鉛が特に好ましい。これらは、通
常、化学量論組成で存在するが、Ｏ量が多少偏倚してい
てもかまわない。また、２種以上併用してもよい。ま
た、酸化物導電膜は、不純物、特にＡｌ、Ｆ、Ｇａ、Ｓ
ｉ等を好ましくは１０at％以下含有していてもよい。

【００１８】ＩＴＯ、酸化亜鉛は比較的抵抗の低い透明
な半導体であり、これを酸化物導電膜として用いること
により、上記のように、接合界面のみならず、酸化物導
電膜自体も抵抗が低いため、エネルギーロスが少なくな
り、また、透明性が高いため、シリコン半導体素子を光
起電力素子として用いる場合、低抵抗接合層での光の吸
収が少ないので、エネルギー変換効率がさらに高くな
る。

【００１９】用いるＩＴＯのＩｎ₂Ｏ₃ に対するＳｎＯ₂
の混合比は、１〜２０wt％が好ましく、特に３〜１０w
t％が好ましい。

【００２０】低抵抗接合層の厚みは、０．１nm以上２０
nm未満、好ましくは０．３〜１２nm、さらに好ましくは
０．３〜７nmである。膜厚が０．１nm未満では均一にス
パッタすることが困難であり、２０nm以上では接合界面
の抵抗が大きすぎ、また、使用するターゲット量および
スパッタ時間の面で生産性が劣る。光起電力素子の場
合、低抵抗接合層による光の吸収を低く抑えるためにも
２０nm未満であることが好ましい。

【００２１】酸化物導電膜は、アモルファスであっても
結晶成分を含有していてもよい。

【００２２】酸化物導電膜はスパッタ法により成膜す
る。

【００２３】スパッタ法では、ターゲットとしては、通
常、酸化物導電膜と同じ組成のもの、つまり、ＩＴＯの
場合、好ましくはＩｎ₂ Ｏ₃ にＳｎＯ₂ をドープしたタ
ーゲット、酸化亜鉛の場合、好ましくはＺｎＯを用い
る。成膜される酸化物導電膜の組成はターゲットとほぼ
同じものが得られる。

【００２４】スパッタ法としては、ＲＦ電源を用いた高
周波スパッタ法を用いても、ＤＣスパッタ法を用いても
よいが、ＤＣスパッタ法が好ましい。その投入電力とし
ては、０．１〜１０Ｗ／cm² 、特に０．１〜４Ｗ／cm²
の範囲が好ましい。特にＤＣスパッタ装置の電力として
は、好ましくは０．１〜１０Ｗ／cm²、特に０．２〜５
Ｗ／cm²の範囲が好ましい。

【００２５】また、成膜レートは２〜１００nm／min 、
特に５〜７０nm／min の範囲が好ましい。

【００２６】スパッタガスとしては、特に制限するもの
ではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガ
ス、あるいはこれらの混合ガスを用いればよい。また、
これらのガスに、Ｏ₂ を２０％以下含有していてもよ
い。このようなスパッタガスのスパッタ時における圧力
としては、通常０．１〜２０Pa程度でよい。

【００２７】成膜時の基板温度としては、好ましくは１
０〜２５０℃、特に７０〜１８０℃の範囲が好ましい。

【００２８】次に、金属電極について説明する。金属電
極としては、目的により様々な金属が用いられるが、特
にアルミニウムを用いることが好ましい。Ａｌは電気伝
導度が小さく、エネルギーロスや、発熱による劣化が小
さい。また、光の反射特性が優れており、好ましい。半
導体素子を太陽電池等の光起電力素子として用いる場
合、金属電極で反射された光も電気エネルギーに変換さ
れるので、金属電極の反射率が高い方が好ましい。ま
た、Ａｌは熱伝導度が大きく、耐腐食性が高い。しか
も、安価である。

【００２９】金属電極の膜厚は、特に限定されないが、
通常、１０nm 〜１０μm 程度である。

【００３０】金属電極は、酸化物導電膜と同様、スパッ
タ法によって形成することが好ましい。その利点は酸化
物導電膜のスパッタの場合と同じである。

【００３１】スパッタ法では、ターゲットとしては、通
常、金属電極と同じ組成のものを用いる。成膜される金
属電極の組成はターゲットとほぼ同じものが得られる。

【００３２】スパッタ法としては、ＲＦ電源を用いた高
周波スパッタ法を用いても、ＤＣスパッタ法を用いても
よいが、ＤＣスパッタ法を用いることが好ましい。ＤＣ
スパッタ装置の電力としては、好ましくは０．１〜１０
Ｗ／cm²、特に０．５〜７Ｗ／cm²の範囲である。

【００３３】また、成膜レートは５〜１００nm／min、
特に１０〜５０nm／minの範囲が好ましい。

【００３４】スパッタガスとしては、特に制限するもの
ではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガ
ス、あるいはこれらの混合ガスを用いればよい。このよ
うなスパッタガスのスパッタ時における圧力としては、
通常、０．１〜５Paの範囲が好ましい。

【００３５】次に、半導体について説明する。半導体の
膜厚は特に規定されないが、５nm〜２０μm であること
が好ましい。膜厚がこれより厚いと、膜の形状変化に弱
くなってくる。つまり、引っ張り応力、曲げ応力等が膜
に働いたとき割れやすくなる。また、膜厚がこれより薄
いと、均一に成膜することが困難になってくる。

【００３６】半導体としては、目的により様々なものが
用いられるが、例えば、シリコン、酸化スズ等が挙げら
れ、特にシリコンであることが好ましい。本発明の半導
体素子としては太陽電池等の光起電力素子であることが
好ましいが、太陽電池では、光電変換部、所謂発電層に
相当するものとして、通常、単結晶シリコンや多結晶シ
リコン、あるいは、アモルファスシリコン等を有し、こ
れに所定の不純物を添加してｐｎ接合あるいはｐｉｎ接
合、好ましくはｐｉｎ接合を形成したものを用いる。半
導体としては、特に非単結晶シリコン、中でもアモルフ
ァスシリコンが好ましい。

【００３７】太陽電池で設けられるアモルファスシリコ
ン層について説明する。

【００３８】ｐ型には、不純物としては特にＢが好まし
く用いられる。その含有量は１０¹³〜１０²²atoms／cm³
が好ましい。含有量がこれより多くても少なくても、エ
ネルギー変換効率が低下してくる。

【００３９】ｎ型には、不純物としては特にＰが好まし
く用いられる。その含有量は１０¹³〜１０²²atoms／cm³
が好ましい。含有量がこれより多くても少なくても、エ
ネルギー変換効率が低下してくる。

【００４０】膜厚は、特に限定されず、その目的に応じ
て適宜決めればよい。

【００４１】このようなアモルファスシリコン層は、通
常、プラズマＣＶＤ法により成膜される。プラズマＣＶ
Ｄ法におけるプラズマは、直流、交流のいずれであって
もよいが、交流を用いることが好ましい。交流としては
数ヘルツから数ギガヘルツまで使用可能である。原料に
は、ｐ型のＳｉ膜はＳｉＨ₄、Ｈ₂、Ｂ₂Ｈ₆等を用い、ｉ
型のＳｉ膜はＳｉＨ₄、Ｈ₂等を用い、ｎ型のＳｉ膜はＳ
ｉＨ₄、Ｈ₂、ＰＨ₃等を用いる。成膜条件は、特に限定
されないが、通常、基板温度５０〜２５０℃程度、動作
圧力０．０１〜１０Torr程度、投入電力は１０〜２００
０W程度で成膜すればよい。

【００４２】本発明は、時計やリモコン等に用いられる
太陽電池に好ましく適用される。太陽電池は、透明電
極、ｐ型半導体（好ましくはシリコン）、光起電力層
（好ましくはシリコン）、ｎ型半導体（好ましくはシリ
コン）、下部電極（好ましくはＡｌ）が基板上に積層さ
れたものであり、本発明では、シリコンと下部電極との
間に酸化物導電膜が設けられている。透明電極には、様
々なものを用いることができるが、透明性、伝導性、耐
水素プラズマ性等から、酸化スズ、ＩＴＯ等がよく用い
られる。

【００４３】

【実施例】次に、実施例を示して本発明をより具体的に
説明する。 ＜実施例１−１＞基板には市販のＳｎＯ₂付きガラス
（ＳｎＯ₂の膜厚：約８００nm）を用いた。

【００４４】まず、基板を成膜室内にセットして、３．
５×１０^-4Paまで減圧した。そして、ＩＴＯ（ＳｎＯ
₂ ：１０wt％）をターゲットとして、スパッタガスにＡ
ｒ＋Ｏ₂ （Ａｒ＋Ｏ₂ に対しＯ₂ ：０．６％）を用い、
スパッタ時の圧力４．０×１０^-1Pa、ＤＣスパッタ電力
１０００Ｗにて、低抵抗接合層として１cm²、膜厚６nm
のＩＴＯ薄膜を２個成膜した。成膜時の基板温度は室温
（２５℃）であった。得られたＩＴＯ薄膜の組成を調べ
たところ、Ｉｎ₂Ｏ₃ ：８９．８wt％、ＳｎＯ₂：１０．
２wt％であった。また、その低抵抗接合層の導電率は３
×１０³Ｓ・cm^{- 1}であった。また、低抵抗接合層の波長
５００〜７００nmの光の透過率は９０％であった。

【００４５】次いで、低抵抗接合層上に、Ａｌをターゲ
ットに用いて、ＤＣスパッタ法により電極を膜厚１μm
に成膜した。このときのスパッタガスはＡｒを用い、動
作圧力は０．５Paとした。ＤＣスパッタ電力３．３kＷ
とした。成膜時の基板温度は室温（２５℃）であった。

【００４６】そして、Ａｌ電極からリード線を接続し、
図１に示すようなＡｌ−低抵抗接合層−ＳｎＯ₂−低抵
抗接合層−Ａｌとなる回路を作成した。図１に示される
ように、この回路は基板１上にＳｎＯ₂層２を有し、こ
の上に２つの低抵抗接合層（酸化物導電膜）３、その上
にＡｌ電極４が形成されており、Ａｌ電極４からはリー
ド線６が接続されている。

【００４７】＜実施例１−２＞ターゲットにＺｎＯを用
い、低抵抗接合層を酸化亜鉛薄膜とした他は実施例１−
１と同様にして、図１に示すようなＡｌ−低抵抗接合層
−ＳｎＯ₂−低抵抗接合層−Ａｌとなる回路を作成し
た。また、その低抵抗接合層の導電率は１×１０²Ｓ・c
m^-1であった。また、低抵抗接合層の波長５００〜７０
０nmの光の透過率は９０％であった。

【００４８】＜比較例１＞低抵抗接合層を設けなかった
他は実施例１−１と同様にして、図２に示すようなＡｌ
−ＳｎＯ₂−Ａｌとなる回路を作成した。図２に示され
るように、この回路は基板１上にＳｎＯ₂層２を有し、
この上に２つのＡｌ電極４が形成されており、Ａｌ電極
４からはリード線６が接続されている。

【００４９】＜実施例２−１＞基板には実施例１と同じ
ＳｎＯ₂付きガラスを用いた。

【００５０】まず、ＳｎＯ₂上に、添加物としてボロン
を用いたｐ型のアモルファスＳｉ膜をプラズマＣＶＤ法
で成膜した。このとき、原料にはＳｉＨ₄：Ｈ₂：Ｂ₂Ｈ₆
＝６．７：１３００：１を用い、基板温度１１０℃、動
作圧力１Torr、投入電力は１３．５６MHz、２００Wとし
た。このｐ型Ｓｉ膜は、１cm²、厚さ３０nmとした。

【００５１】そして、実施例１と同様に、ＳｎＯ₂上と
ｐ型Ｓｉ上に、低抵抗接合層としてＩＴＯ薄膜を成膜し
た。次いで、実施例１と同様に、低抵抗接合層上に、Ａ
ｌ電極を成膜した。そして、Ａｌ電極からリード線を接
続し、図３に示すような（１）Ａｌ−低抵抗接合層−Ｓ
ｉ（ｐ型）−ＳｎＯ₂−低抵抗接合層−Ａｌ（２）とな
る回路を作成した。図３に示されるように、この回路は
基板１上にＳｎＯ₂層２を有し、このＳｎＯ₂層２上にｐ
型アモルファスシリコン層５１、低抵抗接合層（酸化物
導電膜）３、Ａｌ電極４が順に積層されており、さら
に、ＳｎＯ₂層２上に、低抵抗接合層（酸化物導電膜）
３、Ａｌ電極４が順に積層されている。そして、Ａｌ電
極４からはリード線６が接続されている。

【００５２】＜実施例２−２＞ターゲットにＺｎＯを用
い、低抵抗接合層を酸化亜鉛薄膜とした他は実施例２−
１と同様にして、図３に示すような（１）Ａｌ−低抵抗
接合層−Ｓｉ（ｐ型）−ＳｎＯ₂−低抵抗接合層−Ａｌ
（２）となる回路を作成した。

【００５３】＜比較例２＞低抵抗接合層を設けなかった
他は実施例２−１と同様にして、図４に示すような
（１）Ａｌ−Ｓｉ（ｐ型）−ＳｎＯ₂−Ａｌ（２）とな
る回路を作成した。図４に示されるように、この回路は
基板１上にＳｎＯ₂層２を有し、このＳｎＯ₂層２上にｐ
型アモルファスシリコン層５１、Ａｌ電極４が順に積層
されており、ＳｎＯ₂層２上にはさらに、Ａｌ電極４が
形成されている。そして、Ａｌ電極４からはリード線６
が接続されている。

【００５４】＜実施例３−１＞基板には実施例１と同じ
ＳｎＯ₂付きガラスを用いた。

【００５５】まず、ＳｎＯ₂上に、添加物としてボロン
を用いたｐ型のアモルファスＳｉ膜（１cm²）を４０nm
の厚さにプラズマＣＶＤ法で成膜した。このとき、原料
にはＳｉＨ₄：Ｈ₂：Ｂ₂Ｈ₆＝６．７：１３００：１を用
い、基板温度１１０℃、動作圧力１Torr、投入電力は１
３．５６MHz、２００Wとした。

【００５６】そして、その上に、ｉ型のアモルファスＳ
ｉ膜を６００nmの厚さにプラズマＣＶＤ法で成膜した。
このとき、原料にはＳｉＨ₄を用い、基板温度１６０
℃、動作圧力１Torr、投入電力は１３．５６MHz、１０
０Wとした。

【００５７】そして、その上に、添加物としてリンを用
いたｎ型のアモルファスＳｉ膜を３０nmの厚さにプラズ
マＣＶＤ法で成膜した。このとき、原料にはＳｉＨ₄：
Ｈ₂：ＰＨ₃＝８．３：５００：１を用い、基板温度１６
０℃、動作圧力１Torr、投入電力は１３．５６MHz、１
００Wとした。

【００５８】そして、実施例１と同様に、アモルファス
Ｓｉ上に、低抵抗接合層としてＩＴＯ薄膜（１cm²、膜
厚６nm）を成膜した。次いで、実施例１と同様に、低抵
抗接合層上に、Ａｌ電極を成膜した。そして、Ａｌ電極
とＳｎＯ₂とからリード線を接続し、図５に示すような
Ａｌ−低抵抗接合層−Ｓｉ（ｎ型）−Ｓｉ（ｉ型）−Ｓ
ｉ（ｐ型）−ＳｎＯ₂となる太陽電池回路を作成した。
図５に示されるように、この回路は基板１上にＳｎＯ₂
層２を有し、この上にｐ型アモルファスシリコン層５
１、ｉ型アモルファスシリコン層５２、ｎ型アモルファ
スシリコン層５３、低抵抗接合層（酸化物導電膜）３、
Ａｌ電極４が順に積層されている。そして、Ａｌ電極４
と透明電極のＳｎＯ₂層２からリード線６が接続されて
いる。

【００５９】＜実施例３−２＞ターゲットにＺｎＯを用
い、低抵抗接合層を酸化亜鉛薄膜とした他は実施例３−
１と同様にして、図５に示すようなＡｌ−低抵抗接合層
−Ｓｉ（ｎ型）−Ｓｉ（ｉ型）−Ｓｉ（ｐ型）−ＳｎＯ
₂となる太陽電池回路を作成した。

【００６０】＜比較例３＞低抵抗接合層を設けなかった
他は実施例３−１と同様にして図６に示すようなＡｌ−
Ｓｉ（ｎ型）−Ｓｉ（ｉ型）−Ｓｉ（ｐ型）−ＳｎＯ₂
となる太陽電池回路を作成した。図６に示されるよう
に、この回路は基板１上にＳｎＯ₂層２を有し、この上
にｐ型アモルファスシリコン層５１、ｉ型アモルファス
シリコン層５２、ｎ型アモルファスシリコン層５３、Ａ
ｌ電極４が順に積層されている。そして、Ａｌ電極４と
透明電極のＳｎＯ₂層２からリード線６が接続されてい
る。

【００６１】実施例１〜３、比較例１〜３の回路につい
て電圧−電流曲線を測定した。実施例３−１、３−２、
比較例３の太陽電池回路は、ソーラーシュミレーターで
ＡＭ１．５条件下で１００mW／cm²の光をガラス基板側
から照射して、電圧−電流曲線を測定した。抵抗は、こ
のＶ−Ｉ特性から回帰直線を求める式により直線の傾き
として求めた。

【００６２】実施例１−１のＡｌ−ＩＴＯ−ＳｎＯ₂−
ＩＴＯ−Ａｌとなる回路のＶ−Ｉ特性を図７に示す。こ
の回路の全抵抗は４．７Ωであり、抵抗はよりオーミッ
クで低い値を示した。

【００６３】実施例１−２のＡｌ−ＺｎＯ−ＳｎＯ₂−
ＺｎＯ−Ａｌとなる回路のＶ−Ｉ特性を図８に示す。こ
の回路の全抵抗は７．７Ωであり、抵抗はよりオーミッ
クで低い値を示した。

【００６４】比較例１のＡｌ−ＳｎＯ₂−Ａｌとなる回
路のＶ−Ｉ特性を図９に示す。この回路の全抵抗は７６
Ωであり、抵抗は非オーミックで高い値を示した。

【００６５】実施例２−１の（１）Ａｌ−ＩＴＯ−Ｓｉ
（ｐ型）−ＳｎＯ₂−ＩＴＯ−Ａｌ（２）となる回路の
Ｖ−Ｉ特性を図１０、１１に示す。図１０は（１）→
（２）の方向から直流電圧をかけた場合のＶ−Ｉ特性で
あり、図１１は（２）→（１）の方向から直流電圧をか
けた場合のＶ−Ｉ特性である。どちらの場合でも、回路
の全抵抗は１３．２Ωであり、抵抗はよりオーミックで
低い値を示した。

【００６６】実施例２−２の（１）Ａｌ−ＺｎＯ−Ｓｉ
（ｐ型）−ＳｎＯ₂−ＺｎＯ−Ａｌ（２）となる回路の
Ｖ−Ｉ特性を図１２、１３に示す。図１２は（１）→
（２）の方向から直流電圧をかけた場合のＶ−Ｉ特性で
あり、図１３は（２）→（１）の方向から直流電圧をか
けた場合のＶ−Ｉ特性である。どちらの場合でも、回路
の全抵抗は１８．４Ωであり、抵抗はよりオーミックで
低い値を示した。

【００６７】比較例２の（１）Ａｌ−Ｓｉ（ｐ型）−Ｓ
ｎＯ₂−Ａｌ（２）となる回路のＶ−Ｉ特性を図１４、
１５に示す。図１４は（１）→（２）の方向から直流電
圧をかけた場合のＶ−Ｉ特性であり、図１５は（２）→
（１）の方向から直流電圧をかけた場合のＶ−Ｉ特性で
ある。（１）→（２）の方向から直流電圧をかけたとこ
ろ、回路の全抵抗は８６．４Ωであり、（２）→（１）
の方向から直流電圧をかけたところ、回路の全抵抗は９
６．３Ωであり、どちらの場合でも、抵抗は非オーミッ
クで高い値を示した。

【００６８】実施例３−１のＡｌ−ＩＴＯ−Ｓｉ（ｎ
型）−Ｓｉ（ｉ型）−Ｓｉ（ｐ型）−ＳｎＯ₂となる太
陽電池回路のＶ−Ｉ特性を図１６に示す。実施例３−２
のＡｌ−ＺｎＯ−Ｓｉ（ｎ型）−Ｓｉ（ｉ型）−Ｓｉ
（ｐ型）−ＳｎＯ₂となる太陽電池回路のＶ−Ｉ特性を
図１７に示す。比較例３のＡｌ−Ｓｉ（ｎ型）−Ｓｉ
（ｉ型）−Ｓｉ（ｐ型）−ＳｎＯ₂となる太陽電池回路
のＶ−Ｉ特性を図１８に示す。また、実施例３−１、３
−２、比較例３の太陽電池回路の特性を表１に示す。

【００６９】

【表１】

【００７０】このように実施例１〜３、比較例１〜３か
ら明らかなように、本発明の電極構造によって特性が改
善された。また、スパッタ法で成膜するため、量産性、
材料コストにも優れている。

【００７１】＜比較例４＞低抵抗接合層（ＩＴＯ）の膜
厚を２０nmとした他は実施例３−１と同様にして、図５
に示すようなＡｌ−ＩＴＯ−Ｓｉ（ｎ型）−Ｓｉ（ｉ
型）−Ｓｉ（ｐ型）−ＳｎＯ₂となる太陽電池回路を作
成したところ、実施例３−１と比べて短絡電流が１０％
以上低下した。これは、ＩＴＯを厚くしたことによる抵
抗増加と、ＩＴＯでの光の吸収の増加とによると思われ
る。

【００７２】

【発明の効果】以上のように、本発明によれば、半導体
と金属電極との接合界面の電気抵抗を低くし、しかも、
生産性が高く、低コストの半導体素子、および、その製
造方法を提供できる。

【図面の簡単な説明】

【図１】実施例１の回路の断面概略構成図である。

【図２】比較例１の回路の断面概略構成図である。

【図３】実施例２の回路の断面概略構成図である。

【図４】比較例２の回路の断面概略構成図である。

【図５】実施例３の太陽電池回路の断面概略構成図であ
る。

【図６】比較例３の太陽電池回路の断面概略構成図であ
る。

【図７】実施例１−１の回路のＶ−Ｉ特性を示すグラフ
である。

【図８】実施例１−２の回路のＶ−Ｉ特性を示すグラフ
である。

【図９】比較例１の回路のＶ−Ｉ特性を示すグラフであ
る。

【図１０】実施例２−１の回路のＶ−Ｉ特性（（１）→
（２））を示すグラフである。

【図１１】実施例２−１の回路のＶ−Ｉ特性（（２）→
（１））を示すグラフである。

【図１２】実施例２−２の回路のＶ−Ｉ特性（（１）→
（２））を示すグラフである。

【図１３】実施例２−２の回路のＶ−Ｉ特性（（２）→
（１））を示すグラフである。

【図１４】比較例２の回路のＶ−Ｉ特性（（１）→
（２））を示すグラフである。

【図１５】比較例２の回路のＶ−Ｉ特性（（２）→
（１））を示すグラフである。

【図１６】実施例３−１の太陽電池回路のＶ−Ｉ特性を
示すグラフである。

【図１７】実施例３−２の太陽電池回路のＶ−Ｉ特性を
示すグラフである。

【図１８】比較例３の太陽電池回路のＶ−Ｉ特性を示す
グラフである。

【符号の説明】

１ 基板 ２ ＳｎＯ₂層 ３ 低抵抗接合層（酸化物導電膜） ４ Ａｌ電極 ５１ ｐ型アモルファスシリコン層 ５２ ｉ型アモルファスシリコン層 ５３ ｎ型アモルファスシリコン層 ６ リード線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/40 Ｈ０１Ｌ 29/40 Ａ Ｆターム(参考） 4K029 AA06 BA03 BA45 BA49 BC09 BD01 CA05 CA06 EA01 4M104 AA01 AA08 BB36 CC01 DD37 FF13 GG05 HH15 5F051 AA05 BA14 BA17 CA05 CA07 CA15 CA35 CA36 CA37 CB15 CB27 DA04 FA02 FA04 FA06 FA24

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体と金属電極とを有する半導体素子
   において、 半導体と金属電極との間に、酸化物導電膜を有し、 前記酸化物導電膜の膜厚が０．１nm以上２０nm未満であ
   る半導体素子。
2. 【請求項２】 前記酸化物導電膜がスパッタ法で成膜さ
   れたものである請求項１の半導体素子。
3. 【請求項３】 前記酸化物導電膜が錫ドープ酸化インジ
   ウムまたは酸化亜鉛から形成されている請求項１または
   ２の半導体素子。
4. 【請求項４】 前記半導体がシリコンから形成されてい
   る請求項１〜３のいずれかの半導体素子。
5. 【請求項５】 前記半導体が非単結晶シリコンから形成
   されている請求項４の半導体素子。
6. 【請求項６】 前記半導体の膜厚が５nm〜２０μm であ
   る請求項１〜５のいずれかの半導体素子。
7. 【請求項７】 前記金属電極がアルミニウムを含有する
   請求項１〜６のいずれかの半導体素子。
8. 【請求項８】 前記金属電極がスパッタ法で成膜された
   ものである請求項１〜７のいずれかの半導体素子。
9. 【請求項９】 半導体上に金属電極を形成する半導体素
   子の製造方法において、 半導体上に、酸化物導電膜をスパッタ法により成膜し、 前記酸化物導電膜上に、金属電極を形成する半導体素子
   の製造方法。
10. 【請求項１０】 請求項１〜８のいずれかの半導体素子
    を得る請求項９の半導体素子の製造方法。