JP2000183065A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JP2000183065A JP2000183065A JP10361218A JP36121898A JP2000183065A JP 2000183065 A JP2000183065 A JP 2000183065A JP 10361218 A JP10361218 A JP 10361218A JP 36121898 A JP36121898 A JP 36121898A JP 2000183065 A JP2000183065 A JP 2000183065A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- insulating film
- metal
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、たとえばＬＳＩ
（大規模集積回路）などの半導体装置の製造方法に関す
る。特に、半導体基板上に形成された絶縁膜の表面に金
属配線を配設するための方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention
The present invention relates to a method for manufacturing a semiconductor device such as a (large-scale integrated circuit). In particular, the present invention relates to a method for arranging metal wiring on a surface of an insulating film formed on a semiconductor substrate.
【０００２】[0002]
【従来の技術】ＬＳＩなどの半導体装置の製造工程にお
いて、半導体基板上に形成された絶縁膜の表面に金属配
線をパターン形成するために、いわゆるダマシン法が用
いられることがある。図２は、従来のダマシン法による
金属配線のパターン形成工程を順に示す断面図である。
まず、図２(a) に示すように、半導体基板９１の上に、
ＳｉＯ2（酸化シリコン）からなる絶縁膜９２が形成さ
れる。そして、図２(b) に示すように、絶縁膜９２の表
面の金属配線を形成すべき領域に対応する部分に、フォ
トリソグラフィ技術により、金属配線埋め込み用の凹部
９３が形成される。2. Description of the Related Art In a process of manufacturing a semiconductor device such as an LSI, a so-called damascene method is sometimes used to pattern a metal wiring on a surface of an insulating film formed on a semiconductor substrate. FIG. 2 is a cross-sectional view sequentially showing a step of forming a pattern of a metal wiring by a conventional damascene method.
First, as shown in FIG. 2A, on a semiconductor substrate 91,
An insulating film 92 made of SiO 2 (silicon oxide) is formed. Then, as shown in FIG. 2B, a recess 93 for embedding the metal wiring is formed by photolithography in a portion of the surface of the insulating film 92 corresponding to the region where the metal wiring is to be formed.
【０００３】その後、図２(c) に示すように、凹部９３
が形成された絶縁膜９２上に、たとえばＴｉＮ（窒化チ
タン）からなるバリアメタル膜９４が形成される。さら
に、図２(d) に示すように、このバリアメタル膜９４の
上に、たとえばＣｕ（銅）のような金属からなるシード
膜９５が形成される。そして、図２(e) に示すように、
シード膜９５上に、シード膜９５と同種の金属を用いた
電気メッキが施されることにより金属配線膜９６が形成
される。[0003] Thereafter, as shown in FIG.
A barrier metal film 94 made of, for example, TiN (titanium nitride) is formed on insulating film 92 on which is formed. Further, as shown in FIG. 2D, a seed film 95 made of a metal such as Cu (copper) is formed on the barrier metal film 94. Then, as shown in FIG.
A metal wiring film 96 is formed on the seed film 95 by performing electroplating using the same kind of metal as the seed film 95.
【０００４】次に、ＣＭＰ(Chemical Mechanical Polis
hing：化学的機械的研磨法) 処理が行われて、図２(e)
〜(g) に示すように、絶縁膜９２上の金属配線膜９６、
シード膜９５およびバリアメタル膜９４が順に削られて
いく。そして、絶縁膜９２の凹部９３外の表面領域９２
ａ上に積層された金属配線膜９６、シード膜９５および
バリアメタル膜９４がすべて削られて、表面領域９２ａ
の全域が露出するとＣＭＰ処理が終了される。これによ
り、絶縁膜９２の表面には、凹部９３に埋め込まれた金
属配線９７のパターンが形成されることになる。Next, CMP (Chemical Mechanical Polis)
hing: chemical-mechanical polishing method)
As shown in (g), the metal wiring film 96 on the insulating film 92,
The seed film 95 and the barrier metal film 94 are sequentially removed. Then, the surface region 92 outside the concave portion 93 of the insulating film 92
a, the metal wiring film 96, the seed film 95, and the barrier metal film 94 are all removed to form a surface region 92a.
Is completed, the CMP process ends. Thus, a pattern of the metal wiring 97 buried in the concave portion 93 is formed on the surface of the insulating film 92.
【０００５】[0005]
【発明が解決しようとする課題】ところが、上述した従
来の方法では、図２(g) に示すように、ＣＭＰ処理が終
了した時点で、絶縁膜９２の凹部９３外の表面と金属配
線９７の表面とが面一にならずに、金属配線９７の表面
が断面視において皿状に窪む、いわゆるディッシングを
生じてしまうといった問題があった。However, in the above-mentioned conventional method, as shown in FIG. 2 (g), when the CMP process is completed, the surface of the insulating film 92 outside the concave portion 93 and the metal wiring 97 are removed. There is a problem that the surface does not become flush with the surface, and the surface of the metal wiring 97 is dish-shaped in a sectional view, that is, so-called dishing occurs.
【０００６】詳細に説明すれば、シード膜９５上に電気
メッキによって金属配線膜９６を形成すると、図２(e)
に示すように、金属配線膜９６の表面には、絶縁膜９２
の凹部９３と対向する部分に窪みが生じる。この後に行
われるＣＭＰ処理で用いられる定盤パッドは、たとえば
発泡ポリウレタンのような柔軟性を有する材料で構成さ
れているため、金属配線膜９６の表面起伏に沿った形状
に変形して、その金属配線膜９６の表面全域をほぼ均一
に研磨していく。したがって、金属配線膜９６の表面
は、絶縁膜９２の凹部９３に対向する部分が窪んだ状態
で削られていき、凹部９３内の金属配線膜９６が絶縁膜
９２の凹部９３外の表面とほぼ面一になった時点では、
図２(f) に示すように、表面領域９２ａ上に金属配線膜
９６、シード膜９５およびバリアメタル膜９４が残った
状態となる。More specifically, when a metal wiring film 96 is formed on the seed film 95 by electroplating, the metal wiring film 96 shown in FIG.
As shown in FIG.
A recess is formed in a portion facing the concave portion 93. Since the surface plate pad used in the CMP process performed thereafter is made of a flexible material such as foamed polyurethane, the surface plate pad is deformed into a shape along the surface irregularities of the metal wiring film 96, and The entire surface of the wiring film 96 is almost uniformly polished. Therefore, the surface of the metal wiring film 96 is shaved in a state in which the portion of the insulating film 92 facing the recess 93 is recessed, and the metal wiring film 96 in the recess 93 is almost flush with the surface of the insulating film 92 outside the recess 93. At the same time,
As shown in FIG. 2F, the metal wiring film 96, the seed film 95, and the barrier metal film 94 remain on the surface region 92a.
【０００７】この表面領域９２ａ上に残留している金属
配線膜９６、シード膜９５およびバリアメタル膜９４を
除去すべくＣＭＰ処理が続けられると、凹部９３内の金
属配線膜９６が徐々に削り取られていく。また、金属配
線膜９６は、バリアメタル膜９４よりも削れやすいの
で、表面領域９２ａにおいてバリアメタル膜９４が露出
した後は、表面領域９２ａ上のバリアメタル膜９４より
も凹部９３内の金属配線膜９６の研磨レートが大きくな
る。その結果、表面領域９２ａの全域が露出した時点
で、凹部９３内に埋め込まれた状態の金属配線９７にデ
ィッシングを生じてしまう。When the CMP process is continued to remove the metal wiring film 96, the seed film 95, and the barrier metal film 94 remaining on the surface region 92a, the metal wiring film 96 in the concave portion 93 is gradually removed. To go. Further, since the metal wiring film 96 is more easily scraped than the barrier metal film 94, after the barrier metal film 94 is exposed in the surface region 92a, the metal wiring film in the recess 93 is smaller than the barrier metal film 94 on the surface region 92a. The polishing rate of 96 increases. As a result, dishing occurs in the metal wiring 97 buried in the concave portion 93 when the entire surface region 92a is exposed.
【０００８】このような金属配線９７のディッシングに
より、金属配線９７の断面積が設計値よりも小さくな
り、その結果、金属配線９７の電気抵抗が大きくなる。
また、半導体基板上に多層配線が施される場合には、金
属配線９７にディッシングが生じていると、その後の工
程に悪影響を及ぼしてしまう。たとえば、金属配線９７
にディッシングが生じていると、金属配線９７が埋め込
まれた絶縁膜９２上に新たな酸化シリコン絶縁膜を形成
した場合に、この新たな酸化シリコン絶縁膜の表面の金
属配線９７に対向する部分が窪んでしまうために、新た
な金属配線埋め込み用の凹部をパターニングするための
フォトリソグラフィ工程中の露光処理時において焦点ず
れを生じてしまう。また、新たな酸化シリコン膜上に金
属配線膜を形成した後、凹部外の金属配線膜の不要部分
を除去するためにＣＭＰ処理を施しても、新たな酸化シ
リコン絶縁膜に生じた窪みに金属配線膜が残ってしま
い、この残留した金属配線膜によって、新たな金属配線
の短絡を生じるおそれがある。[0008] By the dishing of the metal wiring 97, the cross-sectional area of the metal wiring 97 becomes smaller than a design value, and as a result, the electric resistance of the metal wiring 97 increases.
In the case where a multilayer wiring is formed on a semiconductor substrate, if dishing occurs in the metal wiring 97, the subsequent steps are adversely affected. For example, the metal wiring 97
If a new silicon oxide insulating film is formed on the insulating film 92 in which the metal wiring 97 is buried, the portion of the surface of the new silicon oxide insulating film facing the metal wiring 97 Because of the depression, a defocus occurs during exposure processing during a photolithography process for patterning a new recess for embedding metal wiring. Also, after forming a metal wiring film on a new silicon oxide film and then performing a CMP process to remove unnecessary portions of the metal wiring film outside the concave portions, the metal formed in the new silicon oxide insulating film has The wiring film remains, and the remaining metal wiring film may cause a short circuit of a new metal wiring.
【０００９】このような不都合を回避する方法として、
新たな酸化シリコン絶縁膜の表面を平坦化した後にフォ
トリソグラフィ工程を実行することが考えられるが、こ
の方法は、工程数が増加し、製造コストの増大を招くの
で好ましくない。そこで、この発明の目的は、上述の技
術的課題を解決し、金属配線にディッシングが生じるこ
とを防止できる半導体装置の製造方法を提供することで
ある。As a method for avoiding such inconvenience,
It is conceivable to execute a photolithography process after flattening the surface of a new silicon oxide insulating film. However, this method is not preferable because it increases the number of processes and increases the manufacturing cost. SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned technical problems and to provide a method of manufacturing a semiconductor device capable of preventing dishing of a metal wiring.
【００１０】[0010]
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上に形成された絶縁膜の表面に金属配線を配設するた
めの方法であって、上記絶縁膜に凹部を形成する工程
と、この凹部が形成された絶縁膜上に金属配線材料から
なる金属配線膜を積層する工程と、上記絶縁膜の凹部外
の表面領域上に積層された金属配線膜を選択的に除去す
る工程と、この金属配線膜の選択除去後に、上記凹部の
上方に積層された金属配線膜を、化学的機械的研磨法に
より研磨する工程とを含むことを特徴とする半導体装置
の製造方法である。According to the first aspect of the present invention, there is provided a method for arranging a metal wiring on a surface of an insulating film formed on a semiconductor substrate. A step of forming a recess in the insulating film, a step of laminating a metal wiring film made of a metal wiring material on the insulating film in which the recess is formed, and a step of forming a recess on the surface region of the insulating film outside the recess. Selectively removing the laminated metal wiring film, and polishing the metal wiring film laminated above the recess by a chemical mechanical polishing method after the selective removal of the metal wiring film. A method for manufacturing a semiconductor device, comprising:
【００１１】また、請求項２記載の発明は、上記化学的
機械的研磨法により研磨する工程は、金属配線膜の表面
と上記絶縁膜の凹部外の表面とがほぼ面一になるまで続
けられることを特徴とする請求項１記載の半導体装置の
製造方法である。以上の発明によれば、絶縁膜の凹部外
の表面領域上の金属配線膜は、化学的機械的研磨法によ
る処理が行われる前に除去されているから、不要な金属
配線膜を除去するための化学的機械的研磨法による処理
は、金属配線膜の表面が絶縁膜の凹部外の表面と面一に
なった時点で終了することができる。したがって、絶縁
膜の凹部に埋め込まれた金属配線にディッシングを生じ
ることを防止できる。Further, in the invention according to claim 2, the step of polishing by the chemical mechanical polishing method is continued until the surface of the metal wiring film and the surface of the insulating film outside the concave portion are substantially flush. 2. The method for manufacturing a semiconductor device according to claim 1, wherein: According to the above invention, since the metal wiring film on the surface region outside the concave portion of the insulating film is removed before the processing by the chemical mechanical polishing method is performed, an unnecessary metal wiring film is removed. Can be completed when the surface of the metal wiring film is flush with the surface of the insulating film outside the concave portion. Therefore, it is possible to prevent dishing from occurring in the metal wiring buried in the concave portion of the insulating film.
【００１２】これにより、設計値どおりの断面積および
電気抵抗を有する良質な金属配線を得ることができる。
また、絶縁膜の表面と金属配線の表面とをほぼ面一にで
きるから、この発明に係る方法が多層配線に適用される
場合には、絶縁膜および金属配線上に新たな絶縁膜をほ
ぼ平坦に形成することができる。よって、この新たに形
成した絶縁膜に金属配線埋め込み用の凹部をパターニン
グするためのフォトリソグラフィ工程中の露光処理時に
おいて焦点ずれを生じることを防止できる。また、新た
な絶縁膜に生じた窪みに金属配線膜が残ることによる金
属配線の短絡を防止できる。しかも、この焦点ずれや金
属配線の短絡を防止するために、新たに形成した絶縁膜
を平坦化するための処理を追加して行う必要もないの
で、製造コストの増大を招くといったこともない。As a result, a high-quality metal wiring having a cross-sectional area and an electric resistance as designed can be obtained.
Further, since the surface of the insulating film and the surface of the metal wiring can be made substantially flush, when the method according to the present invention is applied to the multilayer wiring, a new insulating film is formed on the insulating film and the metal wiring substantially flat. Can be formed. Accordingly, it is possible to prevent the occurrence of defocus during the exposure processing during the photolithography process for patterning the concave portion for embedding the metal wiring in the newly formed insulating film. Further, it is possible to prevent a short circuit of the metal wiring due to the metal wiring film remaining in the dent formed in the new insulating film. Moreover, in order to prevent the defocus and the short circuit of the metal wiring, it is not necessary to additionally perform a process for planarizing the newly formed insulating film, so that the manufacturing cost is not increased.
【００１３】請求項３記載の発明は、上記金属配線膜を
選択的に除去する工程は、上記金属配線膜の表面の上記
凹部に対向する領域上にパターニング用マスクを選択的
に形成する工程と、このパターニング用マスクでマスキ
ングされた部分以外の金属配線膜を選択的に除去する工
程とを含むことを特徴とする請求項１または２記載の半
導体装置の製造方法である。According to a third aspect of the present invention, the step of selectively removing the metal wiring film includes the step of selectively forming a patterning mask on a region of the surface of the metal wiring film facing the recess. 3. A method for manufacturing a semiconductor device according to claim 1, further comprising the step of selectively removing a metal wiring film other than a portion masked by the patterning mask.
【００１４】なお、上記パターニング用マスクでマスキ
ングされた部分以外の金属配線膜は、エッチングにより
除去されることが好ましい。この発明によれば、絶縁膜
の凹部外の表面領域上の金属配線膜は、金属配線膜の表
面の凹部に対向する領域にパターニング用マスクを形成
した後に、たとえば、パターニング用マスクでマスキン
グされた部分以外のエッチングを行うことにより除去す
ることができる。Preferably, the metal wiring film other than the portion masked by the patterning mask is removed by etching. According to the present invention, the metal wiring film on the surface region outside the concave portion of the insulating film is masked with, for example, the patterning mask after forming the patterning mask in the region facing the concave portion on the surface of the metal wiring film. It can be removed by etching other than the portion.
【００１５】請求項４記載の発明は、上記凹部を形成す
る工程と上記金属配線膜を積層する工程との間に、上記
凹部が形成された絶縁膜上にバリアメタル膜を積層する
工程をさらに含み、上記金属配線膜を選択的に除去する
工程では、上記絶縁膜の凹部外の表面領域上に積層され
たバリアメタル膜も選択的に除去することを特徴とする
請求項１ないし３のいずれかに記載の半導体装置の製造
方法である。According to a fourth aspect of the present invention, between the step of forming the concave portion and the step of laminating the metal wiring film, a step of laminating a barrier metal film on the insulating film having the concave portion is further performed. 4. The method according to claim 1, wherein in the step of selectively removing the metal wiring film, the barrier metal film laminated on the surface region outside the concave portion of the insulating film is also selectively removed. Or a method for manufacturing a semiconductor device.
【００１６】バリアメタル膜は、たとえばＴｉ（チタ
ン）やＴｉＮ（窒化チタン）などで構成され、化学的機
械的研磨法においては、Ｃｕ（銅）などの金属材料で構
成される金属配線膜よりも削れにくい。そのため、化学
的機械的研磨法による処理において、金属配線膜ととも
に絶縁膜の凹部外の表面領域上に積層されたバリアメタ
ル膜を研磨した場合、バリアメタル膜よりも金属配線膜
の方が研磨レートが大きいために、金属配線膜が余分に
削られてしまう。その結果、金属配線にディッシングを
生じてしまう。The barrier metal film is made of, for example, Ti (titanium) or TiN (titanium nitride). In the chemical mechanical polishing method, the barrier metal film is made smaller than a metal wiring film made of a metal material such as Cu (copper). It is hard to scrape. Therefore, when the barrier metal film laminated on the surface region outside the concave portion of the insulating film together with the metal wiring film is polished by the chemical mechanical polishing method, the polishing rate of the metal wiring film is higher than that of the barrier metal film. Is large, the metal wiring film is excessively shaved. As a result, dishing occurs in the metal wiring.
【００１７】この発明によれば、絶縁膜の凹部外の表面
領域上に積層されたバリアメタル膜は、化学的機械的研
磨法による処理を行う前に、絶縁膜の凹部外の表面領域
上に積層された金属配線膜とともに除去される。したが
って、化学的機械的研磨法による処理時に、バリアメタ
ル膜を除去するために金属配線膜の研磨が進みすぎると
いったことがない。ゆえに、バリアメタル膜が形成され
ている場合であっても、金属配線にディッシングが生じ
ることを防止できる。According to the present invention, the barrier metal film laminated on the surface region outside the concave portion of the insulating film is formed on the surface region outside the concave portion of the insulating film before performing the treatment by the chemical mechanical polishing method. It is removed together with the laminated metal wiring film. Therefore, at the time of processing by the chemical mechanical polishing method, the polishing of the metal wiring film does not proceed excessively to remove the barrier metal film. Therefore, even when the barrier metal film is formed, dishing can be prevented from occurring in the metal wiring.
【００１８】[0018]
【発明の実施の形態】以下に、この発明の一実施形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。この図１に示す製造方法は、半導
体基板上に形成された絶縁膜の表面に凹部を形成して、
金属配線を上記凹部に埋め込んだ状態に配設するための
方法である。An embodiment of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps. In the manufacturing method shown in FIG. 1, a concave portion is formed on a surface of an insulating film formed on a semiconductor substrate,
This is a method for disposing the metal wiring in a state of being embedded in the concave portion.
【００１９】まず、図１(a) に示すように、シリコン基
板１の一方表面に、たとえばＳｉＯ 2（酸化シリコン）
からなる絶縁膜２を形成する。この絶縁膜２は、たとえ
ば、シリコン基板１を酸素雰囲気中で加熱して、シリコ
ン基板１の一方表面を酸化させる熱酸化法や、酸化シリ
コンの気化物をシリコン基板１の一方表面上に沈着させ
るＣＶＤ(Chemical Vapor Deposition) 法により形成す
ることができる。First, as shown in FIG.
On one surface of the plate 1, for example, SiO Two(Silicon oxide)
Is formed. This insulating film 2
If the silicon substrate 1 is heated in an oxygen atmosphere,
Thermal oxidation method for oxidizing one surface of the
Depositing a vapor of corn on one surface of the silicon substrate 1
Formed by CVD (Chemical Vapor Deposition) method.
Can be
【００２０】次に、図１(b) に示すように、フォトリソ
グラフィ技術により、絶縁膜２の表面の金属配線を形成
すべき領域に対応する部分に、金属配線埋め込み用の凹
部３を形成する。つづいて、図１(c) に示すように、凹
部３が形成された絶縁膜２上に、スパッタ法によって、
たとえばＴｉＮ（窒化チタン）からなるバリアメタル膜
４を形成する。さらに、図１(d) に示すように、バリア
メタル膜４の上に、スパッタ法によって、たとえばＣｕ
からなるシード膜５を形成する。そして、図１(e) に示
すように、たとえば電気メッキによって、シード膜５の
上にシード膜５と同種の金属（たとえばＣｕ）からなる
金属配線膜６を形成する。この金属配線膜６の膜厚は、
凹部３内が金属配線膜６で満たされるのに十分な膜厚に
設定されるとよく、また、絶縁膜２に複数の凹部が形成
されている場合には、最も幅の広い凹部内が金属配線膜
６で満たされるのに十分な膜厚に設定されるのが好まし
い。たとえば、凹部３の深さが約１μｍの場合、金属配
線膜６の膜厚は約２〜３μｍに設定されるのが好まし
い。Next, as shown in FIG. 1B, a recess 3 for embedding metal wiring is formed in a portion of the surface of the insulating film 2 corresponding to a region where metal wiring is to be formed by photolithography. . Subsequently, as shown in FIG. 1C, the insulating film 2 having the concave portions 3 formed thereon is formed by sputtering.
For example, a barrier metal film 4 made of TiN (titanium nitride) is formed. Further, as shown in FIG. 1 (d), for example, Cu
Is formed. Then, as shown in FIG. 1E, a metal wiring film 6 made of the same kind of metal (for example, Cu) as the seed film 5 is formed on the seed film 5 by, for example, electroplating. The thickness of the metal wiring film 6 is
It is preferable that the thickness is set to be sufficient to fill the inside of the recess 3 with the metal wiring film 6. If a plurality of recesses are formed in the insulating film 2, the inside of the widest recess is metal. It is preferable that the thickness be set to a thickness sufficient to be filled with the wiring film 6. For example, when the depth of the recess 3 is about 1 μm, the thickness of the metal wiring film 6 is preferably set to about 2 to 3 μm.
【００２１】なお、バリアメタル膜４は、シード膜５を
構成するＣｕなどの金属が絶縁膜２中に拡散するのを防
ぐためのものであり、上記したＴｉＮの他にも、たとえ
ばＴｉ、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、
Ｗ（タングステン）などで構成することができる。ま
た、シード膜５および金属配線膜６の材料としては、上
記したＣｕの他にも、たとえばＡｕ（金）やＡｇ（銀）
のような導電性の優れた金属材料を用いることができ
る。The barrier metal film 4 is for preventing a metal such as Cu constituting the seed film 5 from diffusing into the insulating film 2. In addition to the above-mentioned TiN, for example, Ti, Ta (Tantalum), TaN (tantalum nitride),
It can be made of W (tungsten) or the like. The material of the seed film 5 and the metal wiring film 6 is, for example, Au (gold) or Ag (silver) in addition to the above-described Cu.
Such a metal material having excellent conductivity can be used.
【００２２】次いで、図１(f) に示すように、金属配線
膜６の表面の凹部３と対向する領域に、フォトリソグラ
フィ技術によって、たとえば、ＳｉＯ2からなるパター
ニング用マスク７を形成する。このパターニング用マス
ク７の膜厚は、たとえば、約０．１〜０．５μｍに設定
されるのが好ましい。その後、パターニング用マスク７
でマスキングされた部分以外のバリアメタル膜４、シー
ド膜５および金属配線膜６を除去すべく、たとえばウエ
ットエッチングによるパターニングを行う。これによ
り、図１(g) に示すように、絶縁膜２の凹部３上に積層
されたバリアメタル膜４、シード膜５および金属配線膜
６のみが残されて、絶縁膜２の凹部３外の表面領域２ａ
のほぼ全域が露出する。Next, as shown in FIG. 1F, a patterning mask 7 made of, for example, SiO 2 is formed by photolithography in a region facing the concave portion 3 on the surface of the metal wiring film 6. The film thickness of the patterning mask 7 is preferably set to, for example, about 0.1 to 0.5 μm. Then, the patterning mask 7
In order to remove the barrier metal film 4, the seed film 5, and the metal wiring film 6 other than the portion masked by the above, patterning is performed by, for example, wet etching. As a result, as shown in FIG. 1 (g), only the barrier metal film 4, the seed film 5, and the metal wiring film 6 laminated on the concave portion 3 of the insulating film 2 are left, and the outside of the concave portion 3 of the insulating film 2 is left. Surface area 2a
Almost the entire area is exposed.
【００２３】その後、たとえばウエットエッチングによ
り、図１(h) に示すように、パターニング用マスク７を
除去する。つづいて、ＣＭＰ(Chemical Mechanical Pol
ishing：化学的機械的研磨法) 処理が行われることによ
り、凹部３上の金属配線膜６が化学的および物理的に削
られていき、この金属配線膜６の表面と絶縁膜２の凹部
３外の表面（表面領域２ａ）とがほぼ面一になると、こ
のＣＭＰ処理が終了される。これにより、図１(i) に示
すように、絶縁膜２の表面に、凹部３に埋め込まれた平
坦な金属配線８のパターンを得ることができる。Thereafter, as shown in FIG. 1H, the patterning mask 7 is removed by, for example, wet etching. Then, CMP (Chemical Mechanical Pol)
By performing the treatment, the metal wiring film 6 on the recess 3 is chemically and physically shaved, and the surface of the metal wiring film 6 and the recess 3 of the insulating film 2 are removed. When the outer surface (surface region 2a) is substantially flush with the outer surface, the CMP process ends. Thus, as shown in FIG. 1I, a pattern of the flat metal wiring 8 embedded in the concave portion 3 can be obtained on the surface of the insulating film 2.
【００２４】以上のようにこの実施形態によれば、絶縁
膜２の凹部３以外の表面領域２ａ上のバリアメタル膜
４、シード膜５および金属配線膜６がＣＭＰ処理前に除
去されているから、不要な金属配線膜６を除去するため
のＣＭＰ処理は、金属配線膜６の表面が絶縁膜２の凹部
３外の表面とほぼ面一になった時点で終了することがで
きる。したがって、絶縁膜２の凹部３に埋め込まれた金
属配線８にディッシングを生じることを防止できる。As described above, according to this embodiment, the barrier metal film 4, the seed film 5, and the metal wiring film 6 on the surface region 2a other than the concave portion 3 of the insulating film 2 are removed before the CMP process. The CMP process for removing the unnecessary metal wiring film 6 can be completed when the surface of the metal wiring film 6 becomes substantially flush with the surface of the insulating film 2 outside the recess 3. Therefore, it is possible to prevent dishing from occurring in the metal wiring 8 embedded in the concave portion 3 of the insulating film 2.
【００２５】これにより、設計値どおりの断面積および
電気抵抗を有する良質な金属配線８を得ることができ
る。また、絶縁膜２の表面と金属配線８の表面とがほぼ
面一になるから、この実施形態に係る方法が多層配線に
適用される場合には、絶縁膜２および金属配線８上に新
たな絶縁膜をほぼ平坦に形成することができる。よっ
て、この新たに形成した絶縁膜に金属配線埋め込み用の
凹部をパターニングするためのフォトリソグラフィ工程
中の露光処理時において焦点ずれを生じることを防止で
きる。また、新たな絶縁膜に生じた窪みに金属配線膜が
残ることによる金属配線の短絡を防止できる。しかも、
この焦点ずれや金属配線の短絡を防止するために、新た
に形成した絶縁膜を平坦化するための処理を追加して行
う必要もないので、製造コストの増大を招くといったこ
ともない。As a result, a high-quality metal wiring 8 having a cross-sectional area and an electrical resistance as designed can be obtained. Further, since the surface of the insulating film 2 and the surface of the metal wiring 8 are substantially flush with each other, when the method according to this embodiment is applied to the multilayer wiring, a new surface is formed on the insulating film 2 and the metal wiring 8. The insulating film can be formed almost flat. Accordingly, it is possible to prevent the occurrence of defocus during the exposure processing during the photolithography process for patterning the concave portion for embedding the metal wiring in the newly formed insulating film. Further, it is possible to prevent a short circuit of the metal wiring due to the metal wiring film remaining in the dent formed in the new insulating film. Moreover,
In order to prevent the defocus and the short circuit of the metal wiring, it is not necessary to additionally perform a process for flattening the newly formed insulating film, so that the manufacturing cost does not increase.
【００２６】この発明の一実施形態の説明は以上のとお
りであるが、この発明は、上述の一実施形態に限定され
るものではない。たとえば、パターニング用マスクは、
上記したＳｉＯ2などの酸化物以外に、たとえばＳｉ3Ｎ
4（窒化シリコン）のような窒化物で構成されてもよ
い。また、上述の実施形態においては、バリアメタル膜
上に、スパッタ法によってシード膜が形成され、このシ
ード膜上に、電気メッキによって金属配線膜が形成され
るとしている。しかしながら、必ずしもシード膜が形成
される必要はなく、たとえば、バリアメタル膜上に、ス
パッタ法によって金属配線膜が直接に形成されてもよ
い。Although the embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment. For example, a mask for patterning
In addition to the above oxides such as SiO 2 , for example, Si 3 N
4 It may be composed of a nitride such as (silicon nitride). In the above embodiment, a seed film is formed on the barrier metal film by a sputtering method, and a metal wiring film is formed on the seed film by electroplating. However, it is not always necessary to form a seed film. For example, a metal wiring film may be directly formed on a barrier metal film by a sputtering method.
【００２７】その他、特許請求の範囲に記載された事項
の範囲内で、種々の設計変更を施すことができる。In addition, various design changes can be made within the scope of the matters described in the claims.
【図１】この発明の一実施形態に係る半導体装置の製造
方法を工程順に示す断面図である。FIG. 1 is a sectional view illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.
【図２】従来のダマシン法による金属配線のパターン形
成工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step of forming a metal wiring pattern by a conventional damascene method.
１ シリコン基板 ２ 絶縁膜 ２ａ 表面領域 ３ 凹部 ４ バリアメタル膜 ５ シード膜 ６ 金属配線膜 ７ パターニング用マスク ８ 金属配線 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Insulating film 2a Surface area 3 Depression 4 Barrier metal film 5 Seed film 6 Metal wiring film 7 Patterning mask 8 Metal wiring
Claims (4)
金属配線を配設するための方法であって、 上記絶縁膜に凹部を形成する工程と、 この凹部が形成された絶縁膜上に金属配線材料からなる
金属配線膜を積層する工程と、 上記絶縁膜の凹部外の表面領域上に積層された金属配線
膜を選択的に除去する工程と、 この金属配線膜の選択除去後に、上記凹部の上方に積層
された金属配線膜を、化学的機械的研磨法により研磨す
る工程とを含むことを特徴とする半導体装置の製造方
法。1. A method for arranging a metal wiring on a surface of an insulating film formed on a semiconductor substrate, the method comprising: forming a recess in the insulating film; Laminating a metal wiring film made of a metal wiring material, and selectively removing the metal wiring film laminated on the surface region outside the concave portion of the insulating film; and after selectively removing the metal wiring film, Polishing the metal wiring film laminated above the concave portion by a chemical mechanical polishing method.
程は、金属配線膜の表面と上記絶縁膜の凹部外の表面と
がほぼ面一になるまで続けられることを特徴とする請求
項１記載の半導体装置の製造方法。2. The method according to claim 1, wherein the step of polishing by the chemical mechanical polishing method is continued until the surface of the metal wiring film and the surface of the insulating film outside the concave portion are substantially flush. The manufacturing method of the semiconductor device described in the above.
は、 上記金属配線膜の表面の上記凹部に対向する領域上にパ
ターニング用マスクを選択的に形成する工程と、 このパターニング用マスクでマスキングされた部分以外
の金属配線膜を選択的に除去する工程とを含むことを特
徴とする請求項１または２記載の半導体装置の製造方
法。3. The step of selectively removing the metal wiring film includes the steps of: selectively forming a patterning mask on a region of the surface of the metal wiring film opposed to the recess; 3. The method according to claim 1, further comprising the step of selectively removing a metal wiring film other than the masked portion.
を積層する工程との間に、 上記凹部が形成された絶縁膜上にバリアメタル膜を積層
する工程をさらに含み、 上記金属配線膜を選択的に除去する工程では、上記絶縁
膜の凹部外の表面領域上に積層されたバリアメタル膜も
選択的に除去することを特徴とする請求項１ないし３の
いずれかに記載の半導体装置の製造方法。4. The method according to claim 1, further comprising, between the step of forming the concave portion and the step of laminating the metal wiring film, a step of laminating a barrier metal film on the insulating film having the concave portion formed therein. 4. The semiconductor device according to claim 1, wherein, in the step of selectively removing, a barrier metal film laminated on a surface region outside the concave portion of the insulating film is also selectively removed. Manufacturing method.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36121898A JP3933331B2 (en) | 1998-12-18 | 1998-12-18 | Manufacturing method of semiconductor device |
| KR1019990057754A KR100700255B1 (en) | 1998-12-18 | 1999-12-15 | Method of manufacturing semiconductor device |
| US09/465,397 US6709973B1 (en) | 1998-12-18 | 1999-12-17 | Method of fabricating semiconductor device |
| KR1020060092815A KR100730871B1 (en) | 1998-12-18 | 2006-09-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36121898A JP3933331B2 (en) | 1998-12-18 | 1998-12-18 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183065A true JP2000183065A (en) | 2000-06-30 |
| JP3933331B2 JP3933331B2 (en) | 2007-06-20 |
Family
ID=18472679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36121898A Expired - Fee Related JP3933331B2 (en) | 1998-12-18 | 1998-12-18 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933331B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532749B1 (en) * | 2002-09-17 | 2005-12-02 | 동부아남반도체 주식회사 | Method for manufacturing multi-layered metal line of semiconductor device |
-
1998
- 1998-12-18 JP JP36121898A patent/JP3933331B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532749B1 (en) * | 2002-09-17 | 2005-12-02 | 동부아남반도체 주식회사 | Method for manufacturing multi-layered metal line of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3933331B2 (en) | 2007-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996946B2 (en) | Method of forming a self-aligned copper diffusion barrier in a via | |
| US5854140A (en) | Method of making an aluminum contact | |
| KR100366625B1 (en) | Semiconductor device having dual damascen pattern structure and fabricating method thereof | |
| EP1125327A1 (en) | High-performance dual-damascene interconnect structures | |
| KR100730871B1 (en) | Method of manufacturing semiconductor device | |
| JPH11260917A (en) | Barrier layer and its manufacture | |
| JP2009111429A (en) | Process for manufacturing interconnection | |
| KR20010095280A (en) | Pattern forming method | |
| JP3933332B2 (en) | Manufacturing method of semiconductor device | |
| US6596639B1 (en) | Method for chemical/mechanical planarization of a semiconductor wafer having dissimilar metal pattern densities | |
| JP2002299437A (en) | Method of manufacturing semiconductor device | |
| JP2000183067A (en) | Manufacture of semiconductor device | |
| JP2000183065A (en) | Manufacture of semiconductor device | |
| US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
| KR20080047541A (en) | Method for forming a capping layer on a semiconductor device | |
| JP2001053151A (en) | Semiconductor integrated circuit device and manufacturing method of the same | |
| CN109887880B (en) | Semiconductor connection structure and manufacturing method thereof | |
| JP4172732B2 (en) | Manufacturing method of semiconductor device | |
| JP3477484B2 (en) | Method for manufacturing semiconductor device | |
| JPH0969495A (en) | Manufacture of semiconductor device | |
| JP5125743B2 (en) | Manufacturing method of semiconductor device | |
| KR100467815B1 (en) | Semiconductor device and fabrication method thereof | |
| US7381638B1 (en) | Fabrication technique using sputter etch and vacuum transfer | |
| JP4064595B2 (en) | Manufacturing method of semiconductor device | |
| KR20020010937A (en) | Fabrication process for dishing-free cu damascene structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070404 |
|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070911 |
|
| LAPS | Cancellation because of no payment of annual fees |