JP2000175069A - Distortion correction circuit - Google Patents
Distortion correction circuitInfo
- Publication number
- JP2000175069A JP2000175069A JP35106498A JP35106498A JP2000175069A JP 2000175069 A JP2000175069 A JP 2000175069A JP 35106498 A JP35106498 A JP 35106498A JP 35106498 A JP35106498 A JP 35106498A JP 2000175069 A JP2000175069 A JP 2000175069A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- horizontal
- pulse
- variable delay
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、CRTディスプレ
イ装置の歪み補正回路に関する。The present invention relates to a distortion correction circuit for a CRT display device.
【0002】[0002]
【従来の技術】コンピュータ用のCRTディスプレイ装
置は、様々な走査周波数に対応するものが一般的となっ
てきている。そのため、いかなる周波数の表示において
も、画像の歪みを軽減させるために、補正量を調整可能
とした各種の歪み補正回路が搭載されている。2. Description of the Related Art Generally, CRT display devices for computers are compatible with various scanning frequencies. Therefore, in order to reduce the distortion of the image at the display of any frequency, various distortion correction circuits capable of adjusting the correction amount are mounted.
【0003】特に画像が水平方向に偏移する歪みの代表
的なものとして、平行四辺形歪みがあり、それを補正す
る回路も多くのディスプレイ装置に備わっている。[0003] A typical example of distortion in which an image is shifted in the horizontal direction is a parallelogram distortion, and a circuit for correcting the distortion is provided in many display devices.
【0004】平行四辺形歪みは、画像の水平位相を垂直
周期の鋸歯状波で変調することにより補正が可能であ
る。たとえば特開平7−253761にその解決手段の
ひとつが記載されている。以下に図面を用いてその方法
について説明する。[0004] The parallelogram distortion can be corrected by modulating the horizontal phase of the image with a sawtooth wave having a vertical period. For example, JP-A-7-253761 describes one of the solutions. The method will be described below with reference to the drawings.
【0005】図5、図2、および図3を用いて従来の平
行四辺形歪み補正回路の動作を説明する。図5は従来の
歪み補正回路の構成図である。図5において、可変遅延
回路1に入力される水平同期パルスとは、ディスプレイ
装置に接続された信号源から得られる水平同期信号その
ものもしくは水平同期信号と特定の位相関係を有するパ
ルスである。ここで特定の位相関係を有するパルスの場
合、主に表示の水平ポジション調整のため、図示しない
前段の回路にて水平同期信号に対して位相関係が与えら
れたものである。[0005] The operation of the conventional parallelogram distortion correction circuit will be described with reference to FIGS. 5, 2 and 3. FIG. 5 is a configuration diagram of a conventional distortion correction circuit. In FIG. 5, the horizontal synchronization pulse input to the variable delay circuit 1 is a horizontal synchronization signal itself obtained from a signal source connected to the display device or a pulse having a specific phase relationship with the horizontal synchronization signal. Here, in the case of a pulse having a specific phase relationship, a phase relationship is given to a horizontal synchronizing signal by a preceding circuit (not shown) mainly for adjusting the horizontal position of display.
【0006】位相比較器2、ローパスフィルタ(以下、
LPFと記す)3、電圧制御発振器(以下、VCOと記
す)4、水平ドライブパルス生成回路5、水平出力回路
7はPLL回路を構成し、可変遅延回路1の出力である
遅延された水平同期パルスと水平出力回路7により得ら
れるフライバックパルスの位相を合わせるように動作す
る。位相比較器2は遅延された水平同期パルスとフライ
バックパルスの位相差を検出し、LPF3を介しVCO
4の発振周波数を制御する。VCO4の出力から水平ド
ライブパルス生成回路5はパルスのデューティや極性な
どを制御された水平ドライブパルスを生成し、水平出力
回路7に与える。水平出力回路7からはフライバックパ
ルスが出力され、水平偏向コイル(図示せず)において
偏向制御するとともに、位相比較器2へも出力される。A phase comparator 2 and a low-pass filter (hereinafter, referred to as a low-pass filter)
LPF 3, voltage-controlled oscillator (hereinafter, referred to as VCO) 4, horizontal drive pulse generating circuit 5, and horizontal output circuit 7 constitute a PLL circuit, and a delayed horizontal synchronizing pulse output from variable delay circuit 1 And the phase of the flyback pulse obtained by the horizontal output circuit 7 is adjusted. The phase comparator 2 detects the phase difference between the delayed horizontal synchronization pulse and the flyback pulse, and outputs the VCO
4 is controlled. The horizontal drive pulse generation circuit 5 generates a horizontal drive pulse whose pulse duty, polarity, and the like are controlled from the output of the VCO 4, and supplies the horizontal drive pulse to the horizontal output circuit 7. A flyback pulse is output from the horizontal output circuit 7 and is subjected to deflection control in a horizontal deflection coil (not shown), and is also output to the phase comparator 2.
【0007】ここで図2の実線にて示すように画像が平
行四辺形状に歪んでいる場合、波形発生回路8にて得ら
れる垂直周期の鋸歯状波により、可変遅延回路1の遅延
量を図3の様に制御する。PLL回路の動作によりフラ
イバックパルスの位相は遅延された水平同期パルスの位
相に追従するため、図2の破線にて示すように平行四辺
形歪みは補正される。Here, when the image is distorted in a parallelogram as shown by the solid line in FIG. 2, the delay amount of the variable delay circuit 1 is plotted by the vertical period sawtooth wave obtained by the waveform generation circuit 8. Control as in 3. Since the phase of the flyback pulse follows the phase of the delayed horizontal synchronization pulse by the operation of the PLL circuit, the parallelogram distortion is corrected as shown by the broken line in FIG.
【0008】[0008]
【発明が解決しようとする課題】しかし従来の平行四辺
形歪み補正回路は、位相をダイナミックに変化させた水
平同期パルスを基準信号として、PLL回路やAFCル
ープ回路を動作させるため、水平同期パルスの位相変化
の大きい部分においては、ループ応答が十分速くない場
合には画面に影響を与える場合があった。例えば、画面
への影響として画面上部が図6の様に曲がってしまう場
合がある。その時フライバックパルスの位相は図3と同
様であるのが理想だが、図7の様に映像期間が開始され
る前に位相追従しきれていない状態になっている。However, the conventional parallelogram distortion correction circuit operates the PLL circuit and the AFC loop circuit using the horizontal synchronization pulse whose phase is dynamically changed as a reference signal. In a portion where the phase change is large, if the loop response is not sufficiently fast, it may affect the screen. For example, the upper part of the screen may bend as shown in FIG. 6 as an influence on the screen. At this time, the phase of the flyback pulse is ideally the same as in FIG. 3, but as shown in FIG. 7, the phase is not completely followed before the video period starts.
【0009】こうした場合、ループの応答を高速化する
ため、画面のジッタ性能を犠牲にして、VCO4の制御
感度を上げるなど構成要素の大幅な回路修正をせざるを
えなかった。In such a case, in order to speed up the response of the loop, it is necessary to make a significant circuit modification of the components such as increasing the control sensitivity of the VCO 4 at the expense of the screen jitter performance.
【0010】[0010]
【課題を解決するための手段】この課題を解決するため
に本発明は、水平同期パルスに与える遅延と同一の遅延
を、水平ドライブパルスにも与え、水平出力回路に供給
する構成をとる。この構成により、PLL回路の位相比
較器に入力される2つのパルスの位相関係は常に同一と
なり、PLL回路の位相同期状態は保たれたままとなる
ので、位相を追従させる動作が無くなり画面上部に発生
する補正の急峻な変化による画面曲がりが発生せず、簡
単な回路構成で安定した歪み補正回路が得られる。In order to solve this problem, the present invention has a configuration in which the same delay as that applied to the horizontal synchronization pulse is applied to the horizontal drive pulse and supplied to the horizontal output circuit. With this configuration, the phase relationship between the two pulses input to the phase comparator of the PLL circuit is always the same, and the phase synchronization state of the PLL circuit is maintained. A screen distortion due to a sharp change in correction that occurs does not occur, and a stable distortion correction circuit can be obtained with a simple circuit configuration.
【0011】[0011]
【発明の実施の形態】本発明の請求項1に記載の発明
は、水平同期信号もしくは水平同期信号と特定の位相関
係を有する信号を、遅延するための第1の可変遅延手段
を有し、前記第1の可変遅延手段の遅延量を垂直走査周
期で変化させ、水平PLL回路もしくは水平AFC回路
の基準信号とするものであり、第2の可変遅延手段によ
り、前記第1の可変遅延手段と同一の遅延を水平ドライ
ブパルスに与え、水平出力回路に供給する事を特徴とし
た歪み補正回路であり、、簡単な構成で平行四辺形歪み
の補正が可能である。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention has a first variable delay means for delaying a horizontal synchronizing signal or a signal having a specific phase relationship with the horizontal synchronizing signal, The delay amount of the first variable delay unit is changed in a vertical scanning cycle, and is used as a reference signal of a horizontal PLL circuit or a horizontal AFC circuit. This is a distortion correction circuit characterized in that the same delay is given to a horizontal drive pulse and supplied to a horizontal output circuit, and a parallelogram distortion can be corrected with a simple configuration.
【0012】本発明の請求項2に記載の発明は、請求項
1記載の歪み補正回路を有するCRTディスプレイ装置
に関するものであり、平行四辺形歪みの生じないディス
プレイ装置が容易に実現できる。The invention according to claim 2 of the present invention relates to a CRT display device having the distortion correction circuit according to claim 1, and a display device free from parallelogram distortion can be easily realized.
【0013】(実施の形態1)以下に、本発明の請求項
1に記載された歪み補正回路の実施の形態について、図
1及び図2を用いて説明する。(Embodiment 1) An embodiment of a distortion correction circuit according to claim 1 of the present invention will be described below with reference to FIGS.
【0014】図1において位相比較器2、LPF3、V
CO4、水平ドライブパルス生成回路5、可変遅延回路
6、水平出力回路7はPLL回路を構成し、可変遅延回
路1の出力である遅延された水平同期パルスと水平出力
回路7により得られるフライバックパルスの位相を合わ
せるように動作する。位相比較器2は可変遅延回路1に
より遅延された水平同期パルスとフライバックパルスの
位相差を検出し、LPF3を介し、その出力でVCO4
の発振周波数を制御する。In FIG. 1, the phase comparator 2, LPF 3, V
The CO 4, the horizontal drive pulse generation circuit 5, the variable delay circuit 6, and the horizontal output circuit 7 constitute a PLL circuit, and include a delayed horizontal synchronization pulse output from the variable delay circuit 1 and a flyback pulse obtained by the horizontal output circuit 7. Operate to match the phase of The phase comparator 2 detects the phase difference between the horizontal synchronization pulse and the flyback pulse delayed by the variable delay circuit 1, and outputs the VCO 4
Control the oscillation frequency of
【0015】VCO4の出力を入力し、水平ドライブパ
ルス生成回路5はパルスのデューティや極性を制御した
水平ドライブパルスを生成して出力し、可変遅延回路6
により遅延された後、水平出力回路7に与える。ここで
図2の実線にて示すように画像が平行四辺形状に歪んで
いる場合、これを補正するために、波形発生回路8にて
得られる垂直周期の鋸歯状波により、可変遅延回路1の
遅延量を図3の様にtd1からtd2まで制御するとす
る。The horizontal drive pulse generation circuit 5 receives the output of the VCO 4 and generates and outputs a horizontal drive pulse in which the duty and polarity of the pulse are controlled.
After that, it is given to the horizontal output circuit 7. Here, when the image is distorted into a parallelogram as shown by the solid line in FIG. 2, in order to correct the distortion, the vertical delay saw-tooth wave obtained by the waveform Assume that the delay amount is controlled from td1 to td2 as shown in FIG.
【0016】PLL回路の動作によりフライバックパル
スの位相は遅延された水平同期パルスの位相と同位相で
ある。図4に示すように、フライバックパルスと水平ド
ライブパルスはトランジスタのストレージタイムtst
の位相差を生じているので、水平ドライブパルスも「t
d2−td1」で示される時間だけ位相が変化する。た
だしこの位相変化は、可変遅延回路1と同一の遅延を発
生する可変遅延回路6にて発生させているため、水平ド
ライブパルス発生回路5から出力される遅延前の水平ド
ライブパルスの位相は変化しない。つまりPLLに入力
される基準信号である遅延させた水平同期パルスの位相
が変化しても、可変遅延回路6の動作により、フライバ
ックパルスの位相も同様に追従するため、位相比較器2
の2つの入力信号に位相差を生じない。すなわちPLL
回路は位相ロック状態を保ったままである。The phase of the flyback pulse is the same as the phase of the horizontal synchronization pulse delayed by the operation of the PLL circuit. As shown in FIG. 4, the flyback pulse and the horizontal drive pulse correspond to the storage time tst of the transistor.
, The horizontal drive pulse is also equal to “t”.
The phase changes by the time indicated by "d2-td1". However, since this phase change is generated by the variable delay circuit 6 that generates the same delay as that of the variable delay circuit 1, the phase of the horizontal drive pulse before the delay output from the horizontal drive pulse generation circuit 5 does not change. . That is, even if the phase of the delayed horizontal synchronizing pulse, which is the reference signal input to the PLL, changes, the phase of the flyback pulse follows the operation of the variable delay circuit 6 in the same manner.
Does not cause a phase difference between the two input signals. That is, PLL
The circuit remains phase locked.
【0017】このように従来例においては可変遅延回路
1にて発生させた基準信号の位相変化に追従しようとし
てPLL回路が動作することで、平行四辺形歪み補正が
実現されるため、PLL回路の応答が問題となる場合が
あったが、しかし本発明では平行四辺形歪み補正は可変
遅延回路6にて実現され、それに伴うフライバックパル
スの位相変化が位相比較器2で検出されない様に、水平
同期パルスを同様に遅延させるために可変遅延回路1を
動作させる形となっているため、PLL回路はロック状
態を保ち安定した動作を実現できる。よって、本発明は
特に平行四辺形歪みの補正量が大きい場合や水平PLL
回路の応答を速める事が困難な場合においても高精度な
平行四辺形歪みの補正を実現する歪み補正回路を提供で
きるものである。As described above, in the conventional example, since the PLL circuit operates to follow the phase change of the reference signal generated by the variable delay circuit 1, the parallelogram distortion correction is realized. In some cases, the response may be a problem. However, in the present invention, the parallelogram distortion correction is realized by the variable delay circuit 6, and the phase change of the flyback pulse is not detected by the phase comparator 2 so that the horizontal delay is not detected by the phase comparator 2. Since the variable delay circuit 1 is operated to similarly delay the synchronization pulse, the PLL circuit can realize a stable operation while maintaining the locked state. Therefore, the present invention is particularly applicable to the case where the correction amount of the parallelogram distortion is large or the horizontal PLL
An object of the present invention is to provide a distortion correction circuit that realizes highly accurate parallelogram distortion correction even when it is difficult to speed up the circuit response.
【0018】[0018]
【発明の効果】以上のように本発明によれば、水平PL
L回路や水平AFC回路の応答が問題とならない、高性
能な歪み補正回路が提供できる。As described above, according to the present invention, the horizontal PL
It is possible to provide a high-performance distortion correction circuit in which the response of the L circuit and the horizontal AFC circuit does not matter.
【図1】本発明の実施の形態を示すブロック図FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】平行四辺形歪みを示す図FIG. 2 is a diagram showing parallelogram distortion;
【図3】平行四辺形歪み補正時の水平同期パルスの遅延
量を示す図FIG. 3 is a diagram showing a delay amount of a horizontal synchronization pulse when correcting parallelogram distortion;
【図4】各波形のタイミングを示す図FIG. 4 is a diagram showing the timing of each waveform.
【図5】従来の平行四辺形歪み補正回路を示すブロック
図FIG. 5 is a block diagram showing a conventional parallelogram distortion correction circuit.
【図6】画面上部に曲がりの発生した画像を示す図FIG. 6 is a diagram showing a bent image at the top of the screen.
【図7】画面上部に曲がりの発生した際のフライバック
パルスの位相を示す図FIG. 7 is a diagram showing the phase of a flyback pulse when a bend occurs at the top of the screen.
1、6 可変遅延回路 2 位相比較器 3 ローパスフィルタ(LPF) 4 電圧制御発振器(VCO) 5 水平ドライブパルス生成回路 7 水平出力回路 8 波形発生回路 1, 6 Variable delay circuit 2 Phase comparator 3 Low pass filter (LPF) 4 Voltage controlled oscillator (VCO) 5 Horizontal drive pulse generation circuit 7 Horizontal output circuit 8 Waveform generation circuit
Claims (2)
定の位相関係を有する信号を遅延するための第1の可変
遅延手段を有し、前記第1の可変遅延手段における遅延
量を垂直走査周期で変化させて水平PLL回路もしくは
水平AFC回路の基準信号とするものであり、第2の可
変遅延手段により前記第1の可変遅延手段と同一の遅延
を水平ドライブパルスに与え、水平出力回路に供給する
事を特徴とした歪み補正回路。A first variable delay unit for delaying a horizontal synchronizing signal or a signal having a specific phase relationship with the horizontal synchronizing signal, wherein a delay amount in the first variable delay unit is determined by a vertical scanning period. The reference signal of the horizontal PLL circuit or the horizontal AFC circuit is changed, and the same delay as the first variable delay means is given to the horizontal drive pulse by the second variable delay means and supplied to the horizontal output circuit. Distortion correction circuit characterized by things.
RTディスプレイ装置。2. A C having the distortion correction circuit according to claim 1.
RT display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35106498A JP2000175069A (en) | 1998-12-10 | 1998-12-10 | Distortion correction circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35106498A JP2000175069A (en) | 1998-12-10 | 1998-12-10 | Distortion correction circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000175069A true JP2000175069A (en) | 2000-06-23 |
Family
ID=18414804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35106498A Pending JP2000175069A (en) | 1998-12-10 | 1998-12-10 | Distortion correction circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000175069A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030019879A (en) * | 2001-08-31 | 2003-03-07 | 톰슨 라이센싱 소시에떼 아노님 | Raster distortion correction arrangement |
US7368850B2 (en) | 2003-01-10 | 2008-05-06 | Seiko Epson Corporation | Resonance control apparatus for a piezoelectrical device based on phase sensitive detection |
-
1998
- 1998-12-10 JP JP35106498A patent/JP2000175069A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030019879A (en) * | 2001-08-31 | 2003-03-07 | 톰슨 라이센싱 소시에떼 아노님 | Raster distortion correction arrangement |
US7368850B2 (en) | 2003-01-10 | 2008-05-06 | Seiko Epson Corporation | Resonance control apparatus for a piezoelectrical device based on phase sensitive detection |
CN100452468C (en) * | 2003-01-10 | 2009-01-14 | 精工爱普生株式会社 | A resonance control apparatus for a piezoelectrical device based on phase sensitive detection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2537013B2 (en) | Dot clock generator for liquid crystal display | |
US6166606A (en) | Phase and frequency locked clock generator | |
JP3562815B2 (en) | Synchronous circuit and method | |
US4713690A (en) | Sampling clock phase correction circuit of video signal | |
JP2995923B2 (en) | Synchronous clock generation circuit | |
US6172711B1 (en) | Sychronize processing circuit for multiscan display devices | |
JP2000175069A (en) | Distortion correction circuit | |
US6549198B1 (en) | Hout position control circuit | |
JP3226464B2 (en) | Three-phase clock pulse generation circuit | |
JPS62216588A (en) | Horizontal phase shifting circuit | |
JP2794693B2 (en) | Horizontal deflection circuit | |
JP2001036765A (en) | Distortion correcting circuit | |
JPH06276089A (en) | Pll circuit | |
US7184096B2 (en) | Method and circuit for providing a horizontal scan signal for a television set | |
JPH0553434B2 (en) | ||
JP3248403B2 (en) | Digital convergence device | |
KR100290845B1 (en) | apparatus for processing syncronizing signal of flat panel display system | |
JPH1188156A (en) | Pll circuit for generating clock signal | |
KR20000009138A (en) | Division clock generation method | |
JPH0635408A (en) | Fixing circuit for horizontal screen position | |
JPH0628382B2 (en) | Vertical sync signal generation circuit | |
JPH06164376A (en) | Pll circuit | |
JPH06232741A (en) | Pll circuit | |
JPH04207865A (en) | Synchronizing signal production circuit | |
JPH11109935A (en) | Rgb signal converting method and device |