JP2000172560A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 SDRAM等に対する転送レートを極力低下させ
ないように転送の順序を適正化するメモリ制御装置を提
供する。 【解決手段】 複数のバンクに区分された記憶領域を有
するメモリを制御する装置であって、各バンクは複数の
ページに分割され、メモリは同一バンクで且つ異なるペ
ージの記憶領域に対するアクセスが連続すると遅延が生
じるものであり、各転送要求情報を受け付ける転送要求
情報受付部101と、現在アクセス中又は先にアクセスさ
れるべき先行転送要求情報において最後にアクセスされ
るべき末尾バンクを特定する末尾特定部103と、転送要
求情報毎に最初にアクセスされるべき先頭バンクを特定
する先頭特定部104と、末尾バンクと異なるバンクを示
す先頭バンクに対応する転送要求情報が示す記憶領域の
アクセスを末尾バンクと同じバンクを示す先頭バンクに
対応する転送要求情報が示す記憶領域のアクセスよりも
優先的に選択する選択部105とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリを制御する
メモリ制御装置に関し、特に、動作クロックに同期して
データ転送を行なうシンクロナス・ダイナミックＲＡＭ
（以下「ＳＤＲＡＭ」と言う）に代表される、アクセス
の順序により遅延が生じるメモリを用いる際に、アクセ
スの順序を適正化する技術に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータ等の爆発
的な普及にともない、データを記憶する記憶媒体が広く
利用されている。このような記憶媒体の１つとして、Ｓ
ＤＲＡＭが存在する。ＳＤＲＡＭは、動作クロックに同
期して連続的にデータを転送するバースト転送を指定で
き、読み書きの最少単位である所定のビット数（以下
「ワード長」と言う）を、予め指定した回数（以下「バ
ースト長」と言う）分、連続的に転送することができる
ので、使い勝手が大変よい。

【０００３】図２１は、一般的なＳＤＲＡＭの記憶領域
を示す図である。一般にＳＤＲＡＭの記憶領域は、各ペ
ージで構成されるバンク毎に区分されており、図２１に
示すＳＤＲＡＭは、それぞれページ０〜（ｎ−１）のｎ
ページで構成されるバンク０、及び、バンク１の２つに
区分され、各ページは、それぞれカラム０〜（ｍ−１）
のｍカラムで構成される。ここで、「ｎ」及び「ｍ」は
１以上の整数とする。読み書きはカラム単位で行なわれ
るので、ワード長は１カラムのビット数と等しい。例え
ば、１カラムは８ビットであり、ｍは５１２、ｎは２０
４８である。

【０００４】図２２は、一般的なＳＤＲＡＭの状態遷移
図である。一般にＳＤＲＡＭは、バンク毎に「センス・
アンプ」を備え、図２２からも解るように、カラムに記
憶されたデータを読み出す際や、カラムにデータを書き
込む際には、読み出す又は書き込むべきカラムを含むペ
ージのデータを、そのページが属するバンクのセンス・
アンプに予め転送（アクティブ）した後で、そのセンス
・アンプから読み出し（リード）又は書き込み（ライ
ト）を行う（以下、「読み出し、及び、書き込み」を、
単に「アクセス」と言う）。

【０００５】ただし、連続して同一バンクの同一ページ
に含まれるカラムにアクセスする場合は、既に対応する
ページがセンス・アンプに転送されているので、改めて
転送する必要はない。また、ページＡに含まれるカラム
Ａをアクセスした後で、ページＡと同一バンクに属する
ページＢに含まれるカラムＢをアクセスする場合には、
予めページＡに対応するデータが保持されたセンス・ア
ンプの内容を、一旦ページＡに転送（プリチャージ）し
た後で、ページＢのデータをセンス・アンプに転送（ア
クティブ）する必要がある。

【０００６】従って、同一バンクでかつ異なるページに
含まれるカラムを連続してアクセスする場合には、プリ
チャージとアクティブとが必須となる為、実質的な転送
レートが低下する。しかしながら、ＳＤＲＡＭの記憶領
域は複数のバンクに区分されているので、連続してアク
セスするバンクを異なるバンクにし、それぞれのバンク
において他のバンクをアクセスしている間にプリチャー
ジとアクティブとを行なうことにより、実質的な転送レ
ートの低下を回避することができる。

【０００７】ＳＤＲＡＭに関しては、例えば、「ＮＥＣ
データシート、ＭＯＳ集積回路μＰＤ４５１６４２１、
４５１６８２１、４５１１６１６１（資料番号：Ｍ１０
４２９ＪＪ２Ｖ０ＤＳ００、発行年月：Ａｕｇｕｓｔ
１９９５、ＮＥＣ）」や、「特開平６−７６５６７号公
報：半導体記憶装置および同期型半導体記憶装置」に詳
細な記載がある。

【０００８】図２３は、上記のようなＳＤＲＡＭを制御
する従来のメモリシステムの構成を示す図である。図２
３に示す従来のメモリシステムは、転送対象ユニット２
３１〜２３３、アービター２３４、ＳＤＲＡＭ制御部２
３５、及び、ＳＤＲＡＭ２３６で構成される。

【０００９】転送対象ユニット２３１〜２３３はそれぞ
れ、ＳＤＲＡＭ２３６とデータ転送を行なう要求が生じ
た場合には転送要求信号をアービター２３４に出力し、
アービター２３４から転送許可信号を返された場合には
転送情報をＳＤＲＡＭ制御部２３５に出力する。アービ
ター２３４は、何れかの転送対象ユニットから転送要求
信号を入手した場合は、転送要求信号を出力した転送対
象ユニットに返す。また、複数の転送対象ユニットから
転送要求信号を入手している場合には、それらの中の最
も優先度の高いものを選択し、転送許可信号を、選択し
た転送要求信号を出力した転送対象ユニットに返し、選
択しなかった残りの転送要求信号についても同様に処理
する。

【００１０】ＳＤＲＡＭ制御部２３５は、転送対象ユニ
ットからの転送情報に基づいて、クロック（ＣＬＫ）、
ロー・アドレス・ストローブ（ＲＡＳ）、カラム・アド
レス・ストローブ（ＣＡＳ）、ライト・イネーブル（Ｗ
Ｅ）、及び、アクセスアドレスなどの制御コマンドを生
成してＳＤＲＡＭ２３６に出力し、転送情報を出力した
転送対象ユニットとＳＤＲＡＭ２３６とのデータ転送を
実現する。

【００１１】ＳＤＲＡＭ２３６は、上記で説明した一般
的なＳＤＲＡＭと同様な特徴を持ち、ＳＤＲＡＭ制御部
２３５から入手した制御コマンドにより制御される。

【００１２】

【発明が解決しようとする課題】しかしながら、上記従
来のメモリシステムでは、ＳＤＲＡＭを効率良く制御で
きない場合が発生する。図２４は、各転送対象ユニット
が要求するデータ転送によりアクセスされるカラムが含
まれるページの番号と、そのページが属するバンクの番
号とを、アクセスされる順にカラム単位で示す図であ
る。図２４に示すように、各データ転送の優先度は上の
ほうが下よりも高いものとし、転送対象ユニット２３１
はバンク０のページ０とバンク１のページ０とを８カラ
ムずつ交互に計４回アクセスするデータ転送を要求し、
転送対象ユニット２３２はバンク１のページ１を８カラ
ムずつ計２回アクセスするデータ転送を要求し、転送対
象ユニット２３３はバンク０のページ１を８カラムだけ
アクセスするデータ転送を要求するものとする。

【００１３】図２５は、図２４に示すような各データ転
送が、各転送対象ユニットから同時に要求された場合の
転送順序を、動作クロック単位で示す図である。図２５
において、ＣＡＳレーテンシは３、バースト長は８とす
る。ここでＣＡＳレーテンシとは、リード・コマンド入
力からデータ・リードまでのレーテンシ（クロック数）
を示し、バースト長とは、リード・サイクル又はライト
・サイクルで出力又は入力されるワード数を示す。

【００１４】ここではＣＡＳレーテンシが３のなので、
プリチャージ・コマンドの入力から１クロック後までの
リード・データが有効であり、また、同一バンクに対す
るプリチャージ・コマンドとアクティブ・コマンドとの
間隔、及び、アクティブ・コマンドとリード・コマンド
との間隔は、共に３クロック以上必要であるものとす
る。

【００１５】図２５に示すように、優先度に従って転送
対象ユニット２３１、転送対象ユニット２３２、転送対
象ユニット２３３の順序でデータ転送を行なうが、ここ
では、転送対象ユニット２３１の最後に転送されるカラ
ムがバンク１のページ０に含まれ、転送対象ユニット２
３２の最初に転送されるカラムがバンク１のページ１に
含まれるので、同一バンクでかつ異なるページに含まれ
るカラムを連続してアクセスすることになり、他のバン
クをアクセスしている間にプリチャージとアクティブと
を行なうことができず、その分だけオーバーヘッドが発
生し実質的な転送レートが低下する。

【００１６】また、符合化された画像データを復号する
ビデオデコード装置が復号した復号画像データを一時記
憶するメモリとして、又は、画像データを符号化するビ
デオエンコード装置が符号化した符号化画像データを一
時記憶するメモリとして、上記のようなＳＤＲＡＭを使
用する場合には、その復号又は符号化に際して複数のバ
ンクに跨った復号画像データ又は符号化画像データが読
み出されるが、従来のようにアドレス順に読み出すと、
同一バンクでかつ異なるページに含まれるカラムを連続
してアクセスする場合が多く生じることがあり、上記と
同様の問題を有する。

【００１７】そこで、本発明は、極力転送レートを低下
させないように、各転送対象機器に対する転送の順序を
適正化するメモリ制御装置及びそのプログラムを記録し
たコンピュータ読み取り可能な記憶媒体を提供すること
を第１の目的とする。また、本発明は、ビデオデコード
装置、及び、ビデオエンコード装置において、極力転送
レートを低下させないように、画像データの読み出し順
序を適正化するメモリ制御装置及びそのプログラムを記
録したコンピュータ読み取り可能な記憶媒体を提供する
ことを第２の目的とする。

【００１８】

【課題を解決するための手段】第１及び第２の目的を達
成するために、本発明に係るメモリ制御装置は、複数の
バンクに区分された記憶領域を有するメモリを制御する
装置であって、前記複数のバンクはそれぞれ複数の分割
バンクに分割され、前記メモリは同一バンクで且つ異な
る分割バンクの記憶領域に対するアクセスが連続すると
遅延が生じるものであり、複数の単位アクセスに分けて
アクセスすべき２つ以上のバンクの記憶領域を示すアク
セス情報を外部装置から受け付ける受付手段と、前記ア
クセス情報が示す各単位アクセスの記憶領域が区分され
る各バンクが同一であるか異なるかに基づいて各単位ア
クセスのアクセス順序を同一バンクの記憶領域に対して
連続してアクセスする頻度が低くなるように適正化して
決定する適正化手段と、前記メモリの記憶領域が適正化
手段が適正化して決定したアクセス順序に従ってアクセ
スされるように前記メモリを制御する制御手段とを備え
ることを特徴とする。

【００１９】ここで、第１の目的を達成するために、本
発明に係るメモリ制御装置は、前記外部装置は１つ以上
の転送対象機器から成り、前記アクセス情報は前記転送
対象機器から発行される２つ以上の個別アクセス情報か
ら成り、前記個別アクセス情報はそれぞれ１つ以上の単
位アクセスから成り、前記適正化手段は、現在アクセス
中又は先にアクセスされるべき先行個別アクセス情報に
おいて最後にアクセスされるべき末尾バンクを特定する
末尾特定手段と、前記個別アクセス情報毎に最初にアク
セスされるべき先頭バンクを特定する先頭特定手段と、
末尾バンクと異なるバンクを示す先頭バンクに対応する
個別アクセス情報が示す記憶領域のアクセスを末尾バン
クと同じバンクを示す先頭バンクに対応する個別アクセ
ス情報が示す記憶領域のアクセスよりも優先的に選択し
て前記先行個別アクセス情報が示す記憶領域のアクセス
の直後の順序とする選択手段とを含むことを特徴とする
こともできる。

【００２０】ここで、第２の目的を達成するために、本
発明に係るメモリ制御装置は前記外部装置は符合化され
た画像データを復号するビデオデコード装置又は画像デ
ータを符合化するビデオエンコード装置であり、生成さ
れた画像データは前記メモリに一時的に記憶され、前記
メモリに記憶された画像データはその表示状態において
連続する一部が新たな画像データを生成する為に読み出
され、前記生成された画像データはそれぞれが単一分割
バンクの記憶領域のみから成る前記メモリの単位領域に
分散されて表示状態において連続する所定の順番で記憶
され、記憶順序において隣接する単位領域は異なるバン
ク又は同一分割バンクから成り、前記アクセス情報は表
示状態と記憶順序とにおいて隣接する単位領域に跨り且
つ表示状態において隣接し記憶順序においては隣接しな
い単位領域に跨る記憶領域を示し新たな画像データを生
成する為に前記ビデオデコード装置又は前記ビデオエン
コード装置から発行され、前記適正化手段は、前記アク
セス情報が示す記憶領域をそれぞれが単一分割バンクの
記憶領域であり記憶領域が連続している単一分割バンク
領域に分割する分割手段と、表示状態において隣接し記
憶順序においては隣接しない単位領域の境界を示す非隣
接境界を検出する非隣接境界検出手段と、前記非隣接境
界を挟む単位領域が同一バンクから成るか異なるバンク
から成るかによって前記単一分割バンク領域のアクセス
順序を決定する相対順序決定手段とを含むことを特徴と
することもできる。

【００２１】ここで、第２の目的を達成するために、本
発明に係るメモリ制御装置は、前記相対順序決定手段の
代わりに、前記生成された画像データを表示状態におい
て連続する所定の順番で記憶した場合に前記非隣接境界
を挟む単位領域が同一バンクから成る場合には異なるバ
ンクから成るように前記画像データの論理アドレスと前
記メモリの物理アドレスとを相互に変換するアドレス変
換手段と、前記非隣接境界以後の前記単一分割バンク領
域のアクセス順序を前記非隣接境界以前と逆にする順序
逆転手段とを含むことを特徴とすることもできる。

【００２２】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて、図面を用いて説明する。 （実施の形態１） ＜構成＞図１は、上記のようなＳＤＲＡＭを制御する実
施の形態１のメモリシステムの構成を示す図である。

【００２３】図１に示す実施の形態１のメモリシステム
は、転送対象ユニット１１〜１３、アービター１０、Ｓ
ＤＲＡＭ制御部２３５、及び、ＳＤＲＡＭ２３６で構成
される。ここで、図２３に示す従来のメモリシステムと
同じ機能を持つ各構成要素には、同一番号を付し、その
説明を省略する。

【００２４】アービター１０は、各転送対象ユニットが
ＳＤＲＡＭ２３６とデータ転送中であるか否かを常に監
視しており、何れかの転送対象ユニットから転送要求情
報を入手した場合は、全転送対象ユニットのデータ転送
の終了に合わせて転送許可信号を、転送要求情報を出力
した転送対象ユニットに返す。また、複数の転送対象ユ
ニットから転送要求情報を入手している場合には、それ
らの中から１つを選択し、全転送対象ユニットのデータ
転送の終了に合わせて転送許可信号を、ここで選択した
転送要求情報を出力した転送対象ユニットに返し、選択
しなかった残りの転送要求情報についても同様に処理す
る。ここでの選択方法については後で詳細に説明する。

【００２５】転送対象ユニット１１〜１３はそれぞれ、
ＳＤＲＡＭ２３６とデータ転送を行なう要求が生じた場
合には転送要求情報をアービター１０に出力し、アービ
ター１０から転送許可信号を返された場合には転送情報
をＳＤＲＡＭ制御部２３５に出力する。図２は、アービ
ター１０の詳細な構成を示す図である。

【００２６】図２に示すアービター１０は、転送要求情
報受付部１０１、転送要求情報保持部１０２、末尾特定
部１０３、先頭特定部１０４、及び、選択部１０５を備
える。転送要求情報受付部１０１は、転送対象ユニット
１１〜１３がそれぞれ発行する転送要求情報を受け付け
る。ここで、転送要求情報はアクセスすべき記憶領域を
示す記憶領域情報と、転送待ちの時間的な限度を示す限
度情報を含む。例えば、記憶領域情報は、ＳＤＲＡＭ２
３６の物理アドレス、ＳＤＲＡＭ２３６のバンクナンバ
ー、又は、ＳＤＲＡＭ２３６のバンクナンバーとページ
ナンバーとのペアであり、限度情報は、転送要求情報が
発行されてから転送が完了するまでに許されるサイクル
数の限度を示すリミットサイクル数である。

【００２７】転送要求情報保持部１０２は、転送要求情
報受付部１０１が受け付けた各転送要求情報を、対応す
る転送が許可されるまで保持する。末尾特定部１０３
は、現在アクセス中、又は、優先的にアクセスされるべ
き先行転送要求情報において、最後にアクセスされるべ
き末尾バンク、又は、最後にアクセスされるべき末尾バ
ンクと末尾ページとのペアを特定する。

【００２８】先頭特定部１０４は、転送要求情報毎に、
最初にアクセスされるべき先頭バンク、又は、最初にア
クセスされるべき先頭バンクと先頭ページとのペアを特
定する。選択部１０５は、末尾バンクと異なるバンクを
示す先頭バンクに対応する転送要求情報が示す記憶領域
のアクセスを、末尾バンクと同じバンクを示す先頭バン
クに対応する転送要求情報が示す記憶領域のアクセスよ
りも優先的に選択するか、又は、末尾バンクと異なるバ
ンクを示す先頭バンクに対応する転送要求情報が示す記
憶領域、及び、末尾バンクと同一バンクを示す先頭バン
クに対応し、且つ、末尾ページと同一ページを示す先頭
ページに対応する転送要求情報が示す記憶領域のアクセ
スを、末尾バンクと同一バンクを示す先頭バンクに対応
し、且つ、末尾ページと異なるページを示す先頭ページ
に対応する転送要求情報が示す記憶領域のアクセスより
も優先的に選択して、先行転送要求情報が示す記憶領域
のアクセスの直後の順序とする。

【００２９】また、選択部１０５は、転送要求情報毎に
限度情報が示す限度を越えそうであるか否かを判定し、
限度を越えそうであると判定した転送要求情報が示す記
憶領域のアクセスを最優先で選択する。図３は、選択部
１０５の構成の一例を示す図である。例えば、選択部１
０５は、図３に示す様に、残りサイクル数保持部１０５
ａ、初期値設定部１０５ｂ、減算部１０５ｃ、計算部１
０５ｄ、及び、判定部１０５ｅを含む構成とすることが
できる。

【００３０】残りサイクル数保持部１０５ａは、転送要
求情報毎に、現時点から転送が完了するまでに許される
サイクル数の限度を示す残りサイクル数を保持する。初
期値設定部１０５ｂは、転送要求情報が発行された時に
リミットサイクル数を残りサイクル数の初期値として残
りサイクル数保持部１０５ａに保持させる。減算部１０
５ｃは、残りサイクル数保持部１０５ａが保持する残り
サイクル数を、１サイクル毎に１づつ減算する。

【００３１】計算部１０５ｄは、転送要求情報毎に、
「（実行中のアクセスが完了するまでのサイクル数）＋
（優先的に選択された転送要求情報のアクセスに必要な
サイクル数）＋（転送用アンプに保持されたデータを、
所定の１ページへ転送するのに必要なサイクル数）＋
（所定の１ページに記憶されたデータを、転送用アンプ
へ転送するのに必要なサイクル数）＋（自身のアクセス
に必要なサイクル数）＝完了予定サイクル数」を実行中
のアクセスが完了するまでに計算する。

【００３２】判定部１０５ｅは「前記完了予定サイクル
数＞前記残りサイクル数」の場合に、対応する転送要求
情報が限度を越えそうであると判定する。図４は、選択
部１０５の構成の別の一例を示す図である。例えば、選
択部１０５は、図４に示す様に、カウント部１０５ｆ、
計算部１０５ｇ、及び、判定部１０５ｈを含む構成とす
ることもできる。

【００３３】カウント部１０５ｆは、転送要求情報毎
に、その転送要求情報が発行された時から１サイクル毎
に待機サイクル数をカウントする。計算部１０５ｇは、
転送要求情報毎に、「（前記待機サイクル数）＋（実行
中のアクセスが完了するまでのサイクル数）＋（優先的
に選択された転送要求情報のアクセスに必要なサイクル
数）＋（転送用アンプに保持されたデータを、所定の１
ページへ転送するのに必要なサイクル数）＋（所定の１
ページに記憶されたデータを、転送用アンプへ転送する
のに必要なサイクル数）＋（自身のアクセスに必要なサ
イクル数）＝完了予定サイクル数」を実行中のアクセス
が完了するまでに計算する。

【００３４】判定部１０５ｈは「前記完了予定サイクル
数＞前記リミットサイクル数」の場合に、対応する個別
アクセス情報が限度を越えそうであると判定する。 ＜動作＞図５は、本発明の実施の形態１に係るアクセス
の実行順序を適正化する方法のフローチャートを示す図
である。

【００３５】図６は、本発明の実施の形態１に係るメモ
リシステムにおいて、図２４に示すような各データ転送
が、各転送対象ユニットから同時に要求された場合の転
送順序を、動作クロック単位で示す図である。図６にお
いても、ＣＡＳレーテンシは３、バースト長は８とす
る。ここでも図２５と同様にＣＡＳレーテンシが３のな
ので、プリチャージ・コマンドの入力から１クロック後
までのリード・データが有効であり、また、同一バンク
に対するプリチャージ・コマンドとアクティブ・コマン
ドとの間隔、及び、アクティブ・コマンドとリード・コ
マンドとの間隔は、共に３クロック以上必要であるもの
とする。

【００３６】以下、図５に示したフローチャートを説明
する。なお、常時、各転送対象ユニットから各データ転
送に対応する転送要求情報が発行され、転送要求情報受
付部１０１が発行された各転送要求情報を常に受け付
け、転送要求情報保持部１０２が各転送要求情報を対応
する転送が許可されるまで保持する。また、初期値設定
部１０５ｂが各リミットサイクル数を残りサイクル数の
初期値として残りサイクル数保持部１０５ａに保持さ
せ、減算部１０５ｃが残りサイクル数を１サイクル毎に
１づつ減算する。ここでは、各転送対象ユニットから同
時に、図２４に示すような各データ転送に対応する転送
要求情報が発行されるものとする。詳しくは、転送対象
ユニット１１からアクセスすべき順序に並んだバンクナ
ンバーとページナンバーとのペア「バンク０のペ−ジ
０、バンク１のペ−ジ０、バンク０のペ−ジ０、バンク
１のペ−ジ０」と、リミットサイクル数「１００」とを
含む転送要求情報が発行され、転送対象ユニット１２か
らアクセスすべきバンクナンバーとページナンバーとの
ペアの並び「バンク１のペ−ジ１」と、リミットサイク
ル数「１００」とを含む転送要求情報が発行され、転送
対象ユニット１３からアクセスすべきバンクナンバーと
ページナンバーとのペアの並び「バンク０のペ−ジ１」
と、リミットサイクル数「１００」とを含む転送要求情
報が発行されるものとする。

【００３７】（１）アービター１０が、転送要求情報保
持部１０２に保持された転送要求情報が有るか否かを判
断する。Ｎｏの場合はＹｅｓになるまで待つ（ステップ
Ｓ１０１）。ここでは、転送要求情報保持部１０２に３
個の転送要求情報が保持されるので、Ｙｅｓと判断す
る。 （２）アービター１０が、転送要求情報保持部１０２に
保持された転送要求情報が２つ以上か否かを判断する。
（ステップＳ１０２）。ここでは、転送要求情報保持部
１０２に３個の転送要求情報が保持されているので、Ｙ
ｅｓと判断する。

【００３８】（３）ステップＳ１０２でＹｅｓと判断さ
れた場合は、選択部１０５が、最も優先順位が高い転送
対象ユニットが発行した転送要求情報を優先的に一旦選
択する（ステップＳ１０３）。ここでは、転送対象ユニ
ット１１が発行した転送要求情報を一旦選択する。 （４）計算部１０５ｄが、転送要求情報毎に、「（実行
中のアクセスが完了するまでのサイクル数）＋（優先的
に一旦選択された転送要求情報のアクセスに必要なサイ
クル数）＋（転送用アンプに保持されたデータを、所定
の１ページへ転送するのに必要なサイクル数）＋（所定
の１ページに記憶されたデータを、転送用アンプへ転送
するのに必要なサイクル数）＋（自身のアクセスに必要
なサイクル数）＝完了予定サイクル数」を計算し、判定
部１０５ｅが「完了予定サイクル数＞残りサイクル数」
の場合には、対応する転送要求情報が限度を越えそうで
あると判定して、ステップＳ１０２で一旦選択した転送
要求情報よりも最優先で選択する（ステップＳ１０
４）。ここでは、転送対象ユニット１２が発行した転送
要求情報について「完了予定サイクル数＝０＋３２＋３
＋３＋１６＝５４」と、また、転送対象ユニット１３が
発行した転送要求情報について「完了予定サイクル数＝
０＋３２＋３＋３＋８＝４６」と計算し、両方共、「完
了予定サイクル数＞残りサイクル数」ではないので限度
を越えそうでないと判定し最優先で選択しない。

【００３９】ここで、仮に転送対象ユニット１２が発行
した転送要求情報が含むリミットサイクル数が「５４未
満」であったり、転送対象ユニット１３が発行した転送
要求情報が含むリミットサイクル数が「４６未満」であ
った場合には、それぞれの転送要求情報が示す記憶領域
のアクセスを最優先で選択する。 （５）アービター１０が、ここで最終的に選択した転送
要求情報に対応する転送対象ユニットに転送許可信号を
返し、転送要求情報保持部１０２から対応する転送要求
情報を削除する。（ステップＳ１０５）。ここでは、転
送対象ユニット１１に転送許可信号を返す。

【００４０】（６）末尾特定部１０３が、現在アクセス
中、又は、優先的にアクセスされるべき転送要求情報に
おいて、最後にアクセスされるべき末尾バンク、又は、
最後にアクセスされるべき末尾バンクと末尾ページとの
ペアを特定する（ステップＳ１０６）。ここでは、選択
された転送対象ユニット１１が発行した転送要求情報に
おいて、最後にアクセスされるべき「末尾バンク１と末
尾ページ０」を特定するものとする。

【００４１】（７）一方、転送許可信号を受け取った転
送対象ユニットは、ＳＤＲＡＭ制御部２３５を介してＳ
ＤＲＡＭ２３６との間でデータ転送を行なう（ステップ
Ｓ１０７）。ここでは、転送対象ユニット１１が、ＳＤ
ＲＡＭ２３６との間でデータ転送を行なう。 （８）実行中のデータ転送が完了する直前に、アービタ
ー１０が、転送要求情報保持部１０２に保持された転送
要求情報が有るか否かを判断する。Ｎｏの場合はステッ
プＳ１０１へ戻る（ステップＳ１０８）。ここでは、転
送要求情報保持部１０２に２個の転送要求情報が保持さ
れているので、Ｙｅｓと判断する。

【００４２】（９）ステップＳ１０８でＹｅｓと判断さ
れたの場合は、実行中のデータ転送が完了する直前に、
アービター１０が、転送要求情報保持部１０２に保持さ
れた転送要求情報が２つ以上か否かを判断する（ステッ
プＳ１０９）。ここでは、転送要求情報保持部１０２に
２個の転送要求情報が保持されているので、Ｙｅｓと判
断する。

【００４３】（１０）ステップＳ１０９でＹｅｓと判断
されたの場合は、先頭特定部１０４が、転送要求情報毎
に、最初にアクセスされるべき先頭バンク、又は、最初
にアクセスされるべき先頭バンクと先頭ページとのペア
を特定する（ステップＳ１１０）。ここでは、転送対象
ユニット１２が発行した転送要求情報においては「先頭
バンク１と先頭ページ１」と、転送対象ユニット１３が
発行した転送要求情報においては「先頭バンク０と先頭
ページ１」と特定するものとする。

【００４４】（１１）選択部１０５が、末尾バンクと異
なるバンクを示す先頭バンクに対応する転送要求情報が
示す記憶領域のアクセスを、末尾バンクと同じバンクを
示す先頭バンクに対応する転送要求情報が示す記憶領域
のアクセスよりも優先的に一旦選択するか、又は、末尾
バンクと異なるバンクを示す先頭バンクに対応する転送
要求情報が示す記憶領域、及び、末尾バンクと同一バン
クを示す先頭バンクに対応し、且つ、末尾ページと同一
ページを示す先頭ページに対応する転送要求情報が示す
記憶領域のアクセスを、末尾バンクと同一バンクを示す
先頭バンクに対応し、且つ、末尾ページと異なるページ
を示す先頭ページに対応する転送要求情報が示す記憶領
域のアクセスよりも優先的に一旦選択する。このように
優先的に選択する転送要求情報がない場合には、最も優
先順位が高い転送対象ユニットが発行した転送要求情報
を優先的に一旦選択する（ステップＳ１１１）。ここで
は、「末尾バンク１」「末尾ページ０」なので、転送対
象ユニット１２が発行した転送要求情報は、末尾バンク
１と同一バンクを示す先頭バンク１に対応し、且つ、末
尾ページ０と異なるページを示す先頭ページ１に対応
し、転送対象ユニット１３が発行した転送要求情報は、
末尾バンク１と異なるバンクを示す先頭バンク０に対応
する。従って、転送対象ユニット１３が発行した転送要
求情報を、転送対象ユニット１２が発行した転送要求情
報よりも優先的に一旦選択する。

【００４５】（１２）ステップＳ１０４へ戻り、上記
（４）と同様の処理を行なう（ステップＳ１０４）。こ
こでは、例えば実行中のデータ転送が完了する３サイク
ル前（最初から３５サイクル）に計算する場合には、転
送対象ユニット１２が発行した転送要求情報について
「完了予定サイクル数＝３＋１６＋３＋３＋１６＝４
１」と計算し、また、この時「残りサイクル数＝１００
−３５＝６５」であり、「完了予定サイクル数＞残りサ
イクル数」ではないので限度を越えそうでないと判定し
転送対象ユニット１２を最優先で選択しない。

【００４６】（１３）上記（５）と同様の処理を行なう
（ステップＳ１０５）。ここでは、転送対象ユニット１
３に転送許可信号を返す。 （１４）上記（６）と同様の処理を行なう（ステップＳ
１０６）。ここでは、選択された転送対象ユニット１３
が発行した転送要求情報において、最後にアクセスされ
るべき「末尾バンク０と末尾ページ１」を特定するもの
とする。

【００４７】（１５）上記（７）と同様の処理を行なう
（ステップＳ１０７）。ここでは、転送対象ユニット１
３が、ＳＤＲＡＭ２３６との間でデータ転送を行なう。 （１６）上記（８）と同様の処理を行なう（ステップＳ
１０８）。ここでは、転送要求情報保持部１０２に１個
の転送要求情報が保持されているので、Ｙｅｓと判断す
る。

【００４８】（１７）上記（９）と同様の処理を行なう
（ステップＳ１０９）。ここでは、転送要求情報保持部
１０２に１個の転送要求情報しか保持されていないの
で、Ｎｏと判断する。 （１８）ステップＳ１０２、及び、ステップＳ１０９で
Ｎｏと判断されたの場合は、転送要求情報保持部１０２
に保持された１個の転送要求情報を無条件で選択する
（ステップＳ１１２）。ここでは、転送対象ユニット１
２が発行した転送要求情報を無条件で選択する。

【００４９】（１９）上記（５）と同様の処理を行なう
（ステップＳ１０５）。ここでは、転送対象ユニット１
２に転送許可信号を返す。 （２０）上記（６）と同様の処理を行なう（ステップＳ
１０６）。ここでは、選択された転送対象ユニット１２
が発行した転送要求情報において、最後にアクセスされ
るべき「末尾バンク１と末尾ページ１」を特定するもの
とする。

【００５０】（２１）上記（７）と同様の処理を行なう
（ステップＳ１０７）。ここでは、転送対象ユニット１
２が、ＳＤＲＡＭ２３６との間でデータ転送を行なう。 （２２）上記（８）と同様の処理を行なう（ステップＳ
１０８）。ここでは、転送要求情報保持部１０２に１個
の転送要求情報も保持されていないので、Ｎｏと判断す
る。

【００５１】（２３）ステップＳ１０８でＮｏと判断さ
れたの場合は、最初（ステップＳ１０１）に戻る。以上
のように、本発明の実施の形態１に係るメモリシステム
は、転送要求情報保持部１０２が保持する全転送要求情
報が示す複数に分けてアクセスすべき記憶領域のアクセ
ス順序を、同一バンクの記憶領域に対して連続してアク
セスする頻度が低くなるように、又は、同一バンクで且
つ異なるページの記憶領域に対して連続してアクセスす
る頻度が低くなるように適正化し、適正化したアクセス
順序に従ってメモリの記憶領域がアクセスされるように
制御する。

【００５２】ここで、転送が終了するまでに必要なサイ
クル数を従来と本発明とにおいて比較する。従来では図
２５に示すように６９サイクル必要であったが、本発明
では図６に示すように６２サイクルで済み、プリチャー
ジによるオーバーヘッドが無くなるの分（７サイクル）
だけ必要なサイクル数が少ない。なお、ここでは、前の
データ転送が完了する直前に次のデータ転送を選択した
が、前のデータ転送が完了するより前ならば、如何なる
タイミングで次のデータ転送を選択してもよい。もちろ
ん、前のデータ転送の開始前に次のデータ転送を選択し
てもよいので、全てのデータ転送の前に、全てのデータ
転送の順序を決定してもよい。

【００５３】また、ここでは、アクセスすべき順序に並
んだバンクナンバーとページナンバーとのペアが転送要
求情報に含まれることとしたが、先頭と末尾が特定でき
るならば、如何なる情報であってもよい。また、少なく
とも先頭バンクと末尾バンクとを特定できる情報が転送
要求情報に含まれていれば、同一バンクナンバーが連続
しないように次のデータ転送を選択することで、同様の
効果が得られる。

【００５４】また、末尾バンクを特定できる情報が転送
要求情報には含まれずＳＤＲＡＭ制御部２３５から取得
するものであってもよい。また、転送要求情報にはアク
セスすべきメモリのアドレスが含まれ、アービター１
０、又は、ＳＤＲＡＭ制御部２３５がそのアドレスに基
づいてバンクナンバーやページナンバーを特定するもの
であってもよい。

【００５５】（実施の形態２） ＜構成＞図７は、実施の形態２に係るメモリ制御装置を
用いた画像復号システム（ビデオデコード装置）の構成
を示す図である。図７に示す実施の形態２の画像復号シ
ステムは、画像復号部１、差分画像バッファ２、参照画
像バッファ３、ハーフペル補間部４、加算器５、画像出
力部６、メモリ制御装置７、及び、ＳＤＲＡＭ８で構成
される。

【００５６】画像復号部１は、伝送された符号化参照画
像を復号し、メモリ制御装置７を介してＳＤＲＡＭ８へ
転送し、また、差分画像符合を復号し、差分画像を差分
画像バッファ２へ、参照画像のアドレスを参照画像バッ
ファ３へ、補間方法をハーフペル補間部４へ出力する。
差分画像バッファ２は、復号された差分画像を一時的に
格納し、加算器５の動作タイミングを調整する。

【００５７】参照画像バッファ３は、画像復号部１によ
って指定された参照画像をメモリ制御装置７から読み出
して一時的に格納し、必要に応じてハーフペル補間部４
へ出力する。ハーフペル補間部４は、画像復号部１によ
って指定された補間方法に従って、参照画像バッファ３
が格納する参照画像を補間して加算器５へ出力する。な
お、ここで行なう補間方法は、本発明の趣旨とは直接関
係ないのでその説明を省略する。

【００５８】加算器５は差分画像バッファ２が保持する
差分画像と参照画像バッファ３が保持する参照画像とを
加算して出力画像を得て、メモリ制御装置７を介してＳ
ＤＲＡＭ８へ転送する。画像出力部６は、画像出力タイ
ミングに合わせて、メモリ制御装置７を介して、ＳＤＲ
ＡＭ８から復号した画像データを読み出して出力する。

【００５９】メモリ制御装置７は、画像復号部１からＳ
ＤＲＡＭ８への復号後画像データの転送、ＳＤＲＡＭ８
から参照画像バッファ３への参照画像の転送、加算器５
からＳＤＲＡＭ８への出力画像の転送、及び、ＳＤＲＡ
Ｍ８から画像出力部６への出力画像の転送を制御する。
ＳＤＲＡＭ８は、実施の形態１のＳＤＲＡＭ２３６と同
じ構成と機能を持つ。

【００６０】加算器５で得られた各出力画像の画像デー
タは、それぞれが単一バンクで単一ページの記憶領域の
みから成るＳＤＲＡＭ８の各単位領域に、表示状態にお
いて連続する所定の順番で記憶され、また、記憶順序に
おいて隣接する単位領域は、異なるバンクから成る。図
８は、データバスのビット幅が８ビットであり１カラム
が８ビット、１ページが５１２カラムの２つのバンク
（バンク０とバンク１）を備えるＳＤＲＡＭ８に、１画
素あたりのデータ量（例えば「輝度」を表す）が８ビッ
トで、各単位領域が横１６画素×縦３２画素の矩形領域
で、横方向の画素数が「１６×（２ｎ＋１）」の画像デ
ータを記憶する場合において、各画像データが記憶され
る記憶領域のバンクナンバーとページナンバーとを示す
図である。ここで、「ｎ」は１以上の整数とする。

【００６１】図９は、記憶する画像データの横方向の画
素数が「１６×２ｎ」である点のみが異なる、図８と同
様な図である。図８、図９において、実線にて区切られ
た各矩形領域はそれぞれが単一ページの記憶領域であ
り、斜線の無い矩形領域はバンク０、斜線の有る矩形領
域はバンク１を示している。

【００６２】図８では、上下および左右に隣接する単一
ページの矩形領域のデータは、異なるバンクに記憶され
ている。図９では、左右に隣接する単一ページの矩形領
域のデータは異なるバンクに記憶されているが、上下に
隣接する単一ページの矩形領域のデータは同一バンクに
記憶されている。

【００６３】ここで、画像復号部１からＳＤＲＡＭ８へ
の復号後画像データの転送、加算器５からＳＤＲＡＭ８
への出力画像の転送、及び、ＳＤＲＡＭ８から画像出力
部６への出力画像の転送については、従来と同様なので
その説明を省略し、ＳＤＲＡＭ８から参照画像バッファ
３への参照画像の転送についてのみ以下に説明する。図
１０は、図８に示すようなＳＤＲＡＭ８に記憶された画
像データから読み出される参照画像の一例である。

【００６４】図１１は、図９に示すようなＳＤＲＡＭ８
に記憶された画像データから読み出される参照画像の一
例である。図１０、図１１に示す参照画像は、横９画素
×縦５画素の矩形領域で表されており、その読み出し順
序は、通常、表示順序の通りに行われるので、「ａ１→
ａ２→ｂ１→ｂ２→ｃ１→ｃ２→ｄ１→ｄ２→ｅ１→ｅ
２」となる。

【００６５】メモリ制御装置７は、アクセス情報受付部
７１、アクセス順序適正化部７２、及び、ＳＤＲＡＭ制
御部７３から構成される。アクセス情報受付部７１は、
アクセス情報として読み出すべき参照画像のアドレスを
参照画像バッファ３から受け付ける。アクセス順序適正
化部７２は、読み出すべき参照画像のアクセス順序を、
同一バンクの記憶領域に対して連続してアクセスする頻
度が低くなるように適正化する。

【００６６】ＳＤＲＡＭ制御部７３は、画像復号部１、
参照画像バッファ３、加算器５、及び、画像出力部６か
らの各転送要求に基づいて、制御コマンドを生成してＳ
ＤＲＡＭ８に出力し、データ転送を実現する。特に、参
照画像を読み出す場合には、ＳＤＲＡＭ８の記憶領域
が、アクセス順序適正化部７２が適正化したアクセス順
序に従ってアクセスされるように制御する。

【００６７】アクセス順序適正化部７２は、領域分割部
７２１、垂直ページ境界検出部７２２、相対アクセス順
序決定部７２３、画面サイズ設定部７２４、コンフィグ
レーション設定部７２５、バンク判断部７２６、水平ペ
ージ境界検出部７２７、大小比較部７２８、及び、初期
アクセス順序決定部７２９を含む。領域分割部７２１
は、読み出すべき参照画像のアドレスが示すＳＤＲＡＭ
８の記憶領域を、それぞれが単一ページの記憶領域であ
り記憶領域が連続している単一ページ領域に分割する。
図１０、１１では、それぞれ「ａ１，ａ２，ｂ１，ｂ
２，ｃ１，ｃ２，ｄ１，ｄ２，ｅ１，ｅ２」の単一ペー
ジ領域に分割している。

【００６８】垂直ページ境界検出部７２２は、表示状態
において隣接し記憶順序においては隣接しない単位領域
の境界を検出する。より具体的には、１つ前に転送を要
求した水平方向のラインの先頭アドレスと続いて転送を
要求すべき水平方向のラインの先頭アドレスとが異なる
単位領域であるか否かを常に監視し、異なる単位領域で
あると検出した場合に垂直ページ境界を検出したとして
垂直ページクロス信号をＳＤＲＡＭ制御部７３へ出力す
る。なお、ここでは単位領域の記憶順序を水平方向に連
続させたので垂直ページ境界を検出したが、垂直方向に
連続させた場合には水平ページ境界を検出する。図１
０、１１では、図中に示すような垂直ページ境界を検出
する。

【００６９】相対アクセス順序決定部７２３は、垂直方
向のページ境界を挟む単位領域が、同一バンクから成る
か異なるバンクから成るかによって、単一ページ領域の
アクセス順序を決定する。より具体的には、垂直方向の
ページ境界以後の単一ページ領域のアクセス順序を、垂
直方向のページ境界以後を挟む単位領域が、同一バンク
から成る場合には単位領域以前と同じにし、異なるバン
クから成る場合にはその逆にする。

【００７０】画面サイズ設定部７２４は、外部からの指
示を受けて、ＳＤＲＡＭ８に記憶される画像データにお
いて、記憶順序と表示状態とが連続する画素数を画面サ
イズとして設定する。ここでは、画面サイズはデコード
する画像データの横方向の画素数となり、図８に示す例
では「１６×（２ｎ＋１）」、図９に示す例では「１６
×２ｎ」である。

【００７１】コンフィグレーション設定部７２５は、外
部からの指示を受けて、単位領域の形状を設定する。図
８、９に示す例では、単位領域の形状は横１６画素×縦
３２画素の矩形領域である。バンク判断部７２６は、画
面サイズと形状とに基づいて、生成された画像データを
表示状態において連続する上記のような順番で記憶した
場合に、垂直方向のページ境界を挟む単位領域が、同一
バンクから成るか異なるバンクから成るかを判断する。
図８に示す例では上下に隣接する単一ページの矩形領域
のデータは異なるバンクに記憶されているので異なるバ
ンクから成ると判断され、図９に示す例では上下に隣接
する単一ページの矩形領域のデータは同一バンクに記憶
されているので同一バンクから成ると判断される。

【００７２】水平ページ境界検出部７２７は、表示状態
と記憶順序とにおいて隣接する単位領域の境界を検出す
る。より具体的には、水平方向の各ライン内における単
位領域の境界を水平ページ境界として検出する。なお、
ここでは単位領域の記憶順序を水平方向に連続させたの
で水平ページ境界を検出したが、垂直方向に連続させた
場合には垂直ページ境界を検出する。図１０、１１で
は、図中に示すような水平ページ境界を検出する。

【００７３】大小比較部７２８は、参照画像を水平方向
のページ境界で分割した際の各記憶領域の大きさを比較
する。図１０、１１では、右側の方が左側よりも小さい
と判断する。初期アクセス順序決定部７２９は、垂直方
向のページ境界以前の単一ページ領域のアクセス順序
を、大小比較部７２８の比較において小さいと判断され
た記憶領域に属する単一ページ領域から先に読み出す順
序とする。

【００７４】図１０では、垂直ページ境界以前の各ライ
ンのアクセス順序は右側から左側となり、垂直ページ境
界以後の各ラインのアクセス順序は左側から右側とな
る。従って、この場合の読み出し順序は「ａ２→ａ１→
ｂ２→ｂ１→ｃ２→ｃ１→ｄ２→ｄ１→ｅ１→ｅ２」と
なる。また、図１１では、垂直ページ境界以前の各ライ
ンのアクセス順序は右側から左側となり、垂直ページ境
界以後の各ラインのアクセス順序も右側から左側とな
る。

【００７５】従って、この場合の読み出し順序は「ａ２
→ａ１→ｂ２→ｂ１→ｃ２→ｃ１→ｄ２→ｄ１→ｅ２→
ｅ１」となる。 ＜動作＞図１２は、本発明の実施の形態２に係るアクセ
スの実行順序を適正化する方法のフローチャートを示す
図である。

【００７６】本発明の実施の形態２に係る画像復号シス
テムにおいて、図８のように記憶された画像データから
図１０に示した参照画像を読み出す場合の読み出し順序
を、図１２に示したフローチャートを用いて説明する。
（１）アクセス情報受付部７１が、アクセス情報を受け
付ける（ステップＳ２０１）。ここでは、図１０に示す
参照画像を読み出す旨のアクセス情報を受け付けるもの
とする。

【００７７】（２）領域分割部７２１が、読み出すべき
参照画像のアドレスが示すＳＤＲＡＭ８の記憶領域を単
一ページ領域に分割する（ステップＳ２０２）。ここで
は、図１０に示す「ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ
２，ｄ１，ｄ２，ｅ１，ｅ２」の単一ページ領域に分割
する。 （３）水平ページ境界検出部７２７が、水平ページ境界
を検出する（ステップＳ２０３）。ここでは、図１０に
示すような水平ページ境界を検出する。

【００７８】（４）大小比較部７２８が、参照画像を水
平方向のページ境界で分割した際の各記憶領域の大きさ
を比較する（ステップＳ２０４）。ここでは、右側の方
が左側よりも小さいと判断する。 （５）相対アクセス順序決定部７２３が垂直ページ境界
以前の各ラインのアクセス順序を小さい記憶領域から先
に読み出す順序に決定する（ステップＳ２０５：Ｓ２０
７：Ｎｏ）。ここでは、右側が小さいので右側から先に
読み出す順序に決定し、読み出し順序は「ａ２→ａ１→
ｂ２→ｂ１→ｃ２→ｃ１→ｄ２→ｄ１」となる。

【００７９】（６）ＳＤＲＡＭ制御部７３が、相対アク
セス順序決定部７２３により決定された順序で、垂直ペ
ージ境界以前の各ラインがアクセスされるようにＳＤＲ
ＡＭ８を制御する（ステップＳ２０６、Ｓ２０７：Ｎ
ｏ）。ここでは、右側から先に読み出すようにＳＤＲＡ
Ｍ８を制御する。 （７）垂直ページ境界検出部７２２が垂直ページ境界を
検出して垂直ページクロス信号をＳＤＲＡＭ制御部７３
へ出力する（ステップＳ２０７：Ｙｅｓ、Ｓ２０８）。
ここでは、「ａ２→ａ１→ｂ２→ｂ１→ｃ２→ｃ１→ｄ
２→ｄ１」と読み出すように決定された後で図１０に示
すような垂直ページ境界を検出する。

【００８０】（８）バンク判断部７２６が、画面サイズ
設定部７２４により設定された画面サイズとコンフィグ
レーション設定部７２５により設定された形状とに基づ
いて、垂直方向のページ境界を挟む単位領域が、同一バ
ンクから成るか異なるバンクから成るかを判断する（ス
テップＳ２０９）。ここでは、画面サイズ「１６×（２
ｎ＋１）」と、形状「横１６画素×縦３２画素の矩形領
域」とに基づいて、図８に示すように異なるバンクから
成ると判断する。

【００８１】（９）垂直ページ境界を挟む単位領域が同
一バンクから成る場合には、相対アクセス順序決定部７
２３が垂直ページ境界以後のアクセス順序を垂直ページ
境界以前のアクセス順序と同じにし、異なるバンクから
成る場合には逆にする（ステップＳ２１０、Ｓ２１
１）。ここでは、図８に示すように異なるバンクから成
るので、アクセス順序を左側から先に読み出す順序に決
定し、読み出し順序は「ｅ１→ｅ２」となる。

【００８２】（１０）ＳＤＲＡＭ制御部７３が、相対ア
クセス順序決定部７２３により決定された順序で、垂直
ページ境界以後の各ラインがアクセスされるようにＳＤ
ＲＡＭ８を制御する（ステップＳ２１２）。ここでは、
左側から先に読み出すようにＳＤＲＡＭ８を制御する。
従って、全ての読み出し順序は「ａ２→ａ１→ｂ２→ｂ
１→ｃ２→ｃ１→ｄ２→ｄ１→ｅ１→ｅ２」となる。

【００８３】本発明の実施の形態２に係る画像復号シス
テムにおいて、図９のように記憶された画像データから
図１１に示した参照画像を読み出す場合の読み出し順序
を、図１２に示したフローチャートを用いて説明する。 （１）ステップＳ２０１では、図１１に示す参照画像を
読み出す旨のアクセス情報を受け付けるものとする。

【００８４】（２）ステップＳ２０２では、図１１に示
す「ａ１，ａ２，ｂ１，ｂ２，ｃ１，ｃ２，ｄ１，ｄ
２，ｅ１，ｅ２」の単一ページ領域に分割する。 （３）ステップＳ２０３では、図１１に示すような水平
ページ境界を検出する。 （４）ステップＳ２０４では、右側の方が左側よりも小
さいと判断する。

【００８５】（５）ステップＳ２０５：Ｓ２０７：Ｎｏ
では、右側が小さいので右側から先に読み出す順序に決
定し、読み出し順序は「ａ２→ａ１→ｂ２→ｂ１→ｃ２
→ｃ１→ｄ２→ｄ１」となる。 （６）ステップＳ２０６、Ｓ２０７：Ｎｏでは、右側か
ら先に読み出すようにＳＤＲＡＭ８を制御する。

【００８６】（７）ステップＳ２０７：Ｙｅｓ、Ｓ２０
８では、「ａ２→ａ１→ｂ２→ｂ１→ｃ２→ｃ１→ｄ２
→ｄ１」と読み出すように決定された後で図１１に示す
ような垂直ページ境界を検出する。 （８）ステップＳ２０９では、画面サイズ「１６×２
ｎ」と、形状「横１６画素×縦３２画素の矩形領域」と
に基づいて、図９に示すように同一バンクから成ると判
断する。

【００８７】（９）ステップＳ２１０、Ｓ２１１では、
図９に示すように同一バンクから成るので、アクセス順
序を右側から先に読み出す順序に決定し、読み出し順序
は「ｅ２→ｅ１」となる。 （１０）ステップＳ２１２では、右側から先に読み出す
ようにＳＤＲＡＭ８を制御する。

【００８８】従って、全ての読み出し順序は「ａ２→ａ
１→ｂ２→ｂ１→ｃ２→ｃ１→ｄ２→ｄ１→ｅ２→ｅ
１」となる。図１３（ａ）は、本発明の実施の形態２に
係る画像復号システムにおいて、図８のように記憶され
た画像データから図１０に示した参照画像を読み出す場
合の読み出しタイミングを、動作クロック単位で示す図
である。

【００８９】図１３（ｂ）は、従来の画像復号システム
において、図８のように記憶された画像データから図１
０に示した参照画像を、アドレス順に読み出す場合の読
み出しタイミングを、動作クロック単位で示す図であ
る。図１４は、本発明の実施の形態２に係る画像復号シ
ステムにおいて、図９のように記憶された画像データか
ら図１１に示した参照画像を読み出す場合の読み出しタ
イミングを、動作クロック単位で示す図である。

【００９０】図１３（ａ）（ｂ）、図１４においても、
ＣＡＳレーテンシは３、バースト長は８とする。ここで
も図２５と同様にＣＡＳレーテンシが３のなので、プリ
チャージ・コマンドの入力から１クロック後までのリー
ド・データが有効であり、また、同一バンクに対するプ
リチャージ・コマンドとアクティブ・コマンドとの間
隔、及び、アクティブ・コマンドとリード・コマンドと
の間隔は、共に３クロック以上必要であるものとする。
また、異なるバンクに対するアクティブ・コマンドの間
隔も３クロック以上必要であるものとする。

【００９１】図１３（ａ）では全ての参照画像を読み出
すのに５３サイクル、図１３（ｂ）では全ての参照画像
を読み出すのに５８サイクル、図１４では全ての参照画
像を読み出すのに５９サイクルを必要とする。 ＜変形例＞図１５は、データバスのビット幅が８ビット
であり１カラムが８ビット、１ページが１０２８カラム
の２つのバンク（バンク０とバンク１）を備えるＳＤＲ
ＡＭ８に、１画素あたりのデータ量（例えば「輝度」を
表す）が８ビットで、各単位領域が横３２画素×縦３２
画素の矩形領域で、横方向の画素数が「１６×（４
ｎ）」の画像データを記憶する場合において、各画像デ
ータが記憶される記憶領域のバンクナンバーとページナ
ンバーとを示す図である。ここで、「ｎ」は１以上の整
数とする。

【００９２】図１５では、図９と同じように、左右に隣
接する単一ページの矩形領域のデータは異なるバンクに
記憶されているが、上下に隣接する単一ページの矩形領
域のデータは同一バンクに記憶されている。従って、こ
の場合のアクセス順序は、図９の場合と同じにする。図
１６は、記憶する画像データの横方向の画素数が「１６
×（４ｎ＋１）」である点のみが図１５と異なる。

【００９３】この場合のアクセス順序は、垂直ページク
ロス信号の有無に関係なく、常に右から左とする。図１
７は、記憶する画像データの横方向の画素数が「１６×
（４ｎ＋２）」である点のみが図１５と異なる。図１７
では、図８と同じように、上下および左右に隣接する単
一ページの矩形領域のデータは、異なるバンクに記憶さ
れている。

【００９４】従って、この場合のアクセス順序は、図８
の場合と同じにする。図１８は、記憶する画像データの
横方向の画素数が「１６×（４ｎ＋３）」である点のみ
が図１５と異なる。この場合のアクセス順序は、垂直ペ
ージクロス信号の有無に関係なく、常に左から右とす
る。

【００９５】以上のように、本発明の実施の形態２に係
るメモリ制御装置は、参照画像のアクセス順序を、同一
バンクの記憶領域に対して連続してアクセスする頻度が
低くなるように、又は、同一バンクで且つ異なるページ
の記憶領域に対して連続してアクセスする頻度が低くな
るように適正化し、適正化したアクセス順序に従ってメ
モリの記憶領域がアクセスされるように制御する。 （実施の形態３） ＜構成＞図１９は、実施の形態３に係るメモリ制御装置
を用いた画像復号システムの構成を示す図である。

【００９６】図１９に示す実施の形態３の画像復号シス
テムは、画像復号部１、差分画像バッファ２、参照画像
バッファ３、ハーフペル補間部４、加算器５、画像出力
部６、メモリ制御装置９、及び、ＳＤＲＡＭ８で構成さ
れる。これらの画像復号システムの構成要素は、実施の
形態２のメモリ制御装置７がメモリ制御装置９に置き換
わっただけであり、メモリ制御装置以外の構成要素は、
実施の形態２と全く同じものである。

【００９７】メモリ制御装置９は、アクセス情報受付部
７１、アクセス順序適正化部９１、及び、ＳＤＲＡＭ制
御部７３から構成される。アクセス順序適正化部９１
は、領域分割部７２１、垂直ページ境界検出部７２２、
画面サイズ設定部７２４、コンフィグレーション設定部
７２５、バンク判断部７２６、水平ページ境界検出部７
２７、大小比較部７２８、初期アクセス順序決定部７２
９、アドレス変換部９１１、及び、順序逆転部９１２を
含む。

【００９８】これらのアクセス順序適正化部９１の構成
要素は、実施の形態２のアクセス順序適正化部７２の構
成要素から相対アクセス順序決定部７２３を削除し、ア
ドレス変換部９１１、及び、順序逆転部９１２を追加し
たものである。これらの構成要素のうち、実施の形態２
と同じ番号の構成要素は同様の機能を持つものとする。

【００９９】アドレス変換部９１１は、実施の形態２の
ように生成された画像データを表示状態において連続す
る所定の順番で記憶した場合に、垂直方向のページ境界
を挟む単位領域が同一バンクから成るとバンク判断部７
２６が判断した場合には、異なるバンクから成るよう
に、画像データの論理アドレスとＳＤＲＡＭ８の物理ア
ドレスとを相互に変換する。図８に示す例では上下に隣
接する単一ページの矩形領域のデータは異なるバンクに
記憶されると判断されるので何もせず、図９に示す例で
は上下に隣接する単一ページの矩形領域のデータは同一
バンクに記憶されると判断されるので画像データの論理
アドレスとＳＤＲＡＭ８の物理アドレスとを相互に変換
する。

【０１００】より具体的には、図９のような場合に何も
しないと、左右に隣接する単一ページの矩形領域のデー
タは異なるバンクに記憶されるが、上下に隣接する単一
ページの矩形領域のデータは異なるバンクに記憶されな
いので、上下方向の１つおきに（例えば偶数列の）隣あ
うバンク０の記憶領域とバンク１の記憶領域とを入れ替
える。

【０１０１】順序逆転部９１２は、垂直方向のページ境
界以後の単一ページ領域のアクセス順序を、垂直方向の
ページ境界以前と逆にする。 ＜動作＞図２０は、データバスのビット幅が８ビットで
あり１カラムが８ビット、１ページが５１２カラムの２
つのバンク（バンク０とバンク１）を備えるＳＤＲＡＭ
８に、１画素あたりのデータ量（例えば「輝度」を表
す）が８ビットで、各単位領域が横１６画素×縦３２画
素の矩形領域で、横方向の画素数が「１６×２ｎ」の画
像データを、アドレス変換部９１１がアドレスを変換し
て記憶する場合において、各画像データが記憶される記
憶領域のバンクナンバーとページナンバーとを示す図で
ある。ここで、「ｎ」は１以上の整数とする。

【０１０２】この場合、アドレス変換部９１１では、垂
直方向の画素位置に応じて、以下のようなアドレス変換
を行なう。なお、「ｍ」は１以上の整数とする。 ａ）６４（ｍ−１）≦垂直方向の画素位置≦｛６４（ｍ
−１）＋３１｝は、アドレス変換なし。 ｂ）｛６４（ｍ−１）＋３２｝≦垂直方向の画素位置≦
｛６４（ｍ−１）＋６３｝は、バンク０はバンク１に、
バンク１はバンク０に変換することで、隣あうバンク０
の記憶領域とバンク１の記憶領域とが入れ替わるように
アドレス変換を行なう。

【０１０３】なお、横方向の画素数が「１６×（２ｎ＋
１）」の画像データの場合は、何もしなくても画像デー
タの表示状態において上下および左右に隣接する単一ペ
ージの矩形領域のデータがＳＤＲＡＭ８の異なるバンク
に記憶されるので、アドレス変換部９１１はアドレス変
換を行なわない。従って、各画像データが記憶されるバ
ンクナンバーの配置が、横方向の画素数が「１６×２
ｎ」の画像データの場合には、「１６×（２ｎ＋１）」
の画像データの場合と同じになり、読み出しタイミング
も同様になる為、実施の形態２で説明したように読み出
し時間が５９サイクルから５３サイクルへと短くなる。

【０１０４】以上のように、本発明の実施の形態３に係
るメモリ制御装置は、上下に隣接する単一ページの矩形
領域のデータが同一バンクに記憶されないように、画像
データの論理アドレスとＳＤＲＡＭ８の物理アドレスと
を相互に変換し、さらに、参照画像のアクセス順序を、
同一バンクの記憶領域に対して連続してアクセスする頻
度が低くなるように、又は、同一バンクで且つ異なるペ
ージの記憶領域に対して連続してアクセスする頻度が低
くなるように適正化し、適正化したアクセス順序に従っ
てメモリの記憶領域がアクセスされるように制御する。

【０１０５】なお、実施の形態２及び実施の形態３で
は、画像復号システムについての例を説明したが、画像
符号化システム（ビデオエンコード装置）であっても同
様である。

【０１０６】

【発明の効果】（Ａ）本発明に係るメモリ制御装置は、
複数のバンクに区分された記憶領域を有するメモリを制
御する装置であって、前記複数のバンクはそれぞれ複数
の分割バンクに分割され、前記メモリは同一バンクで且
つ異なる分割バンクの記憶領域に対するアクセスが連続
すると遅延が生じるものであり、複数の単位アクセスに
分けてアクセスすべき２つ以上のバンクの記憶領域を示
すアクセス情報を外部装置から受け付ける受付手段と、
前記アクセス情報が示す各単位アクセスの記憶領域が区
分される各バンクが同一であるか異なるかに基づいて各
単位アクセスのアクセス順序を同一バンクの記憶領域に
対して連続してアクセスする頻度が低くなるように適正
化して決定する適正化手段と、前記メモリの記憶領域が
適正化手段が適正化して決定したアクセス順序に従って
アクセスされるように前記メモリを制御する制御手段と
を備えることを特徴とする。

【０１０７】これによって、同一バンクへの連続アクセ
スが発生する頻度を低下させることができる。従って、
プリチャージ等によるオーバーヘッドが削減され、ＳＤ
ＲＡＭの実効転送レートが向上する。 （Ｂ）ここで（Ａ）において、前記適正化手段は、前記
アクセス情報が示す各単位アクセスの記憶領域が区分さ
れる各バンク及び各分割バンクが同一であるか異なるか
に基づいて各単位アクセス前記各単位アクセスのアクセ
ス順序を同一バンクの記憶領域に対してではなく同一バ
ンクで且つ異なる分割バンクの記憶領域に対して連続し
てアクセスする頻度が低くなるように適正化して決定す
ることを特徴とすることもできる。

【０１０８】これによって、同一バンクかつ異なるペー
ジへの連続アクセスが発生する頻度を低下させることが
できる。 （Ｃ）ここで（Ａ）において、前記外部装置は１つ以上
の転送対象機器から成り、前記アクセス情報は前記転送
対象機器から発行される２つ以上の個別アクセス情報か
ら成り、前記個別アクセス情報はそれぞれ１つ以上の単
位アクセスから成り、前記適正化手段は、現在アクセス
中又は先にアクセスされるべき先行個別アクセス情報に
おいて最後にアクセスされるべき末尾バンクを特定する
末尾特定手段と、前記個別アクセス情報毎に最初にアク
セスされるべき先頭バンクを特定する先頭特定手段と、
末尾バンクと異なるバンクを示す先頭バンクに対応する
個別アクセス情報が示す記憶領域のアクセスを末尾バン
クと同じバンクを示す先頭バンクに対応する個別アクセ
ス情報が示す記憶領域のアクセスよりも優先的に選択し
て前記先行個別アクセス情報が示す記憶領域のアクセス
の直後の順序とする選択手段とを含むことを特徴とする
こともできる。

【０１０９】これによって、２つ以上のアクセス情報を
受け付けた場合に、先にアクセスされるべきアクセス情
報において最後にアクセスされるべきバンクと、異なる
バンクに対して最初にアクセスするアクセス情報を優先
させることができる。 （Ｄ）ここで（Ｃ）において、前記末尾特定手段は、さ
らに、前記先行個別アクセス情報において最後にアクセ
スされるべき末尾分割バンクを特定し、前記先頭特定手
段は、さらに、前記個別アクセス情報毎に最初にアクセ
スされるべき先頭分割バンクを特定し、前記選択手段
は、末尾バンクと異なるバンクを示す先頭バンクに対応
する個別アクセス情報が示す記憶領域及び末尾分割バン
クと同一分割バンクを示す先頭分割バンクに対応する個
別アクセス情報が示す記憶領域のアクセスを末尾バンク
と同一バンクを示す先頭バンクに対応し且つ末尾分割バ
ンクと異なる分割バンクを示す先頭分割バンクに対応す
る個別アクセス情報が示す記憶領域のアクセスよりも優
先的に選択して前記先行個別アクセス情報が示す記憶領
域のアクセスの直後の順序とすることを特徴とすること
もできる。

【０１１０】これによって、２つ以上のアクセス情報を
受け付けた場合に、先アクセスされるべきアクセス情報
において、最後にアクセスされるべきバンクと異なるバ
ンク、及び、最後にアクセスされるべきバンクと同一バ
ンクで同一ページに対して最初にアクセスするアクセス
情報を優先させることができる。 （Ｅ）ここで（Ｃ）及び（Ｄ）の何れかにおいて、前記
個別アクセス情報はそれぞれ転送待ちの時間的な限度を
示す限度情報を含み、前記選択手段は個別アクセス情報
毎に限度情報が示す限度を越えそうであるか否かを判定
し限度を越えそうであると判定した個別アクセス情報が
示す記憶領域のアクセスを最優先で選択することを特徴
とすることもできる。

【０１１１】これによって、アクセス情報毎に限度を越
えそうであるか否かを判定し、越えそうなアクセス情報
を最優先することができる。従って、アクセス情報毎の
リアルタイム性をある程度保証しつつ、プリチャージ等
によるオーバーヘッドが削減され、ＳＤＲＡＭの実効転
送レートが向上する。

【０１１２】（Ｆ）ここで（Ｅ）において、前記メモリ
はバンク毎に所定の１分割バンクのデータを保持する転
送用アンプを備え、前記メモリの記憶領域へのアクセス
は常に転送用アンプを介して行なわれるものであり、前
記遅延は「転送用アンプに保持されたデータを直前のア
クセス対象の１分割バンクへ転送するのに必要な時間」
と「現在のアクセス対象の１分割バンクに記憶されたデ
ータを転送用アンプへ転送するのに必要な時間」との合
計であり、前記限度情報は個別アクセス情報が発行され
てから転送が完了するまでに許されるサイクル数の限度
を示すリミットサイクル数であり、前記選択手段は、個
別アクセス情報毎に現時点から転送が完了するまでに許
されるサイクル数の限度を示す残りサイクル数を保持す
る残りサイクル数保持手段と、個別アクセス情報が発行
された時にリミットサイクル数を残りサイクル数の初期
値として残りサイクル数保持手段に保持させる初期値設
定手段と、残りサイクル数保持手段が保持する残りサイ
クル数を１サイクル毎に１づつ減算する減算手段と、個
別アクセス情報毎に「（実行中のアクセスが完了するま
でのサイクル数）＋（優先的に選択された個別アクセス
情報のアクセスに必要なサイクル数）＋（転送用アンプ
に保持されたデータを所定の１分割バンクへ転送するの
に必要なサイクル数）＋（所定の１分割バンクに記憶さ
れたデータを転送用アンプへ転送するのに必要なサイク
ル数）＋（自身のアクセスに必要なサイクル数）＝完了
予定サイクル数」を実行中のアクセスが完了するまでに
計算する計算手段と、「前記完了予定サイクル数＞前記
残りサイクル数」の場合に対応する個別アクセス情報が
限度を越えそうであると判定する判定手段とを含むこと
を特徴とすることもできる。

【０１１３】これによって、アクセス情報毎に、リミッ
トサイクル数を残りサイクル数の初期値とし１サイクル
毎に１づつ減算して優先的に選択された他のアクセス情
報によるアクセスに必要なサイクル数等と比較し、優先
的に選択された他のアクセス情報によるアクセスの終了
後に選択した場合に限度を越えないか否かを判定し、越
えそうなアクセス情報を最優先することができる。

【０１１４】従って、アクセス情報毎のリアルタイム性
を、他のアクセス情報によるアクセスの終了後に選択し
た場合においても保証しつつ、プリチャージ等によるオ
ーバーヘッドが削減され、ＳＤＲＡＭの実効転送レート
が向上する。 （Ｇ）ここで（Ｅ）において、前記メモリはバンク毎に
所定の１分割バンクのデータを保持する転送用アンプを
備え、前記メモリの記憶領域へのアクセスは常に転送用
アンプを介して行なわれるものであり、前記遅延は「転
送用アンプに保持されたデータを直前のアクセス対象の
１分割バンクへ転送するのに必要な時間」と「現在のア
クセス対象の１分割バンクに記憶されたデータを転送用
アンプへ転送するのに必要な時間」との合計であり、前
記限度情報は個別アクセス情報が発行されてから転送が
完了するまでに許されるサイクル数の限度を示すリミッ
トサイクル数であり、前記選択手段は、個別アクセス情
報毎にその個別アクセス情報が発行された時から１サイ
クル毎に待機サイクル数をカウントするカウント手段
と、個別アクセス情報毎に「（前記待機サイクル数）＋
（実行中のアクセスが完了するまでのサイクル数）＋
（優先的に選択された個別アクセス情報のアクセスに必
要なサイクル数）＋（転送用アンプに保持されたデータ
を所定の１分割バンクへ転送するのに必要なサイクル
数）＋（所定の１分割バンクに記憶されたデータを転送
用アンプへ転送するのに必要なサイクル数）＋（自身の
アクセスに必要なサイクル数）＝完了予定サイクル数」
を実行中のアクセスが完了するまでに計算する計算手段
と、「前記完了予定サイクル数＞前記リミットサイクル
数」の場合に対応する個別アクセス情報が限度を越えそ
うであると判定する判定手段とを含むことを特徴とする
こともできる。

【０１１５】これによって、アクセス情報毎に、待機サ
イクル数をカウントし、優先的に選択された他のアクセ
ス情報によるアクセスの終了後であっても、限度を越え
ないか否かを判定し、越えそうなアクセス情報を最優先
することができる。従って、アクセス情報毎のリアルタ
イム性を、他のアクセス情報によるアクセスの終了後に
選択した場合においても保証しつつ、プリチャージ等に
よるオーバーヘッドが削減され、ＳＤＲＡＭの実効転送
レートが向上する。

【０１１６】（Ｈ）ここで（Ａ）において、前記外部装
置は符合化された画像データを復号するビデオデコード
装置又は画像データを符合化するビデオエンコード装置
であり、生成された画像データは前記メモリに一時的に
記憶され、前記メモリに記憶された画像データはその表
示状態において連続する一部が新たな画像データを生成
する為に読み出され、前記生成された画像データはそれ
ぞれが単一分割バンクの記憶領域のみから成る前記メモ
リの単位領域に分散されて表示状態において連続する所
定の順番で記憶され、記憶順序において隣接する単位領
域は異なるバンク又は同一分割バンクから成り、前記ア
クセス情報は表示状態と記憶順序とにおいて隣接する単
位領域に跨り且つ表示状態において隣接し記憶順序にお
いては隣接しない単位領域に跨る記憶領域を示し新たな
画像データを生成する為に前記ビデオデコード装置又は
前記ビデオエンコード装置から発行され、前記適正化手
段は、前記アクセス情報が示す記憶領域をそれぞれが単
一分割バンクの記憶領域であり記憶領域が連続している
単一分割バンク領域に分割する分割手段と、表示状態に
おいて隣接し記憶順序においては隣接しない単位領域の
境界を示す非隣接境界を検出する非隣接境界検出手段
と、前記非隣接境界を挟む単位領域が同一バンクから成
るか異なるバンクから成るかによって前記単一分割バン
ク領域のアクセス順序を決定する相対順序決定手段とを
含むことを特徴とすることもできる。

【０１１７】これによって、非隣接境界を挟む単位領域
が、同一バンクから成るか異なるバンクから成るかによ
って、単一ページ領域のアクセス順序を適正化すること
ができる。 （Ｉ）ここで（Ｈ）において、前記相対順序決定手段
は、前記非隣接境界以後の前記単一分割バンク領域のア
クセス順序を前記非隣接境界を挟む単位領域が同一バン
クから成る場合には前記非隣接境界以前と同じにし異な
るバンクから成る場合にはその逆にすることを特徴とす
ることもできる。

【０１１８】これによって、非隣接境界以後の前記単一
ページ領域のアクセス順序を、非隣接境界を挟む単位領
域が同一バンクから成る場合には前記非隣接境界以前と
同じにし、異なるバンクから成る場合にはその逆にする
ことで適正化することができる。 （Ｊ）ここで（Ｈ）において、前記相対順序決定手段の
代わりに、前記生成された画像データを表示状態におい
て連続する所定の順番で記憶した場合に前記非隣接境界
を挟む単位領域が同一バンクから成る場合には異なるバ
ンクから成るように前記画像データの論理アドレスと前
記メモリの物理アドレスとを相互に変換するアドレス変
換手段と、前記非隣接境界以後の前記単一分割バンク領
域のアクセス順序を前記非隣接境界以前と逆にする順序
逆転手段とを含むことを特徴とすることもできる。

【０１１９】これによって、生成された画像データを表
示状態において連続する順番で記憶した場合に、非隣接
境界を挟む単位領域が同一バンクから成る場合には、異
なるバンクから成るように、画像データの論理アドレス
とメモリの物理アドレスとを相互に変換することができ
る。従って、このような場合には、プリチャージ等によ
るオーバーヘッドがより削減され、ＳＤＲＡＭの実効転
送レートが向上する。

【０１２０】（Ｋ）ここで（Ｈ）〜（Ｊ）の何れかにお
いて、前記適正化手段は、さらに、前記メモリに記憶さ
れる画像データにおいて記憶順序と表示状態とが連続す
る画素数を画面サイズとして設定する画面サイズ設定手
段と、前記単位領域の形状を設定するコンフィグレーシ
ョン設定手段と、前記画面サイズと前記形状とに基づい
て前記生成された画像データを表示状態において連続す
る所定の順番で記憶した場合に前記非隣接境界を挟む単
位領域が同一バンクから成るか異なるバンクから成るか
を判断するバンク判断手段を含むことを特徴とすること
もできる。

【０１２１】これによって、画像データの画面サイズと
単位領域の形状とに基づいて、生成された画像データを
表示状態において連続する順番で記憶した場合に、隣接
境界を挟む単位領域が同一バンクから成るか異なるバン
クから成るかを判断することができる。従って、画像デ
ータの画面サイズや単位領域の形状に応じて、プリチャ
ージ等によるオーバーヘッドが削減され、ＳＤＲＡＭの
実効転送レートが向上する。

【０１２２】（Ｌ）ここで（Ｈ）〜（Ｋ）の何れかにお
いて、前記適正化手段は、さらに、表示状態と記憶順序
とにおいて隣接する単位領域の境界を示す隣接境界を検
出する隣接境界検出手段と、前記アクセス情報が示す記
憶領域を前記隣接境界で分割した際の各記憶領域の大き
さを比較する比較手段と、前記非隣接境界以前の前記単
一分割バンク領域のアクセス順序を比較手段の比較にお
いて小さいと判断された記憶領域に属する単一分割バン
ク領域から先に読み出す順序とする初期順序決定手段と
を含むことを特徴とすることもできる。

【０１２３】これによって、記非隣接境界以前の単一ペ
ージ領域のアクセス順序を、小さい記憶領域に属する単
一ページ領域から先に読み出す順序とすることができ
る。従って、プリチャージ等によるオーバーヘッドがよ
り削減され、ＳＤＲＡＭの実効転送レートが向上する。 （Ｍ）本発明に係るコンピュータ読み取り可能な記憶媒
体は、コンピュータを（Ａ）〜（Ｌ）の何れかに記載の
メモリ制御装置として機能させるためのプログラムを記
録することを特徴とする。

【０１２４】これによって、それぞれ（Ａ）〜（Ｌ）と
同様の効果が得られる。

【図面の簡単な説明】

【図１】ＳＤＲＡＭを制御する実施の形態１のメモリシ
ステムの構成を示す図である。

【図２】アービター１０の詳細な構成を示す図である。

【図３】選択部１０５の構成の一例を示す図である。

【図４】選択部１０５の構成の別の一例を示す図であ
る。

【図５】本発明の実施の形態１に係るアクセスの実行順
序を適正化する方法のフローチャートを示す図である。

【図６】本発明の実施の形態１に係るメモリシステムに
おいて、図２４に示すような各データ転送が、各転送対
象ユニットから同時に要求された場合の転送順序を、動
作クロック単位で示す図である。

【図７】実施の形態２に係るメモリ制御装置を用いた画
像復号システム（ビデオデコード装置）の構成を示す図
である。

【図８】各画像データが記憶される記憶領域のバンクナ
ンバーとページナンバーとを示す図である。

【図９】記憶する画像データの横方向の画素数が「１６
×２ｎ」である点のみが異なる、図８と同様な図であ
る。

【図１０】図８に示すようなＳＤＲＡＭ８に記憶された
画像データから読み出される参照画像の一例である。

【図１１】図９に示すようなＳＤＲＡＭ８に記憶された
画像データから読み出される参照画像の一例である。

【図１２】本発明の実施の形態２に係るアクセスの実行
順序を適正化する方法のフローチャートを示す図であ
る。

【図１３】図１３（ａ）は、本発明の実施の形態２に係
る画像復号システムにおいて、図８のように記憶された
画像データから図１０に示した参照画像を読み出す場合
の読み出しタイミングを、動作クロック単位で示す図で
ある。図１３（ｂ）は、従来の画像復号システムにおい
て、図８のように記憶された画像データから図１０に示
した参照画像を、アドレス順に読み出す場合の読み出し
タイミングを、動作クロック単位で示す図である。

【図１４】本発明の実施の形態２に係る画像復号システ
ムにおいて、図９のように記憶された画像データから図
１１に示した参照画像を読み出す場合の読み出しタイミ
ングを、動作クロック単位で示す図である。

【図１５】各画像データが記憶される記憶領域のバンク
ナンバーとページナンバーとを示す図である。

【図１６】記憶する画像データの横方向の画素数が「１
６×（４ｎ＋１）」である点のみが図１５と異なる図で
ある。

【図１７】記憶する画像データの横方向の画素数が「１
６×（４ｎ＋２）」である点のみが図１５と異なる図で
ある。

【図１８】記憶する画像データの横方向の画素数が「１
６×（４ｎ＋３）」である点のみが図１５と異なる図で
ある。

【図１９】実施の形態３に係るメモリ制御装置を用いた
画像復号システムの構成を示す図である。

【図２０】各画像データが記憶される記憶領域のバンク
ナンバーとページナンバーとを示す図である。

【図２１】一般的なＳＤＲＡＭの記憶領域を示す図であ
る。

【図２２】一般的なＳＤＲＡＭの状態遷移図である。

【図２３】ＳＤＲＡＭを制御する従来のメモリシステム
の構成を示す図である。

【図２４】各転送対象ユニットが要求するデータ転送に
よりアクセスされるカラムが含まれるページの番号と、
そのページが属するバンクの番号とを、アクセスされる
順にカラム単位で示す図である。

【図２５】図２４に示すような各データ転送が、各転送
対象ユニットから同時に要求された場合の転送順序を、
動作クロック単位で示す図である。

【符合の説明】 １ 画像復号部 ２ 差分画像バッファ ３ 参照画像バッファ ４ ハーフペル補間部 ５ 加算器 ６ 画像出力部 ７ メモリ制御装置 ８ ＳＤＲＡＭ ９ メモリ制御装置 １０ アービター １１〜１３ 転送対象ユニット ７１ アクセス情報受付部 ７２ アクセス順序適正化部 ７３ ＳＤＲＡＭ制御部 ９１ アクセス順序適正化部 １０１ 転送要求情報受付部 １０２ 転送要求情報保持部 １０３ 末尾特定部 １０４ アービター １０４ 先頭特定部 １０５ 最終アクセスバンク保持手段 １０５ 選択部 １０５ａ サイクル数保持部 １０５ｂ 初期値設定部 １０５ｃ 減算部 １０５ｄ 計算部 １０５ｅ 判定部 １０５ｆ カウント部 １０５ｇ 計算部 １０５ｈ 判定部 ２３１〜２３３ 転送対象ユニット ２３４ アービター ２３５ ＳＤＲＡＭ制御部 ２３６ ＳＤＲＡＭ ７２１ 領域分割部 ７２２ 垂直ページ境界検出部 ７２３ 相対アクセス順序決定部 ７２４ 画面サイズ設定部 ７２５ コンフィグレーション設定部 ７２６ バンク判断部 ７２７ 水平ページ境界検出部 ７２８ 大小比較部 ７２９ 初期アクセス順序決定部 ９１１ アドレス変換部 ９１２ 順序逆転部

フロントページの続き (72)発明者 平井 誠 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 清原 督三 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西田 英志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B047 EA01 EA05 EB02 5B060 AB19 AB26 AC13 CD01

Claims (13)

【特許請求の範囲】
1. 【請求項１】 複数のバンクに区分された記憶領域を有
   するメモリを制御する装置であって、 前記複数のバンクはそれぞれ、複数の分割バンクに分割
   され、 前記メモリは、同一バンクで且つ異なる分割バンクの記
   憶領域に対するアクセスが連続すると、遅延が生じるも
   のであり、 複数の単位アクセスに分けてアクセスすべき、２つ以上
   のバンクの記憶領域を示すアクセス情報を、外部装置か
   ら受け付ける受付手段と、 前記アクセス情報が示す、各単位アクセスの記憶領域が
   区分される各バンクが同一であるか異なるかに基づい
   て、各単位アクセスのアクセス順序を、同一バンクの記
   憶領域に対して連続してアクセスする頻度が低くなるよ
   うに適正化して決定する適正化手段と、 前記メモリの記憶領域が、適正化手段が適正化して決定
   したアクセス順序に従ってアクセスされるように前記メ
   モリを制御する制御手段とを備えることを特徴とするメ
   モリ制御装置。
2. 【請求項２】 前記適正化手段は、 前記アクセス情報が示す、各単位アクセスの記憶領域が
   区分される各バンク及び各分割バンクが同一であるか異
   なるかに基づいて、各単位アクセス前記各単位アクセス
   のアクセス順序を、同一バンクの記憶領域に対してでは
   なく、同一バンクで且つ異なる分割バンクの記憶領域に
   対して連続してアクセスする頻度が低くなるように適正
   化して決定することを特徴とする請求項１に記載のメモ
   リ制御装置。
3. 【請求項３】 前記外部装置は、１つ以上の転送対象機
   器から成り、 前記アクセス情報は、前記転送対象機器から発行される
   ２つ以上の個別アクセス情報から成り、 前記個別アクセス情報はそれぞれ、１つ以上の単位アク
   セスから成り、 前記適正化手段は、 現在アクセス中、又は、先にアクセスされるべき先行個
   別アクセス情報において、最後にアクセスされるべき末
   尾バンクを特定する末尾特定手段と、 前記個別アクセス情報毎に、最初にアクセスされるべき
   先頭バンクを特定する先頭特定手段と、 末尾バンクと異なるバンクを示す先頭バンクに対応する
   個別アクセス情報が示す記憶領域のアクセスを、末尾バ
   ンクと同じバンクを示す先頭バンクに対応する個別アク
   セス情報が示す記憶領域のアクセスよりも優先的に選択
   して、前記先行個別アクセス情報が示す記憶領域のアク
   セスの直後の順序とする選択手段とを含むことを特徴と
   する請求項１に記載のメモリ制御装置。
4. 【請求項４】 前記末尾特定手段は、さらに、 前記先行個別アクセス情報において、最後にアクセスさ
   れるべき末尾分割バンクを特定し、 前記先頭特定手段は、さらに、 前記個別アクセス情報毎に、最初にアクセスされるべき
   先頭分割バンクを特定し、 前記選択手段は、 末尾バンクと異なるバンクを示す先頭バンクに対応する
   個別アクセス情報が示す記憶領域、及び、末尾分割バン
   クと同一分割バンクを示す先頭分割バンクに対応する個
   別アクセス情報が示す記憶領域のアクセスを、末尾バン
   クと同一バンクを示す先頭バンクに対応し、且つ、末尾
   分割バンクと異なる分割バンクを示す先頭分割バンクに
   対応する個別アクセス情報が示す記憶領域のアクセスよ
   りも優先的に選択して、前記先行個別アクセス情報が示
   す記憶領域のアクセスの直後の順序とすることを特徴と
   する請求項３に記載のメモリ制御装置。
5. 【請求項５】 前記個別アクセス情報はそれぞれ、転送
   待ちの時間的な限度を示す限度情報を含み、 前記選択手段は、個別アクセス情報毎に、限度情報が示
   す限度を越えそうであるか否かを判定し、限度を越えそ
   うであると判定した個別アクセス情報が示す記憶領域の
   アクセスを、最優先で選択することを特徴とする請求項
   ３及び４の何れか１項に記載のメモリ制御装置。
6. 【請求項６】 前記メモリは、バンク毎に所定の１分割
   バンクのデータを保持する転送用アンプを備え、前記メ
   モリの記憶領域へのアクセスは、常に転送用アンプを介
   して行なわれるものであり、 前記遅延は、「転送用アンプに保持されたデータを、直
   前のアクセス対象の１分割バンクへ転送するのに必要な
   時間」と、「現在のアクセス対象の１分割バンクに記憶
   されたデータを、転送用アンプへ転送するのに必要な時
   間」との合計であり、 前記限度情報は、個別アクセス情報が発行されてから転
   送が完了するまでに許されるサイクル数の限度を示すリ
   ミットサイクル数であり、 前記選択手段は、 個別アクセス情報毎に、現時点から転送が完了するまで
   に許されるサイクル数の限度を示す残りサイクル数を保
   持する残りサイクル数保持手段と、 個別アクセス情報が発行された時にリミットサイクル数
   を残りサイクル数の初期値として残りサイクル数保持手
   段に保持させる初期値設定手段と、 残りサイクル数保持手段が保持する残りサイクル数を、
   １サイクル毎に１づつ減算する減算手段と、 個別アクセス情報毎に、「（実行中のアクセスが完了す
   るまでのサイクル数）＋（優先的に選択された個別アク
   セス情報のアクセスに必要なサイクル数）＋（転送用ア
   ンプに保持されたデータを、所定の１分割バンクへ転送
   するのに必要なサイクル数）＋（所定の１分割バンクに
   記憶されたデータを、転送用アンプへ転送するのに必要
   なサイクル数）＋（自身のアクセスに必要なサイクル
   数）＝完了予定サイクル数」を実行中のアクセスが完了
   するまでに計算する計算手段と、 「前記完了予定サイクル数＞前記残りサイクル数」の場
   合に、対応する個別アクセス情報が限度を越えそうであ
   ると判定する判定手段とを含むことを特徴とする請求項
   ５に記載のメモリ制御装置。
7. 【請求項７】 前記メモリは、バンク毎に所定の１分割
   バンクのデータを保持する転送用アンプを備え、前記メ
   モリの記憶領域へのアクセスは、常に転送用アンプを介
   して行なわれるものであり、 前記遅延は、「転送用アンプに保持されたデータを、直
   前のアクセス対象の１分割バンクへ転送するのに必要な
   時間」と、「現在のアクセス対象の１分割バンクに記憶
   されたデータを、転送用アンプへ転送するのに必要な時
   間」との合計であり、 前記限度情報は、個別アクセス情報が発行されてから転
   送が完了するまでに許されるサイクル数の限度を示すリ
   ミットサイクル数であり、 前記選択手段は、 個別アクセス情報毎に、その個別アクセス情報が発行さ
   れた時から１サイクル毎に待機サイクル数をカウントす
   るカウント手段と、 個別アクセス情報毎に、「（前記待機サイクル数）＋
   （実行中のアクセスが完了するまでのサイクル数）＋
   （優先的に選択された個別アクセス情報のアクセスに必
   要なサイクル数）＋（転送用アンプに保持されたデータ
   を、所定の１分割バンクへ転送するのに必要なサイクル
   数）＋（所定の１分割バンクに記憶されたデータを、転
   送用アンプへ転送するのに必要なサイクル数）＋（自身
   のアクセスに必要なサイクル数）＝完了予定サイクル
   数」を実行中のアクセスが完了するまでに計算する計算
   手段と、 「前記完了予定サイクル数＞前記リミットサイクル数」
   の場合に、対応する個別アクセス情報が限度を越えそう
   であると判定する判定手段とを含むことを特徴とする請
   求項５に記載のメモリ制御装置。
8. 【請求項８】 前記外部装置は、符合化された画像デー
   タを復号するビデオデコード装置、又は、画像データを
   符合化するビデオエンコード装置であり、生成された画
   像データは前記メモリに一時的に記憶され、前記メモリ
   に記憶された画像データは、その表示状態において連続
   する一部が、新たな画像データを生成する為に読み出さ
   れ、 前記生成された画像データは、それぞれが単一分割バン
   クの記憶領域のみから成る前記メモリの単位領域に分散
   されて、表示状態において連続する所定の順番で記憶さ
   れ、 記憶順序において隣接する単位領域は、異なるバンク、
   又は、同一分割バンクから成り、 前記アクセス情報は、表示状態と記憶順序とにおいて隣
   接する単位領域に跨り、且つ、表示状態において隣接し
   記憶順序においては隣接しない単位領域に跨る記憶領域
   を示し、新たな画像データを生成する為に、前記ビデオ
   デコード装置、又は、前記ビデオエンコード装置から発
   行され、 前記適正化手段は、 前記アクセス情報が示す記憶領域を、それぞれが単一分
   割バンクの記憶領域であり記憶領域が連続している単一
   分割バンク領域に分割する分割手段と、 表示状態において隣接し記憶順序においては隣接しない
   単位領域の境界を示す非隣接境界を検出する非隣接境界
   検出手段と、 前記非隣接境界を挟む単位領域が、同一バンクから成る
   か異なるバンクから成るかによって、前記単一分割バン
   ク領域のアクセス順序を決定する相対順序決定手段とを
   含むことを特徴とする請求項１に記載のメモリ制御装
   置。
9. 【請求項９】 前記相対順序決定手段は、 前記非隣接境界以後の前記単一分割バンク領域のアクセ
   ス順序を、前記非隣接境界を挟む単位領域が、同一バン
   クから成る場合には前記非隣接境界以前と同じにし、異
   なるバンクから成る場合にはその逆にすることを特徴と
   する請求項８に記載のメモリ制御装置。
10. 【請求項１０】 前記相対順序決定手段の代わりに、 前記生成された画像データを表示状態において連続する
    所定の順番で記憶した場合に、前記非隣接境界を挟む単
    位領域が同一バンクから成る場合には、異なるバンクか
    ら成るように、前記画像データの論理アドレスと前記メ
    モリの物理アドレスとを相互に変換するアドレス変換手
    段と、 前記非隣接境界以後の前記単一分割バンク領域のアクセ
    ス順序を、前記非隣接境界以前と逆にする順序逆転手段
    とを含むことを特徴とする請求項８に記載のメモリ制御
    装置。
11. 【請求項１１】 前記適正化手段は、さらに、 前記メモリに記憶される画像データにおいて、記憶順序
    と表示状態とが連続する画素数を、画面サイズとして設
    定する画面サイズ設定手段と、 前記単位領域の形状を設定するコンフィグレーション設
    定手段と、 前記画面サイズと前記形状とに基づいて、前記生成され
    た画像データを表示状態において連続する所定の順番で
    記憶した場合に、前記非隣接境界を挟む単位領域が、同
    一バンクから成るか異なるバンクから成るかを判断する
    バンク判断手段を含むことを特徴とする請求項８〜１０
    の何れか１項に記載のメモリ制御装置。
12. 【請求項１２】 前記適正化手段は、さらに、 表示状態と記憶順序とにおいて隣接する単位領域の境界
    を示す隣接境界を検出する隣接境界検出手段と、 前記アクセス情報が示す記憶領域を、前記隣接境界で分
    割した際の各記憶領域の大きさを比較する比較手段と、 前記非隣接境界以前の前記単一分割バンク領域のアクセ
    ス順序を、比較手段の比較において小さいと判断された
    記憶領域に属する単一分割バンク領域から先に読み出す
    順序とする初期順序決定手段とを含むことを特徴とする
    請求項８〜１１の何れか１項に記載のメモリ制御装置。
13. 【請求項１３】 コンピュータを請求項１〜１２記載の
    何れか１項に記載のメモリ制御装置として機能させるた
    めのプログラムを記録したコンピュータ読み取り可能な
    記憶媒体。