JP2000165217A - Changeover circuit for analog signal - Google Patents

Changeover circuit for analog signal

Info

Publication number
JP2000165217A
JP2000165217A JP10337008A JP33700898A JP2000165217A JP 2000165217 A JP2000165217 A JP 2000165217A JP 10337008 A JP10337008 A JP 10337008A JP 33700898 A JP33700898 A JP 33700898A JP 2000165217 A JP2000165217 A JP 2000165217A
Authority
JP
Japan
Prior art keywords
analog
analog signal
switch
circuit
analog switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10337008A
Other languages
Japanese (ja)
Other versions
JP3640817B2 (en
Inventor
Atsushi Tamura
敦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Horiba Ltd
Original Assignee
Horiba Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Horiba Ltd filed Critical Horiba Ltd
Priority to JP33700898A priority Critical patent/JP3640817B2/en
Publication of JP2000165217A publication Critical patent/JP2000165217A/en
Application granted granted Critical
Publication of JP3640817B2 publication Critical patent/JP3640817B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a changeover circuit for an analog signal employing even an analog switch switched at a high-speed where an input output voltage is made stable with high precision. SOLUTION: A switching section for an analog signal having the analog switch 2 that has input channels CH1-CH4 of a plurality of analog signals S1-S4 and apply switch connection of the analog signals S1-S4 selectively to an output side A, a discharge circuit 3 that discharges charges stored in a capacitor C0 of the output side A of the analog switch 2 at the selection of the analog signals S1-S4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアナログ信号の切換
回路に関するものであり、より詳しくは、アナログスイ
ッチなどの切替回路における入出力電圧の安定化を図る
ことができるアナログ信号の切換回路に関する。
The present invention relates to an analog signal switching circuit, and more particularly, to an analog signal switching circuit capable of stabilizing an input / output voltage in a switching circuit such as an analog switch.

【0002】[0002]

【従来の技術】従来より、複数のアナログ信号を選択的
に接続するためにアナログスイッチが用いられている。
図8は、アナログスイッチを用いた従来のアナログ信号
の切換部10の一例を示している。
2. Description of the Related Art Conventionally, analog switches have been used to selectively connect a plurality of analog signals.
FIG. 8 shows an example of a conventional analog signal switching unit 10 using an analog switch.

【0003】図8において、2は4入力1出力のアナロ
グスイッチ、4はアナログスイッチ2の出力側に接続さ
れるバッファ、5はバッファ4から出力されるアナログ
信号をデジタル信号に変換するAD変換器、6は前記ア
ナログスイッチ2のスイッチ切換えを制御する制御信号
Scを出力すると共にAD変換器5からデジタル信号を
入力するCPUである。CPU6は制御信号Scによっ
て前記アナログスイッチの内部スイッチSwを周期的に
切り換えることにより、各アナログ信号S1 〜S4 を順
にAD変換して入力することができる。
In FIG. 8, reference numeral 2 denotes an analog switch having four inputs and one output, 4 denotes a buffer connected to the output side of the analog switch 2, and 5 denotes an AD converter which converts an analog signal output from the buffer 4 into a digital signal. , 6 are CPUs for outputting a control signal Sc for controlling the switching of the analog switch 2 and for inputting a digital signal from the AD converter 5. By periodically switching the internal switch Sw of the analog switch by the control signal Sc, the CPU 6 can sequentially AD-convert and input each of the analog signals S 1 to S 4 .

【0004】つまり、上述したようにアナログスイッチ
2をアナログ信号の切換部10として用いることによ
り、比較的高価なAD変換器5を一つ用いて4つのアナ
ログ信号S1 〜S4 をデジタル信号に変換することがで
きる。なお、各アナログ信号S 1 〜S4 は各々抵抗R1
〜R4 およびコンデンサC1 〜C4 によるローパスフィ
ルタを介して、アナログスイッチ2の各チャンネルCH
1〜CH4に接続されることにより、高周波のノイズ成
分を予め除去しており、デジタル変換するときにアナロ
グ信号S1 〜S4 の指示が安定するようにしている。
That is, as described above, the analog switch
2 is used as the analog signal switching unit 10.
And four analyzers using one relatively expensive AD converter 5
Log signal S1~ SFourCan be converted to a digital signal.
Wear. Note that each analog signal S 1~ SFourIs the resistance R1
~ RFourAnd capacitor C1~ CFourBy low pass
Through each channel CH of the analog switch 2
1 to CH4 for high frequency noise generation
Minutes are removed in advance, and the analog
Signal S1~ SFourInstructions are stabilized.

【0005】[0005]

【発明が解決しようとする課題】ところが、一般的にア
ナログスイッチ2の出力側には容量成分C0 が幾らか存
在しており、上述した従来のアナログ信号の切換部10
では、この容量成分C0による影響が前記内部スイッチ
Swの切り換え時に顕著に現れることがあった。つま
り、図9に示すように、例えばチャンネルCH1に入力
されるアナログ信号S1 の電圧が、チャンネルCH2に
入力されるアナログ信号S2 の電圧に比べて大きい場合
に、内部スイッチSwをチャンネルCH1からチャンネ
ルCH2に切り換えたときに、出力点Aに過渡的な電圧
変動が生じていた。
However, generally, there is some capacitance component C 0 at the output side of the analog switch 2, and the above-described conventional analog signal switching section 10.
In some cases, the influence of the capacitance component C 0 may appear remarkably when the internal switch Sw is switched. That is, as shown in FIG. 9, for example, a voltage of the analog signals S 1 inputted to the channel CH1 is greater than the voltage of the analog signal S 2 to be input to the channel CH2, the internal switch Sw from the channel CH1 When switching to the channel CH2, a transient voltage fluctuation occurred at the output point A.

【0006】図9に示した波形が出力される状況は、ま
ず時間T0 〜T1 の間、内部スイッチSwがチャンネル
CH1を選択している間に、アナログ信号S1 に相当す
る電荷がコンデンサC0 にチャージされる。次いで、時
点T1 において内部スイッチSwをチャンネルCH2に
切り換えると、コンデンサC0 に蓄えられている電荷が
コンデンサC2 に流れてコンデンサC2 にチャージされ
る。
The waveform shown in FIG. 9 is output when the charge corresponding to the analog signal S 1 is stored in the capacitor while the internal switch Sw selects the channel CH 1 during the time T 0 to T 1. It is charged to C 0. Next, switch the internal switch Sw to the channel CH2 at time T 1, the charge stored in the capacitor C 0 is charged in the capacitor C 2 flows into the capacitor C 2.

【0007】そして、出力点Aに出力される電圧は、ア
ナログ信号S2 のローパスフィルタを構成する抵抗R2
およびコンデンサC2 の次定数C2 2 で定められる時
間t 1 の間、過渡的に変化する。つまり、内部スイッチ
Swを切り換えた時点T1 から一定期間t1 の間、出力
点Aに生じる電圧がチャンネルCH2に入力されるアナ
ログ信号S2 の電圧と異なっており、これが誤差となっ
てあらわれる。
The voltage output to the output point A is
Analog signal STwoOf the resistance R constituting the low-pass filter of FIG.Two
And capacitor CTwoNext constant CTwoRTwoWhen determined by
Interval t 1During this period, it changes transiently. That is, the internal switch
Time T at which Sw was switched1For a certain period of time t1Output during
The voltage generated at point A is input to channel CH2.
Log signal STwoIs different from the voltage of
Appears.

【0008】このため、前記ローパスフィルタによるカ
ットオフ周波数が低ければ低いほど前記時間t1 は長時
間になり、例えば、自動車排ガスの測定装置などのガス
分析計のセンサに取り付けられるローパスフィルタの場
合、100μs程度の過渡現象が生じていた。また、コ
ンデンサC0 に蓄えられている電荷が入力側のコンデン
サC2 に逆流するので、アナログ信号S1 〜S4 の入力
側の回路の安定性という点でも望ましくなかった。
For this reason, the lower the cut-off frequency of the low-pass filter, the longer the time t 1 becomes. For example, in the case of a low-pass filter attached to a sensor of a gas analyzer such as an automobile exhaust gas measuring device, A transient phenomenon of about 100 μs has occurred. Further, since the charge stored in the capacitor C 0 is flowing back to the capacitor C 2 of the input side, it was not also undesirable in terms of stability of the circuit on the input side of the analog signals S 1 to S 4.

【0009】なお、通常はアナログスイッチ2の特性と
して、前記スイッチSwの切換えによって切り換えられ
るアナログ信号の電圧が大きくなる場合には、その変化
に素早く追従できる特性がある。すなわち、アナログス
イッチ2の出力側にはコンデンサC0 のみならず、ダイ
オードD0 および抵抗R0 によって等価的に示すことが
できるような内部回路が存在することが考えられる。
Usually, as a characteristic of the analog switch 2, when the voltage of the analog signal switched by the switching of the switch Sw becomes large, there is a characteristic that it can quickly follow the change. That is, it is conceivable that not only the capacitor C 0 but also an internal circuit that can be equivalently represented by the diode D 0 and the resistor R 0 exists on the output side of the analog switch 2.

【0010】しかしながら、アナログスイッチ2に入力
されるアナログ信号S1 〜S4 の大きさは予め分かるも
のではないので、何れにしても前記過渡現象が生じる期
間t 1 の間はAD変換したデータを用いることができな
かった。そして、この問題によりアナログスイッチ2の
切換え速度を一定速度以上に上げることができず、これ
が例えばエンジンの回転に合わせて高速に変化する測定
値などのアナログ信号S1 〜S4 の入力に追従できなく
なる原因となっていた。また、アナログスイッチ2の切
換えを高速に行った場合に、入力されるアナログ信号S
1 〜S4 の電圧差の大きさによっては精度が悪くなって
しまうなどの不都合もあった。
However, input to the analog switch 2
Analog signal S1~ SFourI know the size of
In any case, the period when the transient phenomenon occurs
Interval t 1During the period, the AD converted data cannot be used.
won. And due to this problem, the analog switch 2
The switching speed cannot be increased beyond a certain speed.
Measurement changes fast, for example, according to the rotation of the engine
Analog signal S such as value1~ SFourCan not follow the input of
Had become a cause. Also, turn off analog switch 2.
When the replacement is performed at high speed, the input analog signal S
1~ SFourAccuracy may deteriorate depending on the magnitude of the voltage difference
There were inconveniences such as getting lost.

【0011】本発明は上述の事柄に留意してなされたも
のであって、高速に切り換えられるアナログスイッチに
おいても、その入出力電圧の安定化および高精度化を達
成できるアナログ信号の切換回路を提供することを目的
としている。
The present invention has been made in consideration of the above-mentioned circumstances, and provides an analog signal switching circuit capable of stabilizing an input / output voltage and achieving high precision even in an analog switch which can be switched at a high speed. It is intended to be.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、本発明のアナログ信号の切換回路は、複数のアナロ
グ信号の入力チャンネルを有し、各アナログ信号を選択
的に出力側に切換え接続するアナログスイッチを有する
アナログ信号の切換部において、前記アナログ信号の切
換え時にアナログスイッチの出力側に蓄積された電荷を
放電させる放電用回路を設けたことを特徴としている。
In order to achieve the above object, an analog signal switching circuit according to the present invention has a plurality of analog signal input channels, and selectively switches and connects each analog signal to an output side. In an analog signal switching section having an analog switch, a discharge circuit for discharging electric charges accumulated on an output side of the analog switch when the analog signal is switched is provided.

【0013】したがって、本発明のアナログ信号の切換
回路を用いることにより、アナログスイッチの切換え時
に出力側に蓄えられた電荷が放電されるので、アナログ
信号の切換え時に切換え前の状態でのアナログ信号の影
響を受けることが全くなくなる。また、一般的にアナロ
グスイッチは入力電圧の立上りには高速に応答できる特
性を有しているので高速切換えを可能とする。
Therefore, by using the analog signal switching circuit of the present invention, the electric charge stored on the output side is discharged when the analog switch is switched, so that when the analog signal is switched, the analog signal in the state before switching is switched. You will not be affected at all. In general, an analog switch has a characteristic of responding at a high speed to a rising edge of an input voltage, and thus enables high-speed switching.

【0014】前記アナログスイッチの一つの入力チャン
ネルを放電電位点に接続し、この入力チャンネルを前記
放電用回路とする場合には、回路をより簡素にすること
ができ、それだけ、生産コストを引き下げることができ
る。
When one input channel of the analog switch is connected to a discharge potential point and this input channel is used as the discharge circuit, the circuit can be simplified and the production cost can be reduced accordingly. Can be.

【0015】[0015]

【発明の実施の形態】図1は本発明の一例であるアナロ
グ信号の切換回路1の構成を示す図である。図1に示す
ように、本例のアナログ信号の切換回路1は例えば4入
力1出力のアナログスイッチ2と、このアナログスイッ
チ2の出力点A(接続側)を放電電位点(以下、コモン
という)Gに接続するアナログスイッチ3(放電用回
路)とからなる。また、このアナログスイッチ3の出力
点Aは例えばバッファ4を介してAD変換器5に接続さ
れている。6はそれぞれ前記アナログスイッチ2,3を
制御する制御信号Sc1 ,Sc2 を出力すると共に、A
D変換器5から出力されるデジタル信号を入力するCP
Uである。
FIG. 1 is a diagram showing a configuration of an analog signal switching circuit 1 which is an example of the present invention. As shown in FIG. 1, an analog signal switching circuit 1 of the present embodiment has an analog switch 2 having, for example, four inputs and one output, and an output point A (connection side) of the analog switch 2 having a discharge potential point (hereinafter referred to as a common). And an analog switch 3 (discharge circuit) connected to G. The output point A of the analog switch 3 is connected to an AD converter 5 via a buffer 4, for example. 6 outputs control signals Sc 1 and Sc 2 for controlling the analog switches 2 and 3, respectively.
CP for inputting a digital signal output from the D converter 5
U.

【0016】なお、以下の明細書の各説明において、図
8,9に示した図と同じ符号を付した部材は同一または
同等の部材であるので、その詳細な説明を省略して、重
複説明を避ける。
In the following description of the specification, members denoted by the same reference numerals as those shown in FIGS. 8 and 9 are the same or equivalent members, and therefore, detailed description thereof will be omitted, and redundant description will be omitted. Avoid.

【0017】図2は図1に示すアナログ信号の切換回路
1の出力点Aにおける出力波形および各制御信号S
1 ,Sc2 の状態を示す図である。すなわち、まず時
間T0 〜T1 の期間に、CPU6はアナログスイッチ2
に対してその内部スイッチSw1をチャンネルCH1に
接続する制御信号Sc1 を出力すると共に、アナログス
イッチ3に対してその内部スイッチSw2を開状態にす
る制御信号Sc2 を出力する。この時、アナログ信号S
1 の電圧に相当する電荷がコンデンサC0 にチャージさ
れる。
FIG. 2 shows an output waveform at an output point A of the analog signal switching circuit 1 shown in FIG.
It is a diagram showing a state of c 1, Sc 2. That is, first, during the period of time T 0 to T 1 , the CPU 6
Its internal switches Sw1 and outputs a control signal Sc 1 to be connected to the channel CH1, outputs a control signal Sc 2 to the internal switch Sw2 to the open state with respect to the analog switch 3 against. At this time, the analog signal S
Charge corresponding to the first voltage is charged in the capacitor C 0.

【0018】次いで、時間T1 〜T2 の期間にCPU6
はまずアナログスイッチ2をアウトプットディセーブル
(図2には”OD”と記載している)状態にして、出力
点Aがどのチャンネルも選択されていない状態とする制
御信号Sc1 を出力したのちに、アナログスイッチ3の
内部スイッチSw2を閉状態にする制御信号Sc2 を出
力する。このとき、コンデンサC0 にチャージされてい
た電荷が放電されて接続点Aの出力電圧が0V(放電電
位点と同電位)になる。なお、アナログスイッチ3が閉
状態である時間t2 は接続点Aの電位が0Vになるのに
必要な時間があればよく、通常のアナログスイッチ2,
3の場合例えば1μs程度でよい。
Next, during the period of time T 1 to T 2 , the CPU 6
The after outputted a control signal Sc 1 is the first analog switch 2 outputs disabled by the state (in FIG. 2 is being described as "OD"), any channel output point A is a state of not being selected , and it outputs a control signal Sc 2 to the internal switch Sw2 of the analog switch 3 closed. At this time, the charge charged in the capacitor C 0 is discharged, and the output voltage at the connection point A becomes 0 V (the same potential as the discharge potential point). The time t 2 during which the analog switch 3 is in the closed state may be any time required for the potential at the connection point A to become 0 V.
In the case of 3, for example, it may be about 1 μs.

【0019】次に、時点T2 においてCPU6はアナロ
グスイッチ3を開状態に切り換える制御信号Sc2 を出
力したのちに、アナログスイッチ2の内部スイッチSw
1をチャンネルCH2に切り換える制御信号Sc1 を出
力する。このとき、接続点Aの電位は、素早くチャンネ
ルCH2に入力されるアナログ信号S2 と同電位とな
る。
Next, at time T 2 , the CPU 6 outputs a control signal Sc 2 for switching the analog switch 3 to the open state, and then switches the internal switch Sw of the analog switch 2.
And it outputs the control signal Sc 1 to switch 1 to the channel CH2. At this time, the potential at the connection point A, the analog signal S 2 to be input to quickly channel CH2 at the same potential.

【0020】すなわち、本発明は、アナログスイッチ2
の内部スイッチSw1を切換えるときに、旧チャンネル
CH1を切り離した後で、かつ、新チャンネルCH2に
切り換える前に、コンデンサC0 に蓄えられた電荷(ア
ナログスイッチ2の出力側に蓄積された電荷)を一度放
電し、次に、新チャンネル2へ切り換えるようにした放
電用回路3を追加したことにより、チャンネル切換え時
に前のチャンネルのアナログ信号の影響を受けることな
く、高速に切り換えることができる。
That is, the present invention provides an analog switch 2
When switching the internal switch Sw1 of, after disconnecting the old channel CH1, and, before switching to the new channel CH2, the charge stored in the capacitor C 0 (the charge accumulated in the output side of the analog switch 2) By adding the discharging circuit 3 that discharges once and then switches to the new channel 2, switching can be performed at high speed without being affected by the analog signal of the previous channel when switching channels.

【0021】本例の場合には、チャンネル切換えをした
時点T1 から数μs後には安定したアナログ信号S2
出力することができ、従来と比較すると数十倍の速さで
チャンネル切換えを可能にすることができる。また、以
前のチャンネルの影響を全く受けないので、それだけ精
度を向上させることができる。すなわち、エンジンが排
ガス測定装置のアナログ信号S1 〜S4 のスイッチ切り
換えのように高速性が求められるような部分において
も、本発明のアナログ信号の切換回路を用いることによ
り、確実なスイッチ切換えが可能である。
[0021] In the case of this example, from time T 1 in which the channel switching after several μs can output a stable analog signal S 2, enable channel change by several tens of times faster when compared to conventional Can be In addition, since there is no influence of the previous channel, the accuracy can be improved accordingly. That is, even in a part where the engine requires high speed such as switching of the analog signals S 1 to S 4 of the exhaust gas measuring device, reliable switching can be performed by using the analog signal switching circuit of the present invention. It is possible.

【0022】なお、上述した例においては、アナログス
イッチ2の制御信号Sc1 および放電用回路3を構成す
るアナログスイッチ3の制御信号Sc2 をCPU6から
直接与えられており、いわば、このCPU6がアナログ
スイッチ2,3の制御回路となる例を示しているが、本
発明はこれに限られるものではない。たとえば、図3に
示すように、アナログスイッチ2の切換え制御信号Sc
を入力して、アナログスイッチ2,3の制御信号C1
2 を生成する制御回路7を別途設けてもよい。
[0022] In the example described above, the control signal Sc 2 of analog switch 3 constituting the control signal Sc 1 and the discharging circuit 3 of the analog switches 2 are given directly from the CPU6, so to speak, the CPU6 analog Although an example of a control circuit for the switches 2 and 3 is shown, the present invention is not limited to this. For example, as shown in FIG. 3, the switching control signal Sc of the analog switch 2
And input control signals C 1 ,
It may be provided separately control circuit 7 that generates a C 2.

【0023】図4は制御信号Scによる各制御信号Sc
1 ,Sc2 の生成方法を説明する図である。図4に示す
ように、前記制御回路7は、制御信号Scによるチャン
ネルCH1〜CH4の切換え時に、短い期間t2 の間だ
け、アナログスイッチ3を閉状態に切り換える制御信号
Sc2 を生成すると共に、前記制御信号Scに対して期
間t2 を含む僅かに長い期間のアウトプットディスイネ
ーブル期間ODを挿入して制御信号Sc1 を生成するよ
うに構成されている。このような制御回路7をアナログ
信号の切換回路1に含めることにより、アナログ信号の
切換回路1を扱いやすくすることができる。
FIG. 4 shows each control signal Sc based on the control signal Sc.
FIG. 3 is a diagram illustrating a method for generating 1 and Sc 2 . As shown in FIG. 4, the control circuit 7, when switching channels CH1~CH4 by the control signal Sc, only during a brief period t 2, to generate a control signal Sc 2 for switching the analog switch 3 in the closed state, It is configured to generate a control signal Sc 1 by inserting the output disenable period OD of slightly longer period including a period t 2 with respect to the control signal Sc. By including such a control circuit 7 in the switching circuit 1 for analog signals, the switching circuit 1 for analog signals can be easily handled.

【0024】また、上述した各例においては、アナログ
スイッチ2の出力側に存在するコンデンサC0 に蓄積さ
れた電荷を放電させる放電用回路3’をアナログスイッ
チ3によって形成した例を示しているが、本発明はこれ
に限られるものではなく、様々に変形可能である。
Further, in each example described above, an example of forming a capacitor C 0 discharging circuit discharges the charge accumulated in the 3 'present at the output side of the analog switch 2 by the analog switch 3 However, the present invention is not limited to this, and can be variously modified.

【0025】図5は前記アナログスイッチ3の代わりに
トランジスタ8を放電用回路として設けた例を示してい
る。また、このトランジスタ8に代えてFETを用いる
などの変形も容易に行うことができる。すなわち、これ
らのトランジスタ8(FETも含む)をアナログスイッ
チ3の代わりに用いることにより、アナログ信号の切換
回路1の構成をより簡素に、また、より高速にすること
ができ、それだけ生産コストを引き下げることができ
る。さらに、前記トランジスタ8(FETも含む)の代
わりに、フォトMOSリレーを使用したり、電磁リレー
を用いることも可能である。
FIG. 5 shows an example in which a transistor 8 is provided as a discharging circuit instead of the analog switch 3. Further, modifications such as using an FET in place of the transistor 8 can be easily performed. In other words, by using these transistors 8 (including FETs) in place of the analog switches 3, the configuration of the analog signal switching circuit 1 can be made simpler and faster, and the production cost can be reduced accordingly. be able to. Further, instead of the transistor 8 (including the FET), a photo MOS relay or an electromagnetic relay can be used.

【0026】図6,7は本発明の別の変形例を示す図で
ある。図6に示すように本例のアナログ信号の切換回路
1は放電用回路として別途のアナログスイッチ3やその
他のスイッチング素子8等を用いることなく、アナログ
スイッチ2の開いている入力チャンネルCH5を用いて
放電用回路を形成している。すなわち、図7に示すよう
に入力チャンネルCH5を放電電位点Gに接続すること
により、各チャンネルCH1〜CH4を切り換えるとき
に、一端チャンネルCH5に接続するような制御信号S
c’をアナログスイッチ2に出力することにより、コン
デンサC0 に蓄積された電荷を放電することができる。
すなわち、アナログスイッチ2のチャンネルCH5が放
電用回路3''を構成する。
FIGS. 6 and 7 show another modification of the present invention. As shown in FIG. 6, the analog signal switching circuit 1 of this embodiment uses the input channel CH5 in which the analog switch 2 is open, without using a separate analog switch 3 or other switching elements 8 or the like as a discharging circuit. A discharge circuit is formed. That is, by connecting the input channel CH5 to the discharge potential point G as shown in FIG. 7, when switching between the channels CH1 to CH4, a control signal S such that one end is connected to the channel CH5.
The c 'by outputting the analog switch 2, it is possible to discharge the charge accumulated in the capacitor C 0.
That is, the channel CH5 of the analog switch 2 forms the discharging circuit 3 ″.

【0027】本例のように構成した場合には、アナログ
信号の切換回路1の構成をさらに簡素化することがで
き、可及的に製造コストの削減を行うことができる。な
お、アナログスイッチを各チャンネルCH1〜CH4に
切り換えるように制御する制御信号Scを上述の制御信
号Sc’に変換するような制御回路を設けるなどの変更
も可能である。
In the case of this embodiment, the configuration of the analog signal switching circuit 1 can be further simplified, and the manufacturing cost can be reduced as much as possible. It is also possible to make a change such as providing a control circuit for converting the control signal Sc for controlling the analog switch to each of the channels CH1 to CH4 into the above-described control signal Sc ′.

【0028】なお、上述した各例においては、選択した
アナログ信号S1 〜S4 をAD変換器5に入力して、こ
れをデジタル信号に変換する例を示しているが、本発明
はこれに限られるものではない。すなわち、選択接続さ
れたアナログ信号S1 〜S4を各種のアナログの演算回
路などに高速に切り換えて入力する場合にも用いること
ができる。また、アナログスイッチ2に入力されるアナ
ログ信号の数も限定するものではないことは言うまでも
ない。
In each of the above examples, the selected analog signals S 1 to S 4 are input to the AD converter 5 and converted into digital signals. It is not limited. That is, the present invention can also be used when the selectively connected analog signals S 1 to S 4 are switched and input to various analog arithmetic circuits at high speed. Needless to say, the number of analog signals input to the analog switch 2 is not limited.

【0029】さらに、上述の各例では、単電源動作をす
るアナログスイッチ2の例を示しているが本発明はこれ
に限られるものではなく、例えば±12Vの電源で動作
するものであっても実施可能である。この場合、前記放
電用回路が接続される放電電位点はコモンGではなく、
負の電源−12Vである。
Further, in each of the above examples, the example of the analog switch 2 which operates with a single power supply is shown. However, the present invention is not limited to this, and even if it operates with a power supply of ± 12 V, for example. It is feasible. In this case, the discharge potential point to which the discharge circuit is connected is not the common G, but
The negative power supply is -12V.

【0030】加えて、上記各説明において、図示したア
ナログスイッチ2の出力側の内部回路の等価回路は、そ
の特性から考慮されたものであるから、実際のICの内
部がこのような構成になっていることを示すものではな
い。それゆえに、本願発明の特許請求の範囲では、前記
等価回路中のコンデンサC0 に蓄えられた電荷のこと
を、「アナログスイッチの出力側に蓄積された電荷」と
表現している。
In addition, in each of the above descriptions, the equivalent circuit of the internal circuit on the output side of the analog switch 2 shown is taken into consideration from the characteristics thereof. It does not indicate that Therefore, in the claims of the present invention, the charge stored in the capacitor C 0 in the equivalent circuit is expressed as “the charge stored on the output side of the analog switch”.

【0031】[0031]

【発明の効果】以上説明したように、本発明によれば、
アナログスイッチの切換え時に切換え前の状態における
アナログ信号の影響を受けることなく、スイッチ切換え
に対して高速に応答することが可能となる。また、前記
アナログスイッチの一つの入力チャンネルを放電電位点
に接続し、この入力チャンネルを前記放電用回路とする
場合には、回路をより簡素にすることができ、それだ
け、生産コストを引き下げることができる。
As described above, according to the present invention,
When the analog switch is switched, it is possible to respond to the switch switching at a high speed without being affected by the analog signal in the state before the switching. Further, in the case where one input channel of the analog switch is connected to a discharge potential point and this input channel is used as the discharge circuit, the circuit can be simplified and the production cost can be reduced accordingly. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のアナログ信号の切換回路の一例の構成
を示す図である。
FIG. 1 is a diagram showing a configuration of an example of an analog signal switching circuit of the present invention.

【図2】前記アナログ信号の切換回路の動作を示す図で
ある。
FIG. 2 is a diagram illustrating the operation of the analog signal switching circuit.

【図3】前記アナログ信号の切換回路の変形例を示す図
である。
FIG. 3 is a diagram showing a modified example of the analog signal switching circuit.

【図4】図3に示すアナログ信号の切換回路の制御方法
を説明する図である。
FIG. 4 is a diagram illustrating a control method of the analog signal switching circuit shown in FIG. 3;

【図5】前記アナログ信号の切換回路の別の例を示す図
である。
FIG. 5 is a diagram showing another example of the analog signal switching circuit.

【図6】前記アナログ信号の切換回路を可及的に簡素化
した例を示す図である。
FIG. 6 is a diagram showing an example in which the analog signal switching circuit is simplified as much as possible.

【図7】図6に示すアナログ信号の切換回路の制御方法
を説明する図である。
FIG. 7 is a diagram illustrating a method of controlling the analog signal switching circuit shown in FIG. 6;

【図8】従来のアナログ信号の切換部の構成を示す図で
ある。
FIG. 8 is a diagram showing a configuration of a conventional analog signal switching unit.

【図9】前記アナログ信号の切換部の動作を示す図であ
る。
FIG. 9 is a diagram showing the operation of the analog signal switching unit.

【符号の説明】[Explanation of symbols]

1…アナログ信号の切換回路、2…アナログスイッチ、
3,3',3''…放電用回路、A…出力側、CH1〜CH
4…入力チャンネル、G…放電電位点、S1 〜S4 …ア
ナログ信号。
1. Analog signal switching circuit 2: Analog switch
3, 3 ', 3'': discharge circuit, A: output side, CH1 to CH
4: input channel, G: discharge potential point, S 1 to S 4 : analog signal.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のアナログ信号の入力チャンネルを
有し、各アナログ信号を選択的に出力側に切換え接続す
るアナログスイッチを有するアナログ信号の切換部にお
いて、前記アナログ信号の切換え時にアナログスイッチ
の出力側に蓄積された電荷を放電させる放電用回路を設
けたことを特徴とするアナログ信号の切換回路。
1. An analog signal switching section having an input channel for a plurality of analog signals and having an analog switch for selectively switching and connecting each analog signal to an output side. A switching circuit for an analog signal, comprising a discharging circuit for discharging a charge accumulated on a side of the analog signal.
【請求項2】 前記アナログスイッチの一つの入力チャ
ンネルを放電電位点に接続し、この入力チャンネルを前
記放電用回路とする請求項1に記載のアナログ信号の切
換回路。
2. The analog signal switching circuit according to claim 1, wherein one input channel of said analog switch is connected to a discharge potential point, and said input channel is used as said discharge circuit.
JP33700898A 1998-11-27 1998-11-27 Analog signal switching circuit Expired - Fee Related JP3640817B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33700898A JP3640817B2 (en) 1998-11-27 1998-11-27 Analog signal switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33700898A JP3640817B2 (en) 1998-11-27 1998-11-27 Analog signal switching circuit

Publications (2)

Publication Number Publication Date
JP2000165217A true JP2000165217A (en) 2000-06-16
JP3640817B2 JP3640817B2 (en) 2005-04-20

Family

ID=18304618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33700898A Expired - Fee Related JP3640817B2 (en) 1998-11-27 1998-11-27 Analog signal switching circuit

Country Status (1)

Country Link
JP (1) JP3640817B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014028027A (en) * 2012-07-31 2014-02-13 Toshiba Corp Ultrasonic diagnostic apparatus, switching control program and switching control method
WO2020110647A1 (en) * 2018-11-26 2020-06-04 株式会社ケーヒン Electronic control unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014028027A (en) * 2012-07-31 2014-02-13 Toshiba Corp Ultrasonic diagnostic apparatus, switching control program and switching control method
WO2020110647A1 (en) * 2018-11-26 2020-06-04 株式会社ケーヒン Electronic control unit

Also Published As

Publication number Publication date
JP3640817B2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
EP2076963B1 (en) Improvements to ramp-based analog to digital converters
US7030791B2 (en) A/D conversion device having input level shift and output correction function
US6466076B2 (en) Variable delay circuit having a ramp voltage generating unit
EP0851434B1 (en) Sample hold circuit and semiconductor device having the same
FR2692737A1 (en) Digital-to-analog converter.
JP2001320250A (en) Offset correcting circuit, offset correction voltage generating circuit and integration circuit
US20110025536A1 (en) Pipeline a/d converter
JP2000165217A (en) Changeover circuit for analog signal
JPS61193521A (en) Analog-digital converting circuit
JPS59154808A (en) Amplifier circuit and semiconductor integrated circuit using it
JPH1038930A (en) Circuit for detecting peak voltage
JPH11205151A (en) Modulator and oversample type a/d converter
JP4650011B2 (en) Comparator circuit
JP3090099B2 (en) D / A converter
KR100282443B1 (en) Digital / Analog Converter
KR20130103010A (en) Variable voltage reference generator and analog-to-digital converter using thereof
US6087876A (en) Time delay generator and method
JPS6146614A (en) Semiconductor integrated circuit device
JP2001267926A (en) Digital-to-analog converter
JP2002197886A (en) Sample-and-hold circuit
JPH09148930A (en) Offset voltage correction circuit for operational amplifier
JP2003347862A (en) Circuit for preventing pop sound
JP3471256B2 (en) A / D converter
JP2002062333A (en) Measuring apparatus
JPH0122767B2 (en)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees