JP3640817B2 - Analog signal switching circuit - Google Patents
Analog signal switching circuit Download PDFInfo
- Publication number
- JP3640817B2 JP3640817B2 JP33700898A JP33700898A JP3640817B2 JP 3640817 B2 JP3640817 B2 JP 3640817B2 JP 33700898 A JP33700898 A JP 33700898A JP 33700898 A JP33700898 A JP 33700898A JP 3640817 B2 JP3640817 B2 JP 3640817B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- switching
- circuit
- analog switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はアナログ信号の切換回路に関するものであり、より詳しくは、アナログスイッチなどの切換回路における入出力電圧の安定化を図ることができるアナログ信号の切換回路に関する。
【0002】
【従来の技術】
従来より、複数のアナログ信号を選択的に出力するためにアナログスイッチが用いられている。図8は、アナログスイッチを用いた従来のアナログ信号の切換回路10の一例を示している。
【0003】
図8において、2は4入力1出力のアナログスイッチ、4はアナログスイッチ2の出力側に接続されるバッファ、5はバッファ4から出力されるアナログ信号をデジタル信号に変換するAD変換器、6は前記アナログスイッチ2のスイッチ切換えを制御する制御信号Scを出力すると共にAD変換器5からデジタル信号を入力するCPUである。CPU6は制御信号Scによって前記アナログスイッチ2の内部スイッチSwを周期的に切り換えることにより、各アナログ信号S1 〜S4 を順にAD変換して入力することができる。
【0004】
つまり、上述したようにアナログスイッチ2をアナログ信号の切換回路10として用いることにより、比較的高価なAD変換器5を一つ用いて4つのアナログ信号S1 〜S4 をデジタル信号に変換することができる。なお、各アナログ信号S1 〜S4 は各々抵抗R1〜R4 およびコンデンサC1 〜C4 によるローパスフィルタを介して、アナログスイッチ2の各チャンネルCH1〜CH4に接続されることにより、高周波のノイズ成分を予め除去しており、デジタル変換するときにアナログ信号S1 〜S4 の指示が安定するようにしている。
【0005】
【発明が解決しようとする課題】
ところが、一般的にアナログスイッチ2の出力側には容量成分C0 が幾らか存在しており、上述した従来のアナログ信号の切換回路10では、この容量成分C0 による影響が前記内部スイッチSwの切り換え時に顕著に現れることがあった。つまり、図9に示すように、例えばチャンネルCH1に入力されるアナログ信号S1 の電圧が、チャンネルCH2に入力されるアナログ信号S2 の電圧に比べて大きい場合に、内部スイッチSwをチャンネルCH1からチャンネルCH2に切り換えたときに、出力点Aに過渡的な電圧変動が生じていた。
【0006】
図9に示した波形が出力される状況は、まず時間T0 〜T1 の間、内部スイッチSwがチャンネルCH1を選択している間に、アナログ信号S1 に相当する電荷がコンデンサC0 にチャージされる。次いで、時点T1 において内部スイッチSwをチャンネルCH2に切り換えると、コンデンサC0 に蓄えられている電荷がコンデンサC2 に流れてコンデンサC2 にチャージされる。
【0007】
そして、出力点Aに出力される電圧は、アナログ信号S2 のローパスフィルタを構成する抵抗R2 およびコンデンサC2 の時定数C2 R2 で定められる時間t1 の間、過渡的に変化する。つまり、内部スイッチSwを切り換えた時点T1 から一定期間t1 の間、出力点Aに生じる電圧がチャンネルCH2に入力されるアナログ信号S2 の電圧と異なっており、これが誤差となってあらわれる。
【0008】
このため、前記ローパスフィルタによるカットオフ周波数が低ければ低いほど前記時間t1 は長時間になり、例えば、自動車排ガスの測定装置などのガス分析計のセンサに取り付けられるローパスフィルタの場合、100μs程度の過渡現象が生じていた。また、コンデンサC0 に蓄えられている電荷が入力側のコンデンサC2 に逆流するので、アナログ信号S1 〜S4 の入力側の回路の安定性という点でも望ましくなかった。
【0009】
なお、通常はアナログスイッチ2の特性として、前記スイッチSwの切換えによって切り換えられるアナログ信号の電圧が大きくなる場合には、その変化に素早く追従できる特性がある。すなわち、アナログスイッチ2の出力側にはコンデンサC0 のみならず、ダイオードD0 および抵抗R0 によって等価的に示すことができるような内部回路が存在することが考えられる。
【0010】
しかしながら、アナログスイッチ2に入力されるアナログ信号S1 〜S4 の大きさは予め分かるものではないので、何れにしても前記過渡現象が生じる期間t1 の間はAD変換したデータを用いることができなかった。そして、この問題によりアナログスイッチ2の切換え速度を一定速度以上に上げることができず、これが例えばエンジンの回転に合わせて高速に変化する測定値などのアナログ信号S1 〜S4 の入力に追従できなくなる原因となっていた。また、アナログスイッチ2の切換えを高速に行った場合に、入力されるアナログ信号S1 〜S4 の電圧差の大きさによっては精度が悪くなってしまうなどの不都合もあった。
【0011】
本発明は上述の事柄に留意してなされたものであって、高速に切り換えられるアナログスイッチにおいても、その入出力電圧の安定化および高精度化を達成できるアナログ信号の切換回路を提供することを目的としている。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るアナログ信号の切換回路は、複数のアナログ信号の入力チャンネルを有し、前記入力チャンネルの一つを選択的に出力側に切換え接続するアナログスイッチと、このアナログスイッチの切換え時にそのアナログスイッチの出力点を放電電位点に接続して該アナログスイッチの出力側に蓄積された電荷を放電させる放電用回路と、前記アナログスイッチにチャンネル切換え制御信号を出力するCPUとを有するアナログ信号の切換回路において、前記CPUから出力されるチャンネル切換え制御信号の入力に伴い、前記放電用回路の内部スイッチを閉状態に切り換える制御信号及びその放電用回路の内部スイッチの閉状態時間を含みそれよりも長い期間アナログスイッチの出力点がいずれのチャンネルも選択されていない状態のアウトプットディスイネーブル期間が挿入されたアナログスイッチの制御信号を生成するように構成された制御回路を設けたことを特徴としている。
また、請求項2に記載の発明に係るアナログ信号の切換回路は、前記放電用回路が、前記アナログスイッチの空いている一つの入力チャンネルを放電電位点に接続して形成されているものである。
【0013】
したがって、本発明のアナログ信号の切換回路を用いることにより、アナログスイッチの切換え時で、旧チャンネルから切り離した後で新チャンネルへの切換え接続前に、アナログスイッチの出力側に蓄えられた電荷が放電用回路を経て放電されるので、アナログ信号の切換え時に切換え前の状態でのアナログ信号の影響を受けることが全くなくなる。また、一般的にアナログスイッチは入力電圧の立上りには高速に応答できる特性を有しているので高速切換えを可能とする。
【0014】
特に、請求項2のように、前記アナログスイッチの空いている一つの入力チャンネルを放電電位点に接続し、この空いている入力チャンネルを前記放電用回路に形成する場合には、放電用回路をより簡素化することができ、それだけ、アナログ信号の切換回路の生産コストを引き下げることができる。
【0015】
【発明の実施の形態】
図1は本発明に係るアナログ信号の切換回路1の構成の一例を示す図である。図1に示すように、本例のアナログ信号の切換回路1は例えば4入力1出力のアナログスイッチ2と、このアナログスイッチ2の出力点A(接続側)を放電電位点(以下、コモンという)Gに接続するアナログスイッチ(放電用回路)3とからなる。また、このアナログスイッチ3の出力点Aは例えばバッファ4を介してAD変換器5に接続されている。6は前記アナログスイッチ2のチャンネル切換え制御信号Scを出力すると共に、AD変換器5から出力されるデジタル信号を入力するCPUである。7はCPU6から出力されるチャンネル切換え制御信号Scの入力に伴い、前記アナログスイッチ2,3を制御する制御信号Sc 1 ,Sc 2 を生成しそれら制御信号Sc 1 ,Sc 2 を出力する制御回路である。
【0016】
なお、以下の説明において、図8,9に示した図と同じ符号を付した部材は同一または同等の部材であるので、その詳細な説明を省略して、重複説明を避ける。
【0017】
図2は図1に示すアナログ信号の切換回路1の出力点Aにおける出力波形および各制御信号Sc1 ,Sc2 の状態を示す図である。すなわち、まず時間T0 〜T1 の期間に、CPU6から出力されるチャンネル切換え制御信号Scが制御回路7に入力され、この制御回路7からアナログスイッチ2に対してその内部スイッチSw1をチャンネルCH1に接続する制御信号Sc1 を出力すると共に、アナログスイッチ3に対してその内部スイッチSw2を開状態にする制御信号Sc2 を出力する。この時、アナログ信号S1 の電圧に相当する電荷がコンデンサC0 にチャージされる。
【0018】
次いで、時間T1 〜T2 の期間にCPU6はまずアナログスイッチ2をアウトプットディスイネーブル(図2には”OD”と記載している)状態にして、出力点Aがどのチャンネルも選択されていない状態とする制御信号Sc1 を出力したのちに、アナログスイッチ3の内部スイッチSw2を閉状態にする制御信号Sc2 を出力する。このとき、コンデンサC0 にチャージされていた電荷がアナログスイッチ3を経てコモンGに放電されて出力点Aの出力電圧が0V(放電電位点と同電位)になる。なお、アナログスイッチ3が閉状態である時間t2 は接続点Aの電位が0Vになるのに必要な時間があればよく、通常のアナログスイッチ2,3の場合例えば1μs程度でよい。
【0019】
次に、時点T2 においてCPU6はアナログスイッチ3を開状態に切り換える制御信号Sc2 を出力したのちに、アナログスイッチ2の内部スイッチSw1をチャンネルCH2に切り換える制御信号Sc1 を出力する。このとき、接続点Aの電位は、素早くチャンネルCH2に入力されるアナログ信号S2 と同電位となる。
【0020】
すなわち、本発明は、アナログスイッチ2の内部スイッチSw1を切換えるときに、旧チャンネルCH1を切り離した後で、かつ、新チャンネルCH2に切り換える前に、コンデンサC0 に蓄えられた電荷(アナログスイッチ2の出力側に蓄積された電荷)を一度放電し、次に、新チャンネル2へ切り換えるようにした放電用回路3を追加したことにより、チャンネル切換え時に旧チャンネルのアナログ信号の影響を受けることなく、高速に切り換えることができる。
【0021】
本例の場合には、チャンネル切換えをした時点T1 から数μs後には安定したアナログ信号S2 を出力することができ、従来と比較すると数十倍の速さでチャンネル切換えを可能にすることができる。また、以前のチャンネルの影響を全く受けないので、それだけ精度を向上させることができる。すなわち、エンジンが排ガス測定装置のアナログ信号S1〜S4 のスイッチ切り換えのように高速性が求められるような部分においても、本発明のアナログ信号の切換回路を用いることにより、確実なスイッチ切換えが可能である。
【0022】
なお、本発明では、上述した例のように、アナログスイッチ2の制御信号Sc1 および放電用回路を構成するアナログスイッチ3の制御信号Sc2 をCPU6から直接与えるのでなく、図3に拡大して示すように、CPU6から出力されるチャンネル切換え制御信号Scを制御回路7に入力して、この制御回路7でアナログスイッチ2,3の制御信号Sc1 ,Sc2 を生成するように構成している。
【0023】
図4はCPU6から出力されるチャンネル切換え制御信号Scによる各制御信号Sc1,Sc2の生成方法を説明する図である。図4に示すように、前記制御回路7は、制御信号ScによるチャンネルCH1〜CH4の切換え時に、短い期間t2 の間だけ、アナログスイッチ3を閉状態に切り換える制御信号Sc2 を生成すると共に、前記制御信号Scに対して期間t2 を含む僅かに長い期間のアウトプットディスイネーブル期間ODを挿入して制御信号Sc1 を生成するように構成されている。このような制御回路7をアナログ信号の切換回路1に含めることにより、アナログ信号の切換回路1を扱いやすくすることができる。
【0024】
また、上述した各例においては、アナログスイッチ2の出力側に存在するコンデンサC0 に蓄積された電荷を放電させる放電用回路3’をアナログスイッチ3によって形成した例を示しているが、本発明はこれに限られるものではなく、様々に変形可能である。
【0025】
図5は前記アナログスイッチ3の代わりにトランジスタ8を放電用回路として設けた例を示している。また、このトランジスタ8に代えてFETを用いるなどの変形も容易に行うことができる。すなわち、これらのトランジスタ8(FETも含む)をアナログスイッチ3の代わりに用いることにより、アナログ信号の切換回路1の構成をより簡素に、また、より高速にすることができ、それだけ生産コストを引き下げることができる。さらに、前記トランジスタ8(FETも含む)の代わりに、フォトMOSリレーを使用したり、電磁リレーを用いることも可能である。
【0026】
図6,7は本発明の別の変形例を示す図である。図6に示すように本例のアナログ信号の切換回路1は放電用回路として別途のアナログスイッチ3やその他のスイッチング素子8等を用いることなく、アナログスイッチ2の空いている入力チャンネルCH5を用いて放電用回路を形成している。すなわち、図7に示すように入力チャンネルCH5を放電電位点Gに接続することにより、各チャンネルCH1〜CH4を切り換えるときに、一端チャンネルCH5に接続するような制御信号Sc’をアナログスイッチ2に出力することにより、コンデンサC0 に蓄積された電荷を放電することができる。すなわち、アナログスイッチ2の空チャンネルCH5が放電用回路3''を構成する。
【0027】
本例のように構成した場合には、アナログ信号の切換回路1の構成をさらに簡素化することができ、可及的に製造コストの削減を行うことができる。なお、この例の場合も、CPU6から出力されるチャンネル切換え制御信号Scの入力に伴い、放電用回路3 '' の内部スイッチを兼用するアナログスイッチ2の内部スイッチSw1を各チャンネルCH1〜CH5に順次切り換えるように制御する制御信号Sc’を生成し出力する制御回路7を設けている。
【0028】
なお、上述した各例においては、選択したアナログ信号S1 〜S4 をAD変換器5に入力して、これをデジタル信号に変換するようにしているが、本発明はこれに限られるものではない。すなわち、選択接続されたアナログ信号S1 〜S4 を各種のアナログの演算回路などに高速に切り換えて入力する場合にも用いることができる。また、アナログスイッチ2に入力されるアナログ信号の数も限定するものではないことは言うまでもない。
【0029】
さらに、上述の各例では、単電源動作をするアナログスイッチ2の例を示しているが本発明はこれに限られるものではなく、例えば±12Vの電源で動作するものであっても実施可能である。この場合、前記放電用回路が接続される放電電位点はコモンGではなく、負の電源−12Vである。
【0030】
加えて、上記各説明において、図示したアナログスイッチ2の出力側の内部回路の等価回路は、その特性から考慮されたものであるから、実際のICの内部がこのような構成になっていることを示すものではない。それゆえに、本発明の特許請求の範囲では、前記等価回路中のコンデンサC0 に蓄えられた電荷のことを、「アナログスイッチの出力側に蓄積された電荷」と表現している。
【0031】
【発明の効果】
以上説明したように、本発明によれば、アナログスイッチの切換え時に切換え前の状態におけるアナログ信号の影響を受けることなく、スイッチ切換えに対して高速に応答することが可能となる。また、請求項2のように、前記アナログスイッチの一つの入力チャンネルを放電電位点に接続し、この入力チャンネルを前記放電用回路とする場合には、回路をより簡素にすることができ、それだけ、生産コストを引き下げることができる。
【図面の簡単な説明】
【図1】 本発明のアナログ信号の切換回路の一例の構成を示す図である。
【図2】 前記アナログ信号の切換回路の動作を示す図である。
【図3】 前記アナログ信号の切換回路の変形例を示す図である。
【図4】 図3に示すアナログ信号の切換回路の制御方法を説明する図である。
【図5】 前記アナログ信号の切換回路の別の例を示す図である。
【図6】 本発明のアナログ信号の切換回路の変形例の構成を示す図である。
【図7】 図6に示すアナログ信号の切換回路の制御方法を説明する図である。
【図8】 従来のアナログ信号の切換部の構成を示す図である。
【図9】 前記アナログ信号の切換部の動作を示す図である。
【符号の説明】
1…アナログ信号の切換回路、2…アナログスイッチ、3,3',3''…放電用回路、7…制御回路、A…出力点、CH1〜CH4…入力チャンネル、CH5…空いている入力チャンネル、G…放電電位点、S1 〜S4 …アナログ信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an analog signal switching circuit, and more particularly to an analog signal switching circuit capable of stabilizing an input / output voltage in a switching circuit such as an analog switch.
[0002]
[Prior art]
Conventionally, an analog switch is used to selectively output a plurality of analog signals. Figure 8 shows an example of the
[0003]
In FIG. 8, 2 is an analog switch with 4 inputs and 1 output, 4 is a buffer connected to the output side of the
[0004]
That is, by using the
[0005]
[Problems to be solved by the invention]
However, in general, some capacitance component C 0 exists on the output side of the
[0006]
Situation in which the waveform shown in FIG. 9 is output during the first time T 0 through T 1, the charge while the internal switch Sw is selecting channel CH1, the capacitor C 0 charge corresponding to the analog signal S1 Is done. Next, switch the internal switch Sw to the channel CH2 at time T 1, the charge stored in the capacitor C 0 is charged in the capacitor C 2 flows into the capacitor C 2.
[0007]
The voltage output to the output point A changes transiently for a time t 1 determined by the time constant C 2 R 2 of the resistor R 2 and the capacitor C 2 constituting the low-pass filter of the analog signal S 2. . In other words, between time T 1 switching the internal switch Sw for a period of time t 1, is different from the voltage of the analog signal S 2 the voltage at the output point A is inputted to the channel CH2, which appears as an error.
[0008]
For this reason, the lower the cut-off frequency by the low-pass filter, the longer the time t 1. For example, in the case of a low-pass filter attached to a gas analyzer sensor such as an automobile exhaust gas measuring device, the time t 1 is about 100 μs. There was a transient phenomenon. Further, since the charge stored in the capacitor C 0 flows back to the input side capacitor C 2 , it is not desirable in terms of the stability of the circuit on the input side of the analog signals S 1 to S 4 .
[0009]
In general, as a characteristic of the
[0010]
However, since the magnitudes of the analog signals S 1 to S 4 input to the
[0011]
The present invention has been made in consideration of the above-described matters, and provides an analog signal switching circuit that can achieve stabilization and high accuracy of the input / output voltage even in an analog switch that can be switched at high speed. It is aimed.
[0012]
[Means for Solving the Problems]
To achieve the above object, the switching circuit of the analog signal according to the present invention has an input channel of the plurality of analog signals, and analog switches for switching selectively connected to the output side of one of said input channels, this A discharge circuit for discharging the charge accumulated on the output side of the analog switch by connecting the output point of the analog switch to a discharge potential point when the analog switch is switched, and a CPU for outputting a channel switching control signal to the analog switch In the analog signal switching circuit, the control signal for switching the internal switch of the discharging circuit to the closed state in response to the input of the channel switching control signal output from the CPU , and the closed state of the internal switch of the discharging circuit The output point of the analog switch for any channel is longer than that It is characterized in that the output disenable period state not-option is provided control circuitry configured to generate a control signal of the analog switch inserted.
In the analog signal switching circuit according to the second aspect of the present invention, the discharging circuit is formed by connecting one vacant input channel of the analog switch to a discharge potential point. .
[0013]
Therefore, by using the analog signal switching circuit of the present invention, when the analog switch is switched, the charge stored on the output side of the analog switch is discharged after disconnecting from the old channel and before switching to the new channel. Since it is discharged through the circuit, there is no influence of the analog signal in the state before switching at the time of switching of the analog signal. In general, an analog switch has a characteristic capable of responding at a high speed to the rising of the input voltage, so that high-speed switching is possible.
[0014]
In particular, as in
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Figure 1 is a diagram showing an example of the switching of the
[0016]
In the following description, members denoted by the same reference numerals as those shown in FIGS. 8 and 9 are the same or equivalent members, and thus detailed description thereof is omitted to avoid redundant description.
[0017]
FIG. 2 is a diagram showing the output waveform at the output point A of the analog
[0018]
Next, during the period of time T 1 to T 2 , the
[0019]
Next, at time T 2 CPU 6 in after outputted a control signal Sc 2 for switching the
[0020]
That is, according to the present invention, when the internal switch Sw1 of the
[0021]
In the case of this example, the number μs after the time T 1 in which the channel switching can output a stable analog signal S2, allow for channel switching at a speed of several tens of times as compared with the conventional it can. In addition, since the previous channel is not affected at all, the accuracy can be improved accordingly. That is, even when the engine is required to be high speed like the switching of the analog signals S 1 to S 4 of the exhaust gas measuring device, the switching of the signal can be reliably performed by using the analog signal switching circuit of the present invention. Is possible.
[0022]
In the present invention, as in the example described above, instead of the control signal Sc 2 of
[0023]
FIG. 4 is a diagram for explaining a method of generating the control signals Sc 1 and Sc 2 using the channel switching control signal Sc output from the
[0024]
In each example described above, an example of forming a capacitor C 0 discharging circuit discharges the charge accumulated in the 3 'present at the output side of the
[0025]
FIG. 5 shows an example in which a transistor 8 is provided as a discharging circuit instead of the
[0026]
6 and 7 are diagrams showing another modification of the present invention. As shown in FIG. 6, the analog
[0027]
To configure the case as in this embodiment can be further simplified switching of
[0028]
In each example described above, by entering the analog signal S 1 to S 4 which is selected to the
[0029]
Further, in each of the above examples, an example of the
[0030]
In addition, in the above description, the equivalent circuit of the internal circuit on the output side of the
[0031]
【The invention's effect】
As described above, according to the present invention , it is possible to respond to switching at high speed without being affected by the analog signal in the state before switching when switching the analog switch. Further, as in
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an example of an analog signal switching circuit according to the present invention.
FIG. 2 is a diagram illustrating an operation of the analog signal switching circuit;
FIG. 3 is a diagram showing a modification of the analog signal switching circuit;
4 is a diagram illustrating a method for controlling the analog signal switching circuit shown in FIG. 3; FIG.
FIG. 5 is a diagram showing another example of the analog signal switching circuit;
FIG. 6 is a diagram showing a configuration of a modification of the analog signal switching circuit of the present invention .
7 is a diagram for explaining a method of controlling the analog signal switching circuit shown in FIG. 6;
FIG. 8 is a diagram illustrating a configuration of a conventional analog signal switching unit;
FIG. 9 is a diagram illustrating an operation of the analog signal switching unit.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33700898A JP3640817B2 (en) | 1998-11-27 | 1998-11-27 | Analog signal switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33700898A JP3640817B2 (en) | 1998-11-27 | 1998-11-27 | Analog signal switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165217A JP2000165217A (en) | 2000-06-16 |
JP3640817B2 true JP3640817B2 (en) | 2005-04-20 |
Family
ID=18304618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33700898A Expired - Fee Related JP3640817B2 (en) | 1998-11-27 | 1998-11-27 | Analog signal switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3640817B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014028027A (en) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | Ultrasonic diagnostic apparatus, switching control program and switching control method |
JP2020088603A (en) * | 2018-11-26 | 2020-06-04 | 株式会社ケーヒン | Electronic control device |
-
1998
- 1998-11-27 JP JP33700898A patent/JP3640817B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000165217A (en) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420490B2 (en) | Pre-charge systems and methods for ADC input sampling | |
US8004435B2 (en) | Discrete-time circuit | |
US7710306B2 (en) | Ramp generation circuit and A/D converter | |
US7446602B2 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
US7030791B2 (en) | A/D conversion device having input level shift and output correction function | |
JPH0313677B2 (en) | ||
US6940348B2 (en) | Differential amplifier circuit with common mode output voltage regulation | |
US6466076B2 (en) | Variable delay circuit having a ramp voltage generating unit | |
JP6922533B2 (en) | Voltage detector | |
US5148164A (en) | Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data | |
JP2944302B2 (en) | Sampling circuit | |
JP3640817B2 (en) | Analog signal switching circuit | |
JP3801112B2 (en) | Image reading signal processing apparatus | |
US5767708A (en) | Current integrator circuit with conversion of an input current into a capacitive charging current | |
US11784612B2 (en) | Signal detection circuit | |
KR100244798B1 (en) | Gain stage and offset voltage elimination method | |
JPH07202705A (en) | Capacitor type voltage distribution circuit | |
JP3312763B2 (en) | Voltage applied current measurement circuit | |
US6087876A (en) | Time delay generator and method | |
JPH05126864A (en) | Current/voltage conversion circuit | |
US11946956B2 (en) | Signal detection circuit | |
JP3690583B2 (en) | measuring device | |
JP2010028160A (en) | Sample-and-hold circuit | |
JPH06216777A (en) | Oscillation detector | |
JPH09190698A (en) | Sample-and-hold circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |