JP2000164704A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000164704A
JP2000164704A JP10335836A JP33583698A JP2000164704A JP 2000164704 A JP2000164704 A JP 2000164704A JP 10335836 A JP10335836 A JP 10335836A JP 33583698 A JP33583698 A JP 33583698A JP 2000164704 A JP2000164704 A JP 2000164704A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
interlayer insulating
nitride film
hydrogen diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10335836A
Other languages
Japanese (ja)
Other versions
JP3173597B2 (en
Inventor
Shinya Ito
信哉 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33583698A priority Critical patent/JP3173597B2/en
Publication of JP2000164704A publication Critical patent/JP2000164704A/en
Application granted granted Critical
Publication of JP3173597B2 publication Critical patent/JP3173597B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which has a metal connection hole structure, wherein an aperture is formed in an etching stop film and an interlayer insulative film, in such a way as to penetrate the etching stop film and the interlayer insulating film and the etching stop film and the interlayer insulating film are electrically bonded together or an embedded metal wiring structure and a structure, wherein hydrogen diffused paths are ensured in the etching stop film and the interlayer insulating film by a simple method which suppresses increase of photolithographic processes, and a manufacturing method of the device. SOLUTION: As shown in Fig. (a), a film 4 having hydrogen barrier properties is formed on the upper part of a lower layer, in contact with the lower layer and after an interlayer insulating film 6 is formed on the film 4 in contact with the film 4 having these hydrogen barrier properties, an aperture 18 is formed in the films 6 and 4 in a form of penetrating both the film 6 and the film 4 which have hydrogen barrier properties. This aperture may be a hole to be used as a connection hole in a process subsequent to the formation of the aperture 18 or may be a groove to be a metal embedded wiring groove. Then, an in shown in Fig. (b), at least end surfaces 19 of the film 4, which has hydrogen barrier properties and is exposed at the formation of this aperture, are covered with a hydrogen diffused film and thereafter, the aperture is filled with a conductive material.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エッチング停止膜
を貫通し、層間を電気的に接合する金属接続孔構造また
は埋め込み金属配線構造を有する半導体装置に関し、特
に半導体デバイス製造の最終工程で行われるフォーミン
グガスによるアニーリング時に水素が多層配線の内部に
まで到達する水素拡散経路を確保し、アニーリング効果
の向上を図った半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a metal connection hole structure or a buried metal wiring structure which penetrates an etching stop film and electrically connects layers, and is particularly performed in a final step of semiconductor device manufacturing. The present invention relates to a semiconductor device that secures a hydrogen diffusion path through which hydrogen reaches the inside of a multilayer wiring at the time of annealing with a forming gas to improve an annealing effect.

【0002】[0002]

【従来の技術】半導体デバイス製造の最終工程におい
て、シリコンの結晶欠陥を不活性化させ、半導体装置の
電気的特性を安定化させる目的で、水素ガスを含むフォ
ーミングガス雰囲気中において、アニーリング処理が行
われている。このアニーリング処理により、例えばゲー
ト酸化膜とシリコン基板の界面に直接水素原子が導入さ
れ、シリコン−酸素の結合欠陥であるダングリングボン
ドが解消されたり、またゲート酸化膜中の固定電荷が中
性化される。
2. Description of the Related Art In a final step of manufacturing a semiconductor device, an annealing process is performed in a forming gas atmosphere containing hydrogen gas for the purpose of inactivating crystal defects of silicon and stabilizing electrical characteristics of a semiconductor device. Have been done. By this annealing process, for example, hydrogen atoms are introduced directly at the interface between the gate oxide film and the silicon substrate, dangling bonds, which are silicon-oxygen bond defects, are eliminated, and fixed charges in the gate oxide film are neutralized. Is done.

【0003】ところが、自己整合的プロセスを用いて、
LSI上に多層配線を形成する場合には、LSI素子領
域上にシリコン窒化膜に代表されるエッチング停止膜を
形成する必要があり、このエッチング停止膜が実質的
に、水素拡散バリアとして働くために、フォーミングガ
スによる効果的なアニーリングが出来ないといった問題
が発生している。
However, using a self-aligned process,
In the case of forming a multilayer wiring on an LSI, it is necessary to form an etching stop film typified by a silicon nitride film on the LSI element region, and this etching stop film substantially serves as a hydrogen diffusion barrier. However, there has been a problem that effective annealing by forming gas cannot be performed.

【0004】図10を用いて説明する。図10は、SR
AMにおいてMOSトランジスタに電気的に接合するコ
ンタクトを形成する際に、シリコン窒化膜を用いて自己
整合的にコンタクトを形成する場合の通常の工程断面図
を示す。
A description will be given with reference to FIG. FIG.
FIG. 4 is a cross-sectional view of a general process in a case where a contact is formed in a self-alignment manner using a silicon nitride film when forming a contact electrically connected to a MOS transistor in AM.

【0005】図10(a)に示すように、MOSトラン
ジスタが形成されているシリコン基板1に、ポリシリコ
ンで形成されたゲート電極2、及びゲート電極のサイド
ウォール5が形成されており、これらの素子上にシリコ
ン酸化膜3、及びエッチング停止膜4としてのシリコン
窒化膜、さらに層間絶縁膜6として、BPSG膜が形成
されている。このBPSG膜の所定の位置に、通常のフ
ォトリソグラフィー工程により、エッチングを行うと、
エッチング停止膜4aのところで止まるように開孔7が
形成される。
As shown in FIG. 10A, a gate electrode 2 made of polysilicon and a side wall 5 of the gate electrode are formed on a silicon substrate 1 on which a MOS transistor is formed. A silicon oxide film 3, a silicon nitride film as an etching stopper film 4, and a BPSG film as an interlayer insulating film 6 are formed on the device. When etching is performed at a predetermined position of the BPSG film by a normal photolithography process,
An opening 7 is formed so as to stop at the etching stop film 4a.

【0006】さらにこの開孔の底部に露出するエッチン
グ停止膜、及びこのエッチング停止膜の下層のシリコン
酸化膜も除去し、接続孔を形成するとともに、例えばタ
ングステン等の金属を埋め込むことにより、図10
(b)に示すように、金属接続孔8が完成する。
Further, the etching stop film exposed at the bottom of the opening and the silicon oxide film under the etching stop film are also removed to form a connection hole and bury a metal such as tungsten, for example, as shown in FIG.
As shown in (b), the metal connection hole 8 is completed.

【0007】このように通常の工程を用いて金属接続孔
を形成した場合、金属コンタクトの周辺を実質的に水素
バリアとして働くシリコン窒化膜が覆っているために、
アニーリング処理時に水素ガスがシリコン基板までに到
達しえず、その結果ダングリングボンド等の解消がなさ
れないといった問題が発生するのである。
In the case where the metal connection hole is formed by using the ordinary process, the periphery of the metal contact is substantially covered with the silicon nitride film which functions as a hydrogen barrier.
During the annealing process, the hydrogen gas cannot reach the silicon substrate, and as a result, there is a problem that dangling bonds and the like cannot be eliminated.

【0008】このような問題は、金属接続孔のみなら
ず、例えばダマシン配線法に代表される埋め込み金属配
線により多層配線を形成する場合においても発生する。
Such a problem occurs not only in the case of a metal connection hole but also in a case where a multilayer wiring is formed by a buried metal wiring represented by, for example, a damascene wiring method.

【0009】例えば、特開平9−20942に多層間を
相互接続用銅合金で埋め込む多層配線方法が紹介されて
いるが、埋め込み配線の周辺は、水素が実質拡散しな
い、シリコン窒化膜で遮断されているために、図10に
示した場合と同様にフォーミングガスによる効果的なア
ニーリングが出来ないといった問題が発生する。
For example, Japanese Unexamined Patent Publication No. 9-20942 discloses a multilayer wiring method for embedding a multilayer between layers with a copper alloy for interconnection. The periphery of the buried wiring is substantially not diffused with hydrogen and is blocked by a silicon nitride film. Therefore, as in the case shown in FIG. 10, there is a problem that effective annealing cannot be performed by the forming gas.

【0010】このような問題を解決するために、特開平
10−50964においては、水素を拡散させるための
プラグをエッチング停止膜を貫通して形成することによ
り、問題の解決を図っている。確かにこの構造をとるこ
とにより水素拡散経路が確保されるが、窒化膜に開孔す
るための新たなフォトリソグラフィー工程、マスク工程
必要となり、コストアップの要因となるとともに、配線
密度低下の要因ともなる。
In order to solve such a problem, Japanese Unexamined Patent Publication No. 10-50964 attempts to solve the problem by forming a plug for diffusing hydrogen through the etching stop film. Certainly, this structure secures a hydrogen diffusion path, but requires a new photolithography step and mask step for opening holes in the nitride film, which increases costs and reduces the wiring density. Become.

【0011】[0011]

【発明が解決しようとする課題】本発明は、エッチング
停止膜を貫通し、層間を電気的に接合する金属接続孔構
造または埋め込み金属配線構造を有する半導体装置にお
いて、フォトリソグラフィー工程の増加を抑えた簡便な
方法により、水素拡散経路を確保した半導体装置及びそ
の半導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has reduced the number of photolithography steps in a semiconductor device having a metal connection hole structure or a buried metal wiring structure which penetrates an etching stop film and electrically connects layers. An object of the present invention is to provide a semiconductor device having a hydrogen diffusion path secured by a simple method and a method for manufacturing the semiconductor device.

【0012】[0012]

【課題を解決するための手段】本発明は、半導体基板上
に、層間絶縁膜と、前記層間絶縁膜の下部に接して形成
されている水素バリア性を有する膜と、前記層間絶縁膜
及び前記水素バリア性を有する膜の両方を貫通するよう
に形成された開口を導電性材料で埋めた構造を有する半
導体装置であって、少なくとも、前記開口を形成する際
に露出する水素バリア性を有する膜の端面と、その後工
程で前記開口を導電性材料を埋めた構造の側壁との間に
水素拡散膜が形成されており、該水素拡散膜により、前
記水素バリア性を有する膜の下部への水素拡散経路が確
保されていることを特徴とする半導体装置に関する。
According to the present invention, there is provided an interlayer insulating film on a semiconductor substrate, a film having a hydrogen barrier property formed in contact with a lower portion of the interlayer insulating film, A semiconductor device having a structure in which an opening formed to penetrate both films having a hydrogen barrier property is filled with a conductive material, and at least a film having a hydrogen barrier property exposed when the opening is formed. A hydrogen diffusion film is formed between the end surface of the substrate and a side wall of the structure in which the opening is filled with a conductive material in a subsequent step, and the hydrogen diffusion film allows hydrogen to flow to a lower portion of the film having the hydrogen barrier property. The present invention relates to a semiconductor device having a diffusion path secured.

【0013】さらに本発明は、半導体基板上に、層間絶
縁膜と、前記層間絶縁膜の下部に接して形成された下部
窒化膜と、前記層間絶縁膜の上部に接して形成された上
部窒化膜と、前記層間絶縁膜、下部窒化膜、上部窒化膜
のすべてを貫通するように形成された配線溝を金属で埋
め込んで形成した金属配線を有する半導体装置であっ
て、前記金属配線の側壁の全面が水素拡散膜で被覆され
ており、該水素拡散膜により、前記下部窒化膜の下部へ
の水素拡散経路が確保されていることを特徴とする半導
体装置に関する。
The present invention further provides an interlayer insulating film, a lower nitride film formed in contact with a lower portion of the interlayer insulating film, and an upper nitride film formed in contact with an upper portion of the interlayer insulating film on a semiconductor substrate. And a metal wiring formed by filling a wiring groove formed so as to penetrate all of the interlayer insulating film, the lower nitride film, and the upper nitride film with a metal, and the entire surface of the side wall of the metal wiring Is covered with a hydrogen diffusion film, and the hydrogen diffusion film secures a hydrogen diffusion path to a lower portion of the lower nitride film.

【0014】さらに本発明は、半導体基板上に、層間絶
縁膜と、前記層間絶縁膜の下部に接して形成されている
窒化膜と、前記層間絶縁膜及び前記窒化膜の両方を貫通
するように形成された接続孔を導電性材料で埋めて形成
した導電性接続孔とを有する半導体装置の製造方法であ
って、前記層間絶縁膜を貫通し、窒化膜に到る開孔を形
成する工程と、この開孔の底部に露出した前記窒化膜を
少なくとも等方性エッチングを含むエッチングにより除
去し、接続孔を形成するとともに、前記窒化膜を前記開
孔の壁面より後退させる工程と、次いで前記エッチング
停止膜の少なくとも開孔壁面より後退した部分に水素拡
散膜を形成する工程と、次いでこの水素拡散膜が形成さ
れた接続孔を導電性材料で埋めて導電性接続孔を形成す
る工程とを含む半導体装置の製造方法に関する。
Further, according to the present invention, an interlayer insulating film, a nitride film formed in contact with a lower portion of the interlayer insulating film on a semiconductor substrate, and a nitride film penetrating both the interlayer insulating film and the nitride film are provided. A method of manufacturing a semiconductor device having a conductive connection hole formed by filling a formed connection hole with a conductive material, comprising the steps of: forming an opening that penetrates the interlayer insulating film and reaches a nitride film; Removing the nitride film exposed at the bottom of the opening by etching including at least isotropic etching, forming a connection hole, and retreating the nitride film from a wall surface of the opening, and then performing the etching. Forming a hydrogen diffusion film on at least a portion of the stop film receded from the opening wall surface, and then forming a conductive connection hole by filling the connection hole formed with the hydrogen diffusion film with a conductive material. Half The method of manufacturing a body device.

【0015】さらに本発明は、少なくとも、半導体基板
上に形成された任意の層(下部層と称する)上に、下部
窒化膜を形成する工程と、この下部窒化膜上に層間絶縁
膜を形成する工程と、この層間絶縁膜上に上部窒化膜を
形成する工程と、この上部窒化膜上に、シリコン酸化膜
を形成する工程と、次いで前記シリコン酸化膜、前記上
部窒化膜、前記層間絶縁膜及び前記下部窒化膜を貫通
し、前記下部層に接続する開孔を形成する工程と、前記
開孔の内部及び前記シリコン酸化膜の全面に水素拡散膜
を形成する工程と、次いで少なくとも、開孔の底部に形
成された水素拡散膜を除去し、下部層を露出し、接続孔
を形成する工程と、この接続孔に金属を埋め込む工程
と、次いでCMP法により、前記上部窒化膜が露出する
まで研磨し、前記水素拡散膜のテーパー部を完全に除去
する工程とを含む半導体装置の製造方法に関する。
Further, according to the present invention, at least a step of forming a lower nitride film on an arbitrary layer (referred to as a lower layer) formed on a semiconductor substrate, and forming an interlayer insulating film on the lower nitride film Forming an upper nitride film on the interlayer insulating film, forming a silicon oxide film on the upper nitride film, and then forming the silicon oxide film, the upper nitride film, the interlayer insulating film, Forming an opening penetrating through the lower nitride film and connecting to the lower layer; forming a hydrogen diffusion film inside the opening and over the entire surface of the silicon oxide film; Removing the hydrogen diffusion film formed at the bottom, exposing the lower layer, forming a connection hole, embedding a metal in the connection hole, and then polishing by CMP until the upper nitride film is exposed. And the hydrogen The method of manufacturing a semiconductor device including the step of completely removing the tapered portion of the Chimaku.

【0016】さらに本発明は、少なくとも、半導体基板
上に形成された任意の層(下部層と称する)上に、下部
窒化膜を形成する工程と、この下部窒化膜上に層間絶縁
膜を形成する工程と、この層間絶縁膜上に上部窒化膜を
形成する工程と、次いで前記上部窒化膜、前記層間絶縁
膜及び下部窒化膜を貫通し、前記下部層に接続する開孔
を形成する工程と、前記開孔の内部及び前記上部窒化膜
の全面に水素拡散膜を形成する工程と、次いで少なくと
も、開孔の底部に形成された水素拡散膜を除去し、下部
層を露出し、接続孔を形成する工程と、この接続孔に金
属を埋め込む工程と、次いでCMP法により、前記上部
窒化膜を研磨し、前記水素拡散膜のテーパー部を完全に
除去する工程とを含む半導体装置の製造方法に関する。
Further, according to the present invention, at least a step of forming a lower nitride film on an arbitrary layer (referred to as a lower layer) formed on a semiconductor substrate, and forming an interlayer insulating film on the lower nitride film A step of forming an upper nitride film on the interlayer insulating film, and a step of forming an opening penetrating the upper nitride film, the interlayer insulating film and the lower nitride film, and connecting to the lower layer. Forming a hydrogen diffusion film inside the opening and over the entire surface of the upper nitride film, and then removing at least the hydrogen diffusion film formed at the bottom of the opening to expose a lower layer and form a connection hole. And a step of embedding a metal in the connection hole, and then a step of polishing the upper nitride film by a CMP method to completely remove a tapered portion of the hydrogen diffusion film.

【0017】[0017]

【発明の実施の形態】図1(b)は、本発明の一実施形
態である層間に水素拡散経路を確保した半導体装置の導
電性材料を埋め込んだ構造部分の拡大断面図である。こ
の図において、下部層は、半導体装置の多層配線構造に
おける任意の層を表し、最下層のシリコン基板であって
もよい。
FIG. 1B is an enlarged sectional view of a structure portion of a semiconductor device according to an embodiment of the present invention, in which a conductive material is embedded in a semiconductor device having a hydrogen diffusion path secured between layers. In this figure, the lower layer represents an arbitrary layer in the multilayer wiring structure of the semiconductor device, and may be a lowermost silicon substrate.

【0018】図1(b)に示す構造は、以下のようにし
て作製する。まず、図1(a)に示すように、下部層に
接して下部層の上部に水素バリア性を有する膜4を形成
し、この水素バリア性を有する膜4に接して層間絶縁膜
6を形成した後、層間絶縁膜及び水素バリア性を有する
膜の両方を貫通する形で、開口18を形成する。この開
口は、その後の工程で、接続孔となるべき孔であって
も、また、金属埋込配線になるべき溝であってもよい。
次に、少なくとも、この開口を形成する際に露出する水
素バリア性を有する膜の端面19を水素拡散膜で被覆
し、その後に導電性材料で埋める。このようにすること
により、該端面19とその後の工程で、導電性材料で埋
め込んだ構造の側壁の間に、図1(b)に示すように水
素拡散膜が形成された構造となる。このような構造をと
ることにより、フォーミンングガス処理時に、水素ガス
が下部層へ拡散する経路が確保され、効果的なフォーミ
ンングガスによるアニーリング処理が可能となる。
The structure shown in FIG. 1B is manufactured as follows. First, as shown in FIG. 1A, a film 4 having a hydrogen barrier property is formed on the lower layer in contact with the lower layer, and an interlayer insulating film 6 is formed on the film 4 having the hydrogen barrier property. After that, an opening 18 is formed so as to penetrate both the interlayer insulating film and the film having a hydrogen barrier property. This opening may be a hole to be a connection hole or a groove to be a metal embedded wiring in a subsequent step.
Next, at least the end face 19 of the film having a hydrogen barrier property exposed when the opening is formed is covered with a hydrogen diffusion film, and then filled with a conductive material. In this manner, a structure in which a hydrogen diffusion film is formed between the end face 19 and a side wall of the structure embedded with a conductive material in a subsequent step as shown in FIG. 1B is obtained. By adopting such a structure, a path for diffusing the hydrogen gas to the lower layer during the forming gas treatment is secured, and an effective annealing treatment with the forming gas becomes possible.

【0019】導電性材料を埋め込んだ構造20は、コン
タクトプラグに代表される導電性接続孔であっても、ダ
マシン配線に代表される金属配線であってもよい。例え
ば、金属接続孔においては、導電性材料としてタングス
テン等が用いられる。例えば、金属配線においては、導
電性材料として、銅または、銅合金が用いられる。
The structure 20 in which the conductive material is embedded may be a conductive connection hole typified by a contact plug or a metal wiring typified by a damascene wiring. For example, in a metal connection hole, tungsten or the like is used as a conductive material. For example, in a metal wiring, copper or a copper alloy is used as a conductive material.

【0020】導電性材料を埋め込んだ構造20が導電性
接続孔である場合、例えば、等方性エッチングにより、
水素バリア性を有する膜4を後退させることができるた
め、その後退した部分に水素拡散膜を形成することによ
り、水素拡散経路を確保することもできる。
When the structure 20 in which the conductive material is embedded is a conductive connection hole, for example, by isotropic etching,
Since the film 4 having the hydrogen barrier property can be receded, a hydrogen diffusion path can also be secured by forming a hydrogen diffusion film on the receded portion.

【0021】水素拡散膜としては、シリコン酸化膜、S
iON膜、アモルファスシリコン膜、多結晶シリコン膜
が挙げられるが、特にシリコン酸化膜は通常の酸化膜C
VDで形成可能であり、最も好ましい。以下の水素拡散
膜についても、同様の材料が好適な例として用いられ
る。
As the hydrogen diffusion film, a silicon oxide film, S
iON film, amorphous silicon film and polycrystalline silicon film.
It can be formed by VD, and is most preferable. The same material is used as a preferred example for the following hydrogen diffusion films.

【0022】水素バリア性を有する膜は、実質的に水素
を拡散しない膜を意味し、層間絶縁膜に開口を形成する
際のエッチング停止膜として機能するSi34等の窒化
膜を挙げることが出来る。この膜の場合、厚みが、10
0Åを超えると実質的に水素が拡散しないことが知られ
ている。
The film having a hydrogen barrier property means a film which does not substantially diffuse hydrogen, and includes a nitride film such as Si 3 N 4 which functions as an etching stop film when an opening is formed in an interlayer insulating film. Can be done. In the case of this film, the thickness is 10
It is known that when the temperature exceeds 0 °, hydrogen does not substantially diffuse.

【0023】層間絶縁膜としては、通常用いられるBP
SG膜、PSG膜、SOG膜、HSQ(Hydrogen Sili
sesqioxane)膜、SiO2膜またはSiON膜等の実質
的に水素が拡散する膜を層間絶縁膜として用いることが
できる(以下の層間絶縁膜も同様)。
As the interlayer insulating film, BP which is usually used
SG film, PSG film, SOG film, HSQ (Hydrogen Silicon)
A film in which hydrogen is substantially diffused, such as a sesqioxane film, a SiO 2 film, or a SiON film, can be used as an interlayer insulating film (the same applies to the following interlayer insulating films).

【0024】図2ないし図4に、水素バリア性を有する
膜であるエッチング停止膜を用いて、自己整合的に金属
接続孔を形成するプロセスにより製造される半導体装置
の断面図を示す。
FIGS. 2 to 4 are cross-sectional views of a semiconductor device manufactured by a process of forming metal connection holes in a self-aligned manner by using an etching stop film which is a film having a hydrogen barrier property.

【0025】これらの図において、下部層は、半導体装
置の多層配線構造における任意の層を表し、最下層のシ
リコン基板であってもよい。この下部層に接して下部層
の上部にエッチング停止膜4aが形成され、このエッチ
ング停止膜に接して層間絶縁膜6が形成されている。
In these figures, a lower layer represents an arbitrary layer in a multilayer wiring structure of a semiconductor device, and may be a lowermost silicon substrate. An etching stop film 4a is formed above the lower layer in contact with the lower layer, and an interlayer insulating film 6 is formed in contact with the etching stop film.

【0026】さらに、層間絶縁膜及びエッチング停止膜
を貫通して金属接続孔8が設けられ、下部層と層間絶縁
膜の上部に形成された配線(不図示)と電気的に接続す
る。エッチング停止膜としては、通常シリコン窒化膜
(Si34あるいはSiN)が用いられる。(以下のエ
ッチング停止膜も同様)。厚みが100Åを超えると実
質的に水素が拡散せず、拡散バリアとして働くために、
効果的にフォーミングガスアニーリングを行うために
は、水素拡散膜を設ける必要がある。
Further, a metal connection hole 8 is provided through the interlayer insulating film and the etching stop film, and is electrically connected to a lower layer and a wiring (not shown) formed above the interlayer insulating film. As an etching stop film, a silicon nitride film (Si 3 N 4 or SiN) is usually used. (The same applies to the following etching stopper film). When the thickness exceeds 100 °, hydrogen does not substantially diffuse and acts as a diffusion barrier.
In order to perform forming gas annealing effectively, it is necessary to provide a hydrogen diffusion film.

【0027】図2においては、水素拡散膜10が、少な
くとも金属接続孔8の側壁とエッチング停止膜の間に形
成されており、金属接続孔が、層間絶縁膜6に接してい
るか、または水素拡散膜に接した構造となっている。つ
まり、水素拡散膜を酸化膜CVD等の手法を用いて形成
した場合、開孔全面につける必要はなく、開孔を形成し
た際に、露出するエッチング停止膜の端面の部分が、水
素拡散膜により被覆され、下部層へ水素拡散経路が確保
されていればよい。
In FIG. 2, a hydrogen diffusion film 10 is formed at least between the side wall of the metal connection hole 8 and the etching stop film, and the metal connection hole is in contact with the interlayer insulating film 6 or the hydrogen diffusion film is formed. It has a structure in contact with the film. In other words, when the hydrogen diffusion film is formed by using a technique such as oxide film CVD, it is not necessary to cover the entire surface of the opening. As long as a hydrogen diffusion path is secured to the lower layer.

【0028】図3は、水素拡散膜10が、金属接続孔8
の側壁の全面を被覆した場合であり、水素拡散経路が確
実に確保できる。
FIG. 3 shows that the hydrogen diffusion film 10 is
In which the entire surface of the side wall is covered, and a hydrogen diffusion path can be reliably ensured.

【0029】図4は、層間絶縁膜を貫通し、エッチング
停止膜にいたる接続孔を開孔した後、エッチング停止膜
4aを選択的に接続孔の壁面から後退させ、この後退し
た部分に水素拡散膜を形成することにより作製すること
ができる。このような構造は、層間絶縁膜を貫通する接
続孔を開孔した後、エッチング停止膜に対して、エッチ
ングレートの高いエッチング剤を用いて、少なくとも等
方性エッチングを含むエッチングにより、エッチング停
止膜を選択的に後退させることができる。このような等
方性エッチングとしては、例えば、ウエットエッチン
グ、等方性ドライエッチングが挙げられる。
FIG. 4 shows that, after opening a connection hole penetrating through the interlayer insulating film and reaching the etching stop film, the etching stop film 4a is selectively retracted from the wall surface of the connection hole. It can be manufactured by forming a film. In such a structure, after a connection hole penetrating through the interlayer insulating film is opened, the etching stop film is etched by at least isotropic etching using an etching agent having a high etching rate. Can be selectively retracted. Examples of such isotropic etching include wet etching and isotropic dry etching.

【0030】本発明の目的とする構造は、水素拡散経路
が確保されていればよく、図2〜図4のいずれの場合で
もよく、またそれらの組み合わせの構造でもよい。
The structure aimed at by the present invention may be any structure shown in FIGS. 2 to 4 as long as a hydrogen diffusion path is ensured, and may be a structure of a combination thereof.

【0031】図5(a)に、下部窒化膜をエッチングス
トッパーとして自己整合的に配線溝を形成し、そこに金
属を埋込金属配線を形成するプロセスにより製造される
半導体装置の断面図を示す。
FIG. 5A is a cross-sectional view of a semiconductor device manufactured by a process in which a wiring groove is formed in a self-aligned manner using a lower nitride film as an etching stopper and a metal is buried therein to form a metal wiring. .

【0032】この図において、下部層は、半導体装置の
多層配線構造における任意の層を表し、最下層のシリコ
ン基板であってもよい。この下部層に接して下部層の上
部に下部窒化膜4bが形成され、この下部窒化膜に接し
て層間絶縁膜6が形成され、この層間絶縁膜に接して上
部窒化膜13が形成されている。この上部窒化膜、層間
絶縁膜及び下部窒化膜を貫通して金属接続孔8が設けら
れ、下部層と層間絶縁膜の上部に形成された配線(不図
示)と電気的に接続する。上部窒化膜としては、下部窒
化膜同様に、シリコン窒化膜(Si34あるいはSi
N)を好適に用いることができる。また、下部窒化膜と
共通化させることにより、工程が煩雑にならずにすむと
いった利点が挙げられる。
In this figure, the lower layer represents an arbitrary layer in the multilayer wiring structure of the semiconductor device, and may be a lowermost silicon substrate. A lower nitride film 4b is formed on the lower layer in contact with the lower layer, an interlayer insulating film 6 is formed in contact with the lower nitride film, and an upper nitride film 13 is formed in contact with the interlayer insulating film. . A metal connection hole 8 is provided through the upper nitride film, the interlayer insulating film, and the lower nitride film to electrically connect the lower layer and a wiring (not shown) formed above the interlayer insulating film. As the upper nitride film, a silicon nitride film (Si 3 N 4 or Si
N) can be suitably used. In addition, there is an advantage that the process is not complicated by being shared with the lower nitride film.

【0033】図5のように金属配線の側壁が水素拡散膜
によって被覆されていることが好ましい。また、水素拡
散膜の上部窒化膜に接している部分の近傍17において
水素拡散膜の厚みが一定であることが好ましい。図5
(b)に、水素拡散膜の上部窒化膜に接している部分の
近傍17の拡大図を示す。水素拡散膜の厚みが一定であ
るとは、上部窒化膜の近傍において、水素拡散膜に、テ
ーパーが形成されないことを意味する。
It is preferable that the side wall of the metal wiring is covered with a hydrogen diffusion film as shown in FIG. Further, it is preferable that the thickness of the hydrogen diffusion film is constant in the vicinity 17 of the portion of the hydrogen diffusion film which is in contact with the upper nitride film. FIG.
(B) is an enlarged view of the vicinity 17 of a portion of the hydrogen diffusion film that is in contact with the upper nitride film. The constant thickness of the hydrogen diffusion film means that no taper is formed in the hydrogen diffusion film near the upper nitride film.

【0034】すなわち、水素拡散膜としてシリコン酸化
膜を酸化膜CVD法により形成した場合、配線溝の入り
口のところで水素拡散膜にテーパーが形成される。この
状態で、金属を埋め込むと、図5(c)に示すように、
このテーパー部の上部に金属層が形成されるために、充
分な水素拡散経路を確保出来ないことになる。したがっ
て、図5(b)に示すように、テーパーが形成されない
ように、水素拡散膜を形成する必要がある。
That is, when a silicon oxide film is formed as a hydrogen diffusion film by an oxide film CVD method, a taper is formed in the hydrogen diffusion film at the entrance of the wiring groove. When a metal is embedded in this state, as shown in FIG.
Since a metal layer is formed above the tapered portion, a sufficient hydrogen diffusion path cannot be secured. Therefore, as shown in FIG. 5B, it is necessary to form a hydrogen diffusion film so that a taper is not formed.

【0035】なお、図1〜図5を用いて、水素拡散膜を
形成することにより、フォーミングガスアニーリング時
に、水素拡散経路が確保されることを説明したが、実質
的な効果を得るためには、水素拡散膜は最も薄いところ
で、100Å以上の厚みがあることが好ましく、100
Å〜500Åの厚みが最適である。
Although it has been described with reference to FIGS. 1 to 5 that a hydrogen diffusion path is ensured during forming gas annealing by forming a hydrogen diffusion film, it is necessary to obtain a substantial effect. The hydrogen diffusion film preferably has a thickness of 100 ° or more at the thinnest point,
A thickness of {-500} is optimal.

【0036】(実施例1)本発明の製造方法の一実施形
態として、図6及び図7を用いて、SRAM構造におい
て水素拡散経路を確保する工程を説明する。
Example 1 As one embodiment of the manufacturing method of the present invention, a process for securing a hydrogen diffusion path in an SRAM structure will be described with reference to FIGS.

【0037】図6(a)は、MOSトランジスタが形成
されているシリコン基板1に、ポリシリコンで形成され
たゲート電極2、及びゲート電極の側壁部分にサイドウ
ォール5が形成されていることを示す。このサイドウォ
ール5の中にあらかじめ、シリコン窒化膜からなるエッ
チング停止膜5aが形成されている。このサイドウォー
ル中のエッチング停止膜は、後の開孔工程において、サ
イドウォールがオーバーエッチングされない目的のため
に設けたものであり、本発明の必須要件ではない。
FIG. 6A shows that a gate electrode 2 made of polysilicon is formed on a silicon substrate 1 on which a MOS transistor is formed, and a sidewall 5 is formed on a side wall portion of the gate electrode. . An etching stop film 5a made of a silicon nitride film is formed in advance in the sidewall 5. The etching stop film in the side wall is provided for the purpose of preventing the side wall from being over-etched in the subsequent opening step, and is not an essential requirement of the present invention.

【0038】これらの素子上にシリコン酸化膜3、及び
エッチング停止膜4aとしてのシリコン窒化膜、さらに
層間絶縁膜6として、BPSG膜が形成されている。
On these elements, a silicon oxide film 3, a silicon nitride film as an etching stopper film 4a, and a BPSG film as an interlayer insulating film 6 are formed.

【0039】図6(b)に示すように、BPSG膜の所
定の位置に、通常のフォトリソグラフィー工程を用い
て、開孔7を形成する。この際、エッチング停止膜がエ
ッチングストッパーとして機能し、開孔底部にエッチン
グ停止膜が露出する。
As shown in FIG. 6B, an opening 7 is formed at a predetermined position of the BPSG film by using a usual photolithography process. At this time, the etching stop film functions as an etching stopper, and the etching stop film is exposed at the bottom of the opening.

【0040】ついで、図6(c)に示すように、エッチ
ング停止膜に対して、エッチングレートの高いエッチン
グ剤を用いて、少なくとも等方性エッチングを含むエッ
チングにより、エッチング停止膜を選択的に後退させた
後退部分9を形成することができる。
Next, as shown in FIG. 6C, the etching stop film is selectively receded by etching including at least isotropic etching using an etching agent having a high etching rate. The recessed recessed portion 9 can be formed.

【0041】すなわち、開孔7を形成した後に、異方性
エッチングにより開孔底部に露出したエッチング停止膜
を除去し、さらに等方性エッチングにより、エッチング
停止膜を後退させるか、または開孔7を形成した後に、
等方性エッチングのみにより、エッチング停止膜を後退
させる等の方法が挙げられる。
That is, after the opening 7 is formed, the etching stop film exposed at the bottom of the opening is removed by anisotropic etching, and the etching stop film is retreated by isotropic etching. After forming
A method of retreating the etching stop film only by isotropic etching is exemplified.

【0042】次いで図6(d)に示すようにエッチング
停止膜除去後に、エッチング停止膜の下層に接して形成
されているシリコン酸化膜3を異方性エッチングにより
除去する。この際にサイドウォール中のエッチング停止
膜5aの部分で、エッチングは停止する。
Next, as shown in FIG. 6D, after removing the etching stopper film, the silicon oxide film 3 formed in contact with the lower layer of the etching stopper film is removed by anisotropic etching. At this time, the etching stops at the portion of the etching stop film 5a in the sidewall.

【0043】次いで図7(e)に示すように、水素拡散
膜10を形成する。形成方法は、CVD法、スパッタ法
等水素拡散膜の種類に応じて、適宜選択することができ
る。本実施例では、最も簡便な方法として、シリコン酸
化膜を酸化膜CVDにより形成する。この工程により、
図6(c)の工程で形成した後退部分9にもシリコン酸
化膜が形成されるとともに、開孔の内壁部分にも、シリ
コン酸化膜が形成される。
Next, as shown in FIG. 7E, a hydrogen diffusion film 10 is formed. The formation method can be appropriately selected depending on the type of the hydrogen diffusion film such as a CVD method and a sputtering method. In this embodiment, as the simplest method, a silicon oxide film is formed by oxide film CVD. By this process,
A silicon oxide film is formed also on the recessed portion 9 formed in the step of FIG. 6C, and a silicon oxide film is formed also on the inner wall portion of the opening.

【0044】次いで図7(f)に示すように、開孔の底
部に形成されたシリコン酸化膜を異方性エッチングによ
り除去し、シリコン基板に形成したMOSトランジスタ
に接合する接続孔を形成する。
Next, as shown in FIG. 7 (f), the silicon oxide film formed at the bottom of the opening is removed by anisotropic etching to form a connection hole to be connected to the MOS transistor formed on the silicon substrate.

【0045】次いで図7(g)に示すように、金属を埋
め込んで、金属接続孔を完成する。この金属接続孔を埋
め込む金属としては、例えば、タングステンが好適な金
属として挙げられる。この図に示すように、このタング
ステンを埋め込む前に、接続孔の壁面をTi/TiN膜
で被覆した状態で、金属を埋め込むことも可能である。
Next, as shown in FIG. 7G, a metal is buried to complete a metal connection hole. As a metal that fills the metal connection hole, for example, tungsten is a preferable metal. As shown in this figure, it is possible to embed metal before the tungsten is buried in a state where the wall surface of the connection hole is covered with a Ti / TiN film.

【0046】さらに、図7(h)に示すように、Ti/
TiNを成膜し、AlCu等の配線を形成しても良い。
Further, as shown in FIG.
A film of TiN may be formed to form a wiring of AlCu or the like.

【0047】以上説明した工程により、簡便な方法によ
り、水素拡散経路が確保され、充分なアニーリング効果
が得られる。
By the steps described above, a hydrogen diffusion path is secured by a simple method, and a sufficient annealing effect can be obtained.

【0048】(実施例2)本発明の製造方法の一実施形
態として、図8及び図9を用いて、ダマシン配線による
多層配線構造を有する半導体装置において水素拡散経路
を確保する工程を説明する。
(Embodiment 2) As one embodiment of the manufacturing method of the present invention, a process for securing a hydrogen diffusion path in a semiconductor device having a multilayer wiring structure by damascene wiring will be described with reference to FIGS.

【0049】図8(a)はMOSトランジスタが形成さ
れているシリコン基板1に、ポリシリコンで形成された
ゲート電極2、及びゲート電極の側壁部分には、サイド
ウォール5が形成されてるいることを示している。この
素子領域に接して上部に層間絶縁膜6が形成され、さら
に、層間絶縁膜を貫通する金属接続孔が設けられてい
る。以下、この金属接続孔に電気的に接続するダマシン
配線を形成する際に、水素拡散経路を確保する工程につ
いて説明する。
FIG. 8A shows that a gate electrode 2 made of polysilicon is formed on a silicon substrate 1 on which a MOS transistor is formed, and a sidewall 5 is formed on a side wall of the gate electrode. Is shown. An interlayer insulating film 6 is formed above and in contact with the element region, and a metal connection hole penetrating the interlayer insulating film is provided. Hereinafter, a process of securing a hydrogen diffusion path when forming a damascene wiring electrically connected to the metal connection hole will be described.

【0050】次いで図8(b)に示すように、この金属
接続孔8が形成された層間絶縁膜上に下部窒化膜4b、
層間絶縁膜6、上部窒化膜13を順次形成する。さら
に、この上部窒化膜上にシリコン酸化膜14を形成す
る。このシリコン酸化膜は、後の工程で形成される水素
拡散膜のテーパー部の高さを調整するためのものであ
り、最終的な金属配線の上面部分の高さより高い位置に
テーパー部を形成する必要があり、そのためにはシリコ
ン酸化膜の厚みを500Å以上であることが好ましい。
Next, as shown in FIG. 8B, a lower nitride film 4b and a lower nitride film 4b are formed on the interlayer insulating film in which the metal connection holes 8 are formed.
An interlayer insulating film 6 and an upper nitride film 13 are sequentially formed. Further, a silicon oxide film 14 is formed on the upper nitride film. This silicon oxide film is for adjusting the height of the tapered portion of the hydrogen diffusion film formed in a later step, and forms the tapered portion at a position higher than the height of the upper surface portion of the final metal wiring. For this purpose, it is preferable that the thickness of the silicon oxide film is 500 ° or more.

【0051】次いで、異方性エッチングにより、上部窒
化膜、層間絶縁膜、エッチング停止膜を順次エッチング
し、下部層であるところの金属接続孔が形成された層間
絶縁膜にいたる配線溝を形成し、さらに図8(c)に示
すように、開孔内及びシリコン酸化膜14上に水素拡散
膜10を形成する。この水素拡散膜には、テーパー部1
5が存在するが、図に示すようにシリコン酸化膜の厚み
を調整することにより、テーパー部の位置を調整でき
る。
Next, the upper nitride film, the interlayer insulating film, and the etching stop film are sequentially etched by anisotropic etching to form a wiring groove extending to the interlayer insulating film in which the metal connection hole as the lower layer is formed. Then, as shown in FIG. 8C, a hydrogen diffusion film 10 is formed in the opening and on the silicon oxide film 14. The hydrogen diffusion film has a tapered portion 1
5, the position of the tapered portion can be adjusted by adjusting the thickness of the silicon oxide film as shown in the figure.

【0052】次いで図8(d)に示すように、異方性エ
ッチングにより、配線溝底部に形成された水素拡散膜を
除去する。
Next, as shown in FIG. 8D, the hydrogen diffusion film formed at the bottom of the wiring groove is removed by anisotropic etching.

【0053】次いで図9(e)に示すように、金属を埋
め込む。この金属は通常にダマシン法で用いられる銅、
銅合金、タングステン等を用いることも可能であり特に
限定されない。
Next, as shown in FIG. 9E, a metal is embedded. This metal is copper commonly used in the damascene process,
It is also possible to use a copper alloy, tungsten, or the like, and there is no particular limitation.

【0054】次いで、図9(f)に示すようにCMP法
により、CMP研磨線(シリコン酸化膜14を完全除去
し、上部窒化膜が現れるまで)まで研磨する。このと
き、シリコン酸化膜の厚みを500Å以上にすることに
より、水素拡散膜のテーパー部がCMP研磨線の上部に
位置するために、CMP研磨により完全に除去される。
したがって、水素拡散膜の上部窒化膜に接している部分
の近傍において、水素拡散膜の厚みは一定に保たれ、水
素拡散経路が確保される。
Next, as shown in FIG. 9F, polishing is performed by a CMP method until a CMP polishing line (until the silicon oxide film 14 is completely removed and the upper nitride film appears). At this time, by setting the thickness of the silicon oxide film to 500 ° or more, since the tapered portion of the hydrogen diffusion film is located above the CMP polishing line, it is completely removed by the CMP polishing.
Therefore, in the vicinity of the portion of the hydrogen diffusion film that is in contact with the upper nitride film, the thickness of the hydrogen diffusion film is kept constant, and a hydrogen diffusion path is secured.

【0055】次いで、図9(g)、図9(h)に示すよ
うに、上記工程を繰り返すことにより、多層配線が完成
する。
Next, as shown in FIGS. 9 (g) and 9 (h), the above steps are repeated to complete a multilayer wiring.

【0056】上記例では、シリコン酸化膜を水素拡散膜
のテーパー位置調整用に用いたが、このシリコン酸化膜
を形成する代わりに、上部窒化膜を500Å以上の厚さ
に形成しても、本発明の目的を達成することができる。
この場合、図9(f)で、CMP研磨をする際のCMP
研磨線を特定することが難しい反面、図8(c)で、開
孔を形成する際のエッチング工程を減らせるといった利
点を有する。
In the above example, the silicon oxide film is used for adjusting the taper position of the hydrogen diffusion film. However, instead of forming this silicon oxide film, the upper nitride film may be formed to a thickness of 500 ° or more. The object of the invention can be achieved.
In this case, as shown in FIG.
Although it is difficult to specify the polishing line, there is an advantage that the etching step for forming the opening can be reduced in FIG.

【0057】以上説明した工程により、簡便な方法によ
り、水素拡散経路が確保され、充分なアニーリング効果
が得られる。
By the steps described above, a hydrogen diffusion path is secured by a simple method, and a sufficient annealing effect can be obtained.

【0058】[0058]

【発明の効果】以上詳細に説明したように、本発明によ
れば、エッチング停止膜を貫通し、層間を電気的に接合
する金属接続孔構造または埋め込み金属配線構造を有す
る半導体装置において、金属接続孔構造または金属配線
構造を形成する際に、同時に水素拡散経路を確保するこ
とが可能となる。このような構造を採用することによ
り、フォトリソグラフィー工程の増加を抑えた簡便な工
程により水素拡散経路を確保することができ、フォーミ
ングガスのアニーリング効果の向上が図れる。
As described above in detail, according to the present invention, in a semiconductor device having a metal connection hole structure or a buried metal wiring structure penetrating an etching stop film and electrically connecting layers, a metal connection is provided. When the hole structure or the metal wiring structure is formed, a hydrogen diffusion path can be secured at the same time. By adopting such a structure, a hydrogen diffusion path can be secured by a simple process in which an increase in the photolithography process is suppressed, and the effect of annealing the forming gas can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態である層間に水素拡散経路
を確保した半導体装置の導電性材料を埋め込んだ構造部
分の拡大断面図である。
FIG. 1 is an enlarged sectional view of a structure portion of a semiconductor device according to an embodiment of the present invention in which a conductive material is embedded in a semiconductor device having a hydrogen diffusion path secured between layers.

【図2】本発明の一実施形態である層間に水素拡散経路
を確保した半導体装置の金属接続孔部分の拡大断面図で
ある。
FIG. 2 is an enlarged cross-sectional view of a metal connection hole of a semiconductor device having a hydrogen diffusion path secured between layers according to an embodiment of the present invention.

【図3】本発明の一実施形態である層間に水素拡散経路
を確保した半導体装置の金属接続孔部分の拡大断面図で
ある。
FIG. 3 is an enlarged cross-sectional view of a metal connection hole portion of a semiconductor device having a hydrogen diffusion path secured between layers according to an embodiment of the present invention.

【図4】本発明の一実施形態である多層配線の層間に水
素拡散経路を確保した半導体装置の金属接続孔部分の拡
大断面図である。
FIG. 4 is an enlarged cross-sectional view of a metal connection hole portion of a semiconductor device in which a hydrogen diffusion path is secured between layers of a multilayer wiring according to an embodiment of the present invention.

【図5】本発明の一実施形態である多層配線の層間に水
素拡散経路を確保した半導体装置の金属接続孔部分の拡
大断面図である。
FIG. 5 is an enlarged sectional view of a metal connection hole portion of a semiconductor device in which a hydrogen diffusion path is secured between layers of a multilayer wiring according to an embodiment of the present invention.

【図6】本発明の製造方法の一実施形態として、SRA
M構造において水素拡散経路を確保する前段の工程を示
す工程断面図である。
FIG. 6 shows an embodiment of a production method according to the present invention,
FIG. 13 is a process cross-sectional view showing a process in a preceding stage of securing a hydrogen diffusion path in the M structure.

【図7】本発明の製造方法の一実施形態として、SRA
M構造を有する半導体装置において水素拡散経路を確保
する後段の工程を示す工程断面図である。
FIG. 7 shows an embodiment of the manufacturing method according to the present invention,
FIG. 10 is a process cross-sectional view showing a subsequent process of securing a hydrogen diffusion path in a semiconductor device having an M structure.

【図8】本発明の製造方法の一実施形態として、ダマシ
ン配線による多層配線構造を有する半導体装置において
水素拡散経路を確保する前段の工程を示す工程断面図で
ある。
FIG. 8 is a cross-sectional view showing a step in a preceding stage of securing a hydrogen diffusion path in a semiconductor device having a multilayer wiring structure using damascene wiring as one embodiment of the manufacturing method of the present invention.

【図9】本発明の製造方法の一実施形態として、ダマシ
ン配線による多層配線構造を有する半導体装置において
水素拡散経路を確保する後段の工程を示す工程断面図で
ある。
FIG. 9 is a process cross-sectional view showing a subsequent process of securing a hydrogen diffusion path in a semiconductor device having a multilayer wiring structure using damascene wiring as an embodiment of the manufacturing method of the present invention.

【図10】シリコン基板に形成されたMOSトランジス
タに電気的に接合するコンタクトプラグを形成する際
に、シリコン窒化膜を用いて自己整合的に形成する場合
の従来工程を示す工程断面図である。
FIG. 10 is a process cross-sectional view showing a conventional process in a case where a contact plug electrically connected to a MOS transistor formed on a silicon substrate is formed in a self-aligned manner using a silicon nitride film.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 ゲート電極 3 シリコン酸化膜 4 水素バリア性を有する膜 4a エッチング停止膜 4b 下部窒化膜 5 サイドウォール 5a サイドウォールに形成されたエッチング停止膜 6 層間絶縁膜 7 開孔 8 金属接続孔 8a タングステン 8b Ti/TiN膜 9 後退部分 10 水素拡散膜 11 TiN膜 12 AlCu 13 上部窒化膜 14 水素拡散膜のテーパー位置調整用シリコン酸化膜 15 水素拡散膜テーパー部 16 埋込金属 17 水素拡散膜のCMP膜に接している部分の近傍 18 開口 19 開口を形成する際に露出する水素バリア性を有す
る膜の端面 20 開口を導電性材料で埋めた構造
Reference Signs List 1 silicon substrate 2 gate electrode 3 silicon oxide film 4 film having hydrogen barrier property 4a etching stop film 4b lower nitride film 5 side wall 5a etching stop film formed on side wall 6 interlayer insulating film 7 opening 8 metal connection hole 8a Tungsten 8b Ti / TiN film 9 Recessed portion 10 Hydrogen diffusion film 11 TiN film 12 AlCu 13 Upper nitride film 14 Silicon oxide film for adjusting taper position of hydrogen diffusion film 15 Hydrogen diffusion film taper portion 16 Embedded metal 17 CMP of hydrogen diffusion film Near the portion in contact with the film 18 Opening 19 End face of the film having hydrogen barrier properties exposed when forming the opening 20 Structure in which the opening is filled with a conductive material

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 BB01 BB14 BB18 CC01 DD04 DD07 DD08 DD09 DD10 DD16 DD17 DD18 DD19 DD20 EE01 EE12 FF13 FF21 FF22 FF24 5F033 HH11 HH12 HH19 JJ04 JJ05 JJ18 JJ19 JJ33 KK01 KK11 KK12 KK19 MM01 MM10 NN01 NN05 QQ09 QQ16 QQ18 QQ19 QQ25 QQ33 QQ37 QQ48 QQ73 RR04 RR06 RR08 RR09 RR14 RR15 SS11 TT01 TT06 TT07 TT08 VV06 WW02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M104 BB01 BB14 BB18 CC01 DD04 DD07 DD08 DD09 DD10 DD16 DD17 DD18 DD19 DD20 EE01 EE12 FF13 FF21 FF22 FF24 5F033 HH11 HH12 HH19 JJ04 JJ05 JJ18 JJ19 KK10 NN01 QQ09 QQ16 QQ18 QQ19 QQ25 QQ33 QQ37 QQ48 QQ73 RR04 RR06 RR08 RR09 RR14 RR15 SS11 TT01 TT06 TT07 TT08 VV06 WW02

Claims (27)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、層間絶縁膜と、前記層
間絶縁膜の下部に接して形成されている水素バリア性を
有する膜と、前記層間絶縁膜及び前記水素バリア性を有
する膜の両方を貫通するように形成された開口を導電性
材料で埋めた構造を有する半導体装置であって、少なく
とも、前記開口を形成する際に露出する水素バリア性を
有する膜の端面と、その後工程で前記開口を導電性材料
を埋めた構造の側壁との間に水素拡散膜が形成されてお
り、該水素拡散膜により、前記水素バリア性を有する膜
の下部への水素拡散経路が確保されていることを特徴と
する半導体装置。
1. An interlayer insulating film, a film having a hydrogen barrier property formed in contact with a lower portion of the interlayer insulating film, and both the interlayer insulating film and the film having a hydrogen barrier property on a semiconductor substrate. A semiconductor device having a structure in which an opening formed to penetrate through the opening is filled with a conductive material, at least an end face of a film having a hydrogen barrier property exposed when the opening is formed, and A hydrogen diffusion film is formed between the opening and the side wall of the structure in which the conductive material is buried, and the hydrogen diffusion film secures a hydrogen diffusion path to a lower portion of the film having the hydrogen barrier property. A semiconductor device characterized by the above-mentioned.
【請求項2】 前記開口を導電性材料を埋めた構造の側
壁の全面が水素拡散膜で被覆されていることを特徴とす
る請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the entire surface of the side wall of the structure in which the opening is filled with a conductive material is covered with a hydrogen diffusion film.
【請求項3】 前記水素バリア性を有する膜が、窒化膜
であることを特徴とする請求項1または2記載の半導体
装置。
3. The semiconductor device according to claim 1, wherein the film having a hydrogen barrier property is a nitride film.
【請求項4】 前記窒化膜が、Si34膜であることを
特徴とする請求項3記載の半導体装置。
4. The semiconductor device according to claim 3 , wherein said nitride film is a Si 3 N 4 film.
【請求項5】 前記導電性材料を埋めた構造が、導電性
接続孔であることを特徴とする請求項1〜4のいずれか
に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the structure filled with the conductive material is a conductive connection hole.
【請求項6】 前記水素バリア性を有する膜が、導電性
接続孔の壁面より後退しており、少なくとも前記後退し
た部分に水素拡散膜が形成されていることを特徴とする
請求項5記載の半導体装置。
6. The hydrogen barrier film according to claim 5, wherein the hydrogen barrier film is recessed from a wall surface of the conductive connection hole, and a hydrogen diffusion film is formed at least in the recessed portion. Semiconductor device.
【請求項7】 前記導電性材料が、タングステンである
ことを特徴とする請求項5または6記載の半導体装置。
7. The semiconductor device according to claim 5, wherein said conductive material is tungsten.
【請求項8】 前記導電性材料を埋めた構造が、金属配
線であることを特徴とする請求項1〜4のいずれかに記
載の半導体装置。
8. The semiconductor device according to claim 1, wherein the structure in which the conductive material is buried is a metal wiring.
【請求項9】 前記導電性材料が、銅または銅合金であ
ることを特徴とする請求項8記載の半導体装置。
9. The semiconductor device according to claim 8, wherein said conductive material is copper or a copper alloy.
【請求項10】 半導体基板上に、層間絶縁膜と、前記
層間絶縁膜の下部に接して形成された下部窒化膜と、前
記層間絶縁膜の上部に接して形成された上部窒化膜と、
前記層間絶縁膜、下部窒化膜、上部窒化膜のすべてを貫
通するように形成された配線溝を金属で埋め込んで形成
した金属配線を有する半導体装置であって、前記金属配
線の側壁の全面が水素拡散膜で被覆されており、該水素
拡散膜により、前記下部窒化膜の下部への水素拡散経路
が確保されていることを特徴とする半導体装置。
10. An interlayer insulating film, a lower nitride film formed in contact with a lower portion of the interlayer insulating film, and an upper nitride film formed in contact with an upper portion of the interlayer insulating film on a semiconductor substrate.
A semiconductor device having a metal wiring formed by filling a wiring groove formed so as to penetrate all of the interlayer insulating film, the lower nitride film, and the upper nitride film with a metal, wherein the entire surface of the side wall of the metal wiring is hydrogen. A semiconductor device, wherein the semiconductor device is covered with a diffusion film, and the hydrogen diffusion film secures a hydrogen diffusion path to a lower portion of the lower nitride film.
【請求項11】 前記水素拡散膜の上部窒化膜に接して
いる部分の近傍において、該水素拡散膜の厚みが、一定
であることを特徴とする請求項10記載の半導体装置。
11. The semiconductor device according to claim 10, wherein the thickness of the hydrogen diffusion film is constant near a portion of the hydrogen diffusion film which is in contact with the upper nitride film.
【請求項12】 前記上部窒化膜及び前記下部窒化膜
が、Si34膜であることを特徴とする請求項10また
は11に記載の半導体装置。
12. The semiconductor device according to claim 10, wherein said upper nitride film and said lower nitride film are Si 3 N 4 films.
【請求項13】 前記接続孔を埋める金属が、銅または
銅合金であることを特徴とする請求項10〜12のいず
れかに記載の半導体装置。
13. The semiconductor device according to claim 10, wherein the metal filling the connection hole is copper or a copper alloy.
【請求項14】 前記層間絶縁膜が、BPSG膜、PS
G膜、SOG膜、HSQ膜、SiO2膜またはSiON
膜のいずれかであることを特徴とする請求項1〜13の
いずれかに記載の半導体装置。
14. The method according to claim 1, wherein the interlayer insulating film is a BPSG film, a PS
G film, SOG film, HSQ film, SiO 2 film or SiON
14. The semiconductor device according to claim 1, wherein the semiconductor device is any one of films.
【請求項15】 前記水素拡散膜が、SiO2膜、Si
ON膜、アモルファスSi膜または多結晶Si膜である
ことを特徴とする請求項1〜14のいずれかに記載の半
導体装置。
15. The hydrogen diffusion film may be a SiO 2 film, a Si
15. The semiconductor device according to claim 1, wherein the semiconductor device is an ON film, an amorphous Si film, or a polycrystalline Si film.
【請求項16】 半導体基板上に、層間絶縁膜と、前記
層間絶縁膜の下部に接して形成されている窒化膜と、前
記層間絶縁膜及び前記窒化膜の両方を貫通するように形
成された接続孔を導電性材料で埋めて形成した導電性接
続孔とを有する半導体装置の製造方法であって、前記層
間絶縁膜を貫通し、窒化膜に到る開孔を形成する工程
と、この開孔の底部に露出した前記窒化膜を少なくとも
等方性エッチングを含むエッチングにより除去し、接続
孔を形成するとともに、前記窒化膜を前記開孔の壁面よ
り後退させる工程と、次いで前記エッチング停止膜の少
なくとも開孔壁面より後退した部分に水素拡散膜を形成
する工程と、次いでこの水素拡散膜が形成された接続孔
を導電性材料で埋めて導電性接続孔を形成する工程とを
含む半導体装置の製造方法。
16. A semiconductor device, comprising: an interlayer insulating film; a nitride film formed in contact with a lower portion of the interlayer insulating film; and a film penetrating both the interlayer insulating film and the nitride film. A method for manufacturing a semiconductor device having a conductive connection hole formed by filling a connection hole with a conductive material, comprising: forming an opening penetrating the interlayer insulating film and reaching a nitride film; Removing the nitride film exposed at the bottom of the hole by etching including at least isotropic etching to form a connection hole, and retreating the nitride film from the wall surface of the opening; A step of forming a hydrogen diffusion film at least in a portion receded from an opening wall surface, and then a step of forming a conductive connection hole by filling the connection hole in which the hydrogen diffusion film is formed with a conductive material. Manufacture Method.
【請求項17】 前記窒化膜が、Si34膜であること
を特徴とする請求項16記載の半導体装置の製造方法。
17. The method according to claim 16, wherein the nitride film is a Si 3 N 4 film.
【請求項18】 前記接続孔を埋める金属が、タングス
テンであることを特徴とする請求項16または17記載
の半導体装置の製造方法。
18. The method for manufacturing a semiconductor device according to claim 16, wherein the metal filling said connection hole is tungsten.
【請求項19】 少なくとも、半導体基板上に形成され
た任意の層(下部層と称する)上に、下部窒化膜を形成
する工程と、この下部窒化膜上に層間絶縁膜を形成する
工程と、この層間絶縁膜上に上部窒化膜を形成する工程
と、この上部窒化膜上に、シリコン酸化膜を形成する工
程と、次いで前記シリコン酸化膜、前記上部窒化膜、前
記層間絶縁膜及び前記下部窒化膜を貫通し、前記下部層
に接続する開孔を形成する工程と、前記開孔の内部及び
前記シリコン酸化膜の全面に水素拡散膜を形成する工程
と、次いで少なくとも、開孔の底部に形成された水素拡
散膜を除去し、下部層を露出し、接続孔を形成する工程
と、この接続孔に金属を埋め込む工程と、次いでCMP
法により、前記上部窒化膜が露出するまで研磨し、前記
水素拡散膜のテーパー部を完全に除去する工程とを含む
半導体装置の製造方法。
19. A step of forming a lower nitride film on at least an arbitrary layer (referred to as a lower layer) formed on a semiconductor substrate; and a step of forming an interlayer insulating film on the lower nitride film. Forming an upper nitride film on the interlayer insulating film, forming a silicon oxide film on the upper nitride film, and then forming the silicon oxide film, the upper nitride film, the interlayer insulating film, and the lower nitride film. Forming an opening penetrating a film and connecting to the lower layer; forming a hydrogen diffusion film inside the opening and over the entire surface of the silicon oxide film; and then forming at least a bottom portion of the opening. Removing the removed hydrogen diffusion film, exposing the lower layer and forming a connection hole, embedding a metal in the connection hole, and then performing CMP.
Polishing until the upper nitride film is exposed by a method, and completely removing a tapered portion of the hydrogen diffusion film.
【請求項20】 前記シリコン酸化膜を形成する工程に
おいて、その後の工程において形成する水素拡散膜のテ
ーパー部が、最終的な金属配線の高さよりも上になるよ
うにシリコン酸化膜を充分な厚み形成することを特徴と
する請求項19記載の半導体装置の製造方法。
20. In the step of forming the silicon oxide film, the silicon oxide film is formed to a sufficient thickness so that a tapered portion of a hydrogen diffusion film formed in a subsequent step is higher than the final height of the metal wiring. 20. The method according to claim 19, wherein the semiconductor device is formed.
【請求項21】 前記シリコン酸化膜の厚みが、500
Å以上であることを特徴とする請求項19または20記
載の半導体装置の製造方法。
21. The semiconductor device according to claim 1, wherein the thickness of the silicon oxide film is 500
21. The method for manufacturing a semiconductor device according to claim 19, wherein the number is not less than Å.
【請求項22】 少なくとも、半導体基板上に形成され
た任意の層(下部層と称する)上に、下部窒化膜を形成
する工程と、この下部窒化膜上に層間絶縁膜を形成する
工程と、この層間絶縁膜上に上部窒化膜を形成する工程
と、次いで前記上部窒化膜、前記層間絶縁膜及び下部窒
化膜を貫通し、前記下部層に接続する開孔を形成する工
程と、前記開孔の内部及び前記上部窒化膜の全面に水素
拡散膜を形成する工程と、次いで少なくとも、開孔の底
部に形成された水素拡散膜を除去し、下部層を露出し、
接続孔を形成する工程と、この接続孔に金属を埋め込む
工程と、次いでCMP法により、前記上部窒化膜を研磨
し、前記水素拡散膜のテーパー部を完全に除去する工程
とを含む半導体装置の製造方法。
22. A step of forming a lower nitride film on at least an arbitrary layer (referred to as a lower layer) formed on the semiconductor substrate; and a step of forming an interlayer insulating film on the lower nitride film. Forming an upper nitride film on the interlayer insulating film, then forming an opening penetrating through the upper nitride film, the interlayer insulating film and the lower nitride film, and connecting to the lower layer; Forming a hydrogen diffusion film inside and over the entire surface of the upper nitride film, and then removing at least the hydrogen diffusion film formed at the bottom of the opening, exposing the lower layer,
A step of forming a connection hole, a step of embedding a metal in the connection hole, and a step of polishing the upper nitride film by a CMP method to completely remove a tapered portion of the hydrogen diffusion film. Production method.
【請求項23】 前記上部窒化膜を形成する工程におい
て、その後の工程において形成する水素拡散膜のテーパ
ー部が、最終的な金属配線の高さよりも上になるように
上部窒化膜を充分な厚み形成することを特徴とする請求
項22記載の半導体装置の製造方法。
23. In the step of forming the upper nitride film, the upper nitride film is formed to have a sufficient thickness so that a tapered portion of a hydrogen diffusion film formed in a subsequent step is higher than the final metal wiring height. The method for manufacturing a semiconductor device according to claim 22, wherein the semiconductor device is formed.
【請求項24】 前記上部窒化膜の厚みが、500Å以
上であることを特徴とする請求項22または23記載の
半導体装置の製造方法。
24. The method according to claim 22, wherein a thickness of the upper nitride film is 500 ° or more.
【請求項25】 前記上部窒化膜及び前記下部窒化膜
が、Si34膜であることを特徴とする請求項19〜2
4のいずれかに記載の半導体装置。
25. The semiconductor device according to claim 19, wherein the upper nitride film and the lower nitride film are Si 3 N 4 films.
5. The semiconductor device according to any one of 4.
【請求項26】 前記層間絶縁膜が、BPSG膜、PS
G膜、SOG膜、HSQ膜、SiO2膜またはSiON
膜のいずれかであることを特徴とする請求項16〜25
のいずれかに記載の半導体装置。
26. The method according to claim 26, wherein the interlayer insulating film is a BPSG film, a PS
G film, SOG film, HSQ film, SiO 2 film or SiON
26. The film according to claim 16, which is one of films.
The semiconductor device according to any one of the above.
【請求項27】 前記水素拡散膜が、SiO2膜、Si
ON膜、アモルファスSi膜または多結晶Si膜である
ことを特徴とする請求項16〜26のいずれかに記載の
半導体装置。
27. The hydrogen diffusion film is made of an SiO 2 film, a Si
27. The semiconductor device according to claim 16, wherein the semiconductor device is an ON film, an amorphous Si film, or a polycrystalline Si film.
JP33583698A 1998-11-26 1998-11-26 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3173597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33583698A JP3173597B2 (en) 1998-11-26 1998-11-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33583698A JP3173597B2 (en) 1998-11-26 1998-11-26 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000164704A true JP2000164704A (en) 2000-06-16
JP3173597B2 JP3173597B2 (en) 2001-06-04

Family

ID=18292956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33583698A Expired - Fee Related JP3173597B2 (en) 1998-11-26 1998-11-26 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3173597B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721206B1 (en) 2006-05-04 2007-05-23 주식회사 하이닉스반도체 Method of fabricating the storage node contact in semiconductor device
JP2009016828A (en) * 2007-07-02 2009-01-22 Samsung Electronics Co Ltd Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721206B1 (en) 2006-05-04 2007-05-23 주식회사 하이닉스반도체 Method of fabricating the storage node contact in semiconductor device
US7332391B2 (en) 2006-05-04 2008-02-19 Hynix Semiconductor Inc. Method for forming storage node contacts in semiconductor device
JP2009016828A (en) * 2007-07-02 2009-01-22 Samsung Electronics Co Ltd Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3173597B2 (en) 2001-06-04

Similar Documents

Publication Publication Date Title
US7109102B2 (en) Self-aligned contacts to gates
US6051508A (en) Manufacturing method of semiconductor device
US8138036B2 (en) Through silicon via and method of fabricating same
US20030189254A1 (en) Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
JPH11186378A (en) Semiconductor integrated circuit, manufacture thereof, semiconductor device and manufacture thereof
JPH09153545A (en) Semiconductor device and is manufacture
KR100266749B1 (en) A method of forming contact plug of semiconductor device
JP3293792B2 (en) Semiconductor device and manufacturing method thereof
US6650017B1 (en) Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime
JPH0645329A (en) High-integration semiconductor device and manufacture
US5518961A (en) Semiconductor integrated circuit device with wiring microstructure formed on gates and method of manufacturing the same
US20030186538A1 (en) Inter-metal dielectric patterns and method of forming the same
JPH1187529A (en) Integrated circuit contact
JP3173597B2 (en) Semiconductor device and manufacturing method thereof
JPH09153546A (en) Semiconductor device and its manufacture
JPH10289951A (en) Semiconductor device and manufacture thereof
JPH10242269A (en) Manufacture of semiconductor device
KR101005737B1 (en) Method for forming a metal line in semiconductor device
KR101021176B1 (en) Method for forming a metal line in semiconductor device
KR100539443B1 (en) Method for forming a metal line in semiconductor device
US6504234B2 (en) Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate
KR0165379B1 (en) Layer wiring method of semiconductor device
JP2001044201A (en) Manufacture of semiconductor integrated circuit device
KR100899566B1 (en) Method for forming bitline in semiconductor device
JPH0831940A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees