JP2000163363A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JP2000163363A JP2000163363A JP10338697A JP33869798A JP2000163363A JP 2000163363 A JP2000163363 A JP 2000163363A JP 10338697 A JP10338697 A JP 10338697A JP 33869798 A JP33869798 A JP 33869798A JP 2000163363 A JP2000163363 A JP 2000163363A
- Authority
- JP
- Japan
- Prior art keywords
- scsi
- bus
- buses
- function
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 複雑なハードウェアとそれを制御するための
プログラムとを必要とせず、データ転送速度を低下させ
ることなく、２系統のＳＣＳＩバスに夫々接続されたＳ
ＣＳＩデバイスの共有化を簡単な回路で実現可能なコン
ピュータシステムを提供する。 【解決手段】 スイッチ１０を開いた状態でシステムを
立上げると、終端デバイス７，８は終端として作用し、
ＳＣＳＩバスのもう一方の終端となる。電子スイッチデ
バイス９はＳＣＳＩバスにハイインピーダンスを出力
し、ＳＣＳＩバスを電気的に切断する。スイッチ１０を
閉じた状態で再度システムを立上げると、終端デバイス
７，８はＳＣＳＩバスにハイインピーダンスを出力し、
ＳＣＳＩバスから電気的に切断される。電子スイッチデ
バイス９は２系統のＳＣＳＩバスをインピーダンス特性
に影響なく接続し、ＳＣＳＩバスを電気的に接続する。
プログラムとを必要とせず、データ転送速度を低下させ
ることなく、２系統のＳＣＳＩバスに夫々接続されたＳ
ＣＳＩデバイスの共有化を簡単な回路で実現可能なコン
ピュータシステムを提供する。 【解決手段】 スイッチ１０を開いた状態でシステムを
立上げると、終端デバイス７，８は終端として作用し、
ＳＣＳＩバスのもう一方の終端となる。電子スイッチデ
バイス９はＳＣＳＩバスにハイインピーダンスを出力
し、ＳＣＳＩバスを電気的に切断する。スイッチ１０を
閉じた状態で再度システムを立上げると、終端デバイス
７，８はＳＣＳＩバスにハイインピーダンスを出力し、
ＳＣＳＩバスから電気的に切断される。電子スイッチデ
バイス９は２系統のＳＣＳＩバスをインピーダンス特性
に影響なく接続し、ＳＣＳＩバスを電気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータシステ
ムに関し、特にＳＣＳＩ（Ｓｍｏｌｌ Ｃｏｍｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）を適用するコン
ピュータシステムのインタフェース回路に関する。
ムに関し、特にＳＣＳＩ（Ｓｍｏｌｌ Ｃｏｍｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）を適用するコン
ピュータシステムのインタフェース回路に関する。
【０００２】
【従来の技術】従来、この種のインタフェース回路にお
いては、周辺機器の種別に依存しない汎用のＩ／Ｏ（入
出力）インタフェースとして定義され、各種の周辺機器
に固有な制御をコントローラ部分で吸収することによつ
て、システム内での入出力系を統合しやすく、拡張性に
優れるといった特徴を有している。この種のインタフェ
ース回路としては、代表的なものとしてＳＣＳＩがあ
る。
いては、周辺機器の種別に依存しない汎用のＩ／Ｏ（入
出力）インタフェースとして定義され、各種の周辺機器
に固有な制御をコントローラ部分で吸収することによつ
て、システム内での入出力系を統合しやすく、拡張性に
優れるといった特徴を有している。この種のインタフェ
ース回路としては、代表的なものとしてＳＣＳＩがあ
る。
【０００３】ＳＣＳＩバスに接続される全てのＳＣＳＩ
デバイス（ＳＣＳＩバスに直接接続される装置）は相互
にデイジィチェーン接続されており、インタフェースケ
ーブルの両端に夫々終端回路（ターミネータ）を接続
し、両終端の伝送系を構成している。
デバイス（ＳＣＳＩバスに直接接続される装置）は相互
にデイジィチェーン接続されており、インタフェースケ
ーブルの両端に夫々終端回路（ターミネータ）を接続
し、両終端の伝送系を構成している。
【０００４】今、上記伝送系のＳＣＳＩバスが２つあ
り、１つのホストマシンから２つのＳＣＳＩパスに接続
されたＳＣＳＩデバイスに対してアクセスする場合を考
える。この場合、ＳＣＳＩバスを２系統持ちかつ一方の
ＳＣＳＩバスから伝達された情報をもう一方のＳＣＳＩ
バスに伝達する機能を有したＳＣＳＩデバイスを準備
し、夫々のバスに上記ＳＣＳＩバスを接続することによ
って実現することができる。
り、１つのホストマシンから２つのＳＣＳＩパスに接続
されたＳＣＳＩデバイスに対してアクセスする場合を考
える。この場合、ＳＣＳＩバスを２系統持ちかつ一方の
ＳＣＳＩバスから伝達された情報をもう一方のＳＣＳＩ
バスに伝達する機能を有したＳＣＳＩデバイスを準備
し、夫々のバスに上記ＳＣＳＩバスを接続することによ
って実現することができる。
【０００５】図５は従来技術の構成例である。図５にお
いて、２０１，２０２はＳＣＳＩバス、２１，２２はホ
ストマシン、２３，２４はＳＣＳＩデバイス、２５，２
６はＳＣＳＩバス２０１の終端回路、２７，２８はＳＣ
ＳＩバス２０２の終端回路、２９はホストマシン２１か
らＳＣＳＩバス２０１を通して伝達された情報をＳＣＳ
Ｉバス２０２ヘ伝達する機能を備えるＳＣＳＩインタフ
ェース制御部、３０はホストマシン２２からＳＣＳＩバ
ス２０２を通して伝達された情報をＳＣＳＩバス２０１
に伝達する機能を備えるＳＣＳＩインタフェース制御部
である。
いて、２０１，２０２はＳＣＳＩバス、２１，２２はホ
ストマシン、２３，２４はＳＣＳＩデバイス、２５，２
６はＳＣＳＩバス２０１の終端回路、２７，２８はＳＣ
ＳＩバス２０２の終端回路、２９はホストマシン２１か
らＳＣＳＩバス２０１を通して伝達された情報をＳＣＳ
Ｉバス２０２ヘ伝達する機能を備えるＳＣＳＩインタフ
ェース制御部、３０はホストマシン２２からＳＣＳＩバ
ス２０２を通して伝達された情報をＳＣＳＩバス２０１
に伝達する機能を備えるＳＣＳＩインタフェース制御部
である。
【０００６】図６はＳＣＳＩインタフェース制御部２
９，３０の内部ブロック図である。図６において、２０
１，２０２はＳＣＳＩバス、３１はＣＰＵ（中央処理装
置）、３２はメモリ、３３はＳＣＳＩバス２０１に接続
されるＳＣＳＩコントローラ、３４はＳＣＳＩバス２０
２に接続されるＳＣＳＩコントローラ、３５はＤＭＡＣ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎ
ｔｒｏｌｅｒ）、２０３はＣＰＵバスである。
９，３０の内部ブロック図である。図６において、２０
１，２０２はＳＣＳＩバス、３１はＣＰＵ（中央処理装
置）、３２はメモリ、３３はＳＣＳＩバス２０１に接続
されるＳＣＳＩコントローラ、３４はＳＣＳＩバス２０
２に接続されるＳＣＳＩコントローラ、３５はＤＭＡＣ
（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎ
ｔｒｏｌｅｒ）、２０３はＣＰＵバスである。
【０００７】ＳＣＳＩバス２０１において、ホストマシ
ン２１はイニシエータとして動作し、ＳＣＳＩデバイス
２３、ＳＣＳＩインタフェース制御部２９のＳＣＳＩバ
ス２０１側に接続されるＳＣＳＩコントローラ３３はタ
ーゲットとして動作する。また、ＳＣＳＩインタフェー
ス制御部３０のＳＣＳＩバス２０１側に接続されるＳＣ
ＳＩコントローラ３３はイニシエータとして動作する。
ン２１はイニシエータとして動作し、ＳＣＳＩデバイス
２３、ＳＣＳＩインタフェース制御部２９のＳＣＳＩバ
ス２０１側に接続されるＳＣＳＩコントローラ３３はタ
ーゲットとして動作する。また、ＳＣＳＩインタフェー
ス制御部３０のＳＣＳＩバス２０１側に接続されるＳＣ
ＳＩコントローラ３３はイニシエータとして動作する。
【０００８】ＳＣＳＩバス２０２において、ホストマシ
ン２２はイニシエータとして動作し、ＳＣＳＩデバイス
２４、ＳＣＳＩインタフェース制御部２９のＳＣＳＩバ
ス２０２側に接続されるＳＣＳＩコントローラ３４はタ
ーゲットとして動作する。また、ＳＣＳＩインタフェー
ス制御部３０のＳＣＳＩバス２０２側に接続されるＳＣ
ＳＩコントローラ３４はイニシエータとして動作する。
ン２２はイニシエータとして動作し、ＳＣＳＩデバイス
２４、ＳＣＳＩインタフェース制御部２９のＳＣＳＩバ
ス２０２側に接続されるＳＣＳＩコントローラ３４はタ
ーゲットとして動作する。また、ＳＣＳＩインタフェー
ス制御部３０のＳＣＳＩバス２０２側に接続されるＳＣ
ＳＩコントローラ３４はイニシエータとして動作する。
【０００９】上記構成において、ＳＣＳＩバス２０１，
２０２はＳＣＳＩインタフェース制御部２９，３０によ
って常に分離されているため、ホストマシン２１からＳ
ＣＳＩデバイス２３へのアクセス及びホストマシン２２
からＳＣＳＩデバイス２４へのアクセスは相互に関係な
く、夫々独立に行うことができる。
２０２はＳＣＳＩインタフェース制御部２９，３０によ
って常に分離されているため、ホストマシン２１からＳ
ＣＳＩデバイス２３へのアクセス及びホストマシン２２
からＳＣＳＩデバイス２４へのアクセスは相互に関係な
く、夫々独立に行うことができる。
【００１０】今、ホストマシン２１からＳＣＳＩデバイ
ス２４ヘアクセスする場合を考える。この時、ホストマ
シン２１から送られる情報はＳＣＳＩインタフェース制
御部２９で受け取る。
ス２４ヘアクセスする場合を考える。この時、ホストマ
シン２１から送られる情報はＳＣＳＩインタフェース制
御部２９で受け取る。
【００１１】ＳＣＳＩインタフェース制御部２９内では
ＳＣＳＩコントローラ３３が受け取った情報をＤＭＡＣ
３５を使用してメモリ部３２に展開する。メモリ部３２
に展開した情報はＣＰＵ３１が介在することによってＳ
ＣＳＩデバイス２４へ転送する情報であることが認識さ
れ、今度はメモリ部３２に展開された情報をＤＭＡＣ３
５を使用してＳＣＳＩコントローラ３４へ転送する。
ＳＣＳＩコントローラ３３が受け取った情報をＤＭＡＣ
３５を使用してメモリ部３２に展開する。メモリ部３２
に展開した情報はＣＰＵ３１が介在することによってＳ
ＣＳＩデバイス２４へ転送する情報であることが認識さ
れ、今度はメモリ部３２に展開された情報をＤＭＡＣ３
５を使用してＳＣＳＩコントローラ３４へ転送する。
【００１２】このような動作を経て、ＳＣＳＩインタフ
ェース制御部２９はホストマシン２１の代わりとなり、
ＳＣＳＩバス２０２上のＳＣＳＩデバイス２４へ情報を
伝達することができる。
ェース制御部２９はホストマシン２１の代わりとなり、
ＳＣＳＩバス２０２上のＳＣＳＩデバイス２４へ情報を
伝達することができる。
【００１３】次に、ホストマシン２２からＳＣＳＩデバ
イス２３へアクセスする場合を考える。この時、ホスト
マシン２２から送られる情報はＳＣＳＩインタフェース
制御部３０で受け取る。
イス２３へアクセスする場合を考える。この時、ホスト
マシン２２から送られる情報はＳＣＳＩインタフェース
制御部３０で受け取る。
【００１４】ＳＣＳＩインタフェース制御部３０内では
ＳＣＳＩコントローラ３４が受け取った情報をＤＭＡＣ
３５を使用してメモリメモリ部３２に展開する。メモリ
部３２に展開した情報はＣＰＵ３１が介在することによ
ってＳＣＳＩデバイス２３へ転送する情報であることが
認識され、今度はメモリ部３２に展開された情報をＤＭ
ＡＣ３５を使用してＳＣＳＩコントローラ３３へ転送す
る。
ＳＣＳＩコントローラ３４が受け取った情報をＤＭＡＣ
３５を使用してメモリメモリ部３２に展開する。メモリ
部３２に展開した情報はＣＰＵ３１が介在することによ
ってＳＣＳＩデバイス２３へ転送する情報であることが
認識され、今度はメモリ部３２に展開された情報をＤＭ
ＡＣ３５を使用してＳＣＳＩコントローラ３３へ転送す
る。
【００１５】このような動作を経て、ＳＣＳＩインタフ
ェース制御部３０はホストマシン２２の代わりとなり、
ＳＣＳＩバス２０１上のＳＣＳＩデバイス２３へ情報を
伝達することができる。
ェース制御部３０はホストマシン２２の代わりとなり、
ＳＣＳＩバス２０１上のＳＣＳＩデバイス２３へ情報を
伝達することができる。
【００１６】上記のような構成にすることによって、Ｓ
ＣＳＩバス２０１とＳＣＳＩバス２０２とは夫々独立し
ているのにもかかわらず、ホストマシン２１，２２はＳ
ＣＳＩデバイス２３，２４を共有することができる。
ＣＳＩバス２０１とＳＣＳＩバス２０２とは夫々独立し
ているのにもかかわらず、ホストマシン２１，２２はＳ
ＣＳＩデバイス２３，２４を共有することができる。
【００１７】
【発明が解決しようとする課題】上述した従来のインタ
フェース回路では、図５に示すような構成にすると、２
系統のＳＣＳＩバスに夫々接続されるＳＣＳＩデバイス
を共有化するために、図６に示すようなブロックを内蔵
するＳＣＳＩインタフェース制御部といったハードウェ
アを準備しなければならなくなる。また、そのハードウ
ェアを制御するプログラムも同時に必要となる。
フェース回路では、図５に示すような構成にすると、２
系統のＳＣＳＩバスに夫々接続されるＳＣＳＩデバイス
を共有化するために、図６に示すようなブロックを内蔵
するＳＣＳＩインタフェース制御部といったハードウェ
アを準備しなければならなくなる。また、そのハードウ
ェアを制御するプログラムも同時に必要となる。
【００１８】さらに、２系統のＳＣＳＩバスに接続され
るＳＣＳＩデバイス数が増加することによって、それに
比例してＳＣＳＩインタフェース制御部を増やすか、も
しくはＳＣＳＩインタフェース制御部の内部構造を拡張
し、かつ制御プログラムもより複雑にしていかなければ
ならなくなる。
るＳＣＳＩデバイス数が増加することによって、それに
比例してＳＣＳＩインタフェース制御部を増やすか、も
しくはＳＣＳＩインタフェース制御部の内部構造を拡張
し、かつ制御プログラムもより複雑にしていかなければ
ならなくなる。
【００１９】ＳＣＳＩデバイスを共有化する上でも２系
統のＳＣＳＩバス間にＳＣＳＩインタフェース制御部と
いったハードウェアが介在するため、オーバヘッドが大
きくなり、必然的にデータ転送速度が低下してしまう。
統のＳＣＳＩバス間にＳＣＳＩインタフェース制御部と
いったハードウェアが介在するため、オーバヘッドが大
きくなり、必然的にデータ転送速度が低下してしまう。
【００２０】そこで、本発明の目的は上記の問題点を解
消し、複雑なハードウェアとそれを制御するためのプロ
グラムとを必要とせず、データ転送速度を低下させるこ
となく、２系統のＳＣＳＩバスに夫々接続されたＳＣＳ
Ｉデバイスの共有化を簡単な回路で実現することできる
コンピュータシステムを提供することにある。
消し、複雑なハードウェアとそれを制御するためのプロ
グラムとを必要とせず、データ転送速度を低下させるこ
となく、２系統のＳＣＳＩバスに夫々接続されたＳＣＳ
Ｉデバイスの共有化を簡単な回路で実現することできる
コンピュータシステムを提供することにある。
【００２１】
【課題を解決するための手段】本発明によるコンピュー
タシステムは、各々両端が終端される両終端伝送系構成
をとる第１及び第２のバスを含むコンピュータシステム
であって、前記第１及び第２のバス各々の一方の終端を
外部からの制御信号に応じて行う機能及び対応するバス
に前記制御信号に応じてハイインピーダンスを出力する
機能を持つ第１及び第２の終端デバイスと、前記第１及
び第２のバス間をインピーダンス特性に影響なく接続す
る機能及び前記第１及び第２のバスにハイインピーダン
スを出力する機能を持つ電子スイッチデバイスとを備え
ている。
タシステムは、各々両端が終端される両終端伝送系構成
をとる第１及び第２のバスを含むコンピュータシステム
であって、前記第１及び第２のバス各々の一方の終端を
外部からの制御信号に応じて行う機能及び対応するバス
に前記制御信号に応じてハイインピーダンスを出力する
機能を持つ第１及び第２の終端デバイスと、前記第１及
び第２のバス間をインピーダンス特性に影響なく接続す
る機能及び前記第１及び第２のバスにハイインピーダン
スを出力する機能を持つ電子スイッチデバイスとを備え
ている。
【００２２】すなわち、本発明のコンピュータシステム
は、２系統のＳＣＳＩ（ＳｍｏｌｌＣｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスの片方の終端
を外部からの制御信号によって終端またはハイイピーダ
ンス出力を行う機能を備えるデバイスに変更し、かつ両
ＳＣＳＩバス間をインピーダンス特性に影響なく、ＳＣ
ＳＩバスを接続するかまたはＳＣＳＩバスにハイインピ
ーダンスを出力する機能を備える電子スイッチデバイス
で接続する。
は、２系統のＳＣＳＩ（ＳｍｏｌｌＣｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）バスの片方の終端
を外部からの制御信号によって終端またはハイイピーダ
ンス出力を行う機能を備えるデバイスに変更し、かつ両
ＳＣＳＩバス間をインピーダンス特性に影響なく、ＳＣ
ＳＩバスを接続するかまたはＳＣＳＩバスにハイインピ
ーダンスを出力する機能を備える電子スイッチデバイス
で接続する。
【００２３】このような構成にすることによって、外部
から信号を入力するだけで夫々独立した２系統のＳＣＳ
Ｉバスにしたり、２系統のＳＣＳＩバスを接続して１系
統のＳＣＳＩバスにしたりすることが可能となる。
から信号を入力するだけで夫々独立した２系統のＳＣＳ
Ｉバスにしたり、２系統のＳＣＳＩバスを接続して１系
統のＳＣＳＩバスにしたりすることが可能となる。
【００２４】具体的には図５及び図６に示すようなＳＣ
ＳＩインタフェース制御部及びそのハードウェアを制御
するプログラムをなくし、代わりに電子スイッチデバイ
スに置き換え、図５の終端回路を終端デバイスに置き換
えている。
ＳＩインタフェース制御部及びそのハードウェアを制御
するプログラムをなくし、代わりに電子スイッチデバイ
スに置き換え、図５の終端回路を終端デバイスに置き換
えている。
【００２５】この終端デバイスは終端として作用する機
能と、ＳＣＳＩバスにハイインピーダンスを出力する機
能とを備え、外部からの制御信号によって夫々の機能を
選択することができるデバイスである。
能と、ＳＣＳＩバスにハイインピーダンスを出力する機
能とを備え、外部からの制御信号によって夫々の機能を
選択することができるデバイスである。
【００２６】電子スイッチデバイスは２つのＳＣＳＩバ
スをインピーダンス特性に影響なく接続することができ
る機能と、夫々のＳＣＳＩバスにハイインピーダンスを
出力する機能とを備え、終端デバイスと同様に、外部か
らの制御信号によって夫々の機能を選択することができ
るデバイスである。
スをインピーダンス特性に影響なく接続することができ
る機能と、夫々のＳＣＳＩバスにハイインピーダンスを
出力する機能とを備え、終端デバイスと同様に、外部か
らの制御信号によって夫々の機能を選択することができ
るデバイスである。
【００２７】例えば、上記した２種類のデバイスに外部
信号としてハイレベルの電圧を入力すると、終端デバイ
スは終端として作用し、電子スイッチデバイスは夫々の
ＳＣＳＩバスを電気的に切断（ＳＣＳＩバスにハインピ
ーダンス出力）するように作用する。これによって、互
いに独立した２系統のＳＣＳＩバスをつくることが可能
となる。
信号としてハイレベルの電圧を入力すると、終端デバイ
スは終端として作用し、電子スイッチデバイスは夫々の
ＳＣＳＩバスを電気的に切断（ＳＣＳＩバスにハインピ
ーダンス出力）するように作用する。これによって、互
いに独立した２系統のＳＣＳＩバスをつくることが可能
となる。
【００２８】また、反対に外部信号としてローレベルの
電圧を入力すると、終端デバイスは接続されるＳＣＳＩ
バスから電気的に切断されるように作用し、電子スイッ
チデバイスは２つのＳＣＳＩバスをインピーダンス特性
に影響なく接続するように作用する。これによって、２
つのＳＣＳＩバスをつなぎ合わせた１系統のＳＣＳＩバ
スをつくることが可能となる。
電圧を入力すると、終端デバイスは接続されるＳＣＳＩ
バスから電気的に切断されるように作用し、電子スイッ
チデバイスは２つのＳＣＳＩバスをインピーダンス特性
に影響なく接続するように作用する。これによって、２
つのＳＣＳＩバスをつなぎ合わせた１系統のＳＣＳＩバ
スをつくることが可能となる。
【００２９】上述したように、終端デバイス及び電子ス
イッチデバイスを用いることによって、ＳＣＳＩインタ
フェース部といった複雑な回路とそれを制御するプログ
ラムとを必要とせず、容易に２つのＳＣＳＩバスの接続
または切離しを行うことが可能となる。この場合、ＳＣ
ＳＩバスを接続する電子スイッチデバイスは通常のスイ
ッチと同様な働きをするので、オーバヘッドがかさむこ
とがなく、データ転送速度を低下させることはない。
イッチデバイスを用いることによって、ＳＣＳＩインタ
フェース部といった複雑な回路とそれを制御するプログ
ラムとを必要とせず、容易に２つのＳＣＳＩバスの接続
または切離しを行うことが可能となる。この場合、ＳＣ
ＳＩバスを接続する電子スイッチデバイスは通常のスイ
ッチと同様な働きをするので、オーバヘッドがかさむこ
とがなく、データ転送速度を低下させることはない。
【００３０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１は本発明の一実施例による
コンピュータシステムの構成を示すブロック図である。
図において、１０１はＳＣＳＩバス、１０２はＳＣＳＩ
バス１０１とは独立しているＳＣＳＩバス、１，２は夫
々ＳＣＳＩバス１０１，１０２に接続されるホストマシ
ン、３，４は夫々ＳＣＳＩバス１０１，１０２に接続さ
れるＳＣＳＩデバイス、５，６は夫々ＳＣＳＩバス１０
１，１０２の一方の終端、７，８は夫々ＳＣＳＩバス１
０１，１０２の他方の終端に接続される終端デバイス、
９は電子スイッチデバイス、１０は開閉式のスイッチ、
１１はプルアップ抵抗である。
面を参照して説明する。図１は本発明の一実施例による
コンピュータシステムの構成を示すブロック図である。
図において、１０１はＳＣＳＩバス、１０２はＳＣＳＩ
バス１０１とは独立しているＳＣＳＩバス、１，２は夫
々ＳＣＳＩバス１０１，１０２に接続されるホストマシ
ン、３，４は夫々ＳＣＳＩバス１０１，１０２に接続さ
れるＳＣＳＩデバイス、５，６は夫々ＳＣＳＩバス１０
１，１０２の一方の終端、７，８は夫々ＳＣＳＩバス１
０１，１０２の他方の終端に接続される終端デバイス、
９は電子スイッチデバイス、１０は開閉式のスイッチ、
１１はプルアップ抵抗である。
【００３１】終端デバイス７，８は終端として作用する
機能と、ＳＣＳＩバス１０１，１０２にハイインピーダ
ンスを出力する機能とを備え、外部からの制御信号によ
って夫々の機能を選択することができるデバイスであ
る。
機能と、ＳＣＳＩバス１０１，１０２にハイインピーダ
ンスを出力する機能とを備え、外部からの制御信号によ
って夫々の機能を選択することができるデバイスであ
る。
【００３２】電子スイッチデバイス９で２系統のＳＣＳ
Ｉバス１０１，１０２をインピーダンス特性に影響なく
接続することができる機能と、夫々のＳＣＳＩバス１０
１，１０２にハイインピーダンスを出力する機能とを備
え、外部からの制御信号によって夫々の機能を選択する
ことができるデバイスである。
Ｉバス１０１，１０２をインピーダンス特性に影響なく
接続することができる機能と、夫々のＳＣＳＩバス１０
１，１０２にハイインピーダンスを出力する機能とを備
え、外部からの制御信号によって夫々の機能を選択する
ことができるデバイスである。
【００３３】１０３は制御信号線で、終端デバイス７，
８及び電子スイッチデバイス９の持つ機能を選択するた
めに使用する信号線である。尚、ホストマシン１，２及
びＳＣＳＩデバイス３，４は夫々異なる識別情報（Ｉ
Ｄ）を保有するものする。
８及び電子スイッチデバイス９の持つ機能を選択するた
めに使用する信号線である。尚、ホストマシン１，２及
びＳＣＳＩデバイス３，４は夫々異なる識別情報（Ｉ
Ｄ）を保有するものする。
【００３４】今、スイッチ１０を開いた状態でシステム
を立上げると、制御信号線１０３にはハイレベルの電圧
が出力される。この時、終端デバイス７，８は終端とし
て作用する機能が選択され、夫々ＳＣＳＩバス１０１，
１０２のもう一方の終端となる。また、電子スイッチデ
バイス９は夫々のＳＣＳＩバス１０１，１０２にハイイ
ンピーダンスを出力する機能が選択され、ＳＣＳＩバス
１０１，１０２を電気的に切断する。これによって、Ｓ
ＣＳＩバス１０１，１０２は夫々独立したバスとなり、
ホストマシン１，２は相互に影響なくＳＣＳＩデバイス
３，４に夫々アクセスすることができる。
を立上げると、制御信号線１０３にはハイレベルの電圧
が出力される。この時、終端デバイス７，８は終端とし
て作用する機能が選択され、夫々ＳＣＳＩバス１０１，
１０２のもう一方の終端となる。また、電子スイッチデ
バイス９は夫々のＳＣＳＩバス１０１，１０２にハイイ
ンピーダンスを出力する機能が選択され、ＳＣＳＩバス
１０１，１０２を電気的に切断する。これによって、Ｓ
ＣＳＩバス１０１，１０２は夫々独立したバスとなり、
ホストマシン１，２は相互に影響なくＳＣＳＩデバイス
３，４に夫々アクセスすることができる。
【００３５】この状態において、ホストマシン２が何ら
かの要因でシステムダウンしてしまい、ホストマシン１
が処理を引き継いで運用する場合を考える。この時、シ
ステムを一度立下げ、スイッチ１０を閉じた状態で再度
システムを立上げる。そうすると、制御信号線１０３に
はローレベルの電圧が出力される。これによって、終端
デバイス７，８はＳＣＳＩバス１０１，１０２にハイイ
ンピーダンスを出力する機能が選択され、夫々ＳＣＳＩ
バス１０１，１０２から電気的に切断される。
かの要因でシステムダウンしてしまい、ホストマシン１
が処理を引き継いで運用する場合を考える。この時、シ
ステムを一度立下げ、スイッチ１０を閉じた状態で再度
システムを立上げる。そうすると、制御信号線１０３に
はローレベルの電圧が出力される。これによって、終端
デバイス７，８はＳＣＳＩバス１０１，１０２にハイイ
ンピーダンスを出力する機能が選択され、夫々ＳＣＳＩ
バス１０１，１０２から電気的に切断される。
【００３６】また、電子スイッチデバイス９は２系統の
ＳＣＳＩバス１０１，１０２をインピーダンス特性に影
響なく接続する機能が選択され、ＳＣＳＩバス１０１，
１０２を電気的に接続する。そうすることによって、Ｓ
ＣＳＩバス１０１及びＳＣＳＩバス１０２は一つのバス
となり、ホストマシン１からＳＣＳＩデバイス４へのア
クセスが可能となる。
ＳＣＳＩバス１０１，１０２をインピーダンス特性に影
響なく接続する機能が選択され、ＳＣＳＩバス１０１，
１０２を電気的に接続する。そうすることによって、Ｓ
ＣＳＩバス１０１及びＳＣＳＩバス１０２は一つのバス
となり、ホストマシン１からＳＣＳＩデバイス４へのア
クセスが可能となる。
【００３７】図２は図１の終端デバイス７の構成を示す
ブロック図である。図において、７０は電圧生成回路、
７１はモードコントローラ、７２−１〜７２−ｎはプッ
シュ・プル型のオペアンプ、７３−１〜７３−ｎは終端
抵抗（１１０Ω）である。
ブロック図である。図において、７０は電圧生成回路、
７１はモードコントローラ、７２−１〜７２−ｎはプッ
シュ・プル型のオペアンプ、７３−１〜７３−ｎは終端
抵抗（１１０Ω）である。
【００３８】終端デバイス７ではモードコントローラ７
１にローレベルのイネーブル（Ｅｎａｂｌｅ）信号が入
力されると、終端抵抗７３−１〜７３−ｎがＳＣＳＩバ
ス１０１に接続されるので、ＳＣＳＩバス１０１のもう
一方の終端として機能する。
１にローレベルのイネーブル（Ｅｎａｂｌｅ）信号が入
力されると、終端抵抗７３−１〜７３−ｎがＳＣＳＩバ
ス１０１に接続されるので、ＳＣＳＩバス１０１のもう
一方の終端として機能する。
【００３９】また、終端デバイス７ではモードコントロ
ーラ７１にハイレベルのイネーブル信号が入力される
と、終端抵抗７３−１〜７３−ｎをＳＣＳＩバス１０１
から切離すよう動作する、つまりＳＣＳＩバス１０１に
ハイインピーダンスを出力するよう機能する。尚、終端
デバイス８も終端デバイス７と同様の構成となってお
り、終端デバイス７と同様に動作する。
ーラ７１にハイレベルのイネーブル信号が入力される
と、終端抵抗７３−１〜７３−ｎをＳＣＳＩバス１０１
から切離すよう動作する、つまりＳＣＳＩバス１０１に
ハイインピーダンスを出力するよう機能する。尚、終端
デバイス８も終端デバイス７と同様の構成となってお
り、終端デバイス７と同様に動作する。
【００４０】図３は図１の電子スイッチデバイス９の構
成を示すブロック図である。図において、９０はイネー
ブル（Ｅｎａｂｌｅ）信号のレベルを検出して電圧のセ
ンスアップを行うセンスアップ素子、９１−１〜９１−
ｎはＳＣＳＩバス１０１，１０２の信号線群の接続／切
断を行うスイッチ素子である。
成を示すブロック図である。図において、９０はイネー
ブル（Ｅｎａｂｌｅ）信号のレベルを検出して電圧のセ
ンスアップを行うセンスアップ素子、９１−１〜９１−
ｎはＳＣＳＩバス１０１，１０２の信号線群の接続／切
断を行うスイッチ素子である。
【００４１】電子スイッチデバイス９のセンスアップ素
子９０はローレベルのイネーブル信号が入力されると、
各スイッチ素子９１−１〜９１−ｎに安定したハイレベ
ル電圧を供給する。各スイッチ素子９１−１〜９１−ｎ
はハイレベル電圧が印加されると、ＳＣＳＩバス１０１
の信号線群とＳＣＳＩバス１０２の信号線群とを接続す
るよう作用する。これによって、ＳＣＳＩバス１０１，
１０２は１本のＳＣＳＩバスとなる。
子９０はローレベルのイネーブル信号が入力されると、
各スイッチ素子９１−１〜９１−ｎに安定したハイレベ
ル電圧を供給する。各スイッチ素子９１−１〜９１−ｎ
はハイレベル電圧が印加されると、ＳＣＳＩバス１０１
の信号線群とＳＣＳＩバス１０２の信号線群とを接続す
るよう作用する。これによって、ＳＣＳＩバス１０１，
１０２は１本のＳＣＳＩバスとなる。
【００４２】また、センスアップ素子９０はハイレベル
のイネーブル信号が入力されると、各スイッチ素子９１
−１〜９１−ｎへの電圧供給を停止する。各スイッチ素
子９１−１〜９１−ｎはセンスアップ素子９０からの電
圧供給が停止されると、ＳＣＳＩバス１０１の信号線群
とＳＣＳＩバス１０２の信号線群との接続を切断するす
るよう作用する。
のイネーブル信号が入力されると、各スイッチ素子９１
−１〜９１−ｎへの電圧供給を停止する。各スイッチ素
子９１−１〜９１−ｎはセンスアップ素子９０からの電
圧供給が停止されると、ＳＣＳＩバス１０１の信号線群
とＳＣＳＩバス１０２の信号線群との接続を切断するす
るよう作用する。
【００４３】つまり、各スイッチ素子９１−１〜９１−
ｎはＳＣＳＩバス１０１，１０２各々の信号線群にハイ
インピーダンスを出力するよう作用する。これによっ
て、ＳＣＳＩバス１０１，１０２は夫々互いに影響を与
えることなく、独立したＳＣＳＩバスとなる。
ｎはＳＣＳＩバス１０１，１０２各々の信号線群にハイ
インピーダンスを出力するよう作用する。これによっ
て、ＳＣＳＩバス１０１，１０２は夫々互いに影響を与
えることなく、独立したＳＣＳＩバスとなる。
【００４４】図４は本発明の他の実施例によるコンピュ
ータシステムの構成を示すブロック図である。図におい
て、本発明の他の実施例によるホストインタフェース回
路はスイッチ１０の代わりに切替回路１２を設けた以外
は図１に示す本発明の一実施例によるホストインタフェ
ース回路と同様の構成となっており、同一構成要素には
同一符号を付してある。また、同一構成要素の動作は本
発明の一実施例によるホストインタフェース回路の動作
と同様である。
ータシステムの構成を示すブロック図である。図におい
て、本発明の他の実施例によるホストインタフェース回
路はスイッチ１０の代わりに切替回路１２を設けた以外
は図１に示す本発明の一実施例によるホストインタフェ
ース回路と同様の構成となっており、同一構成要素には
同一符号を付してある。また、同一構成要素の動作は本
発明の一実施例によるホストインタフェース回路の動作
と同様である。
【００４５】切換回路１２はオープンコレクタタイプの
標準ＴＴＬ（ＴｒａｎｓｉｓｔｏｒＴｒａｎｓｉｓｔｏ
ｒ Ｌｏｇｉｃ）であるナンド回路１２ａ，１２ｂを内
蔵している。
標準ＴＴＬ（ＴｒａｎｓｉｓｔｏｒＴｒａｎｓｉｓｔｏ
ｒ Ｌｏｇｉｃ）であるナンド回路１２ａ，１２ｂを内
蔵している。
【００４６】ここで、１０４はコミュニケーションバス
で、ホストマシン１，２間で情報交換を行うバスであ
る。１０５，１０６は夫々ホストマシン１，２と切替回
路１２とを接続する切替信号線である。
で、ホストマシン１，２間で情報交換を行うバスであ
る。１０５，１０６は夫々ホストマシン１，２と切替回
路１２とを接続する切替信号線である。
【００４７】今、ホストマシン１，２が夫々切替信号線
１０５，１０６にローレベルの電圧を出力している状態
でシステムを立上げると、切替回路１２内のナンド回路
１２ａ，１２ｂはスイッチングせず、制御信号１０３に
ハイレベルの電圧を出力する。この時、終端デバイス
７，８は終端として作用する機能が選択され、夫々ＳＣ
ＳＩバス１０１，１０２のもう一方の終端となる。
１０５，１０６にローレベルの電圧を出力している状態
でシステムを立上げると、切替回路１２内のナンド回路
１２ａ，１２ｂはスイッチングせず、制御信号１０３に
ハイレベルの電圧を出力する。この時、終端デバイス
７，８は終端として作用する機能が選択され、夫々ＳＣ
ＳＩバス１０１，１０２のもう一方の終端となる。
【００４８】また、電子スイッチデバイス９は夫々のＳ
ＣＳＩバス１０１，１０２にハイインピーダンスを出力
する機能が選択され、ＳＣＳＩバス１０１，１０２を電
気的に切断する。これによって、ＳＣＳＩバス１０１，
１０２は夫々独立したバスとなり、ホストマシン１，２
は相互に影響なく、ＳＣＳＩデバイス３，４に夫々アク
セスすることができる。
ＣＳＩバス１０１，１０２にハイインピーダンスを出力
する機能が選択され、ＳＣＳＩバス１０１，１０２を電
気的に切断する。これによって、ＳＣＳＩバス１０１，
１０２は夫々独立したバスとなり、ホストマシン１，２
は相互に影響なく、ＳＣＳＩデバイス３，４に夫々アク
セスすることができる。
【００４９】この状態において、ホストマシン１がホス
トマシン２とともにＳＣＳＩデバイス３，４を共有する
場合を考える。この時、ホストマシン１はコミュニケー
ションバス１０４を使ってホストマシン２に対し、ＳＣ
ＳＩバス１０１とＳＣＳＩバス１０２とを接続する要求
を送信する。
トマシン２とともにＳＣＳＩデバイス３，４を共有する
場合を考える。この時、ホストマシン１はコミュニケー
ションバス１０４を使ってホストマシン２に対し、ＳＣ
ＳＩバス１０１とＳＣＳＩバス１０２とを接続する要求
を送信する。
【００５０】ホストマシン２はその要求を受けたことに
よって、ＳＣＳＩデバイス４へのアクセスを終了し、Ｓ
ＣＳＩバス１０２をフリーの状態にしてコミュニケーシ
ョンバス１０４を通してホストマシン１に応答する。
よって、ＳＣＳＩデバイス４へのアクセスを終了し、Ｓ
ＣＳＩバス１０２をフリーの状態にしてコミュニケーシ
ョンバス１０４を通してホストマシン１に応答する。
【００５１】ホストマシン１は要求に対するホストマシ
ン２からの応答を確認することによって、切替信号線１
０５にハイレベルの電圧を出力する。これによって、終
端デバイス７，８はＳＣＳＩバス１０１，１０２にハイ
インピーダンスを出力する機能が選択され、夫々ＳＣＳ
Ｉバス１０１，１０２から電気的に切断される。
ン２からの応答を確認することによって、切替信号線１
０５にハイレベルの電圧を出力する。これによって、終
端デバイス７，８はＳＣＳＩバス１０１，１０２にハイ
インピーダンスを出力する機能が選択され、夫々ＳＣＳ
Ｉバス１０１，１０２から電気的に切断される。
【００５２】また、電子スイッチ９は２系統のＳＣＳＩ
バス１０１，１０２をインピーダンス特性に影響なく接
続する機能が選択され、ＳＣＳＩバス１０１，１０２を
電気的に接続する。そうすることによって、ＳＣＳＩバ
ス１０１及びＳＣＳＩバス１０２は一つのバスとなる。
バス１０１，１０２をインピーダンス特性に影響なく接
続する機能が選択され、ＳＣＳＩバス１０１，１０２を
電気的に接続する。そうすることによって、ＳＣＳＩバ
ス１０１及びＳＣＳＩバス１０２は一つのバスとなる。
【００５３】ホストマシン１はコミュニケーションバス
１０４を使ってホストマシン２にバスの接続が完了した
ことを報告する。ホストマシン２はその報告を受けるこ
とによって、バスが一つになったことを認識し、ホスト
マシン１に対して応答する。ホストマシン１がその応答
を確認した時点で一連の手順が終了し、ホストマシン
１，２は互いにＳＣＳＩデバイス３，４を共有すること
ができる。
１０４を使ってホストマシン２にバスの接続が完了した
ことを報告する。ホストマシン２はその報告を受けるこ
とによって、バスが一つになったことを認識し、ホスト
マシン１に対して応答する。ホストマシン１がその応答
を確認した時点で一連の手順が終了し、ホストマシン
１，２は互いにＳＣＳＩデバイス３，４を共有すること
ができる。
【００５４】次に、上記のホストマシン１，２が互いに
ＳＣＳＩデバイス３，４を共有している状態において、
ホストマシン２からＳＣＳＩバス１０１，１０２を電気
的に切断する場合を考える。
ＳＣＳＩデバイス３，４を共有している状態において、
ホストマシン２からＳＣＳＩバス１０１，１０２を電気
的に切断する場合を考える。
【００５５】この時、ホストマシン２はコミュニケーシ
ョンバス１０４を使ってホストマシン１に対し、ＳＣＳ
Ｉバス１０１とＳＣＳＩバス１０２とを切断する要求を
送信する。ホストマシン１はその要求を受けることによ
って、ＳＣＳＩデバイス３またはＳＣＳＩデバイス４に
アクセスしている途中であれば、アクセス終了してか
ら、アクセスをしていないまたはアクセスを実行する直
前であれば直ちに要求を許可したことを返答する。
ョンバス１０４を使ってホストマシン１に対し、ＳＣＳ
Ｉバス１０１とＳＣＳＩバス１０２とを切断する要求を
送信する。ホストマシン１はその要求を受けることによ
って、ＳＣＳＩデバイス３またはＳＣＳＩデバイス４に
アクセスしている途中であれば、アクセス終了してか
ら、アクセスをしていないまたはアクセスを実行する直
前であれば直ちに要求を許可したことを返答する。
【００５６】ホストマシン２はその返答を確認してホス
トマシン１がＳＣＳＩバス１０１，１０２を切断するま
で待機する。ホストマシン１は返答後、切替信号線１０
５にローレベルの電圧を出力する。これによって、切替
回路１２内の切替信号線１０５が接続されているナンド
回路１２ａがスイッチングをやめるので、制御信号線１
０３にハイレベルの電圧が出力される。
トマシン１がＳＣＳＩバス１０１，１０２を切断するま
で待機する。ホストマシン１は返答後、切替信号線１０
５にローレベルの電圧を出力する。これによって、切替
回路１２内の切替信号線１０５が接続されているナンド
回路１２ａがスイッチングをやめるので、制御信号線１
０３にハイレベルの電圧が出力される。
【００５７】この時、終端デバイス７，８は終端として
作用する機能が選択され、夫々ＳＣＳＩバス１０１，１
０２のもう一方の終端となる。また、電子スイッチデバ
イス９は夫々のＳＣＳＩバス１０１，１０２にハイイン
ピーダンスを出力する機能が選択され、ＳＣＳＩバス１
０１，１０２を電気的に切断する。これによって、ＳＣ
ＳＩバス１０１，１０２は夫々独立したバスとなる。
作用する機能が選択され、夫々ＳＣＳＩバス１０１，１
０２のもう一方の終端となる。また、電子スイッチデバ
イス９は夫々のＳＣＳＩバス１０１，１０２にハイイン
ピーダンスを出力する機能が選択され、ＳＣＳＩバス１
０１，１０２を電気的に切断する。これによって、ＳＣ
ＳＩバス１０１，１０２は夫々独立したバスとなる。
【００５８】その後、ホストマシン１はコミュニケーシ
ョンバス１０４を使ってホストマシン２にバスの接断が
完了したことを報告する。ホストマシン２はその報告を
受けることによって、ＳＣＳＩバス１０１，１０２が夫
々独立になったことを認識し、ホストマシン１に対して
応答する。ホストマシン１がその応答を確認した時点で
一連の手順が終了する。
ョンバス１０４を使ってホストマシン２にバスの接断が
完了したことを報告する。ホストマシン２はその報告を
受けることによって、ＳＣＳＩバス１０１，１０２が夫
々独立になったことを認識し、ホストマシン１に対して
応答する。ホストマシン１がその応答を確認した時点で
一連の手順が終了する。
【００５９】これによって、ＳＣＳＩバス１０１，１０
２は夫々独立したバスとなり、ホストマシン１，２は相
互に影響なく、ＳＣＳＩデバイス３，４に夫々アクセス
することができる。
２は夫々独立したバスとなり、ホストマシン１，２は相
互に影響なく、ＳＣＳＩデバイス３，４に夫々アクセス
することができる。
【００６０】このように、２系統ある両終端伝送系構成
をとるＳＣＳＩバス１０１，１０２の片方の終端を外部
からの制御信号によって終端するかまたはハイインピー
ダンスを出力する機能を備える終端デバイス７，８に変
更し、両ＳＣＳＩバス１０１，１０２間をインピーダン
ス特性に影響なく接続するかまたはハイインピーダンス
を出力する機能を備える電子スイッチデバイス９で接続
することによって、複雑なハードウェアとそれを制御す
るためのプログラムとを必要とせず、２系統のＳＣＳＩ
バス１０１，１０２に夫々接続されたＳＣＳＩデバイス
３，４の共有化を簡単な回路で実現することができる。
をとるＳＣＳＩバス１０１，１０２の片方の終端を外部
からの制御信号によって終端するかまたはハイインピー
ダンスを出力する機能を備える終端デバイス７，８に変
更し、両ＳＣＳＩバス１０１，１０２間をインピーダン
ス特性に影響なく接続するかまたはハイインピーダンス
を出力する機能を備える電子スイッチデバイス９で接続
することによって、複雑なハードウェアとそれを制御す
るためのプログラムとを必要とせず、２系統のＳＣＳＩ
バス１０１，１０２に夫々接続されたＳＣＳＩデバイス
３，４の共有化を簡単な回路で実現することができる。
【００６１】また、２系統のＳＣＳＩバス１０１，１０
２を接続する電子スイッチデバイスは通常のスイッチと
同様な働きをするので、オーバヘッドがかさむことがな
く、データ転送速度を低下させることはない。
２を接続する電子スイッチデバイスは通常のスイッチと
同様な働きをするので、オーバヘッドがかさむことがな
く、データ転送速度を低下させることはない。
【００６２】
【発明の効果】以上説明したように本発明によれば、各
々両端が終端される両終端伝送系構成をとる第１及び第
２のバスを含むコンピュータシステムにおいて、第１及
び第２のバス各々の一方の終端を外部からの制御信号に
応じて行う機能及び対応するバスに制御信号に応じてハ
イインピーダンスを出力する機能を持つ第１及び第２の
終端デバイスと、第１及び第２のバス間をインピーダン
ス特性に影響なく接続する機能及び第１及び第２のバス
にハイインピーダンスを出力する機能を持つ電子スイッ
チデバイスとを備えることによって、複雑なハードウェ
アとそれを制御するためのプログラムとを必要とせず、
データ転送速度を低下させることなく、２系統のＳＣＳ
Ｉバスに夫々接続されたＳＣＳＩデバイスの共有化を簡
単な回路で実現することできるという効果がある。
々両端が終端される両終端伝送系構成をとる第１及び第
２のバスを含むコンピュータシステムにおいて、第１及
び第２のバス各々の一方の終端を外部からの制御信号に
応じて行う機能及び対応するバスに制御信号に応じてハ
イインピーダンスを出力する機能を持つ第１及び第２の
終端デバイスと、第１及び第２のバス間をインピーダン
ス特性に影響なく接続する機能及び第１及び第２のバス
にハイインピーダンスを出力する機能を持つ電子スイッ
チデバイスとを備えることによって、複雑なハードウェ
アとそれを制御するためのプログラムとを必要とせず、
データ転送速度を低下させることなく、２系統のＳＣＳ
Ｉバスに夫々接続されたＳＣＳＩデバイスの共有化を簡
単な回路で実現することできるという効果がある。
【図１】本発明の一実施例によるコンピュータシステム
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】図１の終端デバイスの構成を示すブロック図で
ある。
ある。
【図３】図１の電子スイッチデバイスの構成を示すブロ
ック図である。
ック図である。
【図４】本発明の他の実施例によるコンピュータシステ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図５】従来例によるコンピュータシステムの構成を示
すブロック図である。
すブロック図である。
【図６】図５のＳＣＳＩインタフェース制御部の内部構
成を示すブロック図である。
成を示すブロック図である。
１，２ ホストマシン ３，４ ＳＣＳＩデバイス ５，６ 終端 ７，８ 終端デバイス ９ 電子スイッチデバイス １０ スイッチ １２ 切換回路 １２ａ，１２ｂ ナンド回路 ７０ 電圧生成回路 ７１ モードコントローラ ７２−１〜７２−ｎ オペアンプ ７３−１〜７３−ｎ 終端抵抗 ９０ センスアップ素子 ９１−１〜９１−ｎ スイッチ素子
Claims (5)
- 【請求項１】 各々両端が終端される両終端伝送系構成
をとる第１及び第２のバスを含むコンピュータシステム
であって、前記第１及び第２のバス各々の一方の終端を
外部からの制御信号に応じて行う機能及び対応するバス
に前記制御信号に応じてハイインピーダンスを出力する
機能を持つ第１及び第２の終端デバイスと、前記第１及
び第２のバス間をインピーダンス特性に影響なく接続す
る機能及び前記第１及び第２のバスにハイインピーダン
スを出力する機能を持つ電子スイッチデバイスとを有す
ることを特徴とするコンピュータシステム。 - 【請求項２】 前記第１及び第２のバスは、ＳＣＳＩ
（Ｓｍｏｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎ
ｔｅｒｆａｃｅ）バスであることを特徴とする請求項１
記載のコンピュータシステム。 - 【請求項３】 前記第１及び第２の終端デバイスにおい
て前記第１及び第２のバス各々の一方の終端を行う機能
が有効の時に、前記電子スイッチデバイスの前記第１及
び第２のバスにハイインピーダンスを出力する機能を有
効としたことを特徴とする請求項１または請求項２記載
のコンピュータシステム。 - 【請求項４】 前記第１及び第２の終端デバイスにおい
て前記対応するバスにハイインピーダンスを出力する機
能が有効の時に、前記電子スイッチデバイスの前記第１
及び第２のバス間をインピーダンス特性に影響なく接続
する機能を有効としたことを特徴とする請求項１から請
求項３のいずれか記載のコンピュータシステム。 - 【請求項５】 前記第１及び第２のバスに夫々接続され
る第１及び第２のホスト装置を含み、前記第１及び第２
のバスの電気的な接続及び切断を前記第１及び第２のホ
スト装置のうちの一方が行う際に前記第１及び第２のホ
スト装置のうちの他方による前記第１及び第２のバスの
使用を抑止するよう構成したことを特徴とする請求項１
から請求項３のいずれか記載のコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338697A JP2000163363A (ja) | 1998-11-30 | 1998-11-30 | コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10338697A JP2000163363A (ja) | 1998-11-30 | 1998-11-30 | コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000163363A true JP2000163363A (ja) | 2000-06-16 |
Family
ID=18320620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10338697A Withdrawn JP2000163363A (ja) | 1998-11-30 | 1998-11-30 | コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000163363A (ja) |
-
1998
- 1998-11-30 JP JP10338697A patent/JP2000163363A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210530A (en) | Network management interface with internal dsd | |
| US6453374B1 (en) | Data bus | |
| US4845609A (en) | Computer communications subsystem using an embedded token-passing network | |
| US6119183A (en) | Multi-port switching system and method for a computer bus | |
| JPH03154452A (ja) | プロトコル・システム、動的結合装置のポートの状態を制御するための方法、動的スイッチ及び双方向伝送システムを動作させるための方法 | |
| JP4643114B2 (ja) | 制御ユニットおよび制御ユニットをプログラミングする方法 | |
| WO2002077835A1 (fr) | Dispositif a semi-conducteurs de commande de communication et systeme d'interface | |
| CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| US20070016701A1 (en) | Method and apparatus for providing redundant I/O adapters in machine and process controllers | |
| US5623611A (en) | Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception | |
| US6609172B1 (en) | Breaking up a bus to determine the connection topology and dynamic addressing | |
| JPH06290140A (ja) | 不平衡型と平衡型の間のｓｃｓｉトランスレータ | |
| US6167474A (en) | Apparatus and method for distributed arbitration of shared resources | |
| JP2510221B2 (ja) | ネットワ―クのノ―ドアドレス設定方式 | |
| US6744779B1 (en) | Data processing system | |
| US7117288B2 (en) | USB dynamic service switch for dual processor architecture | |
| JP2000163363A (ja) | コンピュータシステム | |
| JPH04286239A (ja) | 通信装置 | |
| JPS61196643A (ja) | データ通信回線網 | |
| US7646735B1 (en) | Method and apparatus for communication of missing logic in a PCI based system by enabling or disabling PCI config cycles | |
| JP3819035B2 (ja) | バスにプログラム記憶式制御装置のサブアセンブリを接続するためのインタフェース方法またはバスインタフェース | |
| US6457083B1 (en) | Communication on non-continuously sampled lines | |
| CN115378911B (zh) | 一种lin总线自动寻址系统及实现方法 | |
| JP3845302B2 (ja) | マルチ接続インタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |