JP2000163071A - ロングストリーム再生機能を有する再生装置 - Google Patents
ロングストリーム再生機能を有する再生装置Info
- Publication number
- JP2000163071A JP2000163071A JP10333763A JP33376398A JP2000163071A JP 2000163071 A JP2000163071 A JP 2000163071A JP 10333763 A JP10333763 A JP 10333763A JP 33376398 A JP33376398 A JP 33376398A JP 2000163071 A JP2000163071 A JP 2000163071A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- generated
- loop
- block
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】
【課題】 再生装置の楽音再生機能を利用してロングス
トリーム再生させる。 【解決手段】 ＢＧＭロングストリームを分割した部分
ロングストリーム１を、周辺装置４から読み出してＲＡ
Ｍ６の等分されたエリアＡとエリアＢに記憶する。エリ
アＡの圧縮波形サンプルは、メモリコントローラ５から
読み出されてＡＤＰＣＭＤＥＣ７でデコードされて出力
される。エリアＡから全てのＡＤＰＣＭ楽音波形サンプ
ルが読み出されたことをＣＰＵ３がＲＥＧ１０をモニタ
することにより検出した際には、部分ロングストリーム
２ＡをエリアＡに記憶する。再生が進んでエリアＢの最
終サンプルが読み出されるようになると、同様にＣＰＵ
３は部分ロングストリーム２ＢをエリアＢに記憶する。
この動作を繰り返すことにより、ロングストリームを再
生することができる。
トリーム再生させる。 【解決手段】 ＢＧＭロングストリームを分割した部分
ロングストリーム１を、周辺装置４から読み出してＲＡ
Ｍ６の等分されたエリアＡとエリアＢに記憶する。エリ
アＡの圧縮波形サンプルは、メモリコントローラ５から
読み出されてＡＤＰＣＭＤＥＣ７でデコードされて出力
される。エリアＡから全てのＡＤＰＣＭ楽音波形サンプ
ルが読み出されたことをＣＰＵ３がＲＥＧ１０をモニタ
することにより検出した際には、部分ロングストリーム
２ＡをエリアＡに記憶する。再生が進んでエリアＢの最
終サンプルが読み出されるようになると、同様にＣＰＵ
３は部分ロングストリーム２ＢをエリアＢに記憶する。
この動作を繰り返すことにより、ロングストリームを再
生することができる。
Description
【０００１】
【発明が属する技術分野】本発明は、記憶された波形サ
ンプルを読み出して再生する際に、ロングストリームを
再生することのできる再生装置に関する。
ンプルを読み出して再生する際に、ロングストリームを
再生することのできる再生装置に関する。
【０００２】
【従来の技術】従来、実際の楽器音をＰＣＭ化してＲＯ
Ｍ（Read Only Memory）等からなる波形メモリに記憶し
ておき、演奏時に波形メモリにアクセスして読み出し所
望の楽器音を再生するようにしたＰＣＭ音源が知られて
いる。このＰＣＭ音源においてピッチをシフトして波形
メモリから読み出す方法として、ピッチ同期タイプとピ
ッチ非同期タイプとが知られている。ピッチ同期タイプ
のＰＣＭ音源では、再生するピッチに対応した周波数の
クロックをカウントし、そのカウント値に対応してメモ
リアドレス値に対応した周期で波形メモリをアクセスし
波形サンプルデータを順次に逐一読み出している。ま
た、ピッチ非同期タイプのＰＣＭ音源では、一定の所定
周期（出力レート）毎に、ピッチに対応した数値の周波
数情報を累算し、その累算結果に対応したメモリアドレ
ス値を生成して波形メモリをアクセスし波形サンプルデ
ータを読み出している。
Ｍ（Read Only Memory）等からなる波形メモリに記憶し
ておき、演奏時に波形メモリにアクセスして読み出し所
望の楽器音を再生するようにしたＰＣＭ音源が知られて
いる。このＰＣＭ音源においてピッチをシフトして波形
メモリから読み出す方法として、ピッチ同期タイプとピ
ッチ非同期タイプとが知られている。ピッチ同期タイプ
のＰＣＭ音源では、再生するピッチに対応した周波数の
クロックをカウントし、そのカウント値に対応してメモ
リアドレス値に対応した周期で波形メモリをアクセスし
波形サンプルデータを順次に逐一読み出している。ま
た、ピッチ非同期タイプのＰＣＭ音源では、一定の所定
周期（出力レート）毎に、ピッチに対応した数値の周波
数情報を累算し、その累算結果に対応したメモリアドレ
ス値を生成して波形メモリをアクセスし波形サンプルデ
ータを読み出している。
【０００３】ところで、ＰＣＭ音源はＰＣＭ化された楽
音波形サンプルをそのまま波形メモリに記憶しており、
各音色の楽音波形サンプルは各音色に割り当てられたメ
モリエリアに記憶されている。従って、打楽器音のよう
な比較的短い時間の音の場合は、最初から最後までの楽
音波形サンプルを波形メモリに記憶することができる
が、ブラスやストリングス等の持続音の場合は、割り当
てられるメモリエリアに限りがあるため最初から最後ま
での楽音波形サンプルの全てを波形メモリに記憶するこ
とはできない。そこで、持続音を発音する際には波形メ
モリに記憶されている楽音波形サンプルの一部を繰り返
し読み出すことにより、持続音を発音するようにしてい
る。このような再生方法をループ再生といっている。
音波形サンプルをそのまま波形メモリに記憶しており、
各音色の楽音波形サンプルは各音色に割り当てられたメ
モリエリアに記憶されている。従って、打楽器音のよう
な比較的短い時間の音の場合は、最初から最後までの楽
音波形サンプルを波形メモリに記憶することができる
が、ブラスやストリングス等の持続音の場合は、割り当
てられるメモリエリアに限りがあるため最初から最後ま
での楽音波形サンプルの全てを波形メモリに記憶するこ
とはできない。そこで、持続音を発音する際には波形メ
モリに記憶されている楽音波形サンプルの一部を繰り返
し読み出すことにより、持続音を発音するようにしてい
る。このような再生方法をループ再生といっている。
【０００４】
【発明が解決しようとする課題】このように、割り当て
られるメモリエリアが限られていても、前記ループ再生
を用いることにより持続音を再生することはできる。し
かしながら、ＢＧＭのような比較的長時間の楽音を再生
する際には、ループ再生による再生では再生することが
できず、割り当てられるメモリエリアが限られている場
合には比較的長時間の楽音を再生することはできない。
以下、このような比較的長時間の楽音を再生する機能を
ロングストリーム再生機能ということにする。そこで、
ロングストリーム機能を楽音再生装置に備えさせるため
に、ロングストリーム再生用データ入力端子を別途備え
させ、そこに入力されるロングストリームの波形サンプ
ルと楽音再生機能部分で再生される楽音波形サンプルと
をミキシングして、ＤＡ（ディジタル・アナログ変換
器）に供給することが、従来考えられている。しかしな
がら、このようなロングストリーム再生方法では、ロン
グストリームの波形サンプルを外部から楽音再生装置に
供給する際に、楽音再生装置の再生速度に同期してロン
グストリームの波形サンプルを楽音再生装置に供給しな
ければならず、ロングストリームの波形サンプルを外部
から供給する上位装置の負担が大きいという問題があ
る。
られるメモリエリアが限られていても、前記ループ再生
を用いることにより持続音を再生することはできる。し
かしながら、ＢＧＭのような比較的長時間の楽音を再生
する際には、ループ再生による再生では再生することが
できず、割り当てられるメモリエリアが限られている場
合には比較的長時間の楽音を再生することはできない。
以下、このような比較的長時間の楽音を再生する機能を
ロングストリーム再生機能ということにする。そこで、
ロングストリーム機能を楽音再生装置に備えさせるため
に、ロングストリーム再生用データ入力端子を別途備え
させ、そこに入力されるロングストリームの波形サンプ
ルと楽音再生機能部分で再生される楽音波形サンプルと
をミキシングして、ＤＡ（ディジタル・アナログ変換
器）に供給することが、従来考えられている。しかしな
がら、このようなロングストリーム再生方法では、ロン
グストリームの波形サンプルを外部から楽音再生装置に
供給する際に、楽音再生装置の再生速度に同期してロン
グストリームの波形サンプルを楽音再生装置に供給しな
ければならず、ロングストリームの波形サンプルを外部
から供給する上位装置の負担が大きいという問題があ
る。
【０００５】さらに、比較的長時間の楽音を再生するた
めのロングストリームの波形サンプルは膨大なデータ量
となるため、ロングストリームを記憶する記憶装置とし
ては大容量のデータを記憶することのできる記憶装置が
必要となる。そこで、限られた記憶容量の記憶装置であ
ってもよいように、記憶装置に圧縮符号化したロングス
トリームの圧縮波形サンプルを記憶し、ロングストリー
ム再生機能を圧縮波形サンプルを読み出して行うことが
考えられる。しかし、上位装置が再生速度に同期して圧
縮波形サンプルを供給しなければならないという点では
上記と同様であり、さらに、圧縮符号化しているとロン
グストリーム再生専用に圧縮波形サンプルを伸長するデ
コーダが別途必要になり、コスト増が避けられないとい
う問題がある。
めのロングストリームの波形サンプルは膨大なデータ量
となるため、ロングストリームを記憶する記憶装置とし
ては大容量のデータを記憶することのできる記憶装置が
必要となる。そこで、限られた記憶容量の記憶装置であ
ってもよいように、記憶装置に圧縮符号化したロングス
トリームの圧縮波形サンプルを記憶し、ロングストリー
ム再生機能を圧縮波形サンプルを読み出して行うことが
考えられる。しかし、上位装置が再生速度に同期して圧
縮波形サンプルを供給しなければならないという点では
上記と同様であり、さらに、圧縮符号化しているとロン
グストリーム再生専用に圧縮波形サンプルを伸長するデ
コーダが別途必要になり、コスト増が避けられないとい
う問題がある。
【０００６】そこで、本発明は、楽音波形サンプルを割
り当ての限られたメモリエリアに記憶するようにした波
形サンプル記憶手段を備える再生装置の楽音再生機能を
利用して、ロングストリーム再生をすることができると
共に、ロングストリームを供給する上位装置の負担を軽
くすることのできる再生装置を提供することを第１の目
的としている。また、本発明は、ロングストリームの波
形サンプルが圧縮符号化された圧縮波形サンプルとされ
ていても、ロングストリーム再生専用のデコーダを必要
としない再生装置を提供することを第２の目的としてい
る。
り当ての限られたメモリエリアに記憶するようにした波
形サンプル記憶手段を備える再生装置の楽音再生機能を
利用して、ロングストリーム再生をすることができると
共に、ロングストリームを供給する上位装置の負担を軽
くすることのできる再生装置を提供することを第１の目
的としている。また、本発明は、ロングストリームの波
形サンプルが圧縮符号化された圧縮波形サンプルとされ
ていても、ロングストリーム再生専用のデコーダを必要
としない再生装置を提供することを第２の目的としてい
る。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明のロングストリーム再生機能を有する
再生装置は、ロングストリームを複数に分割した部分ロ
ングストリームの波形サンプルを読み書き可能な波形サ
ンプル記憶手段と、ループスタート位置情報およびルー
プエンド位置情報を発生するループ位置情報発生手段
と、所望の再生ピッチに対応した速度で、ループスター
ト位置を経由してループエンド位置まで順次増加する位
相情報を発生するとともに、前記ループ位置情報発生手
段から発生されるループエンド位置情報に基づいてルー
プエンド位置に達したと検出された際に、位相情報をル
ープスタート位置にループバックして再び順次増加する
位相情報を発生する位相情報発生手段と、該位相情報発
生手段から発生された位相情報に基づいてアドレス信号
を生成して、前記波形サンプル記憶手段から部分ロング
ストリームの波形サンプルを読み出す読出手段と、該読
出手段により前記波形サンプル記憶手段から読み出され
た波形サンプルを出力する出力手段と、前記位相情報発
生手段が発生する位相情報または前記読出手段が発生す
るアドレス信号に基づいて、ループバックされる前に前
記波形サンプル記憶手段に記憶されているループスター
ト位置からループエンド位置までの既に読み出された部
分ロングストリームの波形サンプルを次の部分ロングス
トリームの波形サンプルで書き換える波形サンプル供給
手段とを備えている。
るために、本発明のロングストリーム再生機能を有する
再生装置は、ロングストリームを複数に分割した部分ロ
ングストリームの波形サンプルを読み書き可能な波形サ
ンプル記憶手段と、ループスタート位置情報およびルー
プエンド位置情報を発生するループ位置情報発生手段
と、所望の再生ピッチに対応した速度で、ループスター
ト位置を経由してループエンド位置まで順次増加する位
相情報を発生するとともに、前記ループ位置情報発生手
段から発生されるループエンド位置情報に基づいてルー
プエンド位置に達したと検出された際に、位相情報をル
ープスタート位置にループバックして再び順次増加する
位相情報を発生する位相情報発生手段と、該位相情報発
生手段から発生された位相情報に基づいてアドレス信号
を生成して、前記波形サンプル記憶手段から部分ロング
ストリームの波形サンプルを読み出す読出手段と、該読
出手段により前記波形サンプル記憶手段から読み出され
た波形サンプルを出力する出力手段と、前記位相情報発
生手段が発生する位相情報または前記読出手段が発生す
るアドレス信号に基づいて、ループバックされる前に前
記波形サンプル記憶手段に記憶されているループスター
ト位置からループエンド位置までの既に読み出された部
分ロングストリームの波形サンプルを次の部分ロングス
トリームの波形サンプルで書き換える波形サンプル供給
手段とを備えている。
【０００８】また、上記ロングストリーム再生機能を有
する再生装置において、前記波形サンプル記憶手段のル
ープスタート位置からループエンド位置までが第１のエ
リアと第２のエリアに等分されており、前記波形サンプ
ル供給手段は、前記位相情報発生手段が発生する位相情
報または前記読出手段が発生するアドレス信号に基づい
て第１のエリアに記憶された波形サンプルが全て読み出
されたことが検出された際に、該第１のエリアに次のロ
ングストリームの波形サンプルを書き込み、前記位相情
報発生手段が発生する位相情報または前記読出手段が発
生するアドレス信号に基づいてループエンド位置に達し
たと検出された際に、第２のエリアに次のロングストリ
ームの波形サンプルを書き込むようにしてもよい。
する再生装置において、前記波形サンプル記憶手段のル
ープスタート位置からループエンド位置までが第１のエ
リアと第２のエリアに等分されており、前記波形サンプ
ル供給手段は、前記位相情報発生手段が発生する位相情
報または前記読出手段が発生するアドレス信号に基づい
て第１のエリアに記憶された波形サンプルが全て読み出
されたことが検出された際に、該第１のエリアに次のロ
ングストリームの波形サンプルを書き込み、前記位相情
報発生手段が発生する位相情報または前記読出手段が発
生するアドレス信号に基づいてループエンド位置に達し
たと検出された際に、第２のエリアに次のロングストリ
ームの波形サンプルを書き込むようにしてもよい。
【０００９】上記第２の目的も達成することのできる本
発明の他のロングストリーム再生機能を有する再生装置
は、予測値に基づいて圧縮符号化されたロングストリー
ムを複数に分割した部分ロングストリームの圧縮波形サ
ンプルを読み書き可能な波形サンプル記憶手段と、ルー
プスタート位置情報およびループエンド位置情報を発生
するループ位置情報発生手段と、所望の再生ピッチに対
応した速度で、ループスタート位置を経由してループエ
ンド位置まで順次増加する位相情報を発生するととも
に、前記ループ位置情報発生手段から発生されるループ
エンド位置情報に基づいてループエンド位置に達したと
検出された際に、位相情報をループスタート位置にルー
プバックして再び順次増加する位相情報を発生する位相
情報発生手段と、該位相情報発生手段から発生された位
相情報に基づいてアドレス信号を生成して、前記波形サ
ンプル記憶手段から部分ロングストリームの波形サンプ
ルを読み出す読出手段と、該読出制御手段により前記波
形サンプル記憶手段から読み出された圧縮波形サンプル
を予測値に基づいて所定周期毎に順次に逐一デコード
し、その結果を伸長波形サンプルとして順次出力するデ
コード手段と、該デコード手段によりデコードされた最
新の伸長波形サンプルを含む少なくとも１つの伸長波形
サンプルを、一時記憶する一時記憶手段と、前記デコー
ド手段から出力される伸長波形サンプルまたは前記一時
記憶手段から出力される伸長波形サンプルのいずれかを
予測値として前記デコード手段に選択的に出力すると共
に、出力波形サンプルとして出力する出力手段と、前記
位相情報発生手段が発生する位相情報または前記読出手
段が発生するアドレス信号に基づいて、ループバックさ
れる前に前記波形サンプル記憶手段に記憶されているル
ープスタート位置からループエンド位置までの既に読み
出された部分ロングストリームの圧縮波形サンプルを次
の部分ロングストリームの圧縮波形サンプルで書き換え
る波形サンプル供給手段とを備えている。
発明の他のロングストリーム再生機能を有する再生装置
は、予測値に基づいて圧縮符号化されたロングストリー
ムを複数に分割した部分ロングストリームの圧縮波形サ
ンプルを読み書き可能な波形サンプル記憶手段と、ルー
プスタート位置情報およびループエンド位置情報を発生
するループ位置情報発生手段と、所望の再生ピッチに対
応した速度で、ループスタート位置を経由してループエ
ンド位置まで順次増加する位相情報を発生するととも
に、前記ループ位置情報発生手段から発生されるループ
エンド位置情報に基づいてループエンド位置に達したと
検出された際に、位相情報をループスタート位置にルー
プバックして再び順次増加する位相情報を発生する位相
情報発生手段と、該位相情報発生手段から発生された位
相情報に基づいてアドレス信号を生成して、前記波形サ
ンプル記憶手段から部分ロングストリームの波形サンプ
ルを読み出す読出手段と、該読出制御手段により前記波
形サンプル記憶手段から読み出された圧縮波形サンプル
を予測値に基づいて所定周期毎に順次に逐一デコード
し、その結果を伸長波形サンプルとして順次出力するデ
コード手段と、該デコード手段によりデコードされた最
新の伸長波形サンプルを含む少なくとも１つの伸長波形
サンプルを、一時記憶する一時記憶手段と、前記デコー
ド手段から出力される伸長波形サンプルまたは前記一時
記憶手段から出力される伸長波形サンプルのいずれかを
予測値として前記デコード手段に選択的に出力すると共
に、出力波形サンプルとして出力する出力手段と、前記
位相情報発生手段が発生する位相情報または前記読出手
段が発生するアドレス信号に基づいて、ループバックさ
れる前に前記波形サンプル記憶手段に記憶されているル
ープスタート位置からループエンド位置までの既に読み
出された部分ロングストリームの圧縮波形サンプルを次
の部分ロングストリームの圧縮波形サンプルで書き換え
る波形サンプル供給手段とを備えている。
【００１０】また、上記ロングストリーム再生機能を有
する再生装置において、前記波形サンプル記憶手段のル
ープスタート位置からループエンド位置までが第１のエ
リアと第２のエリアに等分されており、前記波形サンプ
ル供給手段は、前記位相情報発生手段が発生する位相情
報または前記読出手段が発生するアドレス信号に基づい
て第１のエリアに記憶された圧縮波形サンプルが全て読
み出されたことが検出された際に、該第１のエリアに次
のロングストリームの圧縮波形サンプルを書き込み、前
記位相情報発生手段が発生する位相情報または前記読出
手段が発生するアドレス信号に基づいてループエンド位
置に達したと検出された際に、第２のエリアに次のロン
グストリームの圧縮波形サンプルを書き込むようにして
もよい。
する再生装置において、前記波形サンプル記憶手段のル
ープスタート位置からループエンド位置までが第１のエ
リアと第２のエリアに等分されており、前記波形サンプ
ル供給手段は、前記位相情報発生手段が発生する位相情
報または前記読出手段が発生するアドレス信号に基づい
て第１のエリアに記憶された圧縮波形サンプルが全て読
み出されたことが検出された際に、該第１のエリアに次
のロングストリームの圧縮波形サンプルを書き込み、前
記位相情報発生手段が発生する位相情報または前記読出
手段が発生するアドレス信号に基づいてループエンド位
置に達したと検出された際に、第２のエリアに次のロン
グストリームの圧縮波形サンプルを書き込むようにして
もよい。
【００１１】さらに、上記ロングストリーム再生機能を
有する再生装置において、前記位相情報発生手段で発生
する位相情報は整数部と小数部とから成り、前記出力手
段は、前記位相情報の整数部に基づき少なくとも２つの
サンプルを出力波形サンプルとして選択出力するととも
に、選択出力された前記少なくとも２つのサンプルを用
いて前記位相情報の小数部に基づき補間演算することに
より、前記位相情報に応じた波形サンプルを生成するよ
うにしてもよい。さらにまた、上記ロングストリーム再
生機能を有する再生装置において、前記位相情報発生手
段が、前記所望の再生ピッチに対応した速度に代えて、
所望のピッチ情報を所定周期毎に累算することにより、
ループスタート位置を経由してループエンド位置まで順
次増加する位相情報を発生するとともに、前記ループ位
置情報発生手段から発生されるループエンド位置情報に
基づいてループエンド位置に達したと検出された際に、
位相情報をループスタート位置にループバックして再び
順次増加する位相情報を発生するようにしてもよい。さ
らにまた、上記ロングストリーム再生機能を有する再生
装置において、前記波形サンプル記憶手段には、圧縮波
形サンプルが１アドレスにつきｎ（ｎは２以上の整数）
サンプルずつ記憶されており、前記読出制御手段は、前
記所定周期毎に、前記波形サンプル記憶手段を１回アク
セスするかまたは全くアクセスしないように動作するも
のであり、前記一時記憶手段には少なくともｎ個の伸長
波形サンプルが記憶されるようにしてもよい。さらにま
た、上記ロングストリーム再生機能を有する再生装置に
おいて、前記圧縮波形サンプルが差分符号化あるいは適
応差分符号化されていてもよい。
有する再生装置において、前記位相情報発生手段で発生
する位相情報は整数部と小数部とから成り、前記出力手
段は、前記位相情報の整数部に基づき少なくとも２つの
サンプルを出力波形サンプルとして選択出力するととも
に、選択出力された前記少なくとも２つのサンプルを用
いて前記位相情報の小数部に基づき補間演算することに
より、前記位相情報に応じた波形サンプルを生成するよ
うにしてもよい。さらにまた、上記ロングストリーム再
生機能を有する再生装置において、前記位相情報発生手
段が、前記所望の再生ピッチに対応した速度に代えて、
所望のピッチ情報を所定周期毎に累算することにより、
ループスタート位置を経由してループエンド位置まで順
次増加する位相情報を発生するとともに、前記ループ位
置情報発生手段から発生されるループエンド位置情報に
基づいてループエンド位置に達したと検出された際に、
位相情報をループスタート位置にループバックして再び
順次増加する位相情報を発生するようにしてもよい。さ
らにまた、上記ロングストリーム再生機能を有する再生
装置において、前記波形サンプル記憶手段には、圧縮波
形サンプルが１アドレスにつきｎ（ｎは２以上の整数）
サンプルずつ記憶されており、前記読出制御手段は、前
記所定周期毎に、前記波形サンプル記憶手段を１回アク
セスするかまたは全くアクセスしないように動作するも
のであり、前記一時記憶手段には少なくともｎ個の伸長
波形サンプルが記憶されるようにしてもよい。さらにま
た、上記ロングストリーム再生機能を有する再生装置に
おいて、前記圧縮波形サンプルが差分符号化あるいは適
応差分符号化されていてもよい。
【００１２】このような本発明によれば、楽音を再生す
ることのできる再生装置が従来備えている波形サンプル
記憶手段に記憶されている楽音波形サンプルの一部を繰
り返し読み出すことにより、持続音を発音するループ再
生機能を利用して、ロングストリームの再生を行うこと
ができるようになる。この場合、外部からロングストリ
ームを供給する上位装置は、ロングストリームの波形サ
ンプルをまとめて再生装置に供給すればよく、その再生
速度に同期して逐一供給する必要はない。したがって、
上位装置の負担を軽減することができる。また、ロング
ストリームの波形サンプルが圧縮符号化された圧縮波形
サンプルとされていても、再生装置が圧縮符号化された
圧縮波形サンプルを再生する際に備えているデコーダを
利用して、ロングストリーム圧縮波形サンプルをデコー
ドすることができるため、ロングストリーム再生専用の
デコーダを削減することができる。
ることのできる再生装置が従来備えている波形サンプル
記憶手段に記憶されている楽音波形サンプルの一部を繰
り返し読み出すことにより、持続音を発音するループ再
生機能を利用して、ロングストリームの再生を行うこと
ができるようになる。この場合、外部からロングストリ
ームを供給する上位装置は、ロングストリームの波形サ
ンプルをまとめて再生装置に供給すればよく、その再生
速度に同期して逐一供給する必要はない。したがって、
上位装置の負担を軽減することができる。また、ロング
ストリームの波形サンプルが圧縮符号化された圧縮波形
サンプルとされていても、再生装置が圧縮符号化された
圧縮波形サンプルを再生する際に備えているデコーダを
利用して、ロングストリーム圧縮波形サンプルをデコー
ドすることができるため、ロングストリーム再生専用の
デコーダを削減することができる。
【００１３】
【発明の実施の形態】本発明のロングストリーム再生機
能を有する再生装置を説明する前に、本発明において採
用している圧縮符号化の一種である適応差分ＰＣＭ（Ａ
ＤＰＣＭ）の一般的なエンコーダとデコーダについて図
１および図２を参照しながら簡単に説明する。図１はＡ
ＤＰＣＭエンコーダの一般的な構成を示すブロック回路
図である。図１において、１サンプル当たり１６ビット
でＰＣＭ化されたｎ番目のＰＣＭデータＳ（ｎ）は減算
器１０１に入力され、予測信号Ｓ’（ｎ−１）との差分
が演算される。減算器１０１から出力される差分データ
ｄ（ｎ）は、符号化部１０２において量子化幅演算部１
０３から出力された量子化幅Δ（ｎ−１）で量子化され
て４ビットに圧縮符号化される。
能を有する再生装置を説明する前に、本発明において採
用している圧縮符号化の一種である適応差分ＰＣＭ（Ａ
ＤＰＣＭ）の一般的なエンコーダとデコーダについて図
１および図２を参照しながら簡単に説明する。図１はＡ
ＤＰＣＭエンコーダの一般的な構成を示すブロック回路
図である。図１において、１サンプル当たり１６ビット
でＰＣＭ化されたｎ番目のＰＣＭデータＳ（ｎ）は減算
器１０１に入力され、予測信号Ｓ’（ｎ−１）との差分
が演算される。減算器１０１から出力される差分データ
ｄ（ｎ）は、符号化部１０２において量子化幅演算部１
０３から出力された量子化幅Δ（ｎ−１）で量子化され
て４ビットに圧縮符号化される。
【００１４】圧縮符号化された４ビットからなるＡＤＰ
ＣＭデータＤ（ｎ）はエンコーダから出力されると共
に、量子化幅演算部１０３および予測部１０５に供給さ
れる。量子化幅演算部１０３においては、前回に量子化
幅演算部１０３において演算されて生成された量子化幅
Δ（ｎ−１）信号と、ＡＤＰＣＭデータＤ（ｎ）の内の
サインビットを除くデータのデータ値に対応する関数と
の乗算が行われて新たな量子化幅Δ（ｎ）信号が生成さ
れる。すなわち、ＡＤＰＣＭデータＤ（ｎ）をＬ４
（ｎ），Ｌ３（ｎ），Ｌ２（ｎ），Ｌ１（１）として表
すと、Ｌ４（ｎ）がサインビットであることから量子化
幅演算部１０３では次の演算が行われる。 Δ（ｎ）＝ｆ｛Ｌ３（ｎ），Ｌ２（ｎ），Ｌ１（ｎ）｝＊Δ（ｎ−１） （１） 量子化幅演算部１０３で生成された量子化幅Δ（ｎ）信
号は遅延回路１０４により１サンプリングタイミング遅
延されて、次の入力サンプルＳ（ｎ＋１）を圧縮符号化
する際の量子化幅Δ（ｎ）として符号化部１０２に供給
される。
ＣＭデータＤ（ｎ）はエンコーダから出力されると共
に、量子化幅演算部１０３および予測部１０５に供給さ
れる。量子化幅演算部１０３においては、前回に量子化
幅演算部１０３において演算されて生成された量子化幅
Δ（ｎ−１）信号と、ＡＤＰＣＭデータＤ（ｎ）の内の
サインビットを除くデータのデータ値に対応する関数と
の乗算が行われて新たな量子化幅Δ（ｎ）信号が生成さ
れる。すなわち、ＡＤＰＣＭデータＤ（ｎ）をＬ４
（ｎ），Ｌ３（ｎ），Ｌ２（ｎ），Ｌ１（１）として表
すと、Ｌ４（ｎ）がサインビットであることから量子化
幅演算部１０３では次の演算が行われる。 Δ（ｎ）＝ｆ｛Ｌ３（ｎ），Ｌ２（ｎ），Ｌ１（ｎ）｝＊Δ（ｎ−１） （１） 量子化幅演算部１０３で生成された量子化幅Δ（ｎ）信
号は遅延回路１０４により１サンプリングタイミング遅
延されて、次の入力サンプルＳ（ｎ＋１）を圧縮符号化
する際の量子化幅Δ（ｎ）として符号化部１０２に供給
される。
【００１５】また、予測部１０５では、ＡＤＰＣＭデー
タＤ（ｎ）と前回量子化幅演算部１０３で生成された量
子化幅Δ（ｎ−１）信号と前回に予測部１０５において
演算されて生成された予測信号Ｓ’（ｎ−１）とが演算
されて、新たな予測信号Ｓ’（ｎ）が生成される。予測
信号Ｓ’（ｎ）を生成するための演算式を次に示す。 Ｓ’（ｎ）＝｛１−２＊Ｌ４（ｎ）｝｛Ｌ３（ｎ）＋Ｌ２（ｎ）／２＋ Ｌ１（ｎ）／４＋１／８｝＊Δ（ｎ−１）＋Ｓ’（ｎ−１） （２） 予測部１０５で生成された予測信号Ｓ’（ｎ）は遅延回
路１０６により１サンプリングタイミング遅延されて、
次の入力サンプルＳ（ｎ＋１）を圧縮符号化する際の予
測信号として符号化部１０２に供給される。このように
エンコードされることにより、１６ビットのＰＣＭサン
プルが圧縮されて４ビットのＡＤＰＣＭサンプルとな
る。
タＤ（ｎ）と前回量子化幅演算部１０３で生成された量
子化幅Δ（ｎ−１）信号と前回に予測部１０５において
演算されて生成された予測信号Ｓ’（ｎ−１）とが演算
されて、新たな予測信号Ｓ’（ｎ）が生成される。予測
信号Ｓ’（ｎ）を生成するための演算式を次に示す。 Ｓ’（ｎ）＝｛１−２＊Ｌ４（ｎ）｝｛Ｌ３（ｎ）＋Ｌ２（ｎ）／２＋ Ｌ１（ｎ）／４＋１／８｝＊Δ（ｎ−１）＋Ｓ’（ｎ−１） （２） 予測部１０５で生成された予測信号Ｓ’（ｎ）は遅延回
路１０６により１サンプリングタイミング遅延されて、
次の入力サンプルＳ（ｎ＋１）を圧縮符号化する際の予
測信号として符号化部１０２に供給される。このように
エンコードされることにより、１６ビットのＰＣＭサン
プルが圧縮されて４ビットのＡＤＰＣＭサンプルとな
る。
【００１６】図２はＡＤＰＣＭデコーダの一般的な構成
を示すブロック回路図である。図２において、１サンプ
ル当たり４ビットとなるようＡＤＰＣＭ化されたｎ番目
のＡＤＰＣＭサンプルＤ（ｎ）は復号部２０１に入力さ
れ、量子化幅Δ（ｎ−１）信号と予測信号Ｓ’（ｎ−
１）と演算されて元の１６ビットのＰＣＭサンプルに戻
るよう伸長される。伸長された１６ビットのＰＣＭサン
プルＳ’（ｎ）は遅延回路２０２により１サンプリング
タイミング遅延されて、次のＡＤＰＣＭサンプルＤ（ｎ
＋１）を伸長する際の予測信号として復号部２０１に供
給される。
を示すブロック回路図である。図２において、１サンプ
ル当たり４ビットとなるようＡＤＰＣＭ化されたｎ番目
のＡＤＰＣＭサンプルＤ（ｎ）は復号部２０１に入力さ
れ、量子化幅Δ（ｎ−１）信号と予測信号Ｓ’（ｎ−
１）と演算されて元の１６ビットのＰＣＭサンプルに戻
るよう伸長される。伸長された１６ビットのＰＣＭサン
プルＳ’（ｎ）は遅延回路２０２により１サンプリング
タイミング遅延されて、次のＡＤＰＣＭサンプルＤ（ｎ
＋１）を伸長する際の予測信号として復号部２０１に供
給される。
【００１７】また、入力されたｎ番目のＡＤＰＣＭサン
プルＤ（ｎ）は量子化幅演算部２０３に供給され、前回
に量子化幅演算部２０３において演算されて生成された
量子化幅Δ（ｎ−１）信号と、ＡＤＰＣＭデータＤ
（ｎ）の内のサインビットを除くデータのデータ値に対
応する関数との乗算が行われて新たな量子化幅Δ（ｎ）
信号が生成される。すなわち、量子化幅演算部２０３に
おいても上記（１）式の演算が行われる。量子化幅演算
部２０３で生成された量子化幅Δ（ｎ）信号は遅延回路
２０４により１サンプリングタイミング遅延されて、次
のＡＤＰＣＭサンプルＤ（ｎ＋１）を伸長する際の量子
化幅Δ（ｎ）信号として復号部２０１に供給される。こ
のようにデコードされることにより、４ビットのＡＤＰ
ＣＭサンプルが伸長されて１６ビットのＰＣＭサンプル
にデコードされる。なお、ＡＤＰＣＭデコーダにおいて
は、上記説明したように隣接する直前のデコード後のサ
ンプルを予測値としてデコードする必要があるため、Ａ
ＤＰＣＭサンプルを順次に逐一デコードしなければ元の
正しいＰＣＭサンプルを得ることができない。
プルＤ（ｎ）は量子化幅演算部２０３に供給され、前回
に量子化幅演算部２０３において演算されて生成された
量子化幅Δ（ｎ−１）信号と、ＡＤＰＣＭデータＤ
（ｎ）の内のサインビットを除くデータのデータ値に対
応する関数との乗算が行われて新たな量子化幅Δ（ｎ）
信号が生成される。すなわち、量子化幅演算部２０３に
おいても上記（１）式の演算が行われる。量子化幅演算
部２０３で生成された量子化幅Δ（ｎ）信号は遅延回路
２０４により１サンプリングタイミング遅延されて、次
のＡＤＰＣＭサンプルＤ（ｎ＋１）を伸長する際の量子
化幅Δ（ｎ）信号として復号部２０１に供給される。こ
のようにデコードされることにより、４ビットのＡＤＰ
ＣＭサンプルが伸長されて１６ビットのＰＣＭサンプル
にデコードされる。なお、ＡＤＰＣＭデコーダにおいて
は、上記説明したように隣接する直前のデコード後のサ
ンプルを予測値としてデコードする必要があるため、Ａ
ＤＰＣＭサンプルを順次に逐一デコードしなければ元の
正しいＰＣＭサンプルを得ることができない。
【００１８】本発明のロングストリーム再生機能を有す
る再生装置に備えられるＡＤＰＣＭデコーダの原理的な
構成は前記図２に示すデコーダに示すとおりであり、Ａ
ＤＰＣＭデコーダを備える本発明のロングストリーム再
生機能を有する再生装置の実施の形態の全体の構成を回
路ブロック図で図３（ａ）に示す。図３（ａ）における
各部の詳細構成は後述するが、図３（ａ）において、１
は位相情報発生部（Phase Generator あるいは Pitch G
enerator：ＰＧ）であり、オクターブ情報（ＯＣＴ）に
よりシフトされた周波数情報（ＦＮ）を一定のサンプリ
ング周期ｆｓ毎に累算し、累算値の整数部ＩＮＴと、そ
の小数部データＦＲＡを出力している。ただし、図３に
示す本発明のロングストリーム再生機能を有する再生装
置は、６４チャンネル分の同時発音が可能とされている
ので、正確にはサンプリング周波数ｆｓの６４倍の６４
ｆｓの周期（１／６４ｆｓ）毎にチャンネル毎の累算が
実行される。また、累算値は新たなキーオン信号ＫＯＮ
Ｐが発生した際に、発音割当されたチャンネルの累算値
はリセットされる。
る再生装置に備えられるＡＤＰＣＭデコーダの原理的な
構成は前記図２に示すデコーダに示すとおりであり、Ａ
ＤＰＣＭデコーダを備える本発明のロングストリーム再
生機能を有する再生装置の実施の形態の全体の構成を回
路ブロック図で図３（ａ）に示す。図３（ａ）における
各部の詳細構成は後述するが、図３（ａ）において、１
は位相情報発生部（Phase Generator あるいは Pitch G
enerator：ＰＧ）であり、オクターブ情報（ＯＣＴ）に
よりシフトされた周波数情報（ＦＮ）を一定のサンプリ
ング周期ｆｓ毎に累算し、累算値の整数部ＩＮＴと、そ
の小数部データＦＲＡを出力している。ただし、図３に
示す本発明のロングストリーム再生機能を有する再生装
置は、６４チャンネル分の同時発音が可能とされている
ので、正確にはサンプリング周波数ｆｓの６４倍の６４
ｆｓの周期（１／６４ｆｓ）毎にチャンネル毎の累算が
実行される。また、累算値は新たなキーオン信号ＫＯＮ
Ｐが発生した際に、発音割当されたチャンネルの累算値
はリセットされる。
【００１９】２はアドレスポインタ（ＡＤＰ）であり、
ＲＡＭ（Random Access Memory）６をアクセスするメモ
リアドレス（ＭＡ）と、ＲＡＭ６をアクセスするタイミ
ングを示すメモリアクセスタイミング（ＭＡＴ）を発生
して、メモリコントローラ５を制御している。なお、Ｒ
ＡＭ６に記憶されるＡＤＰＣＭ楽音波形サンプルは、打
楽器音のような比較的短い時間の音の場合は、最初から
最後までのＡＤＰＣＭ楽音波形サンプルを記憶できる
が、ブラスやストリングス等の持続音の場合は、割り当
てられるメモリ容量に限りがあるため最初から最後まで
のＡＤＰＣＭ楽音波形サンプルの全てを記憶することは
できない。そこで、ＲＡＭ６に記憶されているＡＤＰＣ
Ｍ楽音波形サンプルの一部を繰り返し読み出して再生す
るループ再生が用いられている。
ＲＡＭ（Random Access Memory）６をアクセスするメモ
リアドレス（ＭＡ）と、ＲＡＭ６をアクセスするタイミ
ングを示すメモリアクセスタイミング（ＭＡＴ）を発生
して、メモリコントローラ５を制御している。なお、Ｒ
ＡＭ６に記憶されるＡＤＰＣＭ楽音波形サンプルは、打
楽器音のような比較的短い時間の音の場合は、最初から
最後までのＡＤＰＣＭ楽音波形サンプルを記憶できる
が、ブラスやストリングス等の持続音の場合は、割り当
てられるメモリ容量に限りがあるため最初から最後まで
のＡＤＰＣＭ楽音波形サンプルの全てを記憶することは
できない。そこで、ＲＡＭ６に記憶されているＡＤＰＣ
Ｍ楽音波形サンプルの一部を繰り返し読み出して再生す
るループ再生が用いられている。
【００２０】ＲＡＭ６に記憶されている各楽器音の最初
のＡＤＰＣＭ楽音波形サンプルが記憶されているメモリ
空間のアドレスがスタートアドレスＳＡであり、ループ
再生を行う際のループの最初のＡＤＰＣＭ楽音波形サン
プルが記憶されているメモリ空間のアドレスがループス
タートアドレス（ＬＳＡ）であり、また、ループの最後
のＡＤＰＣＭ楽音波形サンプルが記憶されているメモリ
空間のアドレスがループエンドアドレス（ＬＥＡ）であ
る。ＡＤＰ２はこれらのアドレスに基づいてアクセスす
べきメモリアドレスＭＡ及びメモリアクセスタイミング
ＭＡＴを生成している。なお、スタートアドレスＳＡは
絶対値で表されたメモリアドレスとされ、ループスター
トアドレスＬＳＡとループエンドアドレスＬＥＡは、ス
タートアドレスＳＡからの相対値アドレスとされてい
る。なお、ＲＡＭ６に１度アクセスすると１６ビット読
み出すことができ、１ＡＤＰＣＭ楽音波形サンプルは、
例えば４ビットとされているので、ＡＤＰＣＭ楽音波形
サンプルを４サンプル同時に読み出すことができる。す
なわち、ＲＡＭ６における１メモリアドレスに４サンプ
ルのＡＤＰＣＭ楽音波形サンプルが対応していることに
なる。
のＡＤＰＣＭ楽音波形サンプルが記憶されているメモリ
空間のアドレスがスタートアドレスＳＡであり、ループ
再生を行う際のループの最初のＡＤＰＣＭ楽音波形サン
プルが記憶されているメモリ空間のアドレスがループス
タートアドレス（ＬＳＡ）であり、また、ループの最後
のＡＤＰＣＭ楽音波形サンプルが記憶されているメモリ
空間のアドレスがループエンドアドレス（ＬＥＡ）であ
る。ＡＤＰ２はこれらのアドレスに基づいてアクセスす
べきメモリアドレスＭＡ及びメモリアクセスタイミング
ＭＡＴを生成している。なお、スタートアドレスＳＡは
絶対値で表されたメモリアドレスとされ、ループスター
トアドレスＬＳＡとループエンドアドレスＬＥＡは、ス
タートアドレスＳＡからの相対値アドレスとされてい
る。なお、ＲＡＭ６に１度アクセスすると１６ビット読
み出すことができ、１ＡＤＰＣＭ楽音波形サンプルは、
例えば４ビットとされているので、ＡＤＰＣＭ楽音波形
サンプルを４サンプル同時に読み出すことができる。す
なわち、ＲＡＭ６における１メモリアドレスに４サンプ
ルのＡＤＰＣＭ楽音波形サンプルが対応していることに
なる。
【００２１】ＣＰＵ（Central Processing Unit）３
は、本発明のロングストリーム再生機能を有する再生装
置を制御する上位装置の役割を担うものであり、発音指
示に連動して各部にパラメータをセットすると共に、周
辺装置４に含まれているＣＤ−ＲＯＭからＡＤＰＣＭ楽
音波形サンプルをメモリコントローラ５を介して読み出
し、ＲＡＭ６に転送している。また、ＣＰＵ３はロング
ストリーム再生をする際の波形サンプル供給手段として
も機能している。ＡＤＰＣＭデコーダ７は、読み出され
たＡＤＰＣＭ楽音波形サンプルを元の１６ビットのＰＣ
Ｍ楽音波形サンプルに伸長するよう順次デコードする。
そして、位相情報の小数部データＦＲＡに対応する補間
された楽音波形サンプルを得るために必要な隣接する２
つのＰＣＭ楽音波形サンプルＳ0，Ｓ1が選択されてＡＤ
ＰＣＭデコーダ７から出力される。隣接するＰＣＭ楽音
波形サンプルＳ0，Ｓ1は、ＡＤＰ２において生成された
２種類の選択制御信号ＤＳ０〜３とＳＤＥＣ１〜３，５
〜７により選択されてＡＤＰＣＭデコーダ７から出力さ
れる。ＡＤＰＣＭデコーダ７から出力される２つのＰＣ
Ｍ楽音波形サンプルＳ0，Ｓ1は補間器（Interpolator）
８に供給されて小数部データＦＲＡに対応した補間サン
プルが生成され、楽音波形サンプルＳとしてアキュムレ
ータＡＣＣ９に供給される。
は、本発明のロングストリーム再生機能を有する再生装
置を制御する上位装置の役割を担うものであり、発音指
示に連動して各部にパラメータをセットすると共に、周
辺装置４に含まれているＣＤ−ＲＯＭからＡＤＰＣＭ楽
音波形サンプルをメモリコントローラ５を介して読み出
し、ＲＡＭ６に転送している。また、ＣＰＵ３はロング
ストリーム再生をする際の波形サンプル供給手段として
も機能している。ＡＤＰＣＭデコーダ７は、読み出され
たＡＤＰＣＭ楽音波形サンプルを元の１６ビットのＰＣ
Ｍ楽音波形サンプルに伸長するよう順次デコードする。
そして、位相情報の小数部データＦＲＡに対応する補間
された楽音波形サンプルを得るために必要な隣接する２
つのＰＣＭ楽音波形サンプルＳ0，Ｓ1が選択されてＡＤ
ＰＣＭデコーダ７から出力される。隣接するＰＣＭ楽音
波形サンプルＳ0，Ｓ1は、ＡＤＰ２において生成された
２種類の選択制御信号ＤＳ０〜３とＳＤＥＣ１〜３，５
〜７により選択されてＡＤＰＣＭデコーダ７から出力さ
れる。ＡＤＰＣＭデコーダ７から出力される２つのＰＣ
Ｍ楽音波形サンプルＳ0，Ｓ1は補間器（Interpolator）
８に供給されて小数部データＦＲＡに対応した補間サン
プルが生成され、楽音波形サンプルＳとしてアキュムレ
ータＡＣＣ９に供給される。
【００２２】アキュムレータＡＣＣ９では、図３（ｂ）
に示すように例えば１／６４ｆｓの周期ごとに供給され
るチャンネルＣＨ０〜ＣＨ６３の６４チャンネル分の楽
音波形サンプルが累算されてサンプリング周期ｆｓごと
に図示しないＤＡＣ（デジタル−アナログ変換器）へ出
力される。ＤＡＣでアナログ信号に変換された楽音波形
信号はサウンドシステムから楽音信号として放音される
ようになる。なお、図３（ａ）に示す構成においてはＣ
Ｄ−ＲＯＭドライブを含む周辺装置４が備えられてお
り、イニシャル時においてＣＤ−ＲＯＭからＲＡＭ６に
記憶すべきＡＤＰＣＭ楽音波形サンプルが読み出され
て、ＲＡＭ６に記憶される。また、後述するロングスト
リーム再生時の場合には、分割されたロングストリーム
データが順次ＣＤ−ＲＯＭから読み出されてＲＡＭ６の
所定記憶エリアに記憶される。
に示すように例えば１／６４ｆｓの周期ごとに供給され
るチャンネルＣＨ０〜ＣＨ６３の６４チャンネル分の楽
音波形サンプルが累算されてサンプリング周期ｆｓごと
に図示しないＤＡＣ（デジタル−アナログ変換器）へ出
力される。ＤＡＣでアナログ信号に変換された楽音波形
信号はサウンドシステムから楽音信号として放音される
ようになる。なお、図３（ａ）に示す構成においてはＣ
Ｄ−ＲＯＭドライブを含む周辺装置４が備えられてお
り、イニシャル時においてＣＤ−ＲＯＭからＲＡＭ６に
記憶すべきＡＤＰＣＭ楽音波形サンプルが読み出され
て、ＲＡＭ６に記憶される。また、後述するロングスト
リーム再生時の場合には、分割されたロングストリーム
データが順次ＣＤ−ＲＯＭから読み出されてＲＡＭ６の
所定記憶エリアに記憶される。
【００２３】ここで、ＲＡＭ６に記憶されるＡＤＰＣＭ
楽音波形サンプルについて図４を参照しながら説明す
る。図４（ａ）は楽音波形を示しており、波形中のＳ
（０），Ｓ（１），・・・Ｓ（Ａ）は、楽音波形をサン
プルしてそれぞれ１６ビットに符号化されたＰＣＭ楽音
波形サンプルを示している。ただし、カッコ内の数値は
１６進で示されている。このＰＣＭ楽音波形サンプルＳ
（０），Ｓ（１），・・・Ｓ（Ａ）を、図１に示すよう
なＡＤＰＣＭエンコーダにより４ビットのＡＤＰＣＭ楽
音波形サンプルＤ（０），Ｄ（１），・・・Ｄ（Ａ）に
圧縮符号化されてＣＤ−ＲＯＭに記録され、ＣＤ−ＲＯ
Ｍから読み出されてＲＡＭ６に記憶される。ここでは、
ＡＤＰＣＭ楽音波形サンプルＤ（０），Ｄ（１），・・
・Ｄ（Ａ）をメモリアドレス１００番地からＲＡＭ６に
書き込むものとする。
楽音波形サンプルについて図４を参照しながら説明す
る。図４（ａ）は楽音波形を示しており、波形中のＳ
（０），Ｓ（１），・・・Ｓ（Ａ）は、楽音波形をサン
プルしてそれぞれ１６ビットに符号化されたＰＣＭ楽音
波形サンプルを示している。ただし、カッコ内の数値は
１６進で示されている。このＰＣＭ楽音波形サンプルＳ
（０），Ｓ（１），・・・Ｓ（Ａ）を、図１に示すよう
なＡＤＰＣＭエンコーダにより４ビットのＡＤＰＣＭ楽
音波形サンプルＤ（０），Ｄ（１），・・・Ｄ（Ａ）に
圧縮符号化されてＣＤ−ＲＯＭに記録され、ＣＤ−ＲＯ
Ｍから読み出されてＲＡＭ６に記憶される。ここでは、
ＡＤＰＣＭ楽音波形サンプルＤ（０），Ｄ（１），・・
・Ｄ（Ａ）をメモリアドレス１００番地からＲＡＭ６に
書き込むものとする。
【００２４】この場合、１メモリアドレスに対応するビ
ット数は１６ビットとされていることから、メモリアド
レス１００番地には、図４（ｂ）に示すようにＡＤＰＣ
Ｍ楽音波形サンプルＤ（０），Ｄ（１），Ｄ（２），Ｄ
（３）の４サンプルが書き込まれる。また、次のメモリ
アドレス１０１番地には続くＡＤＰＣＭ楽音波形サンプ
ルＤ（４），Ｄ（５），Ｄ（６），Ｄ（７）の４サンプ
ルが書き込まれ、次のメモリアドレス１０２番地には残
るＡＤＰＣＭ楽音波形サンプルＤ（８），Ｄ（９），Ｄ
（Ａ）の３サンプルが書き込まれる。従って、図４
（ａ）に示すＰＣＭ楽音波形サンプルＳ（０），Ｓ
（１），・・・Ｓ（Ａ）のスタートアドレスＳＡは、１
００番地となる。また、ループ再生する場合にはループ
スタートのサンプル値とループエンドのサンプル値とを
ほぼ等しくするのが好適なことから、例えば、ループス
タートのサンプルはＳ（５）とされ、ループエンドのサ
ンプルはＳ（Ａ）とされる。ループスタートアドレスＬ
ＳＡはスタートアドレスＳＡからの相対値で５番地、ル
ープエンドアドレスＬＥＡは同様にＡ番地となる。な
お、このアドレス番地も１６進で表されている。
ット数は１６ビットとされていることから、メモリアド
レス１００番地には、図４（ｂ）に示すようにＡＤＰＣ
Ｍ楽音波形サンプルＤ（０），Ｄ（１），Ｄ（２），Ｄ
（３）の４サンプルが書き込まれる。また、次のメモリ
アドレス１０１番地には続くＡＤＰＣＭ楽音波形サンプ
ルＤ（４），Ｄ（５），Ｄ（６），Ｄ（７）の４サンプ
ルが書き込まれ、次のメモリアドレス１０２番地には残
るＡＤＰＣＭ楽音波形サンプルＤ（８），Ｄ（９），Ｄ
（Ａ）の３サンプルが書き込まれる。従って、図４
（ａ）に示すＰＣＭ楽音波形サンプルＳ（０），Ｓ
（１），・・・Ｓ（Ａ）のスタートアドレスＳＡは、１
００番地となる。また、ループ再生する場合にはループ
スタートのサンプル値とループエンドのサンプル値とを
ほぼ等しくするのが好適なことから、例えば、ループス
タートのサンプルはＳ（５）とされ、ループエンドのサ
ンプルはＳ（Ａ）とされる。ループスタートアドレスＬ
ＳＡはスタートアドレスＳＡからの相対値で５番地、ル
ープエンドアドレスＬＥＡは同様にＡ番地となる。な
お、このアドレス番地も１６進で表されている。
【００２５】次に、図５（ａ）にＰＧ１の詳細構成を示
す。図５（ａ）に示すように、整数部と小数部で表され
た周波数情報（ＦＮ）はシフタ（Ｓｈｉｆｔ）１１に入
力され、シフタ１１にシフト信号として入力されたオク
ターブ情報（ＯＣＴ）によりシフトされる。周知のよう
に１ビットＭＳＢ側へシフトする毎に、ＦＮは２倍の数
値となる。シフタ１１によりＯＣＴに対応してシフトさ
れたＦＮは、第１累算器（ＡＣＣ１）１２および第２累
算器（ＡＣＣ２）１３に供給され、チャンネル毎のＦＮ
を一定のサンプリング周期（１／６４ｆｓ）毎に累算す
る。累算された整数部はデータＩＮＴとして、その小数
部はデータＦＲＡとして出力されている。なお、サンプ
リング周波数はｆｓであるが、本発明のロングストリー
ム再生機能を有する再生装置は６４チャンネル分の同時
発音を可能とするように、各部は時分割動作周波数６４
ｆｓの周期で時分割動作されている。すなわち、ＰＧ１
では図５（ｂ）に示すように１サンプリング周期（１／
ｆｓ）が６４分割されて１／６４ｆｓ周期毎にＣＨ０，
ＣＨ１，・・・ＣＨ６３のＦＮの累算が実行されてい
る。
す。図５（ａ）に示すように、整数部と小数部で表され
た周波数情報（ＦＮ）はシフタ（Ｓｈｉｆｔ）１１に入
力され、シフタ１１にシフト信号として入力されたオク
ターブ情報（ＯＣＴ）によりシフトされる。周知のよう
に１ビットＭＳＢ側へシフトする毎に、ＦＮは２倍の数
値となる。シフタ１１によりＯＣＴに対応してシフトさ
れたＦＮは、第１累算器（ＡＣＣ１）１２および第２累
算器（ＡＣＣ２）１３に供給され、チャンネル毎のＦＮ
を一定のサンプリング周期（１／６４ｆｓ）毎に累算す
る。累算された整数部はデータＩＮＴとして、その小数
部はデータＦＲＡとして出力されている。なお、サンプ
リング周波数はｆｓであるが、本発明のロングストリー
ム再生機能を有する再生装置は６４チャンネル分の同時
発音を可能とするように、各部は時分割動作周波数６４
ｆｓの周期で時分割動作されている。すなわち、ＰＧ１
では図５（ｂ）に示すように１サンプリング周期（１／
ｆｓ）が６４分割されて１／６４ｆｓ周期毎にＣＨ０，
ＣＨ１，・・・ＣＨ６３のＦＮの累算が実行されてい
る。
【００２６】また、新たなキーオン信号ＫＯＮＰが発生
した際に、ＡＣＣ１およびＡＣＣ２にキーオン信号ＫＯ
ＮＰが供給されると、発音割当されたチャンネルの累算
値がリセットされる。図５（ｃ）にはループ再生する際
の累算値の変化態様がランプ波形で示されている。ただ
し、横軸は経過時間、縦軸はＡＣＣ１およびＡＣＣ２か
ら出力される累算値である。すなわち、図５（ｃ）に示
すようにキーオン信号ＫＯＮＰが発生したタイミングに
おいて、対応するチャンネルの累算値はリセットされて
「０」からスタートしシフタ１１から出力されるキーオ
ンされた音のピッチに対応するＦＮが１／６４ｆｓ周期
毎に累算されていくようになる。これにより累算値は右
肩上がりにリニアに上昇していく。そして、累算値がル
ープエンドアドレスＬＥＡを越えると、このことが検出
されて累算値はループスタートアドレスＬＳＡに戻され
るようになる。この動作を実行するために、累算値がル
ープエンドアドレスＬＥＡを越えたタイミングを示すリ
ターンタイミングＲＴＮＴと、リターン値ＲＴＮＰがＡ
ＤＰ２からＡＣＣ１およびＡＣＣ２に供給されている。
なお、リターン値ＲＴＮＰはループスタートアドレスＬ
ＳＡに越えた値Ａを加算した値とされ、リターンタイミ
ングＲＴＮＴが発生した際には、累算値はＬＳＡ＋Ａの
値に再セットされる。ループ再生時には、このような動
作が繰り返し実行される。また、ＡＣＣ２から出力され
る整数部データＩＮＴは、ＣＰＵ３がモニタしており、
後述するロングストリームを再生する際に周辺装置４に
装着されたＣＤ−ＲＯＭから分割されたロングストリー
ムデータを順次読み出すタイミングを測っている。
した際に、ＡＣＣ１およびＡＣＣ２にキーオン信号ＫＯ
ＮＰが供給されると、発音割当されたチャンネルの累算
値がリセットされる。図５（ｃ）にはループ再生する際
の累算値の変化態様がランプ波形で示されている。ただ
し、横軸は経過時間、縦軸はＡＣＣ１およびＡＣＣ２か
ら出力される累算値である。すなわち、図５（ｃ）に示
すようにキーオン信号ＫＯＮＰが発生したタイミングに
おいて、対応するチャンネルの累算値はリセットされて
「０」からスタートしシフタ１１から出力されるキーオ
ンされた音のピッチに対応するＦＮが１／６４ｆｓ周期
毎に累算されていくようになる。これにより累算値は右
肩上がりにリニアに上昇していく。そして、累算値がル
ープエンドアドレスＬＥＡを越えると、このことが検出
されて累算値はループスタートアドレスＬＳＡに戻され
るようになる。この動作を実行するために、累算値がル
ープエンドアドレスＬＥＡを越えたタイミングを示すリ
ターンタイミングＲＴＮＴと、リターン値ＲＴＮＰがＡ
ＤＰ２からＡＣＣ１およびＡＣＣ２に供給されている。
なお、リターン値ＲＴＮＰはループスタートアドレスＬ
ＳＡに越えた値Ａを加算した値とされ、リターンタイミ
ングＲＴＮＴが発生した際には、累算値はＬＳＡ＋Ａの
値に再セットされる。ループ再生時には、このような動
作が繰り返し実行される。また、ＡＣＣ２から出力され
る整数部データＩＮＴは、ＣＰＵ３がモニタしており、
後述するロングストリームを再生する際に周辺装置４に
装着されたＣＤ−ＲＯＭから分割されたロングストリー
ムデータを順次読み出すタイミングを測っている。
【００２７】次に、図６にアドレスポインタ（ＡＤＰ）
２の詳細構成を示す。ＡＤＰ２において、供給された累
算値の整数部データＩＮＴは第１加算器（ＡＤ１）にお
いて「＋１」が加算され、データＩＮＴ＋１とされる。
これは、データＩＮＴで示されるサンプルと、データＩ
ＮＴ＋１で示されるサンプルとを小数部データＦＲＡで
補間してＦＮの累算値に対応するサンプル値を得るため
である。データＩＮＴ＋１は第１セレクタ（ＳＥＬ１）
および第２加算器（ＡＤ２）に供給される。ＡＤ２では
ループエンドアドレスＬＥＡからデータＩＮＴ＋１が差
し引かれており、その出力のＭＳＢのレベルで、データ
ＩＮＴ＋１がループエンドアドレスＬＥＡを越えたこと
が検出される。すなわち、データＩＮＴ＋１がループエ
ンドアドレスＬＥＡを越えると、サインビットであるＭ
ＳＢがＨレベルとなるので、この信号をリターンタイミ
ングＲＴＮＴとしてＰＧ１に供給する。また、ループエ
ンドアドレスＬＥＡからデータＩＮＴ＋１が差し引かれ
た値は第３加算器（ＡＤ３）においてループスタートア
ドレスＬＳＡが加算されるので、ＡＤ３の出力をリター
ン値ＲＴＮＰとしてＰＧ１に供給する。
２の詳細構成を示す。ＡＤＰ２において、供給された累
算値の整数部データＩＮＴは第１加算器（ＡＤ１）にお
いて「＋１」が加算され、データＩＮＴ＋１とされる。
これは、データＩＮＴで示されるサンプルと、データＩ
ＮＴ＋１で示されるサンプルとを小数部データＦＲＡで
補間してＦＮの累算値に対応するサンプル値を得るため
である。データＩＮＴ＋１は第１セレクタ（ＳＥＬ１）
および第２加算器（ＡＤ２）に供給される。ＡＤ２では
ループエンドアドレスＬＥＡからデータＩＮＴ＋１が差
し引かれており、その出力のＭＳＢのレベルで、データ
ＩＮＴ＋１がループエンドアドレスＬＥＡを越えたこと
が検出される。すなわち、データＩＮＴ＋１がループエ
ンドアドレスＬＥＡを越えると、サインビットであるＭ
ＳＢがＨレベルとなるので、この信号をリターンタイミ
ングＲＴＮＴとしてＰＧ１に供給する。また、ループエ
ンドアドレスＬＥＡからデータＩＮＴ＋１が差し引かれ
た値は第３加算器（ＡＤ３）においてループスタートア
ドレスＬＳＡが加算されるので、ＡＤ３の出力をリター
ン値ＲＴＮＰとしてＰＧ１に供給する。
【００２８】ＡＤ２のＭＳＢ出力はＳＥＬ１の入力Ｂを
選択する選択信号ＳＢとされると共に、第１インバータ
（ＩＮＶ１）で反転されて入力Ａを選択する選択信号Ｓ
Ａとされる。これにより、ＳＥＬ１においてはデータＩ
ＮＴ＋１がループエンドアドレスＬＥＡを越えるまで
は、入力Ａが選択されてＡＤ１から出力されるデータＩ
ＮＴ＋１が出力され、越えるとＡＤ３が出力するループ
エンドアドレスＬＥＡからデータＩＮＴ＋１が差し引か
れた値にループスタートアドレスＬＳＡが加算された値
が出力される。ＳＥＬ１の出力は第１シフタ（ＳＨ１）
で２ビットＬＳＢ側へシフトされて１／４倍されると共
に、ＬＳＢ側の２ビットが第１デコーダ（ＤＥＣ１）に
入力される。ＳＨ１において１／４とされるのは、１メ
モリアドレス当たり４つのＡＤＰＣＭ楽音波形サンプル
がＲＡＭ６に記憶されているからである。そして、ＳＨ
１の出力にスタートアドレスＳＡが第４加算器（ＡＤ
４）で加算されて、ＲＡＭ６をアクセスする際のメモリ
アドレスＭＡが生成される。
選択する選択信号ＳＢとされると共に、第１インバータ
（ＩＮＶ１）で反転されて入力Ａを選択する選択信号Ｓ
Ａとされる。これにより、ＳＥＬ１においてはデータＩ
ＮＴ＋１がループエンドアドレスＬＥＡを越えるまで
は、入力Ａが選択されてＡＤ１から出力されるデータＩ
ＮＴ＋１が出力され、越えるとＡＤ３が出力するループ
エンドアドレスＬＥＡからデータＩＮＴ＋１が差し引か
れた値にループスタートアドレスＬＳＡが加算された値
が出力される。ＳＥＬ１の出力は第１シフタ（ＳＨ１）
で２ビットＬＳＢ側へシフトされて１／４倍されると共
に、ＬＳＢ側の２ビットが第１デコーダ（ＤＥＣ１）に
入力される。ＳＨ１において１／４とされるのは、１メ
モリアドレス当たり４つのＡＤＰＣＭ楽音波形サンプル
がＲＡＭ６に記憶されているからである。そして、ＳＨ
１の出力にスタートアドレスＳＡが第４加算器（ＡＤ
４）で加算されて、ＲＡＭ６をアクセスする際のメモリ
アドレスＭＡが生成される。
【００２９】また、ＳＥＬ１のＬＳＢ側の２ビットはＤ
ＥＣ１において、デコードされて第１選択制御情報ＤＳ
０〜ＤＳ３が発生される。この場合、２ビットが「０
０」の場合にＤＳ３が発生され、２ビットが「０１」の
場合にＤＳ０が発生され、２ビットが「１０」の場合に
ＤＳ１が発生され、２ビットが「１１」の場合にＤＳ２
が発生される。第１選択制御情報ＤＳ０〜ＤＳ３の持つ
意味については後述するが、ＲＡＭ６を１度アクセスす
ることにより読み出されて伸長されたＡＤＰＣＭデコー
ド後の４つのＰＣＭ楽音波形サンプルの内のいずれが、
データＩＮＴ＋１に対応するＰＣＭ楽音波形サンプルな
のかを示す情報であり、第１選択制御情報ＤＳ０〜ＤＳ
３を用いてデータＩＮＴ＋１に対応するＰＣＭ楽音波形
サンプルデータＳ1と、データＩＮＴに対応するＰＣＭ
楽音波形サンプルＳ0とを選択して、補間器８に送出し
ている。
ＥＣ１において、デコードされて第１選択制御情報ＤＳ
０〜ＤＳ３が発生される。この場合、２ビットが「０
０」の場合にＤＳ３が発生され、２ビットが「０１」の
場合にＤＳ０が発生され、２ビットが「１０」の場合に
ＤＳ１が発生され、２ビットが「１１」の場合にＤＳ２
が発生される。第１選択制御情報ＤＳ０〜ＤＳ３の持つ
意味については後述するが、ＲＡＭ６を１度アクセスす
ることにより読み出されて伸長されたＡＤＰＣＭデコー
ド後の４つのＰＣＭ楽音波形サンプルの内のいずれが、
データＩＮＴ＋１に対応するＰＣＭ楽音波形サンプルな
のかを示す情報であり、第１選択制御情報ＤＳ０〜ＤＳ
３を用いてデータＩＮＴ＋１に対応するＰＣＭ楽音波形
サンプルデータＳ1と、データＩＮＴに対応するＰＣＭ
楽音波形サンプルＳ0とを選択して、補間器８に送出し
ている。
【００３０】また、ＳＥＬ１の出力は第５加算器（ＡＤ
５）において「＋１」だけ減算され、次いで第２シフタ
（ＳＨ２）において１／４とされる。従って、ＳＨ２の
出力はデータＩＮＴに対応するメモリアドレスとなる。
ＳＨ１の出力のＬＳＢとＳＨ２の出力のＬＳＢとは、第
１エクスクルーシブオアゲート（ＥＸ−ＯＲ１）に印加
され、両ＬＳＢが一致しているか不一致かが検出され
る。一致している場合にはＥＸ−ＯＲ１からはＬレベル
が出力され、従って第１アンドゲート（ＡＮＤ１）出力
はＬレベルを維持し、不一致の場合はＥＸ−ＯＲ１の出
力がＨレベルとなりＡＮＤ１の一方にＨレベルが印加さ
れると共に、ＡＮＤ１の他方は通常Ｈレベルとされてい
る（後述するＳＤＥＣ５が発生される場合のみＬレベル
とされる）ので、ＡＮＤ１からＨレベルのメモリアクセ
スタイミングＭＡＴが出力されるようになる。すなわ
ち、ＥＸ−ＯＲ１の出力がＨレベルとなるのは、データ
ＩＮＴ＋１に対応するメモリアドレスがデータＩＮＴに
対応するメモリアドレスより１だけインクリメントされ
た場合であり、この場合にメモリアクセスタイミングＭ
ＡＴが出力されるようになる。なお、図３に示す構成の
仕様では２オクターブアップまでのピッチシフトとされ
ているので、データＩＮＴ＋１に対応するメモリアドレ
スがデータＩＮＴに対応するメモリアドレスより２以上
インクリメントされることはなく、このためＬＳＢのみ
比較している。
５）において「＋１」だけ減算され、次いで第２シフタ
（ＳＨ２）において１／４とされる。従って、ＳＨ２の
出力はデータＩＮＴに対応するメモリアドレスとなる。
ＳＨ１の出力のＬＳＢとＳＨ２の出力のＬＳＢとは、第
１エクスクルーシブオアゲート（ＥＸ−ＯＲ１）に印加
され、両ＬＳＢが一致しているか不一致かが検出され
る。一致している場合にはＥＸ−ＯＲ１からはＬレベル
が出力され、従って第１アンドゲート（ＡＮＤ１）出力
はＬレベルを維持し、不一致の場合はＥＸ−ＯＲ１の出
力がＨレベルとなりＡＮＤ１の一方にＨレベルが印加さ
れると共に、ＡＮＤ１の他方は通常Ｈレベルとされてい
る（後述するＳＤＥＣ５が発生される場合のみＬレベル
とされる）ので、ＡＮＤ１からＨレベルのメモリアクセ
スタイミングＭＡＴが出力されるようになる。すなわ
ち、ＥＸ−ＯＲ１の出力がＨレベルとなるのは、データ
ＩＮＴ＋１に対応するメモリアドレスがデータＩＮＴに
対応するメモリアドレスより１だけインクリメントされ
た場合であり、この場合にメモリアクセスタイミングＭ
ＡＴが出力されるようになる。なお、図３に示す構成の
仕様では２オクターブアップまでのピッチシフトとされ
ているので、データＩＮＴ＋１に対応するメモリアドレ
スがデータＩＮＴに対応するメモリアドレスより２以上
インクリメントされることはなく、このためＬＳＢのみ
比較している。
【００３１】さらに、ＳＨ２の出力のＬＳＢは時分割動
作サンプリング周波数６４ｆｓにおける６４周期分遅延
する第１ディレイ（ＤＬ１）において６４周期分遅延さ
れると共に、第２エクスクルーシブオアゲート（ＥＸ−
ＯＲ２）の一方に印加される。ＥＸ−ＯＲ２の他方には
ＤＬ１の出力が印加されており、ＥＸ−ＯＲ２では同チ
ャンネルにおいてデータＩＮＴに対応する今回のメモリ
アドレスが前回のメモリアドレスよりインクリメントさ
れたか否かを検出している。インクリメントされた場合
には、ＥＸ−ＯＲ２の出力がＨレベルとなるため、ＡＮ
Ｄ１からＨレベルのメモリアクセスタイミングＭＡＴが
出力されるようになる。このように、必要とするＡＤＰ
ＣＭ楽音波形サンプルに対応するメモリアドレスがイン
クリメントされた時に限り、ＡＮＤ１からＨレベルのメ
モリアクセスタイミングＭＡＴが出力されるので、イン
クリメントされない場合はＲＡＭ６にアクセスせず、Ｃ
ＰＵ３の負担を軽くすることができる。なお、インクリ
メントされない場合に必要なＡＤＰＣＭ楽音波形サンプ
ルは、今回までに既に読み出されてＡＤＰＣＭデコード
され、ＡＤＰＣＭデコーダ７に備えられている直前ブロ
ックＲＡＭに格納されている。
作サンプリング周波数６４ｆｓにおける６４周期分遅延
する第１ディレイ（ＤＬ１）において６４周期分遅延さ
れると共に、第２エクスクルーシブオアゲート（ＥＸ−
ＯＲ２）の一方に印加される。ＥＸ−ＯＲ２の他方には
ＤＬ１の出力が印加されており、ＥＸ−ＯＲ２では同チ
ャンネルにおいてデータＩＮＴに対応する今回のメモリ
アドレスが前回のメモリアドレスよりインクリメントさ
れたか否かを検出している。インクリメントされた場合
には、ＥＸ−ＯＲ２の出力がＨレベルとなるため、ＡＮ
Ｄ１からＨレベルのメモリアクセスタイミングＭＡＴが
出力されるようになる。このように、必要とするＡＤＰ
ＣＭ楽音波形サンプルに対応するメモリアドレスがイン
クリメントされた時に限り、ＡＮＤ１からＨレベルのメ
モリアクセスタイミングＭＡＴが出力されるので、イン
クリメントされない場合はＲＡＭ６にアクセスせず、Ｃ
ＰＵ３の負担を軽くすることができる。なお、インクリ
メントされない場合に必要なＡＤＰＣＭ楽音波形サンプ
ルは、今回までに既に読み出されてＡＤＰＣＭデコード
され、ＡＤＰＣＭデコーダ７に備えられている直前ブロ
ックＲＡＭに格納されている。
【００３２】ＥＸ−ＯＲ１の出力およびＥＸ−ＯＲ２の
出力は、第２デコーダ（ＤＥ２）に入力されてデコード
され、第２選択制御情報の内のＳＤＥＣ１，ＳＤＥＣ
２，ＳＤＥＣ３が発生されている。この場合、両出力が
「００」の場合にＳＤＥＣ１が発生され、ＥＸ−ＯＲ１
の出力がＨレベルの「０１」の場合にＳＤＥＣ３が発生
され、ＥＸ−ＯＲ２の出力がＨレベルの「１０」の場合
にＳＤＥＣ２が発生される。なお、第１ゲートアレイ
（ＧＡ１）は、通常はリターンタイミングＲＴＮＴが発
生された場合だけ閉じられ、この際には第２選択制御情
報ＳＤＥＣ１〜ＳＤＥＣ３の発生を抑制している。この
ように、第２選択制御情報ＳＤＥＣ１〜ＳＤＥＣ３はル
ープをリターンする以外のタイミングで必要となる情報
である。
出力は、第２デコーダ（ＤＥ２）に入力されてデコード
され、第２選択制御情報の内のＳＤＥＣ１，ＳＤＥＣ
２，ＳＤＥＣ３が発生されている。この場合、両出力が
「００」の場合にＳＤＥＣ１が発生され、ＥＸ−ＯＲ１
の出力がＨレベルの「０１」の場合にＳＤＥＣ３が発生
され、ＥＸ−ＯＲ２の出力がＨレベルの「１０」の場合
にＳＤＥＣ２が発生される。なお、第１ゲートアレイ
（ＧＡ１）は、通常はリターンタイミングＲＴＮＴが発
生された場合だけ閉じられ、この際には第２選択制御情
報ＳＤＥＣ１〜ＳＤＥＣ３の発生を抑制している。この
ように、第２選択制御情報ＳＤＥＣ１〜ＳＤＥＣ３はル
ープをリターンする以外のタイミングで必要となる情報
である。
【００３３】ＡＤＰ２に入力されたループスタートアド
レスＬＳＡは、第３シフタ（ＳＨ３）において１／４と
される。従って、ＳＨ３の出力はアドレスＬＳＡに対応
するサンプルのメモリアドレスとなる。ＳＨ３の出力の
ＬＳＢとＳＨ２の出力のＬＳＢとは、第３エクスクルー
シブオアゲート（ＥＸ−ＯＲ３）に印加され、両ＬＳＢ
が不一致の場合にＨレベルが出力される。なお、第２ゲ
ートアレイ（ＧＡ２）がリターンタイミングＲＴＮＴが
発生されたタイミングだけ開くこと、および、第３ゲー
トアレイ（ＧＡ３）は通常は開いていることから、リタ
ーンタイミングＲＴＮＴが発生された場合だけ、ＥＸ−
ＯＲ３の出力は有効となる。このことから、ループのリ
ターン時にＳＨ２から出力されるデータＩＮＴに対応す
るメモリアドレスが、ループスタートアドレスＬＳＡに
対応するサンプルのメモリアドレスを越えた際に、ＥＸ
−ＯＲ３からＨレベルが出力されることになる。
レスＬＳＡは、第３シフタ（ＳＨ３）において１／４と
される。従って、ＳＨ３の出力はアドレスＬＳＡに対応
するサンプルのメモリアドレスとなる。ＳＨ３の出力の
ＬＳＢとＳＨ２の出力のＬＳＢとは、第３エクスクルー
シブオアゲート（ＥＸ−ＯＲ３）に印加され、両ＬＳＢ
が不一致の場合にＨレベルが出力される。なお、第２ゲ
ートアレイ（ＧＡ２）がリターンタイミングＲＴＮＴが
発生されたタイミングだけ開くこと、および、第３ゲー
トアレイ（ＧＡ３）は通常は開いていることから、リタ
ーンタイミングＲＴＮＴが発生された場合だけ、ＥＸ−
ＯＲ３の出力は有効となる。このことから、ループのリ
ターン時にＳＨ２から出力されるデータＩＮＴに対応す
るメモリアドレスが、ループスタートアドレスＬＳＡに
対応するサンプルのメモリアドレスを越えた際に、ＥＸ
−ＯＲ３からＨレベルが出力されることになる。
【００３４】そして、ＥＸ−ＯＲ１の出力およびＥＸ−
ＯＲ３の出力は、第３デコーダ（ＤＥＣ３）に入力され
てデコードされ、第２選択制御情報の内のＳＤＥＣ５，
ＳＤＥＣ６，ＳＤＥＣ７が発生されている。この場合、
両出力が「００」の場合にＳＤＥＣ５が発生され、ＥＸ
−ＯＲ１の出力がＨレベルの「０１」の場合にＳＤＥＣ
７が発生され、ＥＸ−ＯＲ３の出力がＨレベルの「１
０」の場合にＳＤＥＣ６が発生される。なお、ＧＡ２は
リターンタイミングＲＴＮＴが発生されたタイミングだ
け開くこと、および、ＧＡ３は通常は開いていることか
ら、リターンタイミングＲＴＮＴでのみ第２選択制御情
報ＳＤＥＣ５〜ＳＤＥＣ７が発生される。このように、
第２選択制御情報ＳＤＥＣ５〜ＳＤＥＣ７はループをリ
ターンするタイミングでのみ必要となる情報である。
ＯＲ３の出力は、第３デコーダ（ＤＥＣ３）に入力され
てデコードされ、第２選択制御情報の内のＳＤＥＣ５，
ＳＤＥＣ６，ＳＤＥＣ７が発生されている。この場合、
両出力が「００」の場合にＳＤＥＣ５が発生され、ＥＸ
−ＯＲ１の出力がＨレベルの「０１」の場合にＳＤＥＣ
７が発生され、ＥＸ−ＯＲ３の出力がＨレベルの「１
０」の場合にＳＤＥＣ６が発生される。なお、ＧＡ２は
リターンタイミングＲＴＮＴが発生されたタイミングだ
け開くこと、および、ＧＡ３は通常は開いていることか
ら、リターンタイミングＲＴＮＴでのみ第２選択制御情
報ＳＤＥＣ５〜ＳＤＥＣ７が発生される。このように、
第２選択制御情報ＳＤＥＣ５〜ＳＤＥＣ７はループをリ
ターンするタイミングでのみ必要となる情報である。
【００３５】さらにまた、ＳＨ１の出力とＳＨ３の出力
とは第４ゲートアレイ（ＧＡ４）と第２アンドゲート
（ＡＮＤ２）により、全ビットの一致が検出される。す
なわち、ループスタートアドレスＬＳＡに対応するサン
プルのメモリアドレスに、データＩＮＴ＋１に対応する
サンプルのメモリアドレスが一致した際に、Ｈレベルが
出力される。このＨレベルの信号は、リターンタイミン
グＲＴＮＴが発生されている場合を除いて開いている第
３アンドゲート（ＡＮＤ３）からリターンスタートアド
レス検出信号（ＬＳＡＤＴＣＴ）として発生される。Ｌ
ＳＡＤＴＣＴ信号は、ループスタートアドレスＬＳＡに
対応するサンプルのメモリアドレスにより読み出された
４つのＡＤＰＣＭ楽音波形サンプルをデコードして一時
記憶する際に利用される。
とは第４ゲートアレイ（ＧＡ４）と第２アンドゲート
（ＡＮＤ２）により、全ビットの一致が検出される。す
なわち、ループスタートアドレスＬＳＡに対応するサン
プルのメモリアドレスに、データＩＮＴ＋１に対応する
サンプルのメモリアドレスが一致した際に、Ｈレベルが
出力される。このＨレベルの信号は、リターンタイミン
グＲＴＮＴが発生されている場合を除いて開いている第
３アンドゲート（ＡＮＤ３）からリターンスタートアド
レス検出信号（ＬＳＡＤＴＣＴ）として発生される。Ｌ
ＳＡＤＴＣＴ信号は、ループスタートアドレスＬＳＡに
対応するサンプルのメモリアドレスにより読み出された
４つのＡＤＰＣＭ楽音波形サンプルをデコードして一時
記憶する際に利用される。
【００３６】次に、第２選択制御情報ＳＤＥＣ１〜ＳＤ
ＥＣ３，ＳＤＥＣ５〜ＳＤＥＣ７の持つ意味を図７を参
照しながら説明する。第２選択制御情報のＳＤＥＣ１が
発生される場合は、図７（ａ）に示すようにデータＩＮ
Ｔ＋１に対応するサンプルが直前ブロックＲＡＭに記憶
されている場合である。この直前ブロックＲＡＭはＡＤ
ＰＣＭデコーダ７に備えられており、前回ＲＡＭ６にア
クセスされた際に読み出された４つのＡＤＰＣＭ楽音波
形サンプルがＡＤＰＣＭデコーダ７でデコードされて記
憶されている。以下、４つのＡＤＰＣＭ楽音波形サンプ
ルおよびこれをデコードした４つのＰＣＭ楽音波形サン
プルを１ブロックという。すなわち、直前ブロックＲＡ
Ｍには前回までにデコードされた内の最新の４つのＰＣ
Ｍ楽音波形サンプル（１サンプルが１６ビットに伸長さ
れている）が、それぞれサブブロックＳＢ１〜ＳＢ４に
記憶されている。この場合には、データＩＮＴ＋１に対
応するサンプルが既に直前ブロックＲＡＭに記憶されて
いるので、ＲＡＭ６にアクセスする必要はない。従っ
て、ＳＤＥＣ１が発生される場合には、メモリアクセス
タイミングＭＡＴ信号は発生されない。また、図示する
例ではデータＩＮＴ＋１に対応するサンプルＳ1がＳＢ
３に記憶されており、隣接するデータＩＮＴに対応する
サンプルＳ0がＳＢ２に記憶されている。
ＥＣ３，ＳＤＥＣ５〜ＳＤＥＣ７の持つ意味を図７を参
照しながら説明する。第２選択制御情報のＳＤＥＣ１が
発生される場合は、図７（ａ）に示すようにデータＩＮ
Ｔ＋１に対応するサンプルが直前ブロックＲＡＭに記憶
されている場合である。この直前ブロックＲＡＭはＡＤ
ＰＣＭデコーダ７に備えられており、前回ＲＡＭ６にア
クセスされた際に読み出された４つのＡＤＰＣＭ楽音波
形サンプルがＡＤＰＣＭデコーダ７でデコードされて記
憶されている。以下、４つのＡＤＰＣＭ楽音波形サンプ
ルおよびこれをデコードした４つのＰＣＭ楽音波形サン
プルを１ブロックという。すなわち、直前ブロックＲＡ
Ｍには前回までにデコードされた内の最新の４つのＰＣ
Ｍ楽音波形サンプル（１サンプルが１６ビットに伸長さ
れている）が、それぞれサブブロックＳＢ１〜ＳＢ４に
記憶されている。この場合には、データＩＮＴ＋１に対
応するサンプルが既に直前ブロックＲＡＭに記憶されて
いるので、ＲＡＭ６にアクセスする必要はない。従っ
て、ＳＤＥＣ１が発生される場合には、メモリアクセス
タイミングＭＡＴ信号は発生されない。また、図示する
例ではデータＩＮＴ＋１に対応するサンプルＳ1がＳＢ
３に記憶されており、隣接するデータＩＮＴに対応する
サンプルＳ0がＳＢ２に記憶されている。
【００３７】第２選択制御情報のＳＤＥＣ２が発生され
る場合は、図７（ｂ）に示すようにデータＩＮＴ＋１に
対応するサンプルが今回デコードされるブロックの先頭
のサブブロックＳＢ１のサンプルとなる場合である。従
って、今回デコードブロックのＳＢ１のサンプルがＳ1
とされ、隣接する直前ブロックＲＡＭのＳＢ４のサンプ
ルがＳ0とされる。この場合には、データＩＮＴ＋１に
対応するサンプルが含まれる今回デコードブロックをＲ
ＡＭ６にアクセスしデコードして得る必要があるので、
ＳＤＥＣ２が発生される場合には、メモリアクセスタイ
ミングＭＡＴ信号が発生される。第２選択制御情報のＳ
ＤＥＣ３が発生される場合は、図７（ｃ）に示すように
データＩＮＴ＋１に対応するサンプルが今回デコードさ
れるブロック内のＳＢ２より後のサブブロックのサンプ
ルとなる場合である。図示する例では、今回デコードブ
ロックのＳＢ２のサンプルがＳ1とされ、隣接する今回
デコードブロックのＳＢ１のサンプルがＳ0とされる。
この場合には、データＩＮＴおよびデータＩＮＴ＋１に
対応するサンプルを含む今回デコードブロックをＲＡＭ
６にアクセスしデコードして得る必要があるので、ＳＤ
ＥＣ３が発生される場合には、メモリアクセスタイミン
グＭＡＴ信号が発生される。
る場合は、図７（ｂ）に示すようにデータＩＮＴ＋１に
対応するサンプルが今回デコードされるブロックの先頭
のサブブロックＳＢ１のサンプルとなる場合である。従
って、今回デコードブロックのＳＢ１のサンプルがＳ1
とされ、隣接する直前ブロックＲＡＭのＳＢ４のサンプ
ルがＳ0とされる。この場合には、データＩＮＴ＋１に
対応するサンプルが含まれる今回デコードブロックをＲ
ＡＭ６にアクセスしデコードして得る必要があるので、
ＳＤＥＣ２が発生される場合には、メモリアクセスタイ
ミングＭＡＴ信号が発生される。第２選択制御情報のＳ
ＤＥＣ３が発生される場合は、図７（ｃ）に示すように
データＩＮＴ＋１に対応するサンプルが今回デコードさ
れるブロック内のＳＢ２より後のサブブロックのサンプ
ルとなる場合である。図示する例では、今回デコードブ
ロックのＳＢ２のサンプルがＳ1とされ、隣接する今回
デコードブロックのＳＢ１のサンプルがＳ0とされる。
この場合には、データＩＮＴおよびデータＩＮＴ＋１に
対応するサンプルを含む今回デコードブロックをＲＡＭ
６にアクセスしデコードして得る必要があるので、ＳＤ
ＥＣ３が発生される場合には、メモリアクセスタイミン
グＭＡＴ信号が発生される。
【００３８】第２選択制御情報のＳＤＥＣ５が発生され
る場合は、前記したようにループがリターンされる場合
であり、図７（ｄ）に示すようにデータＩＮＴ＋１に対
応するサンプルがループエンドアドレスＬＥＡに対応す
るサンプルが含まれるループエンドブロックのＳＢ２以
上のサブブロックのサンプルとなると共に、リターン値
ＲＴＮＰに対応するサンプルがループスタートブロック
ＲＡＭ内のサンプルとされている場合である。このルー
プスタートブロックＲＡＭは、ＡＤＰＣＭデコーダ７に
備えられており、ＬＳＡＤＴＣＴ信号が発生した際に読
み出されてデコードされた４つのＰＣＭ楽音波形サンプ
ルが一時記憶されるメモリである。このループスタート
ブロックＲＡＭ内にはループスタートアドレスＬＳＡに
対応するサンプルが少なくとも記憶されている。図示す
る例では、ループエンドアドレスＬＥＡに対応するサン
プルがループエンドブロックのＳＢ１とされ、データＩ
ＮＴ＋１に対応するサンプルがループエンドブロックの
ＳＢ２とされると共に、ループスタートアドレスＬＳＡ
に対応するサンプルがループスタートブロックＲＡＭの
ＳＢ１とされ、リターンされた際のデータＩＮＴ＋１に
対応するサンプルがループスタートブロックＲＡＭのＳ
Ｂ２とされている。この場合には、データＩＮＴおよび
データＩＮＴ＋１に対応するサンプルをＲＡＭ６にアク
セスし、デコードして得る必要がないので、ＳＤＥＣ５
が発生される場合には、メモリアクセスタイミングＭＡ
Ｔ信号は発生されない。
る場合は、前記したようにループがリターンされる場合
であり、図７（ｄ）に示すようにデータＩＮＴ＋１に対
応するサンプルがループエンドアドレスＬＥＡに対応す
るサンプルが含まれるループエンドブロックのＳＢ２以
上のサブブロックのサンプルとなると共に、リターン値
ＲＴＮＰに対応するサンプルがループスタートブロック
ＲＡＭ内のサンプルとされている場合である。このルー
プスタートブロックＲＡＭは、ＡＤＰＣＭデコーダ７に
備えられており、ＬＳＡＤＴＣＴ信号が発生した際に読
み出されてデコードされた４つのＰＣＭ楽音波形サンプ
ルが一時記憶されるメモリである。このループスタート
ブロックＲＡＭ内にはループスタートアドレスＬＳＡに
対応するサンプルが少なくとも記憶されている。図示す
る例では、ループエンドアドレスＬＥＡに対応するサン
プルがループエンドブロックのＳＢ１とされ、データＩ
ＮＴ＋１に対応するサンプルがループエンドブロックの
ＳＢ２とされると共に、ループスタートアドレスＬＳＡ
に対応するサンプルがループスタートブロックＲＡＭの
ＳＢ１とされ、リターンされた際のデータＩＮＴ＋１に
対応するサンプルがループスタートブロックＲＡＭのＳ
Ｂ２とされている。この場合には、データＩＮＴおよび
データＩＮＴ＋１に対応するサンプルをＲＡＭ６にアク
セスし、デコードして得る必要がないので、ＳＤＥＣ５
が発生される場合には、メモリアクセスタイミングＭＡ
Ｔ信号は発生されない。
【００３９】第２選択制御情報のＳＤＥＣ６が発生され
る場合は、ループがリターンされる場合であって、図７
（ｅ）に示すようにデータＩＮＴ＋１に対応するサンプ
ルが、ループエンドアドレスＬＥＡに対応するサンプル
が含まれるループエンドブロックを越えたサンプルとな
ると共に、リターン値ＲＴＮＰに対応するサンプルがル
ープスタートブロックＲＡＭに記憶されているブロック
の次の今回デコードブロック内のサンプルとされている
場合である。図示する例では、ループエンドアドレスＬ
ＥＡに対応するサンプルがループエンドブロックのＳＢ
１とされ、データＩＮＴ＋１に対応するサンプルがルー
プエンドブロックを越えたサンプルとされると共に、ル
ープスタートアドレスＬＳＡに対応するサンプルがルー
プスタートブロックＲＡＭのＳＢ１とされ、リターンさ
れた際のデータＩＮＴ＋１に対応するサンプルがループ
スタートブロックＲＡＭを越え、今回デコードブロック
のサブブロックＳＢ１のサンプルとされている。この場
合には、データＩＮＴ＋１に対応するサンプルが含まれ
る今回デコードデータブロックをＲＡＭ６にアクセス
し、デコードすることにより得る必要があるので、ＳＤ
ＥＣ６が発生される場合には、メモリアクセスタイミン
グＭＡＴ信号が発生される。
る場合は、ループがリターンされる場合であって、図７
（ｅ）に示すようにデータＩＮＴ＋１に対応するサンプ
ルが、ループエンドアドレスＬＥＡに対応するサンプル
が含まれるループエンドブロックを越えたサンプルとな
ると共に、リターン値ＲＴＮＰに対応するサンプルがル
ープスタートブロックＲＡＭに記憶されているブロック
の次の今回デコードブロック内のサンプルとされている
場合である。図示する例では、ループエンドアドレスＬ
ＥＡに対応するサンプルがループエンドブロックのＳＢ
１とされ、データＩＮＴ＋１に対応するサンプルがルー
プエンドブロックを越えたサンプルとされると共に、ル
ープスタートアドレスＬＳＡに対応するサンプルがルー
プスタートブロックＲＡＭのＳＢ１とされ、リターンさ
れた際のデータＩＮＴ＋１に対応するサンプルがループ
スタートブロックＲＡＭを越え、今回デコードブロック
のサブブロックＳＢ１のサンプルとされている。この場
合には、データＩＮＴ＋１に対応するサンプルが含まれ
る今回デコードデータブロックをＲＡＭ６にアクセス
し、デコードすることにより得る必要があるので、ＳＤ
ＥＣ６が発生される場合には、メモリアクセスタイミン
グＭＡＴ信号が発生される。
【００４０】第２選択制御情報のＳＤＥＣ７が発生され
る場合は、ループがリターンされる場合であって、図７
（ｆ）に示すようにデータＩＮＴ＋１に対応するサンプ
ルおよびデータＩＮＴに対応するサンプルが、ループエ
ンドアドレスＬＥＡに対応するサンプルが含まれるルー
プエンドブロックを越えたサンプルとなると共に、リタ
ーン値ＲＴＮＰに対応するサンプルがループスタートブ
ロックＲＡＭに記憶されているブロックの次の今回デコ
ードブロック内のサンプルとされている場合である。図
示する例では、ループエンドアドレスＬＥＡに対応する
サンプルがループエンドブロックのＳＢ１とされ、デー
タＩＮＴ＋１，データＩＮＴに対応するサンプルがルー
プエンドブロックを越えたサンプルとされると共に、ル
ープスタートアドレスＬＳＡに対応するサンプルがルー
プスタートブロックＲＡＭのＳＢ１とされ、リターンさ
れた際のデータＩＮＴ＋１，データＩＮＴに対応するサ
ンプルがループスタートブロックＲＡＭを越え、今回デ
コードブロックのサブブロックＳＢ１，ＳＢ２のサンプ
ルとされている。この場合には、データＩＮＴ＋１およ
びデータＩＮＴに対応するサンプルが含まれる今回デコ
ードデータブロックをＲＡＭ６にアクセスし、デコード
することにより得る必要があるので、ＳＤＥＣ７が発生
される場合には、メモリアクセスタイミングＭＡＴ信号
が発生される。
る場合は、ループがリターンされる場合であって、図７
（ｆ）に示すようにデータＩＮＴ＋１に対応するサンプ
ルおよびデータＩＮＴに対応するサンプルが、ループエ
ンドアドレスＬＥＡに対応するサンプルが含まれるルー
プエンドブロックを越えたサンプルとなると共に、リタ
ーン値ＲＴＮＰに対応するサンプルがループスタートブ
ロックＲＡＭに記憶されているブロックの次の今回デコ
ードブロック内のサンプルとされている場合である。図
示する例では、ループエンドアドレスＬＥＡに対応する
サンプルがループエンドブロックのＳＢ１とされ、デー
タＩＮＴ＋１，データＩＮＴに対応するサンプルがルー
プエンドブロックを越えたサンプルとされると共に、ル
ープスタートアドレスＬＳＡに対応するサンプルがルー
プスタートブロックＲＡＭのＳＢ１とされ、リターンさ
れた際のデータＩＮＴ＋１，データＩＮＴに対応するサ
ンプルがループスタートブロックＲＡＭを越え、今回デ
コードブロックのサブブロックＳＢ１，ＳＢ２のサンプ
ルとされている。この場合には、データＩＮＴ＋１およ
びデータＩＮＴに対応するサンプルが含まれる今回デコ
ードデータブロックをＲＡＭ６にアクセスし、デコード
することにより得る必要があるので、ＳＤＥＣ７が発生
される場合には、メモリアクセスタイミングＭＡＴ信号
が発生される。
【００４１】次に、第１選択制御情報ＤＳ０〜ＤＳ３の
持つ意味を図８を参照しながら説明する。第１選択制御
情報ＤＳ０〜ＤＳ３は、データＩＮＴ＋１に対応するサ
ンプルが直前ブロックＲＡＭ（あるいはループスタート
ブロックＲＡＭ）および今回デコードブロックのどのサ
ブブロックにあるかを示す情報である。第１選択制御情
報のＤＳ０が発生する場合は、データＩＮＴ＋１に対応
するサンプルが直前ブロックＲＡＭ（あるいはループス
タートブロックＲＡＭ）のサブブロックＳＢ２のサンプ
ルとされる場合である。第１選択制御情報のＤＳ０は、
第２選択制御情報のＳＤＥＣ１，３，５，７のいずれか
と共に発生する。また、第１選択制御情報のＤＳ１が発
生する場合は、データＩＮＴ＋１に対応するサンプルが
直前ブロックＲＡＭ（あるいはループスタートブロック
ＲＡＭ）のサブブロックＳＢ３のサンプルとされる場合
である。第１選択制御情報のＤＳ１も、第２選択制御情
報のＳＤＥＣ１，３，５，７のいずれかと共に発生す
る。
持つ意味を図８を参照しながら説明する。第１選択制御
情報ＤＳ０〜ＤＳ３は、データＩＮＴ＋１に対応するサ
ンプルが直前ブロックＲＡＭ（あるいはループスタート
ブロックＲＡＭ）および今回デコードブロックのどのサ
ブブロックにあるかを示す情報である。第１選択制御情
報のＤＳ０が発生する場合は、データＩＮＴ＋１に対応
するサンプルが直前ブロックＲＡＭ（あるいはループス
タートブロックＲＡＭ）のサブブロックＳＢ２のサンプ
ルとされる場合である。第１選択制御情報のＤＳ０は、
第２選択制御情報のＳＤＥＣ１，３，５，７のいずれか
と共に発生する。また、第１選択制御情報のＤＳ１が発
生する場合は、データＩＮＴ＋１に対応するサンプルが
直前ブロックＲＡＭ（あるいはループスタートブロック
ＲＡＭ）のサブブロックＳＢ３のサンプルとされる場合
である。第１選択制御情報のＤＳ１も、第２選択制御情
報のＳＤＥＣ１，３，５，７のいずれかと共に発生す
る。
【００４２】さらに、第１選択制御情報のＤＳ２が発生
する場合は、データＩＮＴ＋１に対応するサンプルが直
前ブロックＲＡＭ（あるいはループスタートブロックＲ
ＡＭ）のサブブロックＳＢ４のサンプルとされる場合で
ある。第１選択制御情報のＤＳ２も、第２選択制御情報
のＳＤＥＣ１，３，５，７のいずれかと共に発生する。
なお、第１選択制御情報のＤＳ０〜２が発生する場合に
おけるデータＩＮＴに対応するサンプルは、同じブロッ
クの隣接する直前のサブブロックのサンプルとされる。
さらにまた、第１選択制御情報のＤＳ３が発生する場合
は、データＩＮＴ＋１に対応するサンプルが今回デコー
ドブロックのサブブロックＳＢ１のサンプルとされる場
合である。この場合は、データＩＮＴに対応するサンプ
ルは直前ブロックＲＡＭ（あるいはループスタートブロ
ックＲＡＭ）に含まれ、そのサブブロックＳＢ４のサン
プルとされる。第１選択制御情報のＤＳ３は、第２選択
制御情報のＳＤＥＣ２，６のいずれかと共に発生する。
する場合は、データＩＮＴ＋１に対応するサンプルが直
前ブロックＲＡＭ（あるいはループスタートブロックＲ
ＡＭ）のサブブロックＳＢ４のサンプルとされる場合で
ある。第１選択制御情報のＤＳ２も、第２選択制御情報
のＳＤＥＣ１，３，５，７のいずれかと共に発生する。
なお、第１選択制御情報のＤＳ０〜２が発生する場合に
おけるデータＩＮＴに対応するサンプルは、同じブロッ
クの隣接する直前のサブブロックのサンプルとされる。
さらにまた、第１選択制御情報のＤＳ３が発生する場合
は、データＩＮＴ＋１に対応するサンプルが今回デコー
ドブロックのサブブロックＳＢ１のサンプルとされる場
合である。この場合は、データＩＮＴに対応するサンプ
ルは直前ブロックＲＡＭ（あるいはループスタートブロ
ックＲＡＭ）に含まれ、そのサブブロックＳＢ４のサン
プルとされる。第１選択制御情報のＤＳ３は、第２選択
制御情報のＳＤＥＣ２，６のいずれかと共に発生する。
【００４３】次に、図１０および図１１に分割して示す
ＡＤＰＣＭデコーダ７の詳細構成を説明するが、説明す
る際に必要に応じて図９に示すデコード時における直前
ブロックＲＡＭとループスタートブロックＲＡＭの制御
態様を示す図、図１２に示すタイミング図、図１３に示
す第２選択制御情報ＳＤＥＣと発生される選択信号との
関係を示す図表、図１４に示す第１選択制御情報ＤＳお
よび第２選択制御情報ＳＤＥＣと発生される選択信号と
の関係を示す図表を参照して説明するものとする。な
お、図１０および図１１に示すＡＤＰＣＭデコーダ７は
２つに分割して示されており、図中のラインに付された
イ〜ルはそれぞれ相互に同じラインを示すものとされて
いる。図１０および図１１に示すＡＤＰＣＭデコーダ７
において、ＲＡＭ６から同時に読み出された合計１６ビ
ットの４つのＡＤＰＣＭ楽音波形サンプルは、第１０セ
レクタ（ＳＥＬ１０）の４つの入力Ａ，Ｂ，Ｃ，Ｄに１
ＡＤＰＣＭ楽音波形サンプル（４ビット）ずつ並列に入
力される。このＳＥＬ１０には、入力Ａを選択する選択
信号ＳＡとして図１２（ｈ）に示すタイミング信号ＴＩ
Ｍ０１が印加され、入力Ｂを選択する選択信号ＳＢとし
て図１２（ｉ）に示すタイミング信号ＴＩＭ２３が印加
され、入力Ｃを選択する選択信号ＳＣとして図１２
（ｊ）に示すタイミング信号ＴＩＭ４５が印加され、入
力Ｄを選択する選択信号ＳＤとして図１２（ｋ）に示す
タイミング信号ＴＩＭ６７が印加されている。
ＡＤＰＣＭデコーダ７の詳細構成を説明するが、説明す
る際に必要に応じて図９に示すデコード時における直前
ブロックＲＡＭとループスタートブロックＲＡＭの制御
態様を示す図、図１２に示すタイミング図、図１３に示
す第２選択制御情報ＳＤＥＣと発生される選択信号との
関係を示す図表、図１４に示す第１選択制御情報ＤＳお
よび第２選択制御情報ＳＤＥＣと発生される選択信号と
の関係を示す図表を参照して説明するものとする。な
お、図１０および図１１に示すＡＤＰＣＭデコーダ７は
２つに分割して示されており、図中のラインに付された
イ〜ルはそれぞれ相互に同じラインを示すものとされて
いる。図１０および図１１に示すＡＤＰＣＭデコーダ７
において、ＲＡＭ６から同時に読み出された合計１６ビ
ットの４つのＡＤＰＣＭ楽音波形サンプルは、第１０セ
レクタ（ＳＥＬ１０）の４つの入力Ａ，Ｂ，Ｃ，Ｄに１
ＡＤＰＣＭ楽音波形サンプル（４ビット）ずつ並列に入
力される。このＳＥＬ１０には、入力Ａを選択する選択
信号ＳＡとして図１２（ｈ）に示すタイミング信号ＴＩ
Ｍ０１が印加され、入力Ｂを選択する選択信号ＳＢとし
て図１２（ｉ）に示すタイミング信号ＴＩＭ２３が印加
され、入力Ｃを選択する選択信号ＳＣとして図１２
（ｊ）に示すタイミング信号ＴＩＭ４５が印加され、入
力Ｄを選択する選択信号ＳＤとして図１２（ｋ）に示す
タイミング信号ＴＩＭ６７が印加されている。
【００４４】タイミング信号ＴＩＭ０１〜ＴＩＭ６７
は、図１２（ｂ）に示すように時分割処理用サンプリン
グ周波数６４ｆｓの１周期である図１２（ｃ）に示す１
チャンネルに割り当てられた周期（１／６４ｆｓ）をさ
らに８分割（１／６４ｆｓ＊１／８）した図１２（ｄ）
に示す周期の２周期分の周期を有し、図１２（ｈ）〜
（ｋ）に示すように相互に重ならないよう順次発生され
ている。このような、タイミング信号ＴＩＭ０１〜ＴＩ
Ｍ６７によりＳＥＬ１０に並列に入力された４つのＡＤ
ＰＣＭ楽音波形サンプルは、入力Ａから入力Ｄに向かっ
て順次選択されて１ＡＤＰＣＭ楽音波形サンプルずつ選
択出力される。出力されたＡＤＰＣＭ楽音波形サンプル
Ｄ（ｎ）は、ＡＤＰＣＭデコード部７０に順次入力さ
れ、予測値である隣接する直前のデコード後のサンプル
Ｘ（ｎ−１）と量子化幅Δ（ｎ−１）信号に基づいてデ
コードされる。デコードされることにより１６ビットに
伸長されたＰＣＭ楽音波形サンプルＸ（ｎ）は、第１０
ラッチ回路（ＬＡ１０）に第１０オアゲート（ＯＲ１
０）を介して印加された図１２（ｅ）〜（ｇ）に示すタ
イミング信号ＴＩＭ１、ＴＩＭ３，ＴＩＭ５，ＴＩＭ７
のそれぞれのタイミングによりラッチされる。タイミン
グ信号ＴＩＭ１、ＴＩＭ３，ＴＩＭ５，ＴＩＭ７は、タ
イミング信号ＴＩＭ０１〜ＴＩＭ６７の後半の半周期に
それぞれ該当しており、ＡＤＰＣＭデコード部７０によ
るデコードが完了した後のそれぞれのタイミングでラッ
チするようにしている。ＬＡ１０の出力は第１２セレク
タ（ＳＥＬ１２）の入力Ａに入力される。
は、図１２（ｂ）に示すように時分割処理用サンプリン
グ周波数６４ｆｓの１周期である図１２（ｃ）に示す１
チャンネルに割り当てられた周期（１／６４ｆｓ）をさ
らに８分割（１／６４ｆｓ＊１／８）した図１２（ｄ）
に示す周期の２周期分の周期を有し、図１２（ｈ）〜
（ｋ）に示すように相互に重ならないよう順次発生され
ている。このような、タイミング信号ＴＩＭ０１〜ＴＩ
Ｍ６７によりＳＥＬ１０に並列に入力された４つのＡＤ
ＰＣＭ楽音波形サンプルは、入力Ａから入力Ｄに向かっ
て順次選択されて１ＡＤＰＣＭ楽音波形サンプルずつ選
択出力される。出力されたＡＤＰＣＭ楽音波形サンプル
Ｄ（ｎ）は、ＡＤＰＣＭデコード部７０に順次入力さ
れ、予測値である隣接する直前のデコード後のサンプル
Ｘ（ｎ−１）と量子化幅Δ（ｎ−１）信号に基づいてデ
コードされる。デコードされることにより１６ビットに
伸長されたＰＣＭ楽音波形サンプルＸ（ｎ）は、第１０
ラッチ回路（ＬＡ１０）に第１０オアゲート（ＯＲ１
０）を介して印加された図１２（ｅ）〜（ｇ）に示すタ
イミング信号ＴＩＭ１、ＴＩＭ３，ＴＩＭ５，ＴＩＭ７
のそれぞれのタイミングによりラッチされる。タイミン
グ信号ＴＩＭ１、ＴＩＭ３，ＴＩＭ５，ＴＩＭ７は、タ
イミング信号ＴＩＭ０１〜ＴＩＭ６７の後半の半周期に
それぞれ該当しており、ＡＤＰＣＭデコード部７０によ
るデコードが完了した後のそれぞれのタイミングでラッ
チするようにしている。ＬＡ１０の出力は第１２セレク
タ（ＳＥＬ１２）の入力Ａに入力される。
【００４５】また、ＳＥＬ１０で選択出力されたＡＤＰ
ＣＭ楽音波形サンプルＤ（ｎ）は量子化幅演算部７１に
も入力され、第１４セレクタ（ＳＥＬ１４）から選択出
力された量子化幅Δ（ｎ−１）信号と上記（１）式の演
算が行われて、新たな量子化幅Δ（ｎ）信号が生成され
て出力される。生成された量子化幅Δ（ｎ）信号は、第
１１ラッチ回路（ＬＡ１１）に第１６オアゲート（ＯＲ
１６）を介して印加されたタイミング信号ＴＩＭ１、Ｔ
ＩＭ３，ＴＩＭ５，ＴＩＭ７のそれぞれのタイミングに
よりラッチされる。タイミング信号ＴＩＭ１、ＴＩＭ
３，ＴＩＭ５，ＴＩＭ７は、前記したようにタイミング
信号ＴＩＭ０１〜ＴＩＭ６７の後半の半周期にそれぞれ
該当しており、量子化幅演算部７１による演算が完了し
た後のそれぞれのタイミングでラッチするようにしてい
る。ＬＡ１１の出力は第１４セレクタ（ＳＥＬ１４）の
入力Ａに入力される。
ＣＭ楽音波形サンプルＤ（ｎ）は量子化幅演算部７１に
も入力され、第１４セレクタ（ＳＥＬ１４）から選択出
力された量子化幅Δ（ｎ−１）信号と上記（１）式の演
算が行われて、新たな量子化幅Δ（ｎ）信号が生成され
て出力される。生成された量子化幅Δ（ｎ）信号は、第
１１ラッチ回路（ＬＡ１１）に第１６オアゲート（ＯＲ
１６）を介して印加されたタイミング信号ＴＩＭ１、Ｔ
ＩＭ３，ＴＩＭ５，ＴＩＭ７のそれぞれのタイミングに
よりラッチされる。タイミング信号ＴＩＭ１、ＴＩＭ
３，ＴＩＭ５，ＴＩＭ７は、前記したようにタイミング
信号ＴＩＭ０１〜ＴＩＭ６７の後半の半周期にそれぞれ
該当しており、量子化幅演算部７１による演算が完了し
た後のそれぞれのタイミングでラッチするようにしてい
る。ＬＡ１１の出力は第１４セレクタ（ＳＥＬ１４）の
入力Ａに入力される。
【００４６】サンプルをＡＤＰＣＭデコードする動作を
さらに説明すると、ＳＥＬ１２において入力Ａは、第１
１ナンドゲート（ＮＡＮＤ１１）、第１２ナンドゲート
（ＮＡＮＤ１２）、第１３ナンドゲート（ＮＡＮＤ１
３）および第１３インバータ（ＩＮＶ１３）の作用によ
り発生された選択信号ＳＡで選択される。すなわち入力
Ａは、タイミング信号ＴＩＭ０１が発生されているタイ
ミングを除いて選択されている。このＳＥＬ１２から選
択出力されるサンプルＸ（ｎ−１）は予測値としてＡＤ
ＰＣＭデコード部７０に供給される。また、ＳＥＬ１４
に印加されている選択信号ＳＡ，ＳＢ，ＳＣは、ＳＥＬ
１２と同じ選択信号ＳＡ，ＳＢ，ＳＣとされているの
で、その入力Ａは、タイミング信号ＴＩＭ０１が発生さ
れているタイミングを除いて選択されている。このＳＥ
Ｌ１４の選択出力は量子化幅Δ（ｎ−１）信号としてＡ
ＤＰＣＭデコード部７０に供給される。
さらに説明すると、ＳＥＬ１２において入力Ａは、第１
１ナンドゲート（ＮＡＮＤ１１）、第１２ナンドゲート
（ＮＡＮＤ１２）、第１３ナンドゲート（ＮＡＮＤ１
３）および第１３インバータ（ＩＮＶ１３）の作用によ
り発生された選択信号ＳＡで選択される。すなわち入力
Ａは、タイミング信号ＴＩＭ０１が発生されているタイ
ミングを除いて選択されている。このＳＥＬ１２から選
択出力されるサンプルＸ（ｎ−１）は予測値としてＡＤ
ＰＣＭデコード部７０に供給される。また、ＳＥＬ１４
に印加されている選択信号ＳＡ，ＳＢ，ＳＣは、ＳＥＬ
１２と同じ選択信号ＳＡ，ＳＢ，ＳＣとされているの
で、その入力Ａは、タイミング信号ＴＩＭ０１が発生さ
れているタイミングを除いて選択されている。このＳＥ
Ｌ１４の選択出力は量子化幅Δ（ｎ−１）信号としてＡ
ＤＰＣＭデコード部７０に供給される。
【００４７】ここで、ＳＥＬ１０に入力された４つのＡ
ＤＰＣＭ楽音波形サンプルをＤ（０），Ｄ（１），Ｄ
（２），Ｄ（３）とすると、タイミング信号ＴＩＭ２３
が発生した際には、ＡＤＰＣＭデコード部７０にＳＥＬ
１０で選択出力された入力Ｂの２番目のＡＤＰＣＭ楽音
波形サンプルＤ（１）が入力される。同時に、ＬＡ１０
から出力されるＡＤＰＣＭデコード部７０においてデコ
ードされた１番目のＡＤＰＣＭ楽音波形サンプルＤ
（０）をデコードしたＰＣＭ楽音波形サンプルＸ（０）
が予測値としてＳＥＬ１２から選択出力されてＡＤＰＣ
Ｍデコード部７０に供給される。さらに、ＬＡ１１から
出力される量子化幅演算部７１において演算された量子
化幅Δ（０）がＳＥＬ１４から選択出力されてＡＤＰＣ
Ｍデコード部７０に供給される。これによりＡＤＰＣＭ
デコード部７０は、隣接する直前のデコード後のサンプ
ル（０）と量子化幅Δ（０）信号を用いて、ＡＤＰＣＭ
楽音波形サンプルＤ（１）をデコードすることができ
る。タイミング信号ＴＩＭ４５，ＴＩＭ６７が発生した
際も同様の動作が行われるので、４つのＡＤＰＣＭ楽音
波形サンプルＤ（０），Ｄ（１），Ｄ（２），Ｄ（３）
は、順次に逐一ＡＤＰＣＭデコードされる。なお、読み
出された最初のサンプルであるＡＤＰＣＭ楽音波形サン
プルＤ（０）のデコード動作については後述する。
ＤＰＣＭ楽音波形サンプルをＤ（０），Ｄ（１），Ｄ
（２），Ｄ（３）とすると、タイミング信号ＴＩＭ２３
が発生した際には、ＡＤＰＣＭデコード部７０にＳＥＬ
１０で選択出力された入力Ｂの２番目のＡＤＰＣＭ楽音
波形サンプルＤ（１）が入力される。同時に、ＬＡ１０
から出力されるＡＤＰＣＭデコード部７０においてデコ
ードされた１番目のＡＤＰＣＭ楽音波形サンプルＤ
（０）をデコードしたＰＣＭ楽音波形サンプルＸ（０）
が予測値としてＳＥＬ１２から選択出力されてＡＤＰＣ
Ｍデコード部７０に供給される。さらに、ＬＡ１１から
出力される量子化幅演算部７１において演算された量子
化幅Δ（０）がＳＥＬ１４から選択出力されてＡＤＰＣ
Ｍデコード部７０に供給される。これによりＡＤＰＣＭ
デコード部７０は、隣接する直前のデコード後のサンプ
ル（０）と量子化幅Δ（０）信号を用いて、ＡＤＰＣＭ
楽音波形サンプルＤ（１）をデコードすることができ
る。タイミング信号ＴＩＭ４５，ＴＩＭ６７が発生した
際も同様の動作が行われるので、４つのＡＤＰＣＭ楽音
波形サンプルＤ（０），Ｄ（１），Ｄ（２），Ｄ（３）
は、順次に逐一ＡＤＰＣＭデコードされる。なお、読み
出された最初のサンプルであるＡＤＰＣＭ楽音波形サン
プルＤ（０）のデコード動作については後述する。
【００４８】ＡＤＰＣＭデコード部７０においてデコー
ドされたＰＣＭ楽音波形サンプルＸ（ｎ）は、第１１セ
レクタ（ＳＥＬ１１）の入力Ａにも供給される。このＳ
ＥＬ１１の入力Ｂには第１７セレクタ（ＳＥＬ１７）の
選択出力が供給され、入力Ａを選択する選択信号ＳＡは
第１３ノアゲート（ＯＲ１３）および第１４インバータ
（ＩＮＶ１４）の作用により第２選択制御情報のＳＤＥ
Ｃ５およびＳＤＥＣ６が発生しているタイミングを除い
て発生され、入力Ｂを選択する選択信号ＳＢはＯＲ１３
の作用により第２選択制御情報のＳＤＥＣ５およびＳＤ
ＥＣ６が発生しているタイミングで発生される。第２選
択制御情報ＳＤＥＣ５，ＳＤＥＣ６はリターンタイミン
グＲＴＮＴが発生した際に発生されることから、リター
ンされないタイミングにおいてはＳＥＬ１１からは入力
Ａに入力されたＰＣＭ楽音波形サンプルＸ（ｎ）が選択
出力される。
ドされたＰＣＭ楽音波形サンプルＸ（ｎ）は、第１１セ
レクタ（ＳＥＬ１１）の入力Ａにも供給される。このＳ
ＥＬ１１の入力Ｂには第１７セレクタ（ＳＥＬ１７）の
選択出力が供給され、入力Ａを選択する選択信号ＳＡは
第１３ノアゲート（ＯＲ１３）および第１４インバータ
（ＩＮＶ１４）の作用により第２選択制御情報のＳＤＥ
Ｃ５およびＳＤＥＣ６が発生しているタイミングを除い
て発生され、入力Ｂを選択する選択信号ＳＢはＯＲ１３
の作用により第２選択制御情報のＳＤＥＣ５およびＳＤ
ＥＣ６が発生しているタイミングで発生される。第２選
択制御情報ＳＤＥＣ５，ＳＤＥＣ６はリターンタイミン
グＲＴＮＴが発生した際に発生されることから、リター
ンされないタイミングにおいてはＳＥＬ１１からは入力
Ａに入力されたＰＣＭ楽音波形サンプルＸ（ｎ）が選択
出力される。
【００４９】ＳＥＬ１１の選択出力は、直前ブロックＲ
ＡＭ（ＲＡＭ１０）とループスタートブロックＲＡＭ
（ＲＡＭ１１）に並列に供給される。直前ブロックＲＡ
Ｍ１０とループスタートブロックＲＡＭ１１はそれぞれ
４つのサブブロックＳＢ１〜ＳＢ４に分割されており、
それぞれのサブブロックＳＢ１〜ＳＢ４には６４チャン
ネル分のサンプルが記憶可能とされている。直前ブロッ
クＲＡＭ１０のサブブロックＳＢ１のライトイネーブル
（ＷＥ）信号は第１０ゲートアレイ（ＧＡ１０）の作用
により、第２選択制御情報のＳＤＥＣ３あるいはリター
ンタイミングＲＴＮＴ信号が発生されている際のタイミ
ングＴＩＭ１で発生される。また、サブブロックＳＢ２
のＷＥ信号は、第２選択制御情報のＳＤＥＣ３あるいは
リターンタイミングＲＴＮＴ信号が発生されている際の
タイミングＴＩＭ３で発生され、サブブロックＳＢ３の
ＷＥ信号は、第２選択制御情報のＳＤＥＣ３あるいはリ
ターンタイミングＲＴＮＴ信号が発生されている際のタ
イミングＴＩＭ５で発生され、サブブロックＳＢ４のＷ
Ｅ信号は、第２選択制御情報のＳＤＥＣ３あるいはリタ
ーンタイミングＲＴＮＴ信号が発生されている際のタイ
ミングＴＩＭ７で発生される。
ＡＭ（ＲＡＭ１０）とループスタートブロックＲＡＭ
（ＲＡＭ１１）に並列に供給される。直前ブロックＲＡ
Ｍ１０とループスタートブロックＲＡＭ１１はそれぞれ
４つのサブブロックＳＢ１〜ＳＢ４に分割されており、
それぞれのサブブロックＳＢ１〜ＳＢ４には６４チャン
ネル分のサンプルが記憶可能とされている。直前ブロッ
クＲＡＭ１０のサブブロックＳＢ１のライトイネーブル
（ＷＥ）信号は第１０ゲートアレイ（ＧＡ１０）の作用
により、第２選択制御情報のＳＤＥＣ３あるいはリター
ンタイミングＲＴＮＴ信号が発生されている際のタイミ
ングＴＩＭ１で発生される。また、サブブロックＳＢ２
のＷＥ信号は、第２選択制御情報のＳＤＥＣ３あるいは
リターンタイミングＲＴＮＴ信号が発生されている際の
タイミングＴＩＭ３で発生され、サブブロックＳＢ３の
ＷＥ信号は、第２選択制御情報のＳＤＥＣ３あるいはリ
ターンタイミングＲＴＮＴ信号が発生されている際のタ
イミングＴＩＭ５で発生され、サブブロックＳＢ４のＷ
Ｅ信号は、第２選択制御情報のＳＤＥＣ３あるいはリタ
ーンタイミングＲＴＮＴ信号が発生されている際のタイ
ミングＴＩＭ７で発生される。
【００５０】ここで、ＳＤＥＣ３は図７（ｃ）に示すよ
うにデータＩＮＴ＋１に対応するサンプルが今回デコー
ドされるブロック内のサブブロックＳＢ２以降のサンプ
ルとなる場合に発生され、ＳＤＥＣ３が発生されるとこ
の場合のようにＲＡＭ６に対する新たなアクセスを行い
ＡＤＰＣＭ楽音波形サンプルが１ブロック分読み出され
る。この１ブロックのＡＤＰＣＭ楽音波形サンプルは前
記したように順次デコードされて、上記のＷＥ信号の発
生タイミングで直前ブロックＲＡＭ１０に順次書き込ま
れるようになる。なお、直前ブロックＲＡＭ１０にはチ
ャンネル選択信号ＳＨ（０〜６３）も印加されており、
チャンネル毎に直前ブロックＲＡＭ１０に書き込まれ
る。このように、ＳＤＥＣ３の発生とともにＲＡＭ６に
アクセスした場合には、読み出されてデコードされたＰ
ＣＭ楽音波形サンプルにより、直前ブロックＲＡＭ１０
の内容が更新されるようになる。
うにデータＩＮＴ＋１に対応するサンプルが今回デコー
ドされるブロック内のサブブロックＳＢ２以降のサンプ
ルとなる場合に発生され、ＳＤＥＣ３が発生されるとこ
の場合のようにＲＡＭ６に対する新たなアクセスを行い
ＡＤＰＣＭ楽音波形サンプルが１ブロック分読み出され
る。この１ブロックのＡＤＰＣＭ楽音波形サンプルは前
記したように順次デコードされて、上記のＷＥ信号の発
生タイミングで直前ブロックＲＡＭ１０に順次書き込ま
れるようになる。なお、直前ブロックＲＡＭ１０にはチ
ャンネル選択信号ＳＨ（０〜６３）も印加されており、
チャンネル毎に直前ブロックＲＡＭ１０に書き込まれ
る。このように、ＳＤＥＣ３の発生とともにＲＡＭ６に
アクセスした場合には、読み出されてデコードされたＰ
ＣＭ楽音波形サンプルにより、直前ブロックＲＡＭ１０
の内容が更新されるようになる。
【００５１】また、リターンタイミングＲＴＮＴが発生
される場合はＳＤＥＣ５〜ＳＤＥＣ７のいずれかが発生
されることになり、ＳＤＥＣ５が発生される場合は、図
７（ｄ）に示すようにデータＩＮＴ＋１に対応するサン
プルがループスタートブロックＲＡＭ１１のサブブロッ
クＳＢ２以上のサンプルとなる場合であるので、ＳＤＥ
Ｃ５が発生された場合は、ループスタートブロックＲＡ
Ｍ１１の内容を直前ブロックＲＡＭ１０に転送して更新
する必要がある。さらに、ＳＤＥＣ６が発生される場合
は、図７（ｅ）に示すようにデータＩＮＴに対応するサ
ンプルがループスタートブロックＲＡＭ１１のサブブロ
ックＳＢ４のサンプルとなる場合であるので、ＳＤＥＣ
６が発生された場合も、ループスタートブロックＲＡＭ
１１の内容を直前ブロックＲＡＭ１０に転送して更新す
る必要がある。そこで、ＳＥＬ１１の入力Ｂに供給され
ているループスタートブロックＲＡＭ１１のサンプル
を、ＳＥＬ１７を介してＳＥＬ１１から選択出力して直
前ブロックＲＡＭ１０に供給している。これにより、ル
ープスタートブロックＲＡＭ１１の内容で直前ブロック
ＲＡＭ１０の内容が更新されるようになる。
される場合はＳＤＥＣ５〜ＳＤＥＣ７のいずれかが発生
されることになり、ＳＤＥＣ５が発生される場合は、図
７（ｄ）に示すようにデータＩＮＴ＋１に対応するサン
プルがループスタートブロックＲＡＭ１１のサブブロッ
クＳＢ２以上のサンプルとなる場合であるので、ＳＤＥ
Ｃ５が発生された場合は、ループスタートブロックＲＡ
Ｍ１１の内容を直前ブロックＲＡＭ１０に転送して更新
する必要がある。さらに、ＳＤＥＣ６が発生される場合
は、図７（ｅ）に示すようにデータＩＮＴに対応するサ
ンプルがループスタートブロックＲＡＭ１１のサブブロ
ックＳＢ４のサンプルとなる場合であるので、ＳＤＥＣ
６が発生された場合も、ループスタートブロックＲＡＭ
１１の内容を直前ブロックＲＡＭ１０に転送して更新す
る必要がある。そこで、ＳＥＬ１１の入力Ｂに供給され
ているループスタートブロックＲＡＭ１１のサンプル
を、ＳＥＬ１７を介してＳＥＬ１１から選択出力して直
前ブロックＲＡＭ１０に供給している。これにより、ル
ープスタートブロックＲＡＭ１１の内容で直前ブロック
ＲＡＭ１０の内容が更新されるようになる。
【００５２】また、ＳＥＬ１１の選択出力が供給される
ループスタートブロックＲＡＭ１１のサブブロックＳＢ
１のライトイネーブル（ＷＥ）信号は第１１ゲートアレ
イ（ＧＡ１１）の作用により、ループスタートアドレス
検出信号ＬＳＡＤＴＣＴが発生されている際のタイミン
グＴＩＭ１で発生される。また、サブブロックＳＢ２の
ＷＥ信号はループスタートアドレス検出信号ＬＳＡＤＴ
ＣＴが発生されている際のタイミングＴＩＭ３で発生さ
れ、サブブロックＳＢ３のＷＥ信号はループスタートア
ドレス検出信号ＬＳＡＤＴＣＴが発生されている際のタ
イミングＴＩＭ５で発生され、サブブロックＳＢ４のＷ
Ｅ信号はループスタートアドレス検出信号ＬＳＡＤＴＣ
Ｔが発生されている際のタイミングＴＩＭ７で発生され
る。
ループスタートブロックＲＡＭ１１のサブブロックＳＢ
１のライトイネーブル（ＷＥ）信号は第１１ゲートアレ
イ（ＧＡ１１）の作用により、ループスタートアドレス
検出信号ＬＳＡＤＴＣＴが発生されている際のタイミン
グＴＩＭ１で発生される。また、サブブロックＳＢ２の
ＷＥ信号はループスタートアドレス検出信号ＬＳＡＤＴ
ＣＴが発生されている際のタイミングＴＩＭ３で発生さ
れ、サブブロックＳＢ３のＷＥ信号はループスタートア
ドレス検出信号ＬＳＡＤＴＣＴが発生されている際のタ
イミングＴＩＭ５で発生され、サブブロックＳＢ４のＷ
Ｅ信号はループスタートアドレス検出信号ＬＳＡＤＴＣ
Ｔが発生されている際のタイミングＴＩＭ７で発生され
る。
【００５３】ここで、ＬＳＡＤＴＣＴは前記したように
ループスタートアドレスＬＳＡに対応するサンプルのメ
モリアドレスに、データＩＮＴ＋１に対応するサンプル
のメモリアドレスが一致した際に発生される。したがっ
て、ＬＳＡＤＴＣＴ発生中にＲＡＭ６に対する新たなア
クセスが行われ読み出されて順次デコードされた１ブロ
ックのＰＣＭ楽音波形サンプルには、ループスタートア
ドレスＬＳＡに対応するサンプルが含まれていることに
なる。そこで、ループスタートブロックＲＡＭ１１のＷ
Ｅ信号を上記の発生タイミングで発生することにより、
ループスタートブロックＲＡＭ１１にループスタートア
ドレスＬＳＡに対応するサンプルを含む１ブロックのサ
ンプルが書き込まれるようになる。なお、ループスター
トブロックＲＡＭ１１にはチャンネル選択信号ＳＨ（０
〜６３）も印加されており、チャンネル毎にループスタ
ートブロックＲＡＭ１１に書き込まれる。このように、
ＬＳＡＤＴＣＴが発生された場合には、読み出されてデ
コードされたＰＣＭ楽音波形サンプルがループスタート
ブロックＲＡＭ１１に書き込まれるようになる。
ループスタートアドレスＬＳＡに対応するサンプルのメ
モリアドレスに、データＩＮＴ＋１に対応するサンプル
のメモリアドレスが一致した際に発生される。したがっ
て、ＬＳＡＤＴＣＴ発生中にＲＡＭ６に対する新たなア
クセスが行われ読み出されて順次デコードされた１ブロ
ックのＰＣＭ楽音波形サンプルには、ループスタートア
ドレスＬＳＡに対応するサンプルが含まれていることに
なる。そこで、ループスタートブロックＲＡＭ１１のＷ
Ｅ信号を上記の発生タイミングで発生することにより、
ループスタートブロックＲＡＭ１１にループスタートア
ドレスＬＳＡに対応するサンプルを含む１ブロックのサ
ンプルが書き込まれるようになる。なお、ループスター
トブロックＲＡＭ１１にはチャンネル選択信号ＳＨ（０
〜６３）も印加されており、チャンネル毎にループスタ
ートブロックＲＡＭ１１に書き込まれる。このように、
ＬＳＡＤＴＣＴが発生された場合には、読み出されてデ
コードされたＰＣＭ楽音波形サンプルがループスタート
ブロックＲＡＭ１１に書き込まれるようになる。
【００５４】直前ブロックＲＡＭ１０のサブブロックＳ
Ｂ１〜ＳＢ４から出力される４つのサンプルは、それぞ
れ第１６セレクタ（ＳＥＬ１６）の入力Ａから入力Ｄに
供給され、ループスタートブロックＲＡＭ１１のサブブ
ロックＳＢ１〜ＳＢ４から出力される４つのサンプル
は、それぞれ第１７セレクタ（ＳＥＬ１７）の入力Ａか
ら入力Ｄに供給される。さらに、直前ブロックＲＡＭ１
０のサブブロックＳＢ１から出力されるサンプルは、Ｓ
ＥＬ１２の入力Ｂに供給され、ループスタートブロック
ＲＡＭ１１サブブロックＳＢ４から出力されるサンプル
は、ＳＥＬ１２の入力Ｃに供給される。ＳＥＬ１２の入
力Ｂは、ＳＤＥＣ２あるいはＳＤＥＣ３のいずれかが発
生している際に、タイミング信号ＴＩＭ０１が発生した
ときに発生される選択信号ＳＢにより選択される。すな
わち、図７（ｂ）（ｃ）に示すように、ＳＤＥＣ２ある
いはＳＤＥＣ３が発生している場合には、ＲＡＭ６にア
クセスして読み出されたＡＤＰＣＭ楽音波形サンプルを
デコードする必要がある。この際のタイミングＴＩＭ０
１の期間において今回デコードブロックの先頭のサブブ
ロックＳＢ１に対応するサンプルのデコードが行われる
が、デコード時には予測値としてそのサンプルに隣接す
る直前のデコード後のサンプルが必要である。この隣接
する直前のサンプルは、直前ブロックＲＡＭ１０のサブ
ブロックＳＢ４に記憶されているので、このサンプルを
ＳＥＬ１２で選択し予測値のサンプルＸ（ｎ−１）とし
てＡＤＰＣＭデコード部７０に供給しているのである。
Ｂ１〜ＳＢ４から出力される４つのサンプルは、それぞ
れ第１６セレクタ（ＳＥＬ１６）の入力Ａから入力Ｄに
供給され、ループスタートブロックＲＡＭ１１のサブブ
ロックＳＢ１〜ＳＢ４から出力される４つのサンプル
は、それぞれ第１７セレクタ（ＳＥＬ１７）の入力Ａか
ら入力Ｄに供給される。さらに、直前ブロックＲＡＭ１
０のサブブロックＳＢ１から出力されるサンプルは、Ｓ
ＥＬ１２の入力Ｂに供給され、ループスタートブロック
ＲＡＭ１１サブブロックＳＢ４から出力されるサンプル
は、ＳＥＬ１２の入力Ｃに供給される。ＳＥＬ１２の入
力Ｂは、ＳＤＥＣ２あるいはＳＤＥＣ３のいずれかが発
生している際に、タイミング信号ＴＩＭ０１が発生した
ときに発生される選択信号ＳＢにより選択される。すな
わち、図７（ｂ）（ｃ）に示すように、ＳＤＥＣ２ある
いはＳＤＥＣ３が発生している場合には、ＲＡＭ６にア
クセスして読み出されたＡＤＰＣＭ楽音波形サンプルを
デコードする必要がある。この際のタイミングＴＩＭ０
１の期間において今回デコードブロックの先頭のサブブ
ロックＳＢ１に対応するサンプルのデコードが行われる
が、デコード時には予測値としてそのサンプルに隣接す
る直前のデコード後のサンプルが必要である。この隣接
する直前のサンプルは、直前ブロックＲＡＭ１０のサブ
ブロックＳＢ４に記憶されているので、このサンプルを
ＳＥＬ１２で選択し予測値のサンプルＸ（ｎ−１）とし
てＡＤＰＣＭデコード部７０に供給しているのである。
【００５５】また、ＳＥＬ１２の入力Ｃは、ＳＤＥＣ６
あるいはＳＤＥＣ７のいずれかが発生している際に、タ
イミング信号ＴＩＭ０１が発生したときに発生される選
択信号ＳＣにより選択される。すなわち、図７（ｅ）
（ｆ）に示すように、ＳＤＥＣ６あるいはＳＤＥＣ７が
発生している場合には、リターン時にＲＡＭ６にアクセ
スして読み出されたＡＤＰＣＭ楽音波形サンプルをデコ
ードする場合である。この際のタイミングＴＩＭ０１の
期間において今回デコードブロックの先頭のサブブロッ
クＳＢ１に対応するサンプルのデコードが行われるが、
デコード時には予測値としてそのサンプルに隣接する直
前のデコード後のサンプルが必要である。この隣接する
直前のサンプルは、ループスタートブロックＲＡＭ１１
のサブブロックＳＢ４に記憶されているので、このサン
プルをＳＥＬ１２で選択し予測値のサンプルＸ（ｎ−
１）としてＡＤＰＣＭデコード部７０に供給しているの
である。
あるいはＳＤＥＣ７のいずれかが発生している際に、タ
イミング信号ＴＩＭ０１が発生したときに発生される選
択信号ＳＣにより選択される。すなわち、図７（ｅ）
（ｆ）に示すように、ＳＤＥＣ６あるいはＳＤＥＣ７が
発生している場合には、リターン時にＲＡＭ６にアクセ
スして読み出されたＡＤＰＣＭ楽音波形サンプルをデコ
ードする場合である。この際のタイミングＴＩＭ０１の
期間において今回デコードブロックの先頭のサブブロッ
クＳＢ１に対応するサンプルのデコードが行われるが、
デコード時には予測値としてそのサンプルに隣接する直
前のデコード後のサンプルが必要である。この隣接する
直前のサンプルは、ループスタートブロックＲＡＭ１１
のサブブロックＳＢ４に記憶されているので、このサン
プルをＳＥＬ１２で選択し予測値のサンプルＸ（ｎ−
１）としてＡＤＰＣＭデコード部７０に供給しているの
である。
【００５６】直前ブロックＲＡＭ１０およびループスタ
ートブロックＲＡＭ１１の出力が供給されているＳＥＬ
１６およびＳＥＬ１７には、共通の選択信号ＳＡ，Ｓ
Ｂ，ＳＣ，ＳＤが印加されている。なお、入力Ａを選択
する選択信号ＳＡはタイミング信号ＴＩＭ６７、入力Ｂ
を選択する選択信号ＳＢはタイミング信号ＴＩＭ４５、
入力Ｃを選択する選択信号ＳＣはタイミング信号ＴＩＭ
２３、入力Ｄを選択する選択信号ＳＤはタイミング信号
ＴＩＭ０１とされている。すると、ＳＥＬ１６からはタ
イミング信号ＴＩＭ０１の発生タイミングにおいて直前
ブロックＲＡＭ１０のサブブロックＳＢ１のサンプルが
選択出力され、タイミング信号ＴＩＭ２３の発生タイミ
ングにおいて直前ブロックＲＡＭ１０のサブブロックＳ
Ｂ２のサンプルが選択出力され、タイミング信号ＴＩＭ
４５の発生タイミングにおいて直前ブロックＲＡＭ１０
のサブブロックＳＢ３のサンプルが選択出力され、タイ
ミング信号ＴＩＭ６７の発生タイミングにおいて直前ブ
ロックＲＡＭ１０のサブブロックＳＢ４のサンプルが選
択出力され、第１５セレクタ（ＳＥＬ１５）の入力Ｂと
第１８セレクタ（ＳＥＬ１８）の入力Ｂに供給される。
ートブロックＲＡＭ１１の出力が供給されているＳＥＬ
１６およびＳＥＬ１７には、共通の選択信号ＳＡ，Ｓ
Ｂ，ＳＣ，ＳＤが印加されている。なお、入力Ａを選択
する選択信号ＳＡはタイミング信号ＴＩＭ６７、入力Ｂ
を選択する選択信号ＳＢはタイミング信号ＴＩＭ４５、
入力Ｃを選択する選択信号ＳＣはタイミング信号ＴＩＭ
２３、入力Ｄを選択する選択信号ＳＤはタイミング信号
ＴＩＭ０１とされている。すると、ＳＥＬ１６からはタ
イミング信号ＴＩＭ０１の発生タイミングにおいて直前
ブロックＲＡＭ１０のサブブロックＳＢ１のサンプルが
選択出力され、タイミング信号ＴＩＭ２３の発生タイミ
ングにおいて直前ブロックＲＡＭ１０のサブブロックＳ
Ｂ２のサンプルが選択出力され、タイミング信号ＴＩＭ
４５の発生タイミングにおいて直前ブロックＲＡＭ１０
のサブブロックＳＢ３のサンプルが選択出力され、タイ
ミング信号ＴＩＭ６７の発生タイミングにおいて直前ブ
ロックＲＡＭ１０のサブブロックＳＢ４のサンプルが選
択出力され、第１５セレクタ（ＳＥＬ１５）の入力Ｂと
第１８セレクタ（ＳＥＬ１８）の入力Ｂに供給される。
【００５７】また、ＳＥＬ１７からはタイミング信号Ｔ
ＩＭ０１の発生タイミングにおいてループスタートブロ
ックＲＡＭ１１のサブブロックＳＢ１のサンプルが選択
出力され、タイミング信号ＴＩＭ２３の発生タイミング
においてループスタートブロックＲＡＭ１１のサブブロ
ックＳＢ２のサンプルが選択出力され、タイミング信号
ＴＩＭ４５の発生タイミングにおいてループスタートブ
ロックＲＡＭ１１のサブブロックＳＢ３のサンプルが選
択出力され、タイミング信号ＴＩＭ６７の発生タイミン
グにおいてループスタートブロックＲＡＭ１１のサブブ
ロックＳＢ４のサンプルが選択出力され、ＳＥＬ１５の
入力ＣとＳＥＬ１８の入力Ｃに供給される。ＳＥＬ１５
の入力ＡにはＡＤＰＣＭデコード部７０のデコード出力
が直接供給され、ＳＥＬ１５の入力ＤにはＳＥＬ１２の
選択出力が供給されている。さらに、ＳＥＬ１８の入力
Ａおよび入力ＤにはＡＤＰＣＭデコード部７０のデコー
ド出力が直接供給されている。
ＩＭ０１の発生タイミングにおいてループスタートブロ
ックＲＡＭ１１のサブブロックＳＢ１のサンプルが選択
出力され、タイミング信号ＴＩＭ２３の発生タイミング
においてループスタートブロックＲＡＭ１１のサブブロ
ックＳＢ２のサンプルが選択出力され、タイミング信号
ＴＩＭ４５の発生タイミングにおいてループスタートブ
ロックＲＡＭ１１のサブブロックＳＢ３のサンプルが選
択出力され、タイミング信号ＴＩＭ６７の発生タイミン
グにおいてループスタートブロックＲＡＭ１１のサブブ
ロックＳＢ４のサンプルが選択出力され、ＳＥＬ１５の
入力ＣとＳＥＬ１８の入力Ｃに供給される。ＳＥＬ１５
の入力ＡにはＡＤＰＣＭデコード部７０のデコード出力
が直接供給され、ＳＥＬ１５の入力ＤにはＳＥＬ１２の
選択出力が供給されている。さらに、ＳＥＬ１８の入力
Ａおよび入力ＤにはＡＤＰＣＭデコード部７０のデコー
ド出力が直接供給されている。
【００５８】ＳＥＬ１５およびＳＥＬ１８には、共通の
選択信号ＳＡ，ＳＢ，ＳＣ，ＳＤが印加されている。そ
して、この入力Ａを選択する選択信号ＳＡは第１７オア
ゲート（ＯＲ１７）の作用によりＳＤＥＣ３あるいはＳ
ＤＥＣ７が発生された際に発生され、入力Ｂを選択する
選択信号ＳＢはＳＤＥＣ１が発生された際に発生され、
入力Ｃを選択する選択信号ＳＣはＳＤＥＣ５が発生され
た際に発生され、入力Ｄを選択する選択信号ＳＤは第１
８オアゲート（ＯＲ１８）の作用によりＳＤＥＣ２ある
いはＳＤＥＣ６が発生された際に発生される。ここで、
ＳＤＥＣ１が発生される場合は、図９（ａ）に示すよう
に前回ＳＥＬ１５から選択出力したサンプルＳ
0（１）、および、前回ＳＥＬ１８から選択出力したサ
ンプルＳ1（１）と、今回ＳＥＬ１５から選択出力させ
るサンプルＳ0（２）、および、今回ＳＥＬ１８から選
択出力させるサンプルＳ1（２）とが、全て直前ブロッ
クＲＡＭ１０に記憶されている場合である。したがっ
て、図１３のＳＤＥＣ１の欄に示すようにデータＩＮＴ
＋１に対応するサンプルＳ1と、データＩＮＴに対応す
る隣接するサンプルＳ0として直前ブロックＲＡＭ１０
からのサンプルを選択出力するように、選択信号ＳＢが
発生されて直前ブロックＲＡＭ１０からの出力が入力さ
れているＳＥＬ１５およびＳＥＬ１８の入力Ｂが選択さ
れるのである。
選択信号ＳＡ，ＳＢ，ＳＣ，ＳＤが印加されている。そ
して、この入力Ａを選択する選択信号ＳＡは第１７オア
ゲート（ＯＲ１７）の作用によりＳＤＥＣ３あるいはＳ
ＤＥＣ７が発生された際に発生され、入力Ｂを選択する
選択信号ＳＢはＳＤＥＣ１が発生された際に発生され、
入力Ｃを選択する選択信号ＳＣはＳＤＥＣ５が発生され
た際に発生され、入力Ｄを選択する選択信号ＳＤは第１
８オアゲート（ＯＲ１８）の作用によりＳＤＥＣ２ある
いはＳＤＥＣ６が発生された際に発生される。ここで、
ＳＤＥＣ１が発生される場合は、図９（ａ）に示すよう
に前回ＳＥＬ１５から選択出力したサンプルＳ
0（１）、および、前回ＳＥＬ１８から選択出力したサ
ンプルＳ1（１）と、今回ＳＥＬ１５から選択出力させ
るサンプルＳ0（２）、および、今回ＳＥＬ１８から選
択出力させるサンプルＳ1（２）とが、全て直前ブロッ
クＲＡＭ１０に記憶されている場合である。したがっ
て、図１３のＳＤＥＣ１の欄に示すようにデータＩＮＴ
＋１に対応するサンプルＳ1と、データＩＮＴに対応す
る隣接するサンプルＳ0として直前ブロックＲＡＭ１０
からのサンプルを選択出力するように、選択信号ＳＢが
発生されて直前ブロックＲＡＭ１０からの出力が入力さ
れているＳＥＬ１５およびＳＥＬ１８の入力Ｂが選択さ
れるのである。
【００５９】また、ＳＤＥＣ２が発生される場合は、図
９（ｂ）に示すように前回選択出力したサンプルＳ
0（１）および前回選択出力したサンプルＳ1（１）と、
今回ＳＥＬ１５から選択出力させるサンプルＳ0（２）
とが直前ブロックＲＡＭ１０に記憶されており、今回Ｓ
ＥＬ１８から選択出力させるサンプルＳ1（２）が、今
回デコードブロックのサブブロックＳＢ１のサンプルと
されている場合である。したがって、ＲＡＭ６に対する
アクセスが行われ図１３のＳＤＥＣ２の欄に示すように
データＩＮＴ＋１に対応するサンプルＳ1を今回デコー
ドブロックから選択出力するように、選択信号ＳＤが発
生されてＡＤＰＣＭデコード部７０から出力される今回
デコードブロックが入力されているＳＥＬ１８の入力Ｄ
が選択される。さらに、データＩＮＴに対応する隣接す
るサンプルＳ0を直前ブロックＲＡＭ１０のサブブロッ
クＳＢ４から読み出すように、選択信号ＳＤが発生され
て直前ブロックＲＡＭ１０のサブブロックＳＢ４からの
出力がＳＥＬ１２を介して入力されているＳＥＬ１５の
入力Ｄが選択されるのである。
９（ｂ）に示すように前回選択出力したサンプルＳ
0（１）および前回選択出力したサンプルＳ1（１）と、
今回ＳＥＬ１５から選択出力させるサンプルＳ0（２）
とが直前ブロックＲＡＭ１０に記憶されており、今回Ｓ
ＥＬ１８から選択出力させるサンプルＳ1（２）が、今
回デコードブロックのサブブロックＳＢ１のサンプルと
されている場合である。したがって、ＲＡＭ６に対する
アクセスが行われ図１３のＳＤＥＣ２の欄に示すように
データＩＮＴ＋１に対応するサンプルＳ1を今回デコー
ドブロックから選択出力するように、選択信号ＳＤが発
生されてＡＤＰＣＭデコード部７０から出力される今回
デコードブロックが入力されているＳＥＬ１８の入力Ｄ
が選択される。さらに、データＩＮＴに対応する隣接す
るサンプルＳ0を直前ブロックＲＡＭ１０のサブブロッ
クＳＢ４から読み出すように、選択信号ＳＤが発生され
て直前ブロックＲＡＭ１０のサブブロックＳＢ４からの
出力がＳＥＬ１２を介して入力されているＳＥＬ１５の
入力Ｄが選択されるのである。
【００６０】さらにまた、ＳＤＥＣ３が発生される場合
は、図９（ｃ）に示すように前回選択出力したサンプル
Ｓ0（１）および前回選択出力したサンプルＳ1（１）と
が直前ブロックＲＡＭ１０に記憶されており、今回ＳＥ
Ｌ１５から選択出力させるサンプルＳ0（２）と今回Ｓ
ＥＬ１８から選択出力させるサンプルＳ1（２）とが、
今回デコードブロックに含まれている場合である。した
がって、ＲＡＭ６に対するアクセスが行われ図１３のＳ
ＤＥＣ３の欄に示すようにデータＩＮＴ＋１に対応する
サンプルＳ1と、データＩＮＴに対応する隣接するサン
プルＳ0を今回デコードブロックから選択出力するよう
に、選択信号ＳＡが発生されてＡＤＰＣＭデコード部７
０から出力される今回デコードブロックが入力されてい
るＳＥＬ１５およびＳＥＬ１８の入力Ａが選択されるの
である。
は、図９（ｃ）に示すように前回選択出力したサンプル
Ｓ0（１）および前回選択出力したサンプルＳ1（１）と
が直前ブロックＲＡＭ１０に記憶されており、今回ＳＥ
Ｌ１５から選択出力させるサンプルＳ0（２）と今回Ｓ
ＥＬ１８から選択出力させるサンプルＳ1（２）とが、
今回デコードブロックに含まれている場合である。した
がって、ＲＡＭ６に対するアクセスが行われ図１３のＳ
ＤＥＣ３の欄に示すようにデータＩＮＴ＋１に対応する
サンプルＳ1と、データＩＮＴに対応する隣接するサン
プルＳ0を今回デコードブロックから選択出力するよう
に、選択信号ＳＡが発生されてＡＤＰＣＭデコード部７
０から出力される今回デコードブロックが入力されてい
るＳＥＬ１５およびＳＥＬ１８の入力Ａが選択されるの
である。
【００６１】さらにまた、ＳＤＥＣ５が発生される場合
は、リターン時であるリターンタイミングＲＴＮＴ信号
が発生されていると共に、図９（ｄ）に示すように前回
選択出力したサンプルＳ0（１）および前回選択出力し
たサンプルＳ1（１）とが直前ブロックＲＡＭ１０に記
憶されており、今回ＳＥＬ１５から選択出力させるサン
プルＳ0（２）と今回ＳＥＬ１８から選択出力させるサ
ンプルＳ1（２）とが、ループスタートブロックＲＡＭ
１１に記憶されている場合である。したがって、図１３
のＳＤＥＣ５の欄に示すようにデータＩＮＴ＋１に対応
するサンプルＳ1と、データＩＮＴに対応する隣接する
サンプルＳ0をループスタートブロックＲＡＭ１１から
選択出力するように、選択信号ＳＣが発生されてループ
スタートブロックＲＡＭ１１からの出力がＳＥＬ１７を
介して入力されているＳＥＬ１５およびＳＥＬ１８の入
力Ｃが選択されるのである。
は、リターン時であるリターンタイミングＲＴＮＴ信号
が発生されていると共に、図９（ｄ）に示すように前回
選択出力したサンプルＳ0（１）および前回選択出力し
たサンプルＳ1（１）とが直前ブロックＲＡＭ１０に記
憶されており、今回ＳＥＬ１５から選択出力させるサン
プルＳ0（２）と今回ＳＥＬ１８から選択出力させるサ
ンプルＳ1（２）とが、ループスタートブロックＲＡＭ
１１に記憶されている場合である。したがって、図１３
のＳＤＥＣ５の欄に示すようにデータＩＮＴ＋１に対応
するサンプルＳ1と、データＩＮＴに対応する隣接する
サンプルＳ0をループスタートブロックＲＡＭ１１から
選択出力するように、選択信号ＳＣが発生されてループ
スタートブロックＲＡＭ１１からの出力がＳＥＬ１７を
介して入力されているＳＥＬ１５およびＳＥＬ１８の入
力Ｃが選択されるのである。
【００６２】さらにまた、ＳＤＥＣ６が発生される場合
は、リターンタイミングＲＴＮＴ信号が発生されている
と共に、図９（ｅ）に示すように前回選択出力したサン
プルＳ0（１）および前回選択出力したサンプルＳ
1（１）とが直前ブロックＲＡＭ１０に記憶されてお
り、今回ＳＥＬ１５から選択出力させるサンプルＳ
0（２）がループスタートブロックＲＡＭ１１に記憶さ
れていると共に、今回ＳＥＬ１８から選択出力させるサ
ンプルＳ1（２）が今回デコードブロックのサブブロッ
クＳＢ１とされている場合である。したがって、ＲＡＭ
６に対するアクセスが行われ、図１３のＳＤＥＣ６の欄
に示すようにデータＩＮＴ＋１に対応するサンプルＳ 1
を今回デコードブロックから選択出力するように、選択
信号ＳＤが発生されてＡＤＰＣＭデコード部７０から出
力される今回デコードブロックが入力されているＳＥＬ
１８の入力Ｄが選択される。さらに、データＩＮＴに対
応する隣接するサンプルＳ0をループスタートブロック
ＲＡＭ１１のサブブロックＳＢ４から読み出すように、
選択信号ＳＤが発生されてループスタートブロックＲＡ
Ｍ１１のサブブロックＳＢ４からの出力がＳＥＬ１２を
介して入力されているＳＥＬ１５の入力Ｄが選択される
のである。
は、リターンタイミングＲＴＮＴ信号が発生されている
と共に、図９（ｅ）に示すように前回選択出力したサン
プルＳ0（１）および前回選択出力したサンプルＳ
1（１）とが直前ブロックＲＡＭ１０に記憶されてお
り、今回ＳＥＬ１５から選択出力させるサンプルＳ
0（２）がループスタートブロックＲＡＭ１１に記憶さ
れていると共に、今回ＳＥＬ１８から選択出力させるサ
ンプルＳ1（２）が今回デコードブロックのサブブロッ
クＳＢ１とされている場合である。したがって、ＲＡＭ
６に対するアクセスが行われ、図１３のＳＤＥＣ６の欄
に示すようにデータＩＮＴ＋１に対応するサンプルＳ 1
を今回デコードブロックから選択出力するように、選択
信号ＳＤが発生されてＡＤＰＣＭデコード部７０から出
力される今回デコードブロックが入力されているＳＥＬ
１８の入力Ｄが選択される。さらに、データＩＮＴに対
応する隣接するサンプルＳ0をループスタートブロック
ＲＡＭ１１のサブブロックＳＢ４から読み出すように、
選択信号ＳＤが発生されてループスタートブロックＲＡ
Ｍ１１のサブブロックＳＢ４からの出力がＳＥＬ１２を
介して入力されているＳＥＬ１５の入力Ｄが選択される
のである。
【００６３】さらにまた、ＳＤＥＣ７が発生される場合
は、リターンタイミングＲＴＮＴ信号が発生されている
と共に、図９（ｆ）に示すように前回選択出力したサン
プルＳ0（１）および前回選択出力したサンプルＳ
1（１）とが直前ブロックＲＡＭ１０に記憶されてお
り、今回ＳＥＬ１５から選択出力させるサンプルＳ
0（２）と今回ＳＥＬ１８から選択出力させるサンプル
Ｓ1（２）とが、今回デコードブロックに含まれている
場合である。したがって、ＲＡＭ６に対するアクセスが
行われ、図１３のＳＤＥＣ７の欄に示すようにデータＩ
ＮＴ＋１に対応するサンプルＳ1と、データＩＮＴに対
応する隣接するサンプルＳ0を今回デコードブロックか
ら選択出力するように、選択信号ＳＡが発生されてＡＤ
ＰＣＭデコード部７０から出力される今回デコードブロ
ックが入力されているＳＥＬ１５およびＳＥＬ１８の入
力Ａが選択されるのである。なお、ＳＤＥＣ５およびＳ
ＤＥＣ６が発生する場合は、ループスタートブロックＲ
ＡＭ１１の内容が直前ブロックＲＡＭ１０に転送されて
その内容の更新がおこなわれる。このため、ループスタ
ートブロックＲＡＭ１１の出力が供給されているＳＥＬ
１７の選択出力がＳＥＬ１１の入力Ｂに供給され、ＳＤ
ＥＣ５およびＳＤＥＣ６が発生した際に、ＳＥＬ１１は
入力Ｂを選択してループスタートブロックＲＡＭ１１か
らのサンプルを直前ブロックＲＡＭ１０に供給してい
る。
は、リターンタイミングＲＴＮＴ信号が発生されている
と共に、図９（ｆ）に示すように前回選択出力したサン
プルＳ0（１）および前回選択出力したサンプルＳ
1（１）とが直前ブロックＲＡＭ１０に記憶されてお
り、今回ＳＥＬ１５から選択出力させるサンプルＳ
0（２）と今回ＳＥＬ１８から選択出力させるサンプル
Ｓ1（２）とが、今回デコードブロックに含まれている
場合である。したがって、ＲＡＭ６に対するアクセスが
行われ、図１３のＳＤＥＣ７の欄に示すようにデータＩ
ＮＴ＋１に対応するサンプルＳ1と、データＩＮＴに対
応する隣接するサンプルＳ0を今回デコードブロックか
ら選択出力するように、選択信号ＳＡが発生されてＡＤ
ＰＣＭデコード部７０から出力される今回デコードブロ
ックが入力されているＳＥＬ１５およびＳＥＬ１８の入
力Ａが選択されるのである。なお、ＳＤＥＣ５およびＳ
ＤＥＣ６が発生する場合は、ループスタートブロックＲ
ＡＭ１１の内容が直前ブロックＲＡＭ１０に転送されて
その内容の更新がおこなわれる。このため、ループスタ
ートブロックＲＡＭ１１の出力が供給されているＳＥＬ
１７の選択出力がＳＥＬ１１の入力Ｂに供給され、ＳＤ
ＥＣ５およびＳＤＥＣ６が発生した際に、ＳＥＬ１１は
入力Ｂを選択してループスタートブロックＲＡＭ１１か
らのサンプルを直前ブロックＲＡＭ１０に供給してい
る。
【００６４】上記したようにＳＥＬ１８からはデータＩ
ＮＴ＋１に対応するサンプルＳ1が選択出力され、ＳＥ
Ｌ１５からはデータＩＮＴに対応する隣接するサンプル
Ｓ0が選択出力されるが、タイミングによっては必要で
ないサンプルがＳＥＬ１５，ＳＥＬ１８から出力され
る。そこで、ＳＥＬ１５の後段に第１２ラッチ回路（Ｌ
Ａ１２）を設けると共に、ＳＥＬ１８の後段に第１４ラ
ッチ（ＬＡ１４）を設けて必要なサンプルだけを出力す
るようにしている。ＬＡ１２およびＬＡ１４の動作を第
１選択制御情報ＤＳ０〜ＤＳ３および第２選択制御情報
ＳＤＥＣ１〜ＳＤＥＣ３，ＳＤＥＣ５〜ＳＤＥＣ７の組
み合わせで図１３、図１４および図１５を主に参照しな
がら説明する。
ＮＴ＋１に対応するサンプルＳ1が選択出力され、ＳＥ
Ｌ１５からはデータＩＮＴに対応する隣接するサンプル
Ｓ0が選択出力されるが、タイミングによっては必要で
ないサンプルがＳＥＬ１５，ＳＥＬ１８から出力され
る。そこで、ＳＥＬ１５の後段に第１２ラッチ回路（Ｌ
Ａ１２）を設けると共に、ＳＥＬ１８の後段に第１４ラ
ッチ（ＬＡ１４）を設けて必要なサンプルだけを出力す
るようにしている。ＬＡ１２およびＬＡ１４の動作を第
１選択制御情報ＤＳ０〜ＤＳ３および第２選択制御情報
ＳＤＥＣ１〜ＳＤＥＣ３，ＳＤＥＣ５〜ＳＤＥＣ７の組
み合わせで図１３、図１４および図１５を主に参照しな
がら説明する。
【００６５】ＳＤＥＣ１とＤＳ０が共に発生している場
合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ｂに供給
されている直前ブロックＲＡＭ１０から出力される図１
５（ｃ）に示す前回デコードブロックが図１５（ｅ）に
示すタイミングで順次選択出力される。この際は図１４
の〈ＳＤＥＣ１〉に示しているように、第１６インバー
タ（ＩＮＶ１６）と第１２ゲートアレイ（ＧＡ１２）と
第１３ゲートアレイ（ＧＡ１３）の作用により、ＬＡ１
２にはタイミング信号ＴＩＭ１がラッチ信号として印加
され、ＬＡ１４には第１４ゲートアレイ（ＧＡ１４）の
作用によりタイミング信号ＴＩＭ３がラッチ信号として
印加される。従って、ＬＡ１２に前回デコードブロック
の先頭サブブロックのサンプルＳ（−４）がラッチさ
れ、ＬＡ１４にサンプルＳ（−３）がラッチされる。す
なわち、ＤＳ０が発生されているので、図８（ａ）に示
されているように直前ブロックＲＡＭ１０のサブブロッ
クＳＢ１のサンプルがサンプルＳ0とされ、隣接するサ
ブブロックＳＢ２のサンプルがサンプルＳ1とされるこ
とになる。ＬＡ１２およびＬＡ１４でラッチされたサン
プルＳ0とサンプルＳ1とは同期して出力されるようタイ
ミングＴＩＭ７でラッチされる第１３ラッチ（ＬＡ１
３）および第１５ラッチ（ＬＡ１５）を介して出力され
る。
合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ｂに供給
されている直前ブロックＲＡＭ１０から出力される図１
５（ｃ）に示す前回デコードブロックが図１５（ｅ）に
示すタイミングで順次選択出力される。この際は図１４
の〈ＳＤＥＣ１〉に示しているように、第１６インバー
タ（ＩＮＶ１６）と第１２ゲートアレイ（ＧＡ１２）と
第１３ゲートアレイ（ＧＡ１３）の作用により、ＬＡ１
２にはタイミング信号ＴＩＭ１がラッチ信号として印加
され、ＬＡ１４には第１４ゲートアレイ（ＧＡ１４）の
作用によりタイミング信号ＴＩＭ３がラッチ信号として
印加される。従って、ＬＡ１２に前回デコードブロック
の先頭サブブロックのサンプルＳ（−４）がラッチさ
れ、ＬＡ１４にサンプルＳ（−３）がラッチされる。す
なわち、ＤＳ０が発生されているので、図８（ａ）に示
されているように直前ブロックＲＡＭ１０のサブブロッ
クＳＢ１のサンプルがサンプルＳ0とされ、隣接するサ
ブブロックＳＢ２のサンプルがサンプルＳ1とされるこ
とになる。ＬＡ１２およびＬＡ１４でラッチされたサン
プルＳ0とサンプルＳ1とは同期して出力されるようタイ
ミングＴＩＭ７でラッチされる第１３ラッチ（ＬＡ１
３）および第１５ラッチ（ＬＡ１５）を介して出力され
る。
【００６６】また、ＳＤＥＣ１とＤＳ１が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｃ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ１〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に前回デコードブロックのサンプ
ルＳ（−３）がラッチされ、ＬＡ１４にサンプルＳ（−
２）がラッチされる。すなわち、ＤＳ１が発生されてい
るので、図８（ｂ）に示されているように直前ブロック
ＲＡＭ１０のサブブロックＳＢ２のサンプルがサンプル
Ｓ0とされ、隣接するサブブロックＳＢ３のサンプルが
サンプルＳ1とされることになる。ＬＡ１２およびＬＡ
１４でラッチされたサンプルＳ0とサンプルＳ1とは、タ
イミングＴＩＭ７でＬＡ１３およびＬＡ１５から出力さ
れる。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｃ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ１〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に前回デコードブロックのサンプ
ルＳ（−３）がラッチされ、ＬＡ１４にサンプルＳ（−
２）がラッチされる。すなわち、ＤＳ１が発生されてい
るので、図８（ｂ）に示されているように直前ブロック
ＲＡＭ１０のサブブロックＳＢ２のサンプルがサンプル
Ｓ0とされ、隣接するサブブロックＳＢ３のサンプルが
サンプルＳ1とされることになる。ＬＡ１２およびＬＡ
１４でラッチされたサンプルＳ0とサンプルＳ1とは、タ
イミングＴＩＭ７でＬＡ１３およびＬＡ１５から出力さ
れる。
【００６７】また、ＳＤＥＣ１とＤＳ２が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｃ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ１〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に前回デコードブロックのサンプ
ルＳ（−２）がラッチされ、ＬＡ１４にサンプルＳ（−
１）がラッチされる。すなわち、ＤＳ２が発生されてい
るので、図８（ｃ）および図９（ａ）に示されているよ
うに直前ブロックＲＡＭ１０のサブブロックＳＢ３のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ４のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは、タイミングＴＩＭ７でＬＡ１３および
ＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｃ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ１〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に前回デコードブロックのサンプ
ルＳ（−２）がラッチされ、ＬＡ１４にサンプルＳ（−
１）がラッチされる。すなわち、ＤＳ２が発生されてい
るので、図８（ｃ）および図９（ａ）に示されているよ
うに直前ブロックＲＡＭ１０のサブブロックＳＢ３のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ４のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは、タイミングＴＩＭ７でＬＡ１３および
ＬＡ１５から出力される。
【００６８】ＳＤＥＣ１とＤＳ３が共に発生される場合
はなく、ＤＳ３はＳＤＥＣ２と共に発生される。この場
合は、ＳＥＬ１５からは入力Ｄに供給されている図１５
（ｂ）に示すＳＥＬ１２から出力される１サンプル遅延
された今回デコードブロックが図１５（ｅ）に示すタイ
ミングで順次選択出力され、ＳＥＬ１８からは入力Ｄに
供給されている図１５（ａ）に示す今回デコードブロッ
クが図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ２〉に示しているよう
に、ＯＲ１８とＧＡ１２とＧＡ１３の作用により、ＬＡ
１２にはタイミング信号ＴＩＭ１がラッチ信号として印
加され、ＬＡ１４にはＧＡ１４の作用によりタイミング
信号ＴＩＭ１がラッチ信号として印加される。従って、
ＬＡ１４に今回デコードブロックの先頭サブブロックの
サンプルＳ（０）がラッチされ、ＬＡ１２にサンプルＳ
（０）に隣接する直前のサンプルＳ（＊）がラッチされ
る。ＳＤＥＣ２はリターン時には発生しないので、Ｓ
（＊）は前回最終デコードサンプルとなる。すなわち、
ＤＳ３が発生されているので、図８（ｄ）および図９
（ｂ）に示されているように今回デコードブロックのサ
ブブロックＳＢ１のサンプルがサンプルＳ1とされ、直
前デコードブロック（直前ブロックＲＡＭ１０）のサブ
ブロックＳＢ４のサンプルがサンプルＳ0とされること
になる。ＬＡ１２およびＬＡ１４でラッチされたサンプ
ルＳ0とサンプルＳ1とは同期して出力されるようタイミ
ングＴＩＭ７でラッチされるＬＡ１３およびＬＡ１５を
介して出力される。
はなく、ＤＳ３はＳＤＥＣ２と共に発生される。この場
合は、ＳＥＬ１５からは入力Ｄに供給されている図１５
（ｂ）に示すＳＥＬ１２から出力される１サンプル遅延
された今回デコードブロックが図１５（ｅ）に示すタイ
ミングで順次選択出力され、ＳＥＬ１８からは入力Ｄに
供給されている図１５（ａ）に示す今回デコードブロッ
クが図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ２〉に示しているよう
に、ＯＲ１８とＧＡ１２とＧＡ１３の作用により、ＬＡ
１２にはタイミング信号ＴＩＭ１がラッチ信号として印
加され、ＬＡ１４にはＧＡ１４の作用によりタイミング
信号ＴＩＭ１がラッチ信号として印加される。従って、
ＬＡ１４に今回デコードブロックの先頭サブブロックの
サンプルＳ（０）がラッチされ、ＬＡ１２にサンプルＳ
（０）に隣接する直前のサンプルＳ（＊）がラッチされ
る。ＳＤＥＣ２はリターン時には発生しないので、Ｓ
（＊）は前回最終デコードサンプルとなる。すなわち、
ＤＳ３が発生されているので、図８（ｄ）および図９
（ｂ）に示されているように今回デコードブロックのサ
ブブロックＳＢ１のサンプルがサンプルＳ1とされ、直
前デコードブロック（直前ブロックＲＡＭ１０）のサブ
ブロックＳＢ４のサンプルがサンプルＳ0とされること
になる。ＬＡ１２およびＬＡ１４でラッチされたサンプ
ルＳ0とサンプルＳ1とは同期して出力されるようタイミ
ングＴＩＭ７でラッチされるＬＡ１３およびＬＡ１５を
介して出力される。
【００６９】次に、ＳＤＥＣ３とＤＳ０が共に発生され
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ａに
供給されているＡＤＰＣＭデコード部７０から出力され
る図１５（ａ）に示す今回デコードブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ３〉に示しているように、ＩＮＶ
１６とＧＡ１２とＧＡ１３の作用により、ＬＡ１２には
タイミング信号ＴＩＭ１がラッチ信号として印加され、
ＬＡ１４にはＧＡ１４の作用によりタイミング信号ＴＩ
Ｍ３がラッチ信号として印加される。従って、ＬＡ１２
に今回デコードブロックの先頭サブブロックのサンプル
Ｓ（０）がラッチされ、ＬＡ１４に隣接するサンプルＳ
（１）がラッチされる。すなわち、ＤＳ０が発生されて
いるので、図８（ａ）および図９（ｃ）に示されている
ように今回デコードブロックのサブブロックＳＢ１のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ２のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは同期して出力されるようタイミングＴＩ
Ｍ７でラッチされるＬＡ１３およびＬＡ１５を介して出
力される。
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ａに
供給されているＡＤＰＣＭデコード部７０から出力され
る図１５（ａ）に示す今回デコードブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ３〉に示しているように、ＩＮＶ
１６とＧＡ１２とＧＡ１３の作用により、ＬＡ１２には
タイミング信号ＴＩＭ１がラッチ信号として印加され、
ＬＡ１４にはＧＡ１４の作用によりタイミング信号ＴＩ
Ｍ３がラッチ信号として印加される。従って、ＬＡ１２
に今回デコードブロックの先頭サブブロックのサンプル
Ｓ（０）がラッチされ、ＬＡ１４に隣接するサンプルＳ
（１）がラッチされる。すなわち、ＤＳ０が発生されて
いるので、図８（ａ）および図９（ｃ）に示されている
ように今回デコードブロックのサブブロックＳＢ１のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ２のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは同期して出力されるようタイミングＴＩ
Ｍ７でラッチされるＬＡ１３およびＬＡ１５を介して出
力される。
【００７０】また、ＳＤＥＣ３とＤＳ１が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ３〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（１）がラッチされ、ＬＡ１４にサンプルＳ（２）
がラッチされる。すなわち、ＤＳ１が発生されているの
で、図８（ｂ）に示されているように今回デコードブロ
ックのサブブロックＳＢ２のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ３のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ３〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（１）がラッチされ、ＬＡ１４にサンプルＳ（２）
がラッチされる。すなわち、ＤＳ１が発生されているの
で、図８（ｂ）に示されているように今回デコードブロ
ックのサブブロックＳＢ２のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ３のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
【００７１】また、ＳＤＥＣ３とＤＳ２が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ３〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（２）がラッチされ、ＬＡ１４にサンプルＳ（３）
がラッチされる。すなわち、ＤＳ２が発生されているの
で、図８（ｃ）に示されているように今回デコードブロ
ックのサブブロックＳＢ３のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ４のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ３〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（２）がラッチされ、ＬＡ１４にサンプルＳ（３）
がラッチされる。すなわち、ＤＳ２が発生されているの
で、図８（ｃ）に示されているように今回デコードブロ
ックのサブブロックＳＢ３のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ４のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
【００７２】次に、ＳＤＥＣ５とＤＳ０が共に発生され
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ｃに
供給されているループスタートブロックＲＡＭ１１から
出力される図１５（ｄ）に示すループスタートブロック
が図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ５〉に示しているよう
に、ＩＮＶ１６とＧＡ１２とＧＡ１３の作用により、Ｌ
Ａ１２にはタイミング信号ＴＩＭ１がラッチ信号として
印加され、ＬＡ１４にはＧＡ１４の作用によりタイミン
グ信号ＴＩＭ３がラッチ信号として印加される。従っ
て、ＬＡ１２にループスタートブロックの先頭サブブロ
ックのサンプルＳ（−４Ｌ）がラッチされ、ＬＡ１４に
隣接するサンプルＳ（１−４Ｌ）がラッチされる。すな
わち、ＤＳ０が発生されているので、図８（ａ）に示さ
れているようにループスタートブロックＲＡＭ１１のサ
ブブロックＳＢ１のサンプルがサンプルＳ0とされ、隣
接するサブブロックＳＢ２のサンプルがサンプルＳ1と
されることになる。ＬＡ１２およびＬＡ１４でラッチさ
れたサンプルＳ0とサンプルＳ1とは同期して出力される
ようタイミングＴＩＭ７でラッチされるＬＡ１３および
ＬＡ１５を介して出力される。
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ｃに
供給されているループスタートブロックＲＡＭ１１から
出力される図１５（ｄ）に示すループスタートブロック
が図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ５〉に示しているよう
に、ＩＮＶ１６とＧＡ１２とＧＡ１３の作用により、Ｌ
Ａ１２にはタイミング信号ＴＩＭ１がラッチ信号として
印加され、ＬＡ１４にはＧＡ１４の作用によりタイミン
グ信号ＴＩＭ３がラッチ信号として印加される。従っ
て、ＬＡ１２にループスタートブロックの先頭サブブロ
ックのサンプルＳ（−４Ｌ）がラッチされ、ＬＡ１４に
隣接するサンプルＳ（１−４Ｌ）がラッチされる。すな
わち、ＤＳ０が発生されているので、図８（ａ）に示さ
れているようにループスタートブロックＲＡＭ１１のサ
ブブロックＳＢ１のサンプルがサンプルＳ0とされ、隣
接するサブブロックＳＢ２のサンプルがサンプルＳ1と
されることになる。ＬＡ１２およびＬＡ１４でラッチさ
れたサンプルＳ0とサンプルＳ1とは同期して出力される
ようタイミングＴＩＭ７でラッチされるＬＡ１３および
ＬＡ１５を介して出力される。
【００７３】また、ＳＤＥＣ５とＤＳ１が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｄ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ５〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２にループスタートブロックのサン
プルＳ（１−４Ｌ）がラッチされ、ＬＡ１４にサンプル
Ｓ（２−４Ｌ）がラッチされる。すなわち、ＤＳ１が発
生されているので、図８（ｂ）および図９（ｄ）に示さ
れているようにループスタートブロックＲＡＭ１１のサ
ブブロックＳＢ２のサンプルがサンプルＳ0とされ、隣
接するサブブロックＳＢ３のサンプルがサンプルＳ1と
されることになる。ＬＡ１２およびＬＡ１４でラッチさ
れたサンプルＳ0とサンプルＳ1とは、タイミングＴＩＭ
７でＬＡ１３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｄ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ５〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２にループスタートブロックのサン
プルＳ（１−４Ｌ）がラッチされ、ＬＡ１４にサンプル
Ｓ（２−４Ｌ）がラッチされる。すなわち、ＤＳ１が発
生されているので、図８（ｂ）および図９（ｄ）に示さ
れているようにループスタートブロックＲＡＭ１１のサ
ブブロックＳＢ２のサンプルがサンプルＳ0とされ、隣
接するサブブロックＳＢ３のサンプルがサンプルＳ1と
されることになる。ＬＡ１２およびＬＡ１４でラッチさ
れたサンプルＳ0とサンプルＳ1とは、タイミングＴＩＭ
７でＬＡ１３およびＬＡ１５から出力される。
【００７４】また、ＳＤＥＣ５とＤＳ２が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｄ）に示すループスタートブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ５〉に示しているようにＧＡ１３
の作用により、ＬＡ１２にはタイミング信号ＴＩＭ５が
ラッチ信号として印加され、ＬＡ１４にはＧＡ１４の作
用によりタイミング信号ＴＩＭ７がラッチ信号として印
加される。従って、ＬＡ１２にループスタートブロック
のサンプルＳ（２−４Ｌ）がラッチされ、ＬＡ１４にサ
ンプルＳ（３−４Ｌ）がラッチされる。すなわち、ＤＳ
２が発生されているので、図８（ｃ）に示されているよ
うにループスタートブロックＲＡＭ１１のサブブロック
ＳＢ３のサンプルがサンプルＳ0とされ、隣接するサブ
ブロックＳＢ４のサンプルがサンプルＳ1とされること
になる。ＬＡ１２およびＬＡ１４でラッチされたサンプ
ルＳ0とサンプルＳ1とは、タイミングＴＩＭ７でＬＡ１
３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ｄ）に示すループスタートブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ５〉に示しているようにＧＡ１３
の作用により、ＬＡ１２にはタイミング信号ＴＩＭ５が
ラッチ信号として印加され、ＬＡ１４にはＧＡ１４の作
用によりタイミング信号ＴＩＭ７がラッチ信号として印
加される。従って、ＬＡ１２にループスタートブロック
のサンプルＳ（２−４Ｌ）がラッチされ、ＬＡ１４にサ
ンプルＳ（３−４Ｌ）がラッチされる。すなわち、ＤＳ
２が発生されているので、図８（ｃ）に示されているよ
うにループスタートブロックＲＡＭ１１のサブブロック
ＳＢ３のサンプルがサンプルＳ0とされ、隣接するサブ
ブロックＳＢ４のサンプルがサンプルＳ1とされること
になる。ＬＡ１２およびＬＡ１４でラッチされたサンプ
ルＳ0とサンプルＳ1とは、タイミングＴＩＭ７でＬＡ１
３およびＬＡ１５から出力される。
【００７５】ＳＤＥＣ５とＤＳ３が共に発生される場合
はなく、ＤＳ３はＳＤＥＣ６と共に発生される。この場
合は、ＳＥＬ１５からは入力Ｄに供給されている図１５
（ｂ）に示すＳＥＬ１２から出力される１サンプル遅延
された今回デコードブロックが図１５（ｅ）に示すタイ
ミングで順次選択出力され、ＳＥＬ１８からは入力Ｄに
供給されている図１５（ａ）に示す今回デコードブロッ
クが図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ６〉に示しているよう
に、ＯＲ１８とＧＡ１２とＧＡ１３の作用により、ＬＡ
１２にはタイミング信号ＴＩＭ１がラッチ信号として印
加され、ＬＡ１４にはＧＡ１４の作用によりタイミング
信号ＴＩＭ１がラッチ信号として印加される。従って、
ＬＡ１４に今回デコードブロックの先頭サブブロックの
サンプルＳ（０）がラッチされ、ＬＡ１２にサンプルＳ
（０）に隣接する直前のサンプルＳ（＊）がラッチされ
る。ＳＤＥＣ６が発生するのはリターン時なので、Ｓ
（＊）はループスタートブロックの最終デコードサンプ
ルとなる。すなわち、ＤＳ３が発生されているので、図
８（ｄ）および図９（ｅ）に示されているように今回デ
コードブロックのサブブロックＳＢ１のサンプルがサン
プルＳ1とされ、ループスタートブロック（ループスタ
ートブロックＲＡＭ１１）のサブブロックＳＢ４のサン
プルがサンプルＳ0とされることになる。ＬＡ１２およ
びＬＡ１４でラッチされたサンプルＳ0とサンプルＳ1と
は同期して出力されるようタイミングＴＩＭ７でラッチ
されるＬＡ１３およびＬＡ１５を介して出力される。
はなく、ＤＳ３はＳＤＥＣ６と共に発生される。この場
合は、ＳＥＬ１５からは入力Ｄに供給されている図１５
（ｂ）に示すＳＥＬ１２から出力される１サンプル遅延
された今回デコードブロックが図１５（ｅ）に示すタイ
ミングで順次選択出力され、ＳＥＬ１８からは入力Ｄに
供給されている図１５（ａ）に示す今回デコードブロッ
クが図１５（ｅ）に示すタイミングで順次選択出力され
る。この際は図１４の〈ＳＤＥＣ６〉に示しているよう
に、ＯＲ１８とＧＡ１２とＧＡ１３の作用により、ＬＡ
１２にはタイミング信号ＴＩＭ１がラッチ信号として印
加され、ＬＡ１４にはＧＡ１４の作用によりタイミング
信号ＴＩＭ１がラッチ信号として印加される。従って、
ＬＡ１４に今回デコードブロックの先頭サブブロックの
サンプルＳ（０）がラッチされ、ＬＡ１２にサンプルＳ
（０）に隣接する直前のサンプルＳ（＊）がラッチされ
る。ＳＤＥＣ６が発生するのはリターン時なので、Ｓ
（＊）はループスタートブロックの最終デコードサンプ
ルとなる。すなわち、ＤＳ３が発生されているので、図
８（ｄ）および図９（ｅ）に示されているように今回デ
コードブロックのサブブロックＳＢ１のサンプルがサン
プルＳ1とされ、ループスタートブロック（ループスタ
ートブロックＲＡＭ１１）のサブブロックＳＢ４のサン
プルがサンプルＳ0とされることになる。ＬＡ１２およ
びＬＡ１４でラッチされたサンプルＳ0とサンプルＳ1と
は同期して出力されるようタイミングＴＩＭ７でラッチ
されるＬＡ１３およびＬＡ１５を介して出力される。
【００７６】次に、ＳＤＥＣ７とＤＳ０が共に発生され
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ａに
供給されているＡＤＰＣＭデコード部７０から出力され
る図１５（ａ）に示す今回デコードブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ７〉に示しているように、ＩＮＶ
１６とＧＡ１２とＧＡ１３の作用により、ＬＡ１２には
タイミング信号ＴＩＭ１がラッチ信号として印加され、
ＬＡ１４にはＧＡ１４の作用によりタイミング信号ＴＩ
Ｍ３がラッチ信号として印加される。従って、ＬＡ１２
に今回デコードブロックの先頭サブブロックのサンプル
Ｓ（０）がラッチされ、ＬＡ１４に隣接するサンプルＳ
（１）がラッチされる。すなわち、ＤＳ０が発生されて
いるので、図８（ａ）および図９（ｆ）に示されている
ように今回デコードブロックのサブブロックＳＢ１のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ２のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは同期して出力されるようタイミングＴＩ
Ｍ７でラッチされるＬＡ１３およびＬＡ１５を介して出
力される。
た場合は、ＳＥＬ１５およびＳＥＬ１８からは入力Ａに
供給されているＡＤＰＣＭデコード部７０から出力され
る図１５（ａ）に示す今回デコードブロックが図１５
（ｅ）に示すタイミングで順次選択出力される。この際
は図１４の〈ＳＤＥＣ７〉に示しているように、ＩＮＶ
１６とＧＡ１２とＧＡ１３の作用により、ＬＡ１２には
タイミング信号ＴＩＭ１がラッチ信号として印加され、
ＬＡ１４にはＧＡ１４の作用によりタイミング信号ＴＩ
Ｍ３がラッチ信号として印加される。従って、ＬＡ１２
に今回デコードブロックの先頭サブブロックのサンプル
Ｓ（０）がラッチされ、ＬＡ１４に隣接するサンプルＳ
（１）がラッチされる。すなわち、ＤＳ０が発生されて
いるので、図８（ａ）および図９（ｆ）に示されている
ように今回デコードブロックのサブブロックＳＢ１のサ
ンプルがサンプルＳ0とされ、隣接するサブブロックＳ
Ｂ２のサンプルがサンプルＳ1とされることになる。Ｌ
Ａ１２およびＬＡ１４でラッチされたサンプルＳ0とサ
ンプルＳ1とは同期して出力されるようタイミングＴＩ
Ｍ７でラッチされるＬＡ１３およびＬＡ１５を介して出
力される。
【００７７】また、ＳＤＥＣ７とＤＳ１が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ７〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（１）がラッチされ、ＬＡ１４にサンプルＳ（２）
がラッチされる。すなわち、ＤＳ１が発生されているの
で、図８（ｂ）に示されているように今回デコードブロ
ックのサブブロックＳＢ２のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ３のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す今回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ７〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ３がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ５がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（１）がラッチされ、ＬＡ１４にサンプルＳ（２）
がラッチされる。すなわち、ＤＳ１が発生されているの
で、図８（ｂ）に示されているように今回デコードブロ
ックのサブブロックＳＢ２のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ３のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
【００７８】また、ＳＤＥＣ７とＤＳ２が共に発生され
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ７〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（２）がラッチされ、ＬＡ１４にサンプルＳ（３）
がラッチされる。すなわち、ＤＳ２が発生されているの
で、図８（ｃ）に示されているように今回デコードブロ
ックのサブブロックＳＢ３のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ４のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
る場合は、ＳＥＬ１５およびＳＥＬ１８からは同様に図
１５（ａ）に示す前回デコードブロックが図１５（ｅ）
に示すタイミングで順次選択出力される。この際は図１
４の〈ＳＤＥＣ７〉に示しているようにＧＡ１３の作用
により、ＬＡ１２にはタイミング信号ＴＩＭ５がラッチ
信号として印加され、ＬＡ１４にはＧＡ１４の作用によ
りタイミング信号ＴＩＭ７がラッチ信号として印加され
る。従って、ＬＡ１２に今回デコードブロックのサンプ
ルＳ（２）がラッチされ、ＬＡ１４にサンプルＳ（３）
がラッチされる。すなわち、ＤＳ２が発生されているの
で、図８（ｃ）に示されているように今回デコードブロ
ックのサブブロックＳＢ３のサンプルがサンプルＳ0と
され、隣接するサブブロックＳＢ４のサンプルがサンプ
ルＳ1とされることになる。ＬＡ１２およびＬＡ１４で
ラッチされたサンプルＳ0とサンプルＳ1とは、タイミン
グＴＩＭ７でＬＡ１３およびＬＡ１５から出力される。
【００７９】このようにして第１選択制御情報ＤＳ０〜
ＤＳ３および第２選択制御情報ＳＤＥＣ１〜３，５〜７
により選択出力されたサンプルＳ0とサンプルＳ1とは、
補間器（Interpolator）８に供給されて位相情報の小数
部データＦＲＡに対応した補間サンプルが生成され、楽
音波形サンプルＳとしてアキュムレータＡＣＣ９に供給
される。
ＤＳ３および第２選択制御情報ＳＤＥＣ１〜３，５〜７
により選択出力されたサンプルＳ0とサンプルＳ1とは、
補間器（Interpolator）８に供給されて位相情報の小数
部データＦＲＡに対応した補間サンプルが生成され、楽
音波形サンプルＳとしてアキュムレータＡＣＣ９に供給
される。
【００８０】ここで、図１０および図１１に戻りＡＤＰ
ＣＭデコーダ７の構成における量子化幅Δ（ｎ−１）信
号をＡＤＰＣＭデコード部７０に供給するための構成の
説明を行う。前記したように、ＳＥＬ１０で選択出力さ
れたＡＤＰＣＭ楽音波形サンプルＤ（ｎ）は量子化幅演
算部７１にも入力され、ＳＥＬ１４から選択出力された
量子化幅Δ（ｎ−１）信号と上記（１）式の演算が行わ
れて、新たな量子化幅Δ（ｎ）信号が生成されて出力さ
れる。生成された量子化幅Δ（ｎ）信号は、ＬＡ１１に
ＯＲ１６を介して印加されたタイミング信号ＴＩＭ１，
ＴＩＭ３，ＴＩＭ５，ＴＩＭ７のそれぞれのタイミング
によりラッチされる。さらに、第１３セレクタ（ＳＥＬ
１３）の入力Ａに供給される。入力ＡはＳＤＥＣ５ある
いはＳＤＥＣ６が発生されていない場合に選択されて、
ＳＥＬ１３の選択出力は直前量子化幅ＲＡＭ１２および
ループスタート量子化幅ＲＡＭ１３に並列に供給され
る。
ＣＭデコーダ７の構成における量子化幅Δ（ｎ−１）信
号をＡＤＰＣＭデコード部７０に供給するための構成の
説明を行う。前記したように、ＳＥＬ１０で選択出力さ
れたＡＤＰＣＭ楽音波形サンプルＤ（ｎ）は量子化幅演
算部７１にも入力され、ＳＥＬ１４から選択出力された
量子化幅Δ（ｎ−１）信号と上記（１）式の演算が行わ
れて、新たな量子化幅Δ（ｎ）信号が生成されて出力さ
れる。生成された量子化幅Δ（ｎ）信号は、ＬＡ１１に
ＯＲ１６を介して印加されたタイミング信号ＴＩＭ１，
ＴＩＭ３，ＴＩＭ５，ＴＩＭ７のそれぞれのタイミング
によりラッチされる。さらに、第１３セレクタ（ＳＥＬ
１３）の入力Ａに供給される。入力ＡはＳＤＥＣ５ある
いはＳＤＥＣ６が発生されていない場合に選択されて、
ＳＥＬ１３の選択出力は直前量子化幅ＲＡＭ１２および
ループスタート量子化幅ＲＡＭ１３に並列に供給され
る。
【００８１】直前量子化幅ＲＡＭ１２に書き込まれるの
はリターンタイミングＲＴＮＴ信号あるいはＳＤＥＣ３
が発生されているときのタイミングＴＩＭ７である。す
なわち、直前ブロックＲＡＭ１０の内容が更新される際
に、その最終のサンプルを用いて演算された量子化幅Δ
が直前量子化幅ＲＡＭ１２に書き込まれるようになる。
この直前量子化幅ＲＡＭ１２の出力は、ＳＤＥＣ２ある
いはＳＤＥＣ３が発生されている際のタイミングＴＩＭ
０１にＳＥＬ１４から選択出力されてＡＤＰＣＭデコー
ド部７０に量子化幅Δ（ｎ−１）信号として供給され
る。この際には、直前ブロックＲＡＭ１０のサブブロッ
クＳＢ４のサンプルがＳＥＬ１２から選択出力されてＡ
ＤＰＣＭデコード部７０にサンプルＸ（ｎ−１）として
供給されている。
はリターンタイミングＲＴＮＴ信号あるいはＳＤＥＣ３
が発生されているときのタイミングＴＩＭ７である。す
なわち、直前ブロックＲＡＭ１０の内容が更新される際
に、その最終のサンプルを用いて演算された量子化幅Δ
が直前量子化幅ＲＡＭ１２に書き込まれるようになる。
この直前量子化幅ＲＡＭ１２の出力は、ＳＤＥＣ２ある
いはＳＤＥＣ３が発生されている際のタイミングＴＩＭ
０１にＳＥＬ１４から選択出力されてＡＤＰＣＭデコー
ド部７０に量子化幅Δ（ｎ−１）信号として供給され
る。この際には、直前ブロックＲＡＭ１０のサブブロッ
クＳＢ４のサンプルがＳＥＬ１２から選択出力されてＡ
ＤＰＣＭデコード部７０にサンプルＸ（ｎ−１）として
供給されている。
【００８２】また、ループスタート量子化幅ＲＡＭ１３
に書き込まれるのはループスタートブロックスタートア
ドレス検出信号ＬＳＤＴＣＴが発生されているときのタ
イミングＴＩＭ７である。すなわち、ループスタートブ
ロックＲＡＭ１１の内容が更新される際に、ループスタ
ートブロックの最終のサンプルを用いて演算された量子
化幅Δ信号がループスタート量子化幅ＲＡＭ１３に書き
込まれるようになる。このループスタート量子化幅ＲＡ
Ｍ１３の出力は、ＳＤＥＣ６あるいはＳＤＥＣ７が発生
されている際のタイミングＴＩＭ０１にＳＥＬ１４から
選択出力されてＡＤＰＣＭデコード部７０に量子化幅Δ
（ｎ−１）信号として供給される。この際には、ループ
スタートブロックＲＡＭ１１のサブブロックＳＢ４のサ
ンプルがＳＥＬ１２から選択出力されてＡＤＰＣＭデコ
ード部７０にサンプルＸ（ｎ−１）として供給されてい
る。また、ループスタート量子化幅ＲＡＭ１３の出力は
ＳＥＬ１３の入力Ｂにも供給されており、リターンタイ
ミングＲＴＮＴ信号と共にＳＤＥＣ５あるいはＳＤＥＣ
６が発生した際には、ＳＥＬ１３から選択出力されたル
ープスタート量子化幅ＲＡＭ１３の出力が直前量子化幅
ＲＡＭ１２に転送されて、直前量子化幅ＲＡＭ１２の内
容が更新される。この動作は、前記した直前ブロックＲ
ＡＭ１０の内容がループスタートブロックＲＡＭ１１の
内容で更新される場合と同時に行われる。これにより、
必要とする量子化幅Δ（ｎ−１）信号をＡＤＰＣＭデコ
ード部７０に常に供給することができるようになる。
に書き込まれるのはループスタートブロックスタートア
ドレス検出信号ＬＳＤＴＣＴが発生されているときのタ
イミングＴＩＭ７である。すなわち、ループスタートブ
ロックＲＡＭ１１の内容が更新される際に、ループスタ
ートブロックの最終のサンプルを用いて演算された量子
化幅Δ信号がループスタート量子化幅ＲＡＭ１３に書き
込まれるようになる。このループスタート量子化幅ＲＡ
Ｍ１３の出力は、ＳＤＥＣ６あるいはＳＤＥＣ７が発生
されている際のタイミングＴＩＭ０１にＳＥＬ１４から
選択出力されてＡＤＰＣＭデコード部７０に量子化幅Δ
（ｎ−１）信号として供給される。この際には、ループ
スタートブロックＲＡＭ１１のサブブロックＳＢ４のサ
ンプルがＳＥＬ１２から選択出力されてＡＤＰＣＭデコ
ード部７０にサンプルＸ（ｎ−１）として供給されてい
る。また、ループスタート量子化幅ＲＡＭ１３の出力は
ＳＥＬ１３の入力Ｂにも供給されており、リターンタイ
ミングＲＴＮＴ信号と共にＳＤＥＣ５あるいはＳＤＥＣ
６が発生した際には、ＳＥＬ１３から選択出力されたル
ープスタート量子化幅ＲＡＭ１３の出力が直前量子化幅
ＲＡＭ１２に転送されて、直前量子化幅ＲＡＭ１２の内
容が更新される。この動作は、前記した直前ブロックＲ
ＡＭ１０の内容がループスタートブロックＲＡＭ１１の
内容で更新される場合と同時に行われる。これにより、
必要とする量子化幅Δ（ｎ−１）信号をＡＤＰＣＭデコ
ード部７０に常に供給することができるようになる。
【００８３】以上説明した本発明のロングストリーム再
生機能を有する再生装置においては、図４に示すような
波形のサンプルを繰り返し再生するループ再生を行うこ
とにより楽音等を発生している。このようなループ再生
のモードをノーマルループモードということにする。そ
して、本発明のロングストリーム再生機能を有する再生
装置においては、ノーマルループモードの再生だけでは
なく、ループ再生機能を応用してロングストリームの再
生も行うことができる。この再生モードをロングストリ
ームモードということにする。そこで、本発明のロング
ストリーム再生機能を有する再生装置におけるロングス
トリームモードにおける再生について図１６を参照しな
がら次に説明する。なお、ロングストリームモードにお
ける再生は、６４チャンネルのうちの少なくとも１チャ
ンネルを用いて行われる。
生機能を有する再生装置においては、図４に示すような
波形のサンプルを繰り返し再生するループ再生を行うこ
とにより楽音等を発生している。このようなループ再生
のモードをノーマルループモードということにする。そ
して、本発明のロングストリーム再生機能を有する再生
装置においては、ノーマルループモードの再生だけでは
なく、ループ再生機能を応用してロングストリームの再
生も行うことができる。この再生モードをロングストリ
ームモードということにする。そこで、本発明のロング
ストリーム再生機能を有する再生装置におけるロングス
トリームモードにおける再生について図１６を参照しな
がら次に説明する。なお、ロングストリームモードにお
ける再生は、６４チャンネルのうちの少なくとも１チャ
ンネルを用いて行われる。
【００８４】図１６は、図３に示す本発明のロングスト
リーム再生機能を有する再生装置の構成においてロング
ストリームモードの再生を行う概略を説明するための図
である。ロングストリームモード時には周辺装置４に装
着されたＣＤ−ＲＯＭに記録されているＢＧＭ等のロン
グストリームが再生される。このロングストリームモー
ド時は、最初にＲＡＭ６に用意された同じ大きさのエリ
アＡとエリアＢとからなるエリアの記憶容量に対応する
大きさの図示するロングストリーム部分１が読み出され
て記憶される。この記憶動作は、ＣＰＵ３がメモリコン
トローラ５を制御して、ＣＤ−ＲＯＭから読み出したロ
ングストリーム部分１のＡＤＰＣＭ楽音波形サンプルを
ＲＡＭ６のエリアＡおよびエリアＢに記憶する。エリア
ＡとエリアＢとは同じ記憶容量とされ、この例では３ブ
ロック分（１２ＡＤＰＣＭ楽音波形サンプル分）の記憶
容量とされる。なお、ロングストリームモード時には、
エリアＡの最初のサンプルに対応する先頭アドレスであ
るスタートアドレスＳＡとループスタートアドレスＬＳ
Ａとを等しくし、エリアＢの最終のブロックの先頭サン
プルに対応するアドレスをループエンドアドレスＬＥＡ
としている。
リーム再生機能を有する再生装置の構成においてロング
ストリームモードの再生を行う概略を説明するための図
である。ロングストリームモード時には周辺装置４に装
着されたＣＤ−ＲＯＭに記録されているＢＧＭ等のロン
グストリームが再生される。このロングストリームモー
ド時は、最初にＲＡＭ６に用意された同じ大きさのエリ
アＡとエリアＢとからなるエリアの記憶容量に対応する
大きさの図示するロングストリーム部分１が読み出され
て記憶される。この記憶動作は、ＣＰＵ３がメモリコン
トローラ５を制御して、ＣＤ−ＲＯＭから読み出したロ
ングストリーム部分１のＡＤＰＣＭ楽音波形サンプルを
ＲＡＭ６のエリアＡおよびエリアＢに記憶する。エリア
ＡとエリアＢとは同じ記憶容量とされ、この例では３ブ
ロック分（１２ＡＤＰＣＭ楽音波形サンプル分）の記憶
容量とされる。なお、ロングストリームモード時には、
エリアＡの最初のサンプルに対応する先頭アドレスであ
るスタートアドレスＳＡとループスタートアドレスＬＳ
Ａとを等しくし、エリアＢの最終のブロックの先頭サン
プルに対応するアドレスをループエンドアドレスＬＥＡ
としている。
【００８５】ついで、メモリコントローラ５はＲＡＭ６
のエリアＡの最初からＡＤＰＣＭ楽音波形サンプルを読
み出してＡＤＰＣＭデコーダ７に供給し、前記したよう
にＡＤＰＣＭデコードが行われてＰＣＭ楽音波形サンプ
ルＳ0，Ｓ1が出力される。ＰＣＭ楽音波形サンプルサン
プルＳ0，Ｓ1は、補間器８に供給されて位相情報の小数
部データＦＲＡに対応した補間サンプルが生成され、楽
音波形サンプルＳとしてアキュムレータＡＣＣ９に供給
される。ここで、再生が進んでデータＩＮＴが（ＬＥＡ
−ＬＳＡ）／２以上となったこと、すなわちエリアＡの
最終のＡＤＰＣＭ楽音波形サンプルが読み出されたこと
が検出されたときに、ＣＰＵ３はＣＤ−ＲＯＭから前回
読み出された最終のブロック（エリアＢの最終ブロッ
ク）と次の２ブロック分の３ブロック分のロングストリ
ーム部分２Ａを読み出してＲＡＭ６のエリアＡに記憶さ
せる。上記検出は、ＣＰＵ３がＰＧ１から出力される位
相情報の整数部データＩＮＴが記憶されているレジスタ
１０の内容をモニタすることにより行う。そして、エリ
アＢに記憶されているロングストリームのＡＤＰＣＭ楽
音波形サンプルが順次に逐一読み出されて再生が継続さ
れる。
のエリアＡの最初からＡＤＰＣＭ楽音波形サンプルを読
み出してＡＤＰＣＭデコーダ７に供給し、前記したよう
にＡＤＰＣＭデコードが行われてＰＣＭ楽音波形サンプ
ルＳ0，Ｓ1が出力される。ＰＣＭ楽音波形サンプルサン
プルＳ0，Ｓ1は、補間器８に供給されて位相情報の小数
部データＦＲＡに対応した補間サンプルが生成され、楽
音波形サンプルＳとしてアキュムレータＡＣＣ９に供給
される。ここで、再生が進んでデータＩＮＴが（ＬＥＡ
−ＬＳＡ）／２以上となったこと、すなわちエリアＡの
最終のＡＤＰＣＭ楽音波形サンプルが読み出されたこと
が検出されたときに、ＣＰＵ３はＣＤ−ＲＯＭから前回
読み出された最終のブロック（エリアＢの最終ブロッ
ク）と次の２ブロック分の３ブロック分のロングストリ
ーム部分２Ａを読み出してＲＡＭ６のエリアＡに記憶さ
せる。上記検出は、ＣＰＵ３がＰＧ１から出力される位
相情報の整数部データＩＮＴが記憶されているレジスタ
１０の内容をモニタすることにより行う。そして、エリ
アＢに記憶されているロングストリームのＡＤＰＣＭ楽
音波形サンプルが順次に逐一読み出されて再生が継続さ
れる。
【００８６】さらに、再生が進んでＣＰＵ３がデータＩ
ＮＴがループエンドアドレスＬＥＡ以上となったことを
検出すると、ＣＰＵ３はＣＤ−ＲＯＭから前回読み出さ
れた最終のブロックの次の３ブロック分のロングストリ
ーム部分２Ｂを読み出してＲＡＭ６のエリアＢに記憶さ
せる。この場合には、ＡＤＰＣＭデコード部７０からル
ープエンドアドレスＬＥＡを越えた際に発生されるリタ
ーンタイミングＲＴＮＴおよびリターン値ＲＴＮＰとが
ＰＧ１に供給されて、ＰＧ１から出力される位相情報は
リターン値ＲＴＮＰに対応した値となる。この際のＰＧ
１から出力される位相情報は、エリアＡの先頭ブロック
アドレスに対応するようになり、続く再生はエリアＡに
記憶されている次のロングストリーム部分２ＡのＡＤＰ
ＣＭ楽音波形サンプルを読み出すことにより継続される
ようになる。このように、データＩＮＴが（ＬＥＡ−Ｌ
ＳＡ）／２以上となった際にエリアＡをすでに読み出さ
れている最終のブロックを重複するよう更新すると共
に、データＩＮＴがループエンドアドレスＬＥＡ以上と
なった際にエリアＢを更新しながらループ再生を繰り返
し行うことにより、ＲＡＭ６のエリアＡとエリアＢとが
交互に所定量毎の新たなロングストリーム部分のＡＤＰ
ＣＭ楽音波形サンプルにより更新されていくようにな
る。これにより、ＢＧＭ等のＲＡＭ６にすべて記憶する
ことのできない大量のサンプルからなるロングストリー
ムを再生することが可能となる。
ＮＴがループエンドアドレスＬＥＡ以上となったことを
検出すると、ＣＰＵ３はＣＤ−ＲＯＭから前回読み出さ
れた最終のブロックの次の３ブロック分のロングストリ
ーム部分２Ｂを読み出してＲＡＭ６のエリアＢに記憶さ
せる。この場合には、ＡＤＰＣＭデコード部７０からル
ープエンドアドレスＬＥＡを越えた際に発生されるリタ
ーンタイミングＲＴＮＴおよびリターン値ＲＴＮＰとが
ＰＧ１に供給されて、ＰＧ１から出力される位相情報は
リターン値ＲＴＮＰに対応した値となる。この際のＰＧ
１から出力される位相情報は、エリアＡの先頭ブロック
アドレスに対応するようになり、続く再生はエリアＡに
記憶されている次のロングストリーム部分２ＡのＡＤＰ
ＣＭ楽音波形サンプルを読み出すことにより継続される
ようになる。このように、データＩＮＴが（ＬＥＡ−Ｌ
ＳＡ）／２以上となった際にエリアＡをすでに読み出さ
れている最終のブロックを重複するよう更新すると共
に、データＩＮＴがループエンドアドレスＬＥＡ以上と
なった際にエリアＢを更新しながらループ再生を繰り返
し行うことにより、ＲＡＭ６のエリアＡとエリアＢとが
交互に所定量毎の新たなロングストリーム部分のＡＤＰ
ＣＭ楽音波形サンプルにより更新されていくようにな
る。これにより、ＢＧＭ等のＲＡＭ６にすべて記憶する
ことのできない大量のサンプルからなるロングストリー
ムを再生することが可能となる。
【００８７】次に、ロングストリームモード時に発生さ
れる第１選択制御情報ＤＳ０〜ＤＳ３および第２選択制
御情報ＳＤＥＣ１〜ＳＤＥＣ３が発生された際のＡＤＰ
ＣＭデコーダ７の動作の概略を図１７を参照しながら説
明する。なお、ロングストリームモード時には、図６を
参照すれば明らかなようにＳＤＥＣ５〜ＳＤＥＣ７はＧ
Ａ３の作用により発生されない。図１７に示す（ａ）か
ら（ｃ）の動作は、図９に示す（ａ）から（ｃ）の動作
と同様であるので、その説明は省略する。図１７（ｄ）
に示す動作は、データＩＮＴ＋１がループエンドアドレ
スＬＥＡを越えた場合のリターン時の動作であり、図１
７（ｄ）にリターンタイミングＲＴＮＴが発生している
際にＳＤＥＣ３とＤＳ０とが共に発生された場合の動作
を示している。
れる第１選択制御情報ＤＳ０〜ＤＳ３および第２選択制
御情報ＳＤＥＣ１〜ＳＤＥＣ３が発生された際のＡＤＰ
ＣＭデコーダ７の動作の概略を図１７を参照しながら説
明する。なお、ロングストリームモード時には、図６を
参照すれば明らかなようにＳＤＥＣ５〜ＳＤＥＣ７はＧ
Ａ３の作用により発生されない。図１７に示す（ａ）か
ら（ｃ）の動作は、図９に示す（ａ）から（ｃ）の動作
と同様であるので、その説明は省略する。図１７（ｄ）
に示す動作は、データＩＮＴ＋１がループエンドアドレ
スＬＥＡを越えた場合のリターン時の動作であり、図１
７（ｄ）にリターンタイミングＲＴＮＴが発生している
際にＳＤＥＣ３とＤＳ０とが共に発生された場合の動作
を示している。
【００８８】この場合は、前回選択出力したサンプルＳ
0（１）および前回選択出力したサンプルＳ1（１）とが
直前ブロックＲＡＭ１０に記憶されており、今回ＳＥＬ
１５から選択出力させるサンプルＳ0（２）と今回ＳＥ
Ｌ１８から選択出力させるサンプルＳ1（２）とが、次
のブロックのサブブロックＳＢ１，サブブロックＳＢ２
のサンプルとされる場合である。このサブブロックＳＢ
１のサンプルに対応するアドレスはループエンドアドレ
スＬＥＡである。したがって、ＲＡＭ６をアクセスして
エリアＢの最終ブロックを読み出せばよいのであるが、
この際にはリターンタイミングＲＴＮＴが発生されてい
るので、この際に発生されるメモリアドレスＭＡはルー
プスタートアドレスＬＳＡに対応するエリアＡの最初の
ブロックを指すメモリアドレスになる。すなわち、リタ
ーン時はエリアＢの最終ブロックとエリアＡの最初のブ
ロックとを同一内容として連続するＡＤＰＣＭ楽音波形
サンプルを読み出す必要がある。このため、図１６に示
すようにエリアＡが更新される際には、エリアＢの最終
ブロックが先頭ブロックとしてエリアＡに重複して書き
込まれるのである。このようにしてＲＡＭ６のエリアＡ
の先頭のブロックが読み出されて、今回デコードブロッ
クとしてデコードされるようになる。
0（１）および前回選択出力したサンプルＳ1（１）とが
直前ブロックＲＡＭ１０に記憶されており、今回ＳＥＬ
１５から選択出力させるサンプルＳ0（２）と今回ＳＥ
Ｌ１８から選択出力させるサンプルＳ1（２）とが、次
のブロックのサブブロックＳＢ１，サブブロックＳＢ２
のサンプルとされる場合である。このサブブロックＳＢ
１のサンプルに対応するアドレスはループエンドアドレ
スＬＥＡである。したがって、ＲＡＭ６をアクセスして
エリアＢの最終ブロックを読み出せばよいのであるが、
この際にはリターンタイミングＲＴＮＴが発生されてい
るので、この際に発生されるメモリアドレスＭＡはルー
プスタートアドレスＬＳＡに対応するエリアＡの最初の
ブロックを指すメモリアドレスになる。すなわち、リタ
ーン時はエリアＢの最終ブロックとエリアＡの最初のブ
ロックとを同一内容として連続するＡＤＰＣＭ楽音波形
サンプルを読み出す必要がある。このため、図１６に示
すようにエリアＡが更新される際には、エリアＢの最終
ブロックが先頭ブロックとしてエリアＡに重複して書き
込まれるのである。このようにしてＲＡＭ６のエリアＡ
の先頭のブロックが読み出されて、今回デコードブロッ
クとしてデコードされるようになる。
【００８９】図１７（ｅ）に示す動作は、ピッチアップ
してロングストリーム再生する際に、データＩＮＴ＋１
がループエンドアドレスＬＥＡを越えた場合のリターン
時の動作を示している。この場合は、前回選択出力した
サンプルＳ0（１）が直前ブロックＲＡＭ１０に記憶さ
れていると共に、前回選択出力したサンプルＳ1（１）
が次のブロックのサブブロックＳＢ１のサンプルとさ
れ、直前ブロックＲＡＭ１０に記憶されており今回ＳＥ
Ｌ１５から選択出力させるサンプルＳ0（２）が次のブ
ロックのサブブロックＳＢ４のサンプルとされると共
に、今回ＳＥＬ１８から選択出力させるサンプルＳ
1（２）が、さらに次のブロックのサブブロックＳＢ１
のサンプルとされる場合である。次のサブブロックＳＢ
１のサンプルＳ1（１）に対応するアドレスはループエ
ンドアドレスＬＥＡである。この場合も前述と同様にル
ープスタートアドレスＬＳＡに対応するエリアＡの最初
のブロックにアクセスされるようになる。この際に、次
のブロックを読み出してデコードすることは可能である
が、ハードウェアの制限からその次のブロックにアクセ
スすることはできない。従って、図１７（ｅ）に示すよ
うなピッチアップを伴うことはできないので、このよう
なピッチアップの再生は制限される。
してロングストリーム再生する際に、データＩＮＴ＋１
がループエンドアドレスＬＥＡを越えた場合のリターン
時の動作を示している。この場合は、前回選択出力した
サンプルＳ0（１）が直前ブロックＲＡＭ１０に記憶さ
れていると共に、前回選択出力したサンプルＳ1（１）
が次のブロックのサブブロックＳＢ１のサンプルとさ
れ、直前ブロックＲＡＭ１０に記憶されており今回ＳＥ
Ｌ１５から選択出力させるサンプルＳ0（２）が次のブ
ロックのサブブロックＳＢ４のサンプルとされると共
に、今回ＳＥＬ１８から選択出力させるサンプルＳ
1（２）が、さらに次のブロックのサブブロックＳＢ１
のサンプルとされる場合である。次のサブブロックＳＢ
１のサンプルＳ1（１）に対応するアドレスはループエ
ンドアドレスＬＥＡである。この場合も前述と同様にル
ープスタートアドレスＬＳＡに対応するエリアＡの最初
のブロックにアクセスされるようになる。この際に、次
のブロックを読み出してデコードすることは可能である
が、ハードウェアの制限からその次のブロックにアクセ
スすることはできない。従って、図１７（ｅ）に示すよ
うなピッチアップを伴うことはできないので、このよう
なピッチアップの再生は制限される。
【００９０】以上説明した本発明のロングストリーム再
生機能を有する再生装置においては、楽音を発生するも
のとして説明したが楽音に限るものではなく、ゲームに
おける効果音等を発生するものであってもよい。また、
上記の説明においてはピッチ非同期タイプとして説明し
たが、必ずしもピッチ非同期タイプとすることはなく、
必要に応じて本発明のロングストリーム再生機能を有す
る再生装置をピッチ同期タイプとしてもよい。さらに、
以上説明した本発明のロングストリーム再生機能を有す
る再生装置においては、６４音同時発音可能とされてい
るが、この発音数に限られるものではなく１２８音同時
発音可能にしても、逆に３２音同時発音可能であっても
よい。さらにまた、１オクターブ以内のピッチアップと
したが、２つ以上のブロックを読み出し可能となるよう
ハードウェアを構成すれば、２オクターブ以上のピッチ
アップを可能とすることができる。さらにまた、波形サ
ンプルを圧縮する方式として量子化幅を適応的に制御す
るＡＤＰＣＭ方式を採用したが、この方式に限ることは
なく差分ＰＣＭ（ＤＰＣＭ）方式により圧縮するように
してもよい。
生機能を有する再生装置においては、楽音を発生するも
のとして説明したが楽音に限るものではなく、ゲームに
おける効果音等を発生するものであってもよい。また、
上記の説明においてはピッチ非同期タイプとして説明し
たが、必ずしもピッチ非同期タイプとすることはなく、
必要に応じて本発明のロングストリーム再生機能を有す
る再生装置をピッチ同期タイプとしてもよい。さらに、
以上説明した本発明のロングストリーム再生機能を有す
る再生装置においては、６４音同時発音可能とされてい
るが、この発音数に限られるものではなく１２８音同時
発音可能にしても、逆に３２音同時発音可能であっても
よい。さらにまた、１オクターブ以内のピッチアップと
したが、２つ以上のブロックを読み出し可能となるよう
ハードウェアを構成すれば、２オクターブ以上のピッチ
アップを可能とすることができる。さらにまた、波形サ
ンプルを圧縮する方式として量子化幅を適応的に制御す
るＡＤＰＣＭ方式を採用したが、この方式に限ることは
なく差分ＰＣＭ（ＤＰＣＭ）方式により圧縮するように
してもよい。
【００９１】
【発明の効果】本発明は以上のように、楽音を再生する
ことのできる再生装置が従来備えている波形サンプル記
憶手段に記憶されている楽音波形サンプルの一部を繰り
返し読み出すことにより、持続音を発音するループ再生
機能を利用して、ロングストリームの再生を行うことが
できるようになる。この場合、外部からロングストリー
ムを供給する上位装置は、ロングストリームの波形サン
プルをまとめて再生装置に供給すればよく、その再生速
度に同期して逐一供給する必要はない。したがって、上
位装置の負担を軽減することができる。また、ロングス
トリームの波形サンプルが圧縮符号化された圧縮波形サ
ンプルとされていても、再生装置が圧縮符号化された圧
縮波形サンプルを再生する際に備えているデコーダを利
用して、ロングストリーム圧縮波形サンプルをデコード
することができるため、ロングストリーム再生専用のデ
コーダを削減することができる。
ことのできる再生装置が従来備えている波形サンプル記
憶手段に記憶されている楽音波形サンプルの一部を繰り
返し読み出すことにより、持続音を発音するループ再生
機能を利用して、ロングストリームの再生を行うことが
できるようになる。この場合、外部からロングストリー
ムを供給する上位装置は、ロングストリームの波形サン
プルをまとめて再生装置に供給すればよく、その再生速
度に同期して逐一供給する必要はない。したがって、上
位装置の負担を軽減することができる。また、ロングス
トリームの波形サンプルが圧縮符号化された圧縮波形サ
ンプルとされていても、再生装置が圧縮符号化された圧
縮波形サンプルを再生する際に備えているデコーダを利
用して、ロングストリーム圧縮波形サンプルをデコード
することができるため、ロングストリーム再生専用のデ
コーダを削減することができる。
【図１】 ＡＤＰＣＭエンコーダの一般的な構成を示す
図である。
図である。
【図２】 ＡＤＰＣＭデコーダの一般的な構成を示す図
である。
である。
【図３】 本発明のロングストリーム再生機能を有する
再生装置における実施の形態の構成例を示すブロック図
である。
再生装置における実施の形態の構成例を示すブロック図
である。
【図４】 本発明のロングストリーム再生機能を有する
再生装置における波形サンプルを圧縮した際にその圧縮
波形サンプルを記憶する態様を示す図である。
再生装置における波形サンプルを圧縮した際にその圧縮
波形サンプルを記憶する態様を示す図である。
【図５】 本発明のロングストリーム再生機能を有する
再生装置の実施の形態における位相情報発生部の構成お
よびその動作を示す図である。
再生装置の実施の形態における位相情報発生部の構成お
よびその動作を示す図である。
【図６】 本発明のロングストリーム再生機能を有する
再生装置の実施の形態におけるアドレスポインタの構成
を示す回路図である。
再生装置の実施の形態におけるアドレスポインタの構成
を示す回路図である。
【図７】 本発明のロングストリーム再生機能を有する
再生装置の実施の形態における第２選択制御情報ＳＤＥ
Ｃが発生した際のＡＤＰＣＭデコーダの動作を示す図で
ある。
再生装置の実施の形態における第２選択制御情報ＳＤＥ
Ｃが発生した際のＡＤＰＣＭデコーダの動作を示す図で
ある。
【図８】 本発明のロングストリーム再生機能を有する
再生装置の実施の形態における第１選択制御情報ＤＳが
発生した際のＡＤＰＣＭデコーダの動作を示す図であ
る。
再生装置の実施の形態における第１選択制御情報ＤＳが
発生した際のＡＤＰＣＭデコーダの動作を示す図であ
る。
【図９】 本発明のロングストリーム再生機能を有する
再生装置の実施の形態における第１選択制御情報ＤＳと
第２選択制御情報ＳＤＥＣが共に発生した際のＡＤＰＣ
Ｍデコーダの動作を示す図である。
再生装置の実施の形態における第１選択制御情報ＤＳと
第２選択制御情報ＳＤＥＣが共に発生した際のＡＤＰＣ
Ｍデコーダの動作を示す図である。
【図１０】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態におけるＡＤＰＣＭデコーダの
詳細構成の一部を示す回路図である。
る再生装置の実施の形態におけるＡＤＰＣＭデコーダの
詳細構成の一部を示す回路図である。
【図１１】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態におけるＡＤＰＣＭデコーダの
詳細構成の他の一部を示す回路図である。
る再生装置の実施の形態におけるＡＤＰＣＭデコーダの
詳細構成の他の一部を示す回路図である。
【図１２】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態における動作タイミングを示す
図である。
る再生装置の実施の形態における動作タイミングを示す
図である。
【図１３】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態における第２選択制御情報ＳＤ
ＥＣと第１５セレクタおよび第１８セレクタの選択信号
との関係を示す図表である。
る再生装置の実施の形態における第２選択制御情報ＳＤ
ＥＣと第１５セレクタおよび第１８セレクタの選択信号
との関係を示す図表である。
【図１４】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態における第２選択制御情報ＳＤ
ＥＣと第１２ラッチおよび第１４ラッチのラッチ信号と
の関係を示す図表である。
る再生装置の実施の形態における第２選択制御情報ＳＤ
ＥＣと第１２ラッチおよび第１４ラッチのラッチ信号と
の関係を示す図表である。
【図１５】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態における第１５セレクタおよび
第１８セレクタの入力Ａ〜入力Ｄに供給されるサンプル
を示す図である。
る再生装置の実施の形態における第１５セレクタおよび
第１８セレクタの入力Ａ〜入力Ｄに供給されるサンプル
を示す図である。
【図１６】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態におけるロングストリーム再生
の動作を示す図である。
る再生装置の実施の形態におけるロングストリーム再生
の動作を示す図である。
【図１７】 本発明のロングストリーム再生機能を有す
る再生装置の実施の形態におけるロングストリーム再生
時の第２選択制御情報ＳＤＥＣが発生した際のＡＤＰＣ
Ｍデコーダの動作を示す図である。
る再生装置の実施の形態におけるロングストリーム再生
時の第２選択制御情報ＳＤＥＣが発生した際のＡＤＰＣ
Ｍデコーダの動作を示す図である。
１ 位相情報発生部，２ アドレスポインタ，３ ＣＰ
Ｕ，４ 周辺装置，５メモリコントローラ，６ ＲＡ
Ｍ，７ ＡＤＰＣＭデコーダ，８ 補間器，９アキュム
レータ，１０ レジスタ，１１ シフタ，７０ ＡＤＰ
ＣＭデコード部，７１ 量子化幅演算部，１００ メモ
リアドレス，１０１ メモリアドレス，１０１ 減算
器，１０２ メモリアドレス，１０２ 符号化部，１０
３ 量子化幅演算部，１０４ 遅延回路，１０５ 予測
部，１０６ 遅延回路，２０１ 復号部，２０２ 遅延
回路，２０３ 量子化幅演算部，２０４ 遅延回路，Ｄ
Ｓ０〜ＤＳ３ 第１選択制御情報，ＲＡＭ１０ 直前ブ
ロックＲＡＭ，ＲＡＭ１１ループスタートブロックＲＡ
Ｍ，ＲＡＭ１２ 直前量子化幅ＲＡＭ，ＲＡＭ１３ルー
プスタート量子化幅ＲＡＭ，ＳＢ１〜ＳＢ４ サブブロ
ック，ＳＤＥＣ１〜３，ＳＤＥＣ５〜７ 第２選択制御
情報
Ｕ，４ 周辺装置，５メモリコントローラ，６ ＲＡ
Ｍ，７ ＡＤＰＣＭデコーダ，８ 補間器，９アキュム
レータ，１０ レジスタ，１１ シフタ，７０ ＡＤＰ
ＣＭデコード部，７１ 量子化幅演算部，１００ メモ
リアドレス，１０１ メモリアドレス，１０１ 減算
器，１０２ メモリアドレス，１０２ 符号化部，１０
３ 量子化幅演算部，１０４ 遅延回路，１０５ 予測
部，１０６ 遅延回路，２０１ 復号部，２０２ 遅延
回路，２０３ 量子化幅演算部，２０４ 遅延回路，Ｄ
Ｓ０〜ＤＳ３ 第１選択制御情報，ＲＡＭ１０ 直前ブ
ロックＲＡＭ，ＲＡＭ１１ループスタートブロックＲＡ
Ｍ，ＲＡＭ１２ 直前量子化幅ＲＡＭ，ＲＡＭ１３ルー
プスタート量子化幅ＲＡＭ，ＳＢ１〜ＳＢ４ サブブロ
ック，ＳＤＥＣ１〜３，ＳＤＥＣ５〜７ 第２選択制御
情報
Claims (8)
- 【請求項１】 ロングストリームを複数に分割した部分
ロングストリームの波形サンプルを読み書き可能な波形
サンプル記憶手段と、 ループスタート位置情報およびループエンド位置情報を
発生するループ位置情報発生手段と、 所望の再生ピッチに対応した速度で、ループスタート位
置を経由してループエンド位置まで順次増加する位相情
報を発生するとともに、前記ループ位置情報発生手段か
ら発生されるループエンド位置情報に基づいてループエ
ンド位置に達したと検出された際に、位相情報をループ
スタート位置にループバックして再び順次増加する位相
情報を発生する位相情報発生手段と、 該位相情報発生手段から発生された位相情報に基づいて
アドレス信号を生成して、前記波形サンプル記憶手段か
ら部分ロングストリームの波形サンプルを読み出す読出
手段と、 該読出手段により前記波形サンプル記憶手段から読み出
された波形サンプルを出力する出力手段と、 前記位相情報発生手段が発生する位相情報または前記読
出手段が発生するアドレス信号に基づいて、ループバッ
クされる前に前記波形サンプル記憶手段に記憶されてい
るループスタート位置からループエンド位置までの既に
読み出された部分ロングストリームの波形サンプルを次
の部分ロングストリームの波形サンプルで書き換える波
形サンプル供給手段と、 を備えることを特徴とするロングストリーム再生機能を
有する再生装置。 - 【請求項２】 前記波形サンプル記憶手段のループスタ
ート位置からループエンド位置までが第１のエリアと第
２のエリアに等分されており、前記波形サンプル供給手
段は、前記位相情報発生手段が発生する位相情報または
前記読出手段が発生するアドレス信号に基づいて第１の
エリアに記憶された波形サンプルが全て読み出されたこ
とが検出された際に、該第１のエリアに次のロングスト
リームの波形サンプルを書き込み、前記位相情報発生手
段が発生する位相情報または前記読出手段が発生するア
ドレス信号に基づいてループエンド位置に達したと検出
された際に、第２のエリアに次のロングストリームの波
形サンプルを書き込むようにしたことを特徴とする請求
項１記載のロングストリーム再生機能を有する再生装
置。 - 【請求項３】 予測値に基づいて圧縮符号化されたロン
グストリームを複数に分割した部分ロングストリームの
圧縮波形サンプルを読み書き可能な波形サンプル記憶手
段と、 ループスタート位置情報およびループエンド位置情報を
発生するループ位置情報発生手段と、 所望の再生ピッチに対応した速度で、ループスタート位
置を経由してループエンド位置まで順次増加する位相情
報を発生するとともに、前記ループ位置情報発生手段か
ら発生されるループエンド位置情報に基づいてループエ
ンド位置に達したと検出された際に、位相情報をループ
スタート位置にループバックして再び順次増加する位相
情報を発生する位相情報発生手段と、 該位相情報発生手段から発生された位相情報に基づいて
アドレス信号を生成して、前記波形サンプル記憶手段か
ら部分ロングストリームの波形サンプルを読み出す読出
手段と、 該読出制御手段により前記波形サンプル記憶手段から読
み出された圧縮波形サンプルを予測値に基づいて所定周
期毎に順次に逐一デコードし、その結果を伸長波形サン
プルとして順次出力するデコード手段と、 該デコード手段によりデコードされた最新の伸長波形サ
ンプルを含む少なくとも１つの伸長波形サンプルを、一
時記憶する一時記憶手段と、 前記デコード手段から出力される伸長波形サンプルまた
は前記一時記憶手段から出力される伸長波形サンプルの
いずれかを予測値として前記デコード手段に選択的に出
力すると共に、出力波形サンプルとして出力する出力手
段と、 前記位相情報発生手段が発生する位相情報または前記読
出手段が発生するアドレス信号に基づいて、ループバッ
クされる前に前記波形サンプル記憶手段に記憶されてい
るループスタート位置からループエンド位置までの既に
読み出された部分ロングストリームの圧縮波形サンプル
を次の部分ロングストリームの圧縮波形サンプルで書き
換える波形サンプル供給手段と、 を備えるようにしたことを特徴とするロングストリーム
再生機能を有する再生装置。 - 【請求項４】 前記波形サンプル記憶手段のループスタ
ート位置からループエンド位置までが第１のエリアと第
２のエリアに等分されており、前記波形サンプル供給手
段は、前記位相情報発生手段が発生する位相情報または
前記読出手段が発生するアドレス信号に基づいて第１の
エリアに記憶された圧縮波形サンプルが全て読み出され
たことが検出された際に、該第１のエリアに次のロング
ストリームの圧縮波形サンプルを書き込み、前記位相情
報発生手段が発生する位相情報または前記読出手段が発
生するアドレス信号に基づいてループエンド位置に達し
たと検出された際に、第２のエリアに次のロングストリ
ームの圧縮波形サンプルを書き込むようにしたことを特
徴とする請求項３記載のロングストリーム再生機能を有
する再生装置。 - 【請求項５】 前記位相情報発生手段で発生する位相情
報は整数部と小数部とから成り、前記出力手段は、前記
位相情報の整数部に基づき少なくとも２つのサンプルを
出力波形サンプルとして選択出力するとともに、選択出
力された前記少なくとも２つのサンプルを用いて前記位
相情報の小数部に基づき補間演算することにより、前記
位相情報に応じた波形サンプルを生成するようにしたこ
とを特徴とする請求項３記載のロングストリーム再生機
能を有する再生装置。 - 【請求項６】 前記位相情報発生手段が、前記所望の再
生ピッチに対応した速度に代えて、所望のピッチ情報を
所定周期毎に累算することにより、ループスタート位置
を経由してループエンド位置まで順次増加する位相情報
を発生するとともに、前記ループ位置情報発生手段から
発生されるループエンド位置情報に基づいてループエン
ド位置に達したと検出された際に、位相情報をループス
タート位置にループバックして再び順次増加する位相情
報を発生するようにしたことを特徴とする請求項３記載
のロングストリーム再生機能を有する再生装置。 - 【請求項７】 前記波形サンプル記憶手段には、圧縮波
形サンプルが１アドレスにつきｎ（ｎは２以上の整数）
サンプルずつ記憶されており、前記読出制御手段は、前
記所定周期毎に、前記波形サンプル記憶手段を１回アク
セスするかまたは全くアクセスしないように動作するも
のであり、前記一時記憶手段には少なくともｎ個の伸長
波形サンプルが記憶されるようにしたことを特徴とする
請求項６記載のロングストリーム再生機能を有する再生
装置。 - 【請求項８】 前記圧縮波形サンプルが差分符号化ある
いは適応差分符号化されていることを特徴とする請求項
３または６のいずれかに記載のロングストリーム再生機
能を有する再生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376398A JP3567768B2 (ja) | 1998-11-25 | 1998-11-25 | ロングストリーム再生機能を有する再生装置 |
| TW088120167A TW457472B (en) | 1998-11-25 | 1999-11-18 | Apparatus and method for reproducing waveform |
| US09/447,204 US6242681B1 (en) | 1998-11-25 | 1999-11-22 | Waveform reproduction device and method for performing pitch shift reproduction, loop reproduction and long-stream reproduction using compressed waveform samples |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33376398A JP3567768B2 (ja) | 1998-11-25 | 1998-11-25 | ロングストリーム再生機能を有する再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000163071A true JP2000163071A (ja) | 2000-06-16 |
| JP3567768B2 JP3567768B2 (ja) | 2004-09-22 |
Family
ID=18269693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33376398A Expired - Fee Related JP3567768B2 (ja) | 1998-11-25 | 1998-11-25 | ロングストリーム再生機能を有する再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3567768B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862126B1 (ko) * | 2001-05-18 | 2008-10-09 | 야마하 가부시키가이샤 | 휴대 통신 단말 |
-
1998
- 1998-11-25 JP JP33376398A patent/JP3567768B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862126B1 (ko) * | 2001-05-18 | 2008-10-09 | 야마하 가부시키가이샤 | 휴대 통신 단말 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3567768B2 (ja) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692087B2 (en) | Compressed data structure and apparatus and method related thereto | |
| JP2671747B2 (ja) | 楽音形成装置 | |
| US4502361A (en) | Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument | |
| JP6019803B2 (ja) | 自動演奏装置及びプログラム | |
| US9040800B2 (en) | Musical tone signal generating apparatus | |
| JP3008922B2 (ja) | 楽音発生装置および楽音発生方法 | |
| US6242681B1 (en) | Waveform reproduction device and method for performing pitch shift reproduction, loop reproduction and long-stream reproduction using compressed waveform samples | |
| JP3397082B2 (ja) | 楽音発生装置および方法 | |
| JP2000163071A (ja) | ロングストリーム再生機能を有する再生装置 | |
| JP3567766B2 (ja) | 圧縮波形サンプルを用いたピッチシフト再生装置 | |
| JP3081530B2 (ja) | 電子楽器 | |
| JP3567767B2 (ja) | 圧縮波形サンプルを用いたループ再生装置 | |
| JP2004126127A (ja) | 圧縮データ構造、波形生成装置および波形記憶装置 | |
| JP5359203B2 (ja) | 楽曲処理装置およびプログラム | |
| JPS6330638B2 (ja) | ||
| JP3095018B2 (ja) | 楽音発生装置 | |
| JP2705042B2 (ja) | エンベロープ波形生成方式 | |
| JP2798913B2 (ja) | 楽音波形生成装置及び楽音波形生成方法 | |
| JPH02135564A (ja) | データ処理装置 | |
| JP3067630B2 (ja) | 楽音情報処理装置及び楽音情報処理方法 | |
| US5817964A (en) | Electronic musical instrument and method for storing a plurality of waveform sampling data at a single address | |
| JPH1097258A (ja) | 波形メモリ音源装置および楽音発生装置 | |
| JPS6335994B2 (ja) | ||
| JP3862839B2 (ja) | 波形圧縮伸長装置 | |
| JP3060920B2 (ja) | ディジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |