JP2000156527A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2000156527A JP2000156527A JP32902898A JP32902898A JP2000156527A JP 2000156527 A JP2000156527 A JP 2000156527A JP 32902898 A JP32902898 A JP 32902898A JP 32902898 A JP32902898 A JP 32902898A JP 2000156527 A JP2000156527 A JP 2000156527A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- gap
- electrodes
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 半導体発光素子の小型化に対応できるリード
フレームへの導通搭載のためのアセンブリ構造の提供。 【解決手段】 リードフレーム３の一対のマウントカッ
プ３ｃ，３ｄの間のギャップ３ｅを跨いで導通搭載する
補助導通ブロック４を備え、この補助導通ブロック４の
表面であって半導体発光素子１を搭載する面には、ギャ
ップ３ｅよりも間隔を短くした一対の電極４ｂ，４ｃを
形成し、半導体発光素子１のｎ側及びｐ側のバンプ電極
２ａ，２ｂの間の距離がギャップ３ｅより短かったりマ
ウントカップ３ｃ，３ｄに安定搭載できない寸法関係で
あっても、補助導通ブロック４によって半導体発光素子
１のリードフレーム３への導通搭載を可能とする。
フレームへの導通搭載のためのアセンブリ構造の提供。 【解決手段】 リードフレーム３の一対のマウントカッ
プ３ｃ，３ｄの間のギャップ３ｅを跨いで導通搭載する
補助導通ブロック４を備え、この補助導通ブロック４の
表面であって半導体発光素子１を搭載する面には、ギャ
ップ３ｅよりも間隔を短くした一対の電極４ｂ，４ｃを
形成し、半導体発光素子１のｎ側及びｐ側のバンプ電極
２ａ，２ｂの間の距離がギャップ３ｅより短かったりマ
ウントカップ３ｃ，３ｄに安定搭載できない寸法関係で
あっても、補助導通ブロック４によって半導体発光素子
１のリードフレーム３への導通搭載を可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の半導体発光素子を備える半導体発光装置に係り、特に
半導体発光素子の小型化に対応できるリードフレームと
のアセンブリを可能とした半導体発光装置に関する。
の半導体発光素子を備える半導体発光装置に係り、特に
半導体発光素子の小型化に対応できるリードフレームと
のアセンブリを可能とした半導体発光装置に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の発光素子は、結晶成長のための基板として現在で
はサファイアが最も一般的なものとして利用されてい
る。この絶縁性のサファイアを基板とする発光素子で
は、ｐ側及びｎ側の両方の電極は基板と反対側の面であ
って半導体の積層膜の表面に形成される。このようにｐ
側及びｎ側の電極が同一面にあることを利用して、これ
らの電極のそれぞれにバンプ電極を形成し、基板側が発
光方向を向く姿勢としたフリップチップ型のアセンブリ
とするものが従来から知られている。
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の発光素子は、結晶成長のための基板として現在で
はサファイアが最も一般的なものとして利用されてい
る。この絶縁性のサファイアを基板とする発光素子で
は、ｐ側及びｎ側の両方の電極は基板と反対側の面であ
って半導体の積層膜の表面に形成される。このようにｐ
側及びｎ側の電極が同一面にあることを利用して、これ
らの電極のそれぞれにバンプ電極を形成し、基板側が発
光方向を向く姿勢としたフリップチップ型のアセンブリ
とするものが従来から知られている。
【０００３】図７はＧａＮ系化合物半導体を利用した半
導体発光素子をフリップチップ型としてリードフレーム
に搭載したＬＥＤランプの概略図であって、同図の
（ａ）は縦断面図、同図の（ｂ）は横断面図である。
導体発光素子をフリップチップ型としてリードフレーム
に搭載したＬＥＤランプの概略図であって、同図の
（ａ）は縦断面図、同図の（ｂ）は横断面図である。
【０００４】図７において、プリント配線基板（図示せ
ず）に導通固定されるリードフレーム５１の一対のリー
ド５１ａ，５１ｂのそれぞれの上端にマウント部５１
ｃ，５１ｄが形成され、これらのマウント部５１ｃ，５
１ｄに半導体発光素子１を跨がせて搭載するとともに、
全体をエポキシ樹脂を用いた樹脂ヘッド５２によって封
止している。
ず）に導通固定されるリードフレーム５１の一対のリー
ド５１ａ，５１ｂのそれぞれの上端にマウント部５１
ｃ，５１ｄが形成され、これらのマウント部５１ｃ，５
１ｄに半導体発光素子１を跨がせて搭載するとともに、
全体をエポキシ樹脂を用いた樹脂ヘッド５２によって封
止している。
【０００５】半導体発光素子１は、図８に示すように、
絶縁性であって光透過性のサファイアを利用した基板１
ａにＧａＮのｎ型層１ｂ及びｐ型層１ｃを順に積層して
これらの層の間を活性層とし、ｎ型層１ｂの表面にはｎ
側電極パッド１ｄ及びｐ型層１ｃの表面にはｐ側電極パ
ッド１ｅを金属蒸着法によって形成したものである。そ
して、ｎ側及びｐ側の電極パッド１ｄ，１ｅにはバンプ
電極２ａ，２ｂがそれぞれ形成されている。
絶縁性であって光透過性のサファイアを利用した基板１
ａにＧａＮのｎ型層１ｂ及びｐ型層１ｃを順に積層して
これらの層の間を活性層とし、ｎ型層１ｂの表面にはｎ
側電極パッド１ｄ及びｐ型層１ｃの表面にはｐ側電極パ
ッド１ｅを金属蒸着法によって形成したものである。そ
して、ｎ側及びｐ側の電極パッド１ｄ，１ｅにはバンプ
電極２ａ，２ｂがそれぞれ形成されている。
【０００６】半導体発光素子１は、バンプ電極２ａ，２
ｂをマウント部５１ｄ，５１ｃの上に載せて超音波圧着
と加熱圧着を加えることで接合され、リード５１ｂ，５
１ａにそれぞれ導通固定される。そして、活性層からの
光は基板１ａを抜けて図２において上向きに発光され、
この基板１ａの上端面を主光取出し面とする。
ｂをマウント部５１ｄ，５１ｃの上に載せて超音波圧着
と加熱圧着を加えることで接合され、リード５１ｂ，５
１ａにそれぞれ導通固定される。そして、活性層からの
光は基板１ａを抜けて図２において上向きに発光され、
この基板１ａの上端面を主光取出し面とする。
【０００７】
【発明が解決しようとする課題】図示の例の半導体発光
素子１も含めて、素子の一般的な製造は、基板材料にＧ
ａＮのｎ型層やｐ型層をウエハー状態で積層するととも
にｎ側及びｐ側の電極パッドを蒸着形成し、ダイサーに
よってダイシングすることでチップ状の発光素子を得る
というものである。そして、近来ではダイシング技術の
進歩や電極形成のためのパターニングの精度の向上等に
よって、発光素子のより一層の小型化が可能となった。
このような発光素子の小型化は、小型で薄型化が最も重
要な設計課題となっている電子機器への対応の面で非常
に有効とされている。
素子１も含めて、素子の一般的な製造は、基板材料にＧ
ａＮのｎ型層やｐ型層をウエハー状態で積層するととも
にｎ側及びｐ側の電極パッドを蒸着形成し、ダイサーに
よってダイシングすることでチップ状の発光素子を得る
というものである。そして、近来ではダイシング技術の
進歩や電極形成のためのパターニングの精度の向上等に
よって、発光素子のより一層の小型化が可能となった。
このような発光素子の小型化は、小型で薄型化が最も重
要な設計課題となっている電子機器への対応の面で非常
に有効とされている。
【０００８】一方、半導体発光素子１を搭載するための
リードフレーム５１の製造では、ｐ側とｎ側との導通の
ためにマウント部５１ｃ，５１ｄを分断する加工が必要
である。すなわちリードフレーム５１の先端側すなわち
マウント部５１ｃ，５１ｄが最終的に形成される部分を
一体にしてリード５１ａ，５１ｂが延びた二股状の部品
として製作しておき、一体となっている部分の中央を切
開してマウント部５１ｃ，５１ｄに分離する工程によっ
て加工される。
リードフレーム５１の製造では、ｐ側とｎ側との導通の
ためにマウント部５１ｃ，５１ｄを分断する加工が必要
である。すなわちリードフレーム５１の先端側すなわち
マウント部５１ｃ，５１ｄが最終的に形成される部分を
一体にしてリード５１ａ，５１ｂが延びた二股状の部品
として製作しておき、一体となっている部分の中央を切
開してマウント部５１ｃ，５１ｄに分離する工程によっ
て加工される。
【０００９】ところが、切り開かれたマウント部５１
ｃ，５１ｄとの間のギャップ５１ｅの切開幅は、リード
フレーム５１の肉厚にも関係するが、従来では最小で
０．４ｍｍ程度である。そして、加工誤差等を含むと
０．４ｍｍ以上となってしまうことが殆どである。
ｃ，５１ｄとの間のギャップ５１ｅの切開幅は、リード
フレーム５１の肉厚にも関係するが、従来では最小で
０．４ｍｍ程度である。そして、加工誤差等を含むと
０．４ｍｍ以上となってしまうことが殆どである。
【００１０】このようにリードフレーム５１の加工の面
から、マウント部５１ｃ，５１ｄとの間のギャップ５１
ｅの幅には下限がある。その一方で半導体発光素子１は
小型化が更に進み、バンプ電極２ａ，２ｂどうしの間隔
もより短くなる傾向にある。したがって、バンプ電極２
ａ，２ｂの間隔がギャップ５１ｅの幅よりも短くなる
と、これらのバンプ電極２ａ，２ｂのいずれか一方しか
マウント部５１ｃ，５１ｄに接合できず、アセンブリで
きないことになる。
から、マウント部５１ｃ，５１ｄとの間のギャップ５１
ｅの幅には下限がある。その一方で半導体発光素子１は
小型化が更に進み、バンプ電極２ａ，２ｂどうしの間隔
もより短くなる傾向にある。したがって、バンプ電極２
ａ，２ｂの間隔がギャップ５１ｅの幅よりも短くなる
と、これらのバンプ電極２ａ，２ｂのいずれか一方しか
マウント部５１ｃ，５１ｄに接合できず、アセンブリで
きないことになる。
【００１１】以上のように、半導体発光素子１は小型化
が進んでいる一方で、リードフレーム５１についてはそ
の製造上の制約からマウント部５１ｃ，５１ｄの間のギ
ャップ５１ｅを狭めることができない状況にある。この
ため、二つに分離さたマウント部５１ｃ，５１ｄに搭載
してＬＥＤランプ型とする場合では、半導体発光素子１
とリードフレーム５１とのマッチングが採れず、装置の
小型化の大きな障害となっている。
が進んでいる一方で、リードフレーム５１についてはそ
の製造上の制約からマウント部５１ｃ，５１ｄの間のギ
ャップ５１ｅを狭めることができない状況にある。この
ため、二つに分離さたマウント部５１ｃ，５１ｄに搭載
してＬＥＤランプ型とする場合では、半導体発光素子１
とリードフレーム５１とのマッチングが採れず、装置の
小型化の大きな障害となっている。
【００１２】本発明において解決すべき課題は、半導体
発光素子の小型化に対応できるリードフレームへの導通
搭載のためのアセンブリ構造を提供することにある。
発光素子の小型化に対応できるリードフレームへの導通
搭載のためのアセンブリ構造を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、光透過性の基
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ互いに間隔を開
けて形成し且つ前記基板側を主光取出し面とする半導体
発光素子と、互いに間にギャップを開けて形成したマウ
ントカップをそれぞれに備えた一対のリードからなるリ
ードフレームと、前記リードのそれぞれのマウントカッ
プに搭載される補助導通ブロックとを備え、前記補助導
通ブロックは、前記マウントカップの間のギャップを跨
ぐ大きさの絶縁性基板と、前記絶縁性基板の表面であっ
て前記マウントカップに搭載される面から前記半導体発
光素子を搭載する面にかけて形成した一対の電極とを備
え、前記半導体発光素子を搭載する面に含まれた前記一
対の電極どうしの間を前記マウントカップの間のギャッ
プよりも狭くしてなることを特徴とする。
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ互いに間隔を開
けて形成し且つ前記基板側を主光取出し面とする半導体
発光素子と、互いに間にギャップを開けて形成したマウ
ントカップをそれぞれに備えた一対のリードからなるリ
ードフレームと、前記リードのそれぞれのマウントカッ
プに搭載される補助導通ブロックとを備え、前記補助導
通ブロックは、前記マウントカップの間のギャップを跨
ぐ大きさの絶縁性基板と、前記絶縁性基板の表面であっ
て前記マウントカップに搭載される面から前記半導体発
光素子を搭載する面にかけて形成した一対の電極とを備
え、前記半導体発光素子を搭載する面に含まれた前記一
対の電極どうしの間を前記マウントカップの間のギャッ
プよりも狭くしてなることを特徴とする。
【００１４】この構成では、半導体発光素子の電極どう
しの間がマウントカップのギャップよりも短いかまたは
電極を十分に安定してマウントカップに搭載できない程
度の長さであっても、補助導通ブロック４を組み込むこ
とによって、ギャップと電極どうしの間の長さに関係な
く半導体発光素子をリードフレームに導通搭載するアセ
ンブリが可能となる。
しの間がマウントカップのギャップよりも短いかまたは
電極を十分に安定してマウントカップに搭載できない程
度の長さであっても、補助導通ブロック４を組み込むこ
とによって、ギャップと電極どうしの間の長さに関係な
く半導体発光素子をリードフレームに導通搭載するアセ
ンブリが可能となる。
【００１５】
【発明の実施の形態】請求項１に記載の発明は、光透過
性の基板の上に半導体薄膜層を積層するとともにこの積
層膜の表面側にｐ側及びｎ側の電極をそれぞれ互いに間
隔を開けて形成し且つ前記基板側を主光取出し面とする
半導体発光素子と、互いに間にギャップを開けて形成し
たマウントカップをそれぞれに備えた一対のリードから
なるリードフレームと、前記リードのそれぞれのマウン
トカップに搭載される補助導通ブロックとを備え、前記
補助導通ブロックは、前記マウントカップの間のギャッ
プを跨ぐ大きさの絶縁性基板と、前記絶縁性基板の表面
であって前記マウントカップに搭載される面から前記半
導体発光素子を搭載する面にかけて形成した一対の電極
とを備え、前記半導体発光素子を搭載する面に含まれた
前記一対の電極どうしの間を前記マウントカップの間の
ギャップよりも狭くしてなる半導体発光装置であり、ギ
ャップと電極どうしの間の長さに関係なく半導体発光素
子をリードフレームに導通搭載するアセンブリが可能と
なり、リードフレームの形状や大きさの態様に関係なく
ｐ側及びｎ側の電極間の距離が短い半導体発光素子でも
導通搭載できるという作用を有する。
性の基板の上に半導体薄膜層を積層するとともにこの積
層膜の表面側にｐ側及びｎ側の電極をそれぞれ互いに間
隔を開けて形成し且つ前記基板側を主光取出し面とする
半導体発光素子と、互いに間にギャップを開けて形成し
たマウントカップをそれぞれに備えた一対のリードから
なるリードフレームと、前記リードのそれぞれのマウン
トカップに搭載される補助導通ブロックとを備え、前記
補助導通ブロックは、前記マウントカップの間のギャッ
プを跨ぐ大きさの絶縁性基板と、前記絶縁性基板の表面
であって前記マウントカップに搭載される面から前記半
導体発光素子を搭載する面にかけて形成した一対の電極
とを備え、前記半導体発光素子を搭載する面に含まれた
前記一対の電極どうしの間を前記マウントカップの間の
ギャップよりも狭くしてなる半導体発光装置であり、ギ
ャップと電極どうしの間の長さに関係なく半導体発光素
子をリードフレームに導通搭載するアセンブリが可能と
なり、リードフレームの形状や大きさの態様に関係なく
ｐ側及びｎ側の電極間の距離が短い半導体発光素子でも
導通搭載できるという作用を有する。
【００１６】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置の要部を示す縦断面図、図２は
平面図である。なお、半導体発光素子は図８に示したも
のと同様であり、同じ構成部材については共通の符号で
指示する。
面を参照しながら説明する。図１は本発明の一実施の形
態による半導体発光装置の要部を示す縦断面図、図２は
平面図である。なお、半導体発光素子は図８に示したも
のと同様であり、同じ構成部材については共通の符号で
指示する。
【００１７】図１において、プリント配線基板（図示せ
ず）等に基端を導通固定されるリードフレーム３の一対
のリード３ａ，３ｂのそれぞれの上端には、平面形状が
ほぼ半円状であって内周面をすり鉢状としたマウントカ
ップ３ｃ，３ｄを一体に形成している。リードフレーム
３は周知のように導電性の高い金属材料を素材とし、マ
ウントカップ３ｃ，３ｄとの間を分断してギャップ３ｅ
としたものである。そして、このギャップ３ｅの開口幅
Ｗは、現在の製造技術では０．４ｍｍ程度である。
ず）等に基端を導通固定されるリードフレーム３の一対
のリード３ａ，３ｂのそれぞれの上端には、平面形状が
ほぼ半円状であって内周面をすり鉢状としたマウントカ
ップ３ｃ，３ｄを一体に形成している。リードフレーム
３は周知のように導電性の高い金属材料を素材とし、マ
ウントカップ３ｃ，３ｄとの間を分断してギャップ３ｅ
としたものである。そして、このギャップ３ｅの開口幅
Ｗは、現在の製造技術では０．４ｍｍ程度である。
【００１８】フリップチップ型の半導体発光素子１をリ
ードフレーム３に導通させるためには、ｐ側及びｎ側を
それぞれマウントカップ３ｃ，３ｄに導通接続すること
が必要である。この場合、図１に示すように、半導体発
光素子１が小さくてそのｎ側及びｐ側のバンプ電極２
ａ，２ｂどうしの間の距離がマウントカップ３ｃ，３ｄ
の間のギャップ３ｅよりも短いと、導通構造がとれな
い。
ードフレーム３に導通させるためには、ｐ側及びｎ側を
それぞれマウントカップ３ｃ，３ｄに導通接続すること
が必要である。この場合、図１に示すように、半導体発
光素子１が小さくてそのｎ側及びｐ側のバンプ電極２
ａ，２ｂどうしの間の距離がマウントカップ３ｃ，３ｄ
の間のギャップ３ｅよりも短いと、導通構造がとれな
い。
【００１９】そこで、本発明では、ギャップ３ｅを跨ぐ
大きさを持ちマウントカップ３ｃ，３ｄにそれぞれ導通
する補助導通ブロック４を設ける。この補助導通ブロッ
ク４は、図２に示すように、半導体発光素子１よりも大
きな長方形の平面形状を持ち、絶縁性基板４ａとその左
右に形成された一対の電極４ｂ，４ｃとを備えたもので
ある。
大きさを持ちマウントカップ３ｃ，３ｄにそれぞれ導通
する補助導通ブロック４を設ける。この補助導通ブロッ
ク４は、図２に示すように、半導体発光素子１よりも大
きな長方形の平面形状を持ち、絶縁性基板４ａとその左
右に形成された一対の電極４ｂ，４ｃとを備えたもので
ある。
【００２０】図３，図４，図５は補助導通ブロック４の
製造のための工程の概略図であり、各図の（ａ）は部分
平面図、各図の（ｂ）はスルーホールの中心を含む面で
切った縦断面図である。また、図６に最終的に得られる
補助導通ブロック４の概略斜視図を示す。
製造のための工程の概略図であり、各図の（ａ）は部分
平面図、各図の（ｂ）はスルーホールの中心を含む面で
切った縦断面図である。また、図６に最終的に得られる
補助導通ブロック４の概略斜視図を示す。
【００２１】まず、図３に示すように、絶縁性基板４ａ
の材料として準備した基板材料１１に一定のパターンで
スルーホール１１ａの孔開け加工をする。その後、図４
に示すように、各スルーホール１１ａを含む領域であっ
てこれらのスルーホール１１ａの内周面と基板材料１１
の表裏両面を、電極形成用の金属を利用してパターニン
グによりメッキして電極層１１ｂを形成する。
の材料として準備した基板材料１１に一定のパターンで
スルーホール１１ａの孔開け加工をする。その後、図４
に示すように、各スルーホール１１ａを含む領域であっ
てこれらのスルーホール１１ａの内周面と基板材料１１
の表裏両面を、電極形成用の金属を利用してパターニン
グによりメッキして電極層１１ｂを形成する。
【００２２】次いで、バンプ電極２ａ，２ｂを予め形成
したチップ状の半導体発光素子１を図１の姿勢として基
板材料１１の表面に実装する。このとき、図５の（ｂ）
に示すように、半導体発光素子１は互いに隣り合うスル
ーホール１１ａどうしの間に実装され、ｎ側及びｐ側の
バンプ電極２ａ，２ｂがこれらの隣合うスルーホール１
１ａ部分に形成された電極層１１ｂにそれぞれ接合され
る。
したチップ状の半導体発光素子１を図１の姿勢として基
板材料１１の表面に実装する。このとき、図５の（ｂ）
に示すように、半導体発光素子１は互いに隣り合うスル
ーホール１１ａどうしの間に実装され、ｎ側及びｐ側の
バンプ電極２ａ，２ｂがこれらの隣合うスルーホール１
１ａ部分に形成された電極層１１ｂにそれぞれ接合され
る。
【００２３】半導体発光素子１を基板材料１１の表面に
実装した後には、図５の（ａ）中で示す一点鎖線すなわ
ち半導体発光素子１どうしの間であって各スルーホール
１１ａの中心を通る一点鎖線で示す方向と、これと直交
する二点鎖線で示す方向にダイサーによってダイシング
する。
実装した後には、図５の（ａ）中で示す一点鎖線すなわ
ち半導体発光素子１どうしの間であって各スルーホール
１１ａの中心を通る一点鎖線で示す方向と、これと直交
する二点鎖線で示す方向にダイサーによってダイシング
する。
【００２４】このダイシングの後には、図６に示すよう
に、基板材料１１は長方形状の絶縁性基板４ａとしてカ
ットされ、電極層１１ｂは電極４ｂ，４ｃとして成形さ
れる。これらの電極４ｂ，４ｃは基板材料１１のスルー
ホール１１ａの内周面にメッキされた金属によって基板
材料１１の表面側と裏面側との間に一体に展開され、絶
縁性基板４ａの表面及び裏面のそれぞれに導通面が形成
される。そして、実装された半導体発光素子１は、図１
に示すように、ｎ側及びｐ側のバンプ電極２ａ，２ｂが
それぞれ電極４ｂ，４ｃに接続される。なお、このバン
プ電極２ａ，２ｂの接続は、半導体発光素子１を実装す
るときに超音波振動や加熱圧着を利用する接合とすれば
よい。
に、基板材料１１は長方形状の絶縁性基板４ａとしてカ
ットされ、電極層１１ｂは電極４ｂ，４ｃとして成形さ
れる。これらの電極４ｂ，４ｃは基板材料１１のスルー
ホール１１ａの内周面にメッキされた金属によって基板
材料１１の表面側と裏面側との間に一体に展開され、絶
縁性基板４ａの表面及び裏面のそれぞれに導通面が形成
される。そして、実装された半導体発光素子１は、図１
に示すように、ｎ側及びｐ側のバンプ電極２ａ，２ｂが
それぞれ電極４ｂ，４ｃに接続される。なお、このバン
プ電極２ａ，２ｂの接続は、半導体発光素子１を実装す
るときに超音波振動や加熱圧着を利用する接合とすれば
よい。
【００２５】以上のようにして補助導通ブロック４に半
導体発光素子１を搭載して一体にしたものを製作した後
には、図１及び図２に示すようにリードフレーム３のマ
ウントカップ３ｃ，３ｄ上に実装する。すなわち、ギャ
ップ３ｅを跨いで両方のマウントカップ３ｃ，３ｄの上
に搭載できる程度の絶縁性基板４ａの大きさとしておけ
ば、電極４ｂ，４ｃによってマウントカップ３ｃ，３ｄ
に導通させることができる。そして、実装の際には、絶
縁性または導電性の接着剤５を塗布しておき、これによ
って補助導通ブロック４をマウントカップ３ｃ，３ｄ上
に固定する。
導体発光素子１を搭載して一体にしたものを製作した後
には、図１及び図２に示すようにリードフレーム３のマ
ウントカップ３ｃ，３ｄ上に実装する。すなわち、ギャ
ップ３ｅを跨いで両方のマウントカップ３ｃ，３ｄの上
に搭載できる程度の絶縁性基板４ａの大きさとしておけ
ば、電極４ｂ，４ｃによってマウントカップ３ｃ，３ｄ
に導通させることができる。そして、実装の際には、絶
縁性または導電性の接着剤５を塗布しておき、これによ
って補助導通ブロック４をマウントカップ３ｃ，３ｄ上
に固定する。
【００２６】以上の構成において、半導体発光素子１の
バンプ電極２ａ，２ｂどうしの間の距離がマウントカッ
プ３ｃ，３ｄの間のギャップ３ｅの開口幅Ｗより短くて
も、補助導通ブロック４を組み込むことによって、半導
体発光素子１はリードフレーム３に導通し、図１におい
て基板１ａの上面側を主光取出し面として発光させるこ
とができる。すなわち、絶縁性基板４ａの両端に電極４
ｂ，４ｃを形成した補助導通ブロック４によって、ギャ
ップ３ｅを跨いで実装でき、これらの電極４ｂ，４ｃを
介して半導体発光素子１とリードフレーム３とを導通さ
せることができる。したがって、半導体発光素子１が小
型化傾向にあっても、補助導通ブロック４を新たに組み
込むだけの簡単な実装で対応でき、リードフレーム３の
仕様を変更したりする必要がない。
バンプ電極２ａ，２ｂどうしの間の距離がマウントカッ
プ３ｃ，３ｄの間のギャップ３ｅの開口幅Ｗより短くて
も、補助導通ブロック４を組み込むことによって、半導
体発光素子１はリードフレーム３に導通し、図１におい
て基板１ａの上面側を主光取出し面として発光させるこ
とができる。すなわち、絶縁性基板４ａの両端に電極４
ｂ，４ｃを形成した補助導通ブロック４によって、ギャ
ップ３ｅを跨いで実装でき、これらの電極４ｂ，４ｃを
介して半導体発光素子１とリードフレーム３とを導通さ
せることができる。したがって、半導体発光素子１が小
型化傾向にあっても、補助導通ブロック４を新たに組み
込むだけの簡単な実装で対応でき、リードフレーム３の
仕様を変更したりする必要がない。
【００２７】また、補助導通ブロック４の電極４ｂ，４
ｃはマウントカップ３ｃ，３ｄに搭載する面積を広くす
ることができ、たとえばバンプ電極２ａ，２ｂによるピ
ンポイント的な接合に比べると導通面積を格段に広くで
きる。このため、マウントカップ３ｃ，３ｄへの補助導
通ブロック４の搭載時の位置決めの自由度が高くなって
ハンドリング性が向上するとともに、電気的導通を確実
にとることができ、製品の信頼性も向上する。
ｃはマウントカップ３ｃ，３ｄに搭載する面積を広くす
ることができ、たとえばバンプ電極２ａ，２ｂによるピ
ンポイント的な接合に比べると導通面積を格段に広くで
きる。このため、マウントカップ３ｃ，３ｄへの補助導
通ブロック４の搭載時の位置決めの自由度が高くなって
ハンドリング性が向上するとともに、電気的導通を確実
にとることができ、製品の信頼性も向上する。
【００２８】
【発明の効果】本発明では、ｐ側及びｎ側の電極の間の
距離が短い小型の半導体発光素子の場合であっても、リ
ードフレームのリードのマウントカップのギャップを跨
ぐ大きさの補助導通ブロックを備えることによって導通
実装できる。このため、半導体発光素子の小型化にリー
ドフレームの対応性がない場合でも支障なくアセンブリ
することができるので、リードフレームの仕様変更等の
必要性がなく、半導体発光素子が小型化に標準化されて
も従来からのリードフレームでそのまま対応できる。
距離が短い小型の半導体発光素子の場合であっても、リ
ードフレームのリードのマウントカップのギャップを跨
ぐ大きさの補助導通ブロックを備えることによって導通
実装できる。このため、半導体発光素子の小型化にリー
ドフレームの対応性がない場合でも支障なくアセンブリ
することができるので、リードフレームの仕様変更等の
必要性がなく、半導体発光素子が小型化に標準化されて
も従来からのリードフレームでそのまま対応できる。
【図１】本発明の一実施の形態による半導体発光装置の
要部の縦断面図
要部の縦断面図
【図２】図１の半導体発光装置の平面図
【図３】補助導通ブロックに用いる絶縁性基板の基板材
料にスルーホールを開けた状態を示す図であって、
（ａ）は部分平面図 （ｂ）はスルーホールを通る線分で切った縦断面図
料にスルーホールを開けた状態を示す図であって、
（ａ）は部分平面図 （ｂ）はスルーホールを通る線分で切った縦断面図
【図４】基板材料に金属のパターニングメッキによる電
極層を形成した状態を示す例であって、（ａ）は部分平
面図 （ｂ）はスルーホールを通る線分で切った縦断面図
極層を形成した状態を示す例であって、（ａ）は部分平
面図 （ｂ）はスルーホールを通る線分で切った縦断面図
【図５】基板材料の電極層に半導体発光素子を導通状態
に実装した状態であって、（ａ）は部分平面図 （ｂ）はスルーホールを通る線分で切った縦断面図
に実装した状態であって、（ａ）は部分平面図 （ｂ）はスルーホールを通る線分で切った縦断面図
【図６】ダイシングによって得られる補助導通ブロック
の外観を示す斜視図
の外観を示す斜視図
【図７】従来のフリップチップ型の半導体発光素子を備
えたＬＥＤランプの例であって、（ａ）はその縦断面図 （ｂ）はその横断面図
えたＬＥＤランプの例であって、（ａ）はその縦断面図 （ｂ）はその横断面図
【図８】従来例における半導体発光素子のリードフレー
ムへの導通搭載構造を示す要部の縦断面図
ムへの導通搭載構造を示す要部の縦断面図
１ 半導体発光素子 １ａ 基板 １ｂ ｎ型層 １ｃ ｐ型層 １ｄ ｎ側電極パッド １ｅ ｐ側電極パッド ２ａ，２ｂ バンプ電極 ３ リードフレーム ３ａ，３ｂ リード ３ｃ，３ｄ マウントカップ ３ｅ ギャップ ４ 補助導通ブロック ４ａ 絶縁性基板 ４ｂ，４ｃ 電極 ５ 接着剤 １１ 基板材料 １１ａ スルーホール １１ｂ 電極層
Claims (1)
- 【請求項１】 光透過性の基板の上に半導体薄膜層を積
層するとともにこの積層膜の表面側にｐ側及びｎ側の電
極をそれぞれ互いに間隔を開けて形成し且つ前記基板側
を主光取出し面とする半導体発光素子と、互いに間にギ
ャップを開けて形成したマウントカップをそれぞれに備
えた一対のリードからなるリードフレームと、前記リー
ドのそれぞれのマウントカップに搭載される補助導通ブ
ロックとを備え、前記補助導通ブロックは、前記マウン
トカップの間のギャップを跨ぐ大きさの絶縁性基板と、
前記絶縁性基板の表面であって前記マウントカップに搭
載される面から前記半導体発光素子を搭載する面にかけ
て形成した一対の電極とを備え、前記半導体発光素子を
搭載する面に含まれた前記一対の電極どうしの間を前記
マウントカップの間のギャップよりも狭くしてなる半導
体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32902898A JP2000156527A (ja) | 1998-11-19 | 1998-11-19 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32902898A JP2000156527A (ja) | 1998-11-19 | 1998-11-19 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156527A true JP2000156527A (ja) | 2000-06-06 |
Family
ID=18216802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32902898A Pending JP2000156527A (ja) | 1998-11-19 | 1998-11-19 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156527A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004165308A (ja) * | 2002-11-11 | 2004-06-10 | Nichia Chem Ind Ltd | 発光装置 |
| KR100469312B1 (ko) * | 2000-06-30 | 2005-02-02 | 가부시끼가이샤 도시바 | 반도체 발광소자와 그 제조방법 및 반도체 발광소자를 갖춘 반도체장치 |
| JP2017103487A (ja) * | 2010-09-10 | 2017-06-08 | 日亜化学工業株式会社 | 支持体及びそれを用いた発光装置 |
-
1998
- 1998-11-19 JP JP32902898A patent/JP2000156527A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100469312B1 (ko) * | 2000-06-30 | 2005-02-02 | 가부시끼가이샤 도시바 | 반도체 발광소자와 그 제조방법 및 반도체 발광소자를 갖춘 반도체장치 |
| JP2004165308A (ja) * | 2002-11-11 | 2004-06-10 | Nichia Chem Ind Ltd | 発光装置 |
| JP2017103487A (ja) * | 2010-09-10 | 2017-06-08 | 日亜化学工業株式会社 | 支持体及びそれを用いた発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10305005B2 (en) | Semiconductor light-emitting device | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US5814837A (en) | Compact light-emitting device with sealing member | |
| US20060169994A1 (en) | Light emitting device and manufacture method thereof | |
| JP4304760B2 (ja) | 半導体発光装置 | |
| JP2014179476A (ja) | モジュールおよびその製造方法 | |
| US7714346B2 (en) | Surface mounting LED substrate and LED | |
| CN110178232B (zh) | 发光二极管、发光二极管模块以及具有其的显示装置 | |
| JPH098213A (ja) | 半導体素子の実装方法およびこの方法により製作されたマルチチップモジュール | |
| KR100562488B1 (ko) | 반도체 발광소자 | |
| US7126163B2 (en) | Light-emitting diode and its manufacturing method | |
| JP2000196000A (ja) | チップ電子部品及びその製造方法 | |
| JP4474753B2 (ja) | 半導体発光装置の製造方法 | |
| JP2007012895A (ja) | 回路装置およびその製造方法 | |
| JP2004221186A (ja) | 半導体発光装置 | |
| JPH10270761A (ja) | 半導体発光素子およびその製法 | |
| US11011686B2 (en) | Semiconductor light emitting device | |
| JP2982553B2 (ja) | 発光デバイスの製造方法 | |
| JP2001332580A (ja) | 半導体装置及びその製造方法 | |
| JP2000156527A (ja) | 半導体発光装置 | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JP2001308388A (ja) | チップ型発光素子 | |
| JP5912471B2 (ja) | 半導体デバイス | |
| JPH10117018A (ja) | チップ型発光ダイオード | |
| JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 |