JP2000155149A - Device, method, jig for inspecting circuit board continuity, and recording medium - Google Patents

Device, method, jig for inspecting circuit board continuity, and recording medium

Info

Publication number
JP2000155149A
JP2000155149A JP10329842A JP32984298A JP2000155149A JP 2000155149 A JP2000155149 A JP 2000155149A JP 10329842 A JP10329842 A JP 10329842A JP 32984298 A JP32984298 A JP 32984298A JP 2000155149 A JP2000155149 A JP 2000155149A
Authority
JP
Japan
Prior art keywords
terminal
lead wire
circuit board
continuity
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10329842A
Other languages
Japanese (ja)
Other versions
JP3311698B2 (en
Inventor
Hideji Yamaoka
秀嗣 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKANO HIGHTECH KK
Original Assignee
OKANO HIGHTECH KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKANO HIGHTECH KK filed Critical OKANO HIGHTECH KK
Priority to JP32984298A priority Critical patent/JP3311698B2/en
Priority to TW89109643A priority patent/TWI237122B/en
Priority to PCT/JP2000/003204 priority patent/WO2001088556A1/en
Priority claimed from PCT/JP2000/003204 external-priority patent/WO2001088556A1/en
Publication of JP2000155149A publication Critical patent/JP2000155149A/en
Application granted granted Critical
Publication of JP3311698B2 publication Critical patent/JP3311698B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve S/N ratio by decreasing the impedance of a current path to be inspected. SOLUTION: At one of both terminals of a pattern line on a substrate to be inspected, a coupling capacitor is formed without contacting, and an inductance 450 and a lead line are connected to the capacitor. The other terminal is applied with an AC inspecting signal by means of contact method via a lead wire. A resonance circuit is formed of the capacitor, an inductance 450 and a pattern line, and with the inductance lowered, an output signal is detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば微細な配線
パターンを有する回路基板を検査するのに用いられる回
路基板の導通検査装置、その方法、更に、その検査に用
いる治具に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board continuity inspection apparatus used for inspecting a circuit board having a fine wiring pattern, a method thereof, and a jig used for the inspection.

【0002】[0002]

【従来の技術】回路基板を検査する方式に、ピンコンタ
クト方式と非接触方式とがあることが知られている。ピ
ンコンタクト方式は、第1図に示すように、検査対象の
導体パターンの両端にピンプローブをそれぞれ直接接触
させ、一方のピンプローブに電流を流して他方のピンプ
ローブで検出された電圧値から、当該導体パターンの抵
抗値を求めることにより、両端間の導通検査を行うもの
である。
2. Description of the Related Art It is known that a method for inspecting a circuit board includes a pin contact method and a non-contact method. In the pin contact method, as shown in FIG. 1, pin probes are respectively brought into direct contact with both ends of a conductor pattern to be inspected, a current is applied to one pin probe, and a voltage value detected by the other pin probe is used. The continuity test between both ends is performed by obtaining the resistance value of the conductor pattern.

【0003】このピンコンタクト方式は、直接ピンプロ
ーブを接触させるために、SN比が高いという長所を有す
る。しかしながら、その反面、ファインピッチの基板を
検査することは、ピンをたてること自体が困難であり、
また、ピンを目的のパターンに接触させるための位置決
めも難しくなっていく。更に、接触させるためにピンプ
ローブ自体が初期の精度を持つことが困難となって、プ
ローブ交換によるランニングコストが発生するという欠
点を有する。
[0003] This pin contact method has an advantage that the SN ratio is high because the pin probe is brought into direct contact. However, on the other hand, inspecting a fine-pitch substrate is difficult to pin itself,
In addition, positioning for bringing the pins into contact with the target pattern becomes difficult. Further, there is a disadvantage that it is difficult for the pin probe itself to have an initial accuracy due to the contact, and a running cost due to probe replacement occurs.

【0004】一方の非接触−接触併用方式は、第2図に
示すように、検査対象の導体パターンの一端をピンプロ
ーブを直接接触させ(または非接触で容量結合を介し)
て交流成分を含む検査信号を印加し、他端において容量
結合を介して前記検査信号を検出するものである。この
非接触−接触併用方式は、パターン線の少なくとも一方
の端部にはピンプローブを接触させる必要がないので、
位置決め精度を粗くでき、ピンプローブを複数のパター
ン線について共通化できるので、ピンプローブの本数を
削減でき、また、摩耗の心配のなので、そのためにパタ
ーン間が微細な基板に有効である。
[0004] On the other hand, in the non-contact / contact combined type, as shown in FIG. 2, one end of a conductor pattern to be inspected is brought into direct contact with a pin probe (or non-contact through capacitive coupling).
To apply a test signal containing an AC component and detect the test signal at the other end via capacitive coupling. In this non-contact / contact combination method, since it is not necessary to contact the pin probe with at least one end of the pattern line,
Since the positioning accuracy can be roughened and the pin probe can be used in common for a plurality of pattern lines, the number of pin probes can be reduced, and there is a fear of abrasion. Therefore, this is effective for a substrate having fine patterns.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、非接触
−接触併用方式は、結合容量の値が小さいので、インピ
ーダンスが高く(数MΩから数GΩ)、そのために、1
0Ω〜100Ω程度の不良個所を検出することができな
いという欠点を有している。従って、従来では、非接触
−接触併用方式は、数々の利点を有しているにも関わら
ず、インピーダンスが高いという性質のために、実際
は、どうしてもピンプローブがたたないような極めて狭
隘なピッチの基板にのみ実施されているのが実状であ
り、従って、ピンプローブおよびその治具に高精度のも
のが要求されるという点が非接触−接触併用方式のコス
ト低下の足かせとなっていた。
However, in the non-contact / contact combined type, the impedance is high (several MΩ to several GΩ) because the value of the coupling capacitance is small.
There is a drawback that a defective portion of about 0Ω to 100Ω cannot be detected. Therefore, in the related art, the non-contact / contact combined method has a number of advantages, but has a high impedance. However, the fact that the method is practiced only for the above-mentioned substrate, and that the pin probe and its jig are required to have high precision has been a hindrance to the cost reduction of the non-contact / contact combined type.

【0006】[0006]

【課題を解決するための手段】本発明の目的は、非接触
方式により形成される容量が基板上に形成される回路の
発振を共振させて、その回路のインピーダンスを下げる
ことにより、高抵抗状態のみならず、低抵抗の導通状態
をも検査できる導通検査装置を提案するものである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a high-resistance state by reducing the impedance of a circuit formed on a substrate by resonating the oscillation of the circuit formed on the substrate. In addition, the present invention proposes a continuity inspection device capable of inspecting a low-resistance continuity state.

【0007】本発明は、検査対象のパターンの一方の端
部に電極を近接させて、その端部と電極間に容量Cを形
成させ、更に、その容量Cに誘導性素子Lを接続する。
上記パターン線の他方の端部にはピンプローブを介して
交流成分を含む検査信号(周波数f)を印加する。Lを
適当に調整して、共振回路のインピーダンスを下げたと
き、例えば、下記(1)式が成立するようにLを調整し
たときには、 2f・L=(1/2)f・C …(1) が成立するから、 L=(1/42)×f2×C …(2) となり、換言すれば、(2)式のLを設定すれば、回路
のインピーダンスはゼロとなり、出力電圧Vはこのとき
最大値を示す。基準となる回路基板(断線などがないこ
とを確認された回路基板)を用いて共振周波数fRを印
加したときの出力電圧VをVRとすると、実際の検査対
象の回路基板を用いたときの出力電圧VXは、回路が共
振状態に近づくことが予想されるから、大きな値を示す
ことが予想される。
According to the present invention, an electrode is brought close to one end of a pattern to be inspected, a capacitor C is formed between the end and the electrode, and an inductive element L is connected to the capacitor C.
An inspection signal (frequency f) containing an AC component is applied to the other end of the pattern line via a pin probe. When L is appropriately adjusted to lower the impedance of the resonance circuit, for example, when L is adjusted so that the following equation (1) is satisfied, 2f · L = (1 /) f · C (1) ) Holds, L = (1/4 2 ) × f 2 × C (2) In other words, if L in equation (2) is set, the impedance of the circuit becomes zero and the output voltage V Indicates the maximum value at this time. Assuming that the output voltage V when the resonance frequency f R is applied using a reference circuit board (a circuit board that has been confirmed to have no disconnection, etc.) is V R , the actual circuit board to be inspected is used. output voltage V X of, since it is expected that the circuit approaches the resonance condition, is expected to show a large value.

【0008】共振させることのできる使用周波数fR
誘導素子Lとの関係は、一例として結合容量Cの値を1
0fFとした場合には、 fR = 10kHz ならば L = 25.3kH、または fR = 10MHz ならば L = 25mH、または fR = 50MHz ならば L = 1mH、または fR = 100MHz ならば L = 250μH となる。
The relationship between the operating frequency f R that can resonate and the inductive element L is, for example, as follows.
When the 0fF is, f R = 10 kHz If L = 25.3kH or f R = 10 MHz if L = 25mH or f R = 50 MHz if L = 1 mH, or f R = 100 MHz if L = 250μH,, Becomes

【0009】共振を制御する要素として、入力の検査信
号の周波数f、結合容量C、誘導素子のインダクタンス
L、があるが、例えば、電極の大きさを固定とし、測定
に際して近接距離を一定とした場合には、容量Cは例え
ば約15fFとなることが予想される。このときには、誘導
素子Lの値を、 250μH 〜 1mH程度 とし、 50MHz 〜 100MHz程度 の交流信号源を用意することで、インピーダンスを実質
的にゼロとすることができる。
Elements for controlling resonance include the frequency f of the input test signal, the coupling capacitance C, and the inductance L of the inductive element. For example, the size of the electrodes is fixed, and the proximity distance is kept constant during measurement. In such a case, the capacitance C is expected to be, for example, about 15 fF. At this time, the impedance can be made substantially zero by setting the value of the inductive element L to about 250 μH to 1 mH and preparing an AC signal source of about 50 MHz to 100 MHz.

【0010】而して、請求項1に係る、第1と第2の端
子を基板上に有するパターン線が設けられた基板の、前
記第1と第2の端子間の導通を検査する導通検査装置
は、前記第1の端子と、非接触方式で結合容量を有して
容量結合する容量結合手段と、この容量結合手段の容量
と共振回路を形成すべく、前記容量結合手段に接続され
た誘導性素子と、この誘導性素子に接続された第1のリ
ード線と、第2のリード線に接続され前記第2の端子に
接触するプローブ手段と、前記第1のリード線と第2の
リード線のいずれか一方に、交流成分を含む検査信号を
入力する信号入力手段と、前記第1のリード線と第2の
リード線のいずれか他方に、前記検査信号の出力を検出
する信号検出手段とを具備することを特徴とする。
A continuity test for inspecting continuity between the first and second terminals of a substrate provided with a pattern line having first and second terminals on the substrate according to claim 1. The device is connected to the first terminal, a capacitive coupling unit having a coupling capacitance in a non-contact manner and having a coupling capacitance, and the capacitance coupling unit to form a resonance circuit with the capacitance of the capacitive coupling unit. An inductive element, a first lead connected to the inductive element, probe means connected to a second lead and in contact with the second terminal, and a first lead connected to the second lead. Signal input means for inputting a test signal containing an AC component to one of the lead wires, and signal detection for detecting the output of the test signal to the other of the first lead wire and the second lead wire Means.

【0011】誘導性素子の取り付け位置は種々変更でき
る。而して、請求項2に係る、第1と第2の端子を基板
上に有するパターン線が設けられた基板の、前記第1と
第2の端子間の導通を検査する導通検査装置は、前記第
1の端子に直接接触するプローブ手段と、このプローブ
手段に接続された誘導性素子と、この誘導性素子に接続
された第1のリード線と、第2のリード線に接続され、
前記第2の端子と非接触方式で結合容量を有して容量結
合する容量結合手段と、前記第1のリード線と第2のリ
ード線のいずれか一方に、交流成分を含む検査信号を入
力する信号入力手段と、前記第1のリード線と第2のリ
ード線のいずれか他方に、前記検査信号の出力を検出す
る信号検出手段とを具備することを特徴とする。
The mounting position of the inductive element can be variously changed. According to a second aspect of the present invention, there is provided a continuity inspection device for inspecting continuity between the first and second terminals of a substrate provided with a pattern line having first and second terminals on the substrate. A probe means directly in contact with the first terminal, an inductive element connected to the probe means, a first lead wire connected to the inductive element, and a second lead wire connected to the second lead wire;
Capacitive coupling means for capacitively coupling with the second terminal in a non-contact manner and having a coupling capacitance, and a test signal containing an AC component is input to one of the first lead wire and the second lead wire. And a signal detecting means for detecting the output of the inspection signal on one of the first lead wire and the second lead wire.

【0012】第1の端子と第2の端子の双方に結合容量
を形成しても良い。而して、請求項3に係る、第1と第
2の端子を基板上に有するパターン線が設けられた基板
の、前記第1と第2の端子間の導通を検査する導通検査
装置は、前記第1の端子と非接触方式で結合容量を有し
て容量結合する第1の容量結合手段と、この第1の容量
結合手段の容量と共振回路を形成すべく、前記第1の容
量結合手段に接続された誘導性素子と、この誘導性素子
に接続された第1のリード線と、第2のリード線に接続
され、前記第2の端子に非接触方式で結合容量を有して
容量結合する第2の容量結合手段と、前記第1のリード
線と第2のリード線のいずれか一方に、交流成分を含む
検査信号を入力する信号入力手段と、前記第1のリード
線と第2のリード線のいずれか他方に、前記検査信号の
出力を検出する信号検出手段とを具備することを特徴と
する。
[0012] A coupling capacitance may be formed at both the first terminal and the second terminal. According to a third aspect of the present invention, there is provided a continuity inspection device for inspecting continuity between the first and second terminals of a substrate provided with a pattern line having first and second terminals on the substrate. A first capacitive coupling unit that has a coupling capacitance in a non-contact manner with the first terminal and has a capacitive coupling, and the first capacitive coupling unit that forms a resonance circuit with the capacitance of the first capacitive coupling unit. An inductive element connected to the means, a first lead connected to the inductive element, and a second lead connected to the second terminal, the second terminal having a coupling capacitance in a non-contact manner; A second capacitive coupling means for capacitively coupling, a signal inputting means for inputting a test signal containing an AC component to one of the first lead wire and the second lead wire, Signal detecting means for detecting the output of the inspection signal on one of the other of the second lead wires; And wherein the Rukoto.

【0013】本発明の目的は、請求項4のように、所定
距離離間された第1の端子群と第2の端子群とが設けら
れた導通検査用治具に依っても達成できる。この導通検
査用治具は、前記第1の端子群の夫々または一部の第1
の端部には、導通検査用の検査信号を印加できるよう
に、リード線が接続され、前記第1の端子群の夫々また
は一部の第2の端部には検査対象の基板にコンタクトす
るための接触部が夫々設けられ、前記第2の端子群の夫
々または一部には1つまたは複数の誘導性素子が接続さ
れ、前記第2の端子群の夫々または一部の第2の端部に
は、前記検査対象の基板の配線パターンと非接触で結合
容量を形成するための電極が夫々設けられたことを特徴
とする。
The object of the present invention can also be achieved by a continuity inspection jig provided with a first terminal group and a second terminal group separated by a predetermined distance. This jig for continuity inspection may be a first terminal group or a part of the first terminal group.
A lead wire is connected to an end of the first terminal group so that a test signal for continuity test can be applied, and a second end of each of the first terminal groups or a part of the first terminal group contacts a substrate to be inspected. And one or more inductive elements are connected to each or a part of the second terminal group, and a second end of each or a part of the second terminal group is provided. Each of the portions is provided with an electrode for forming a coupling capacitance in a non-contact manner with the wiring pattern of the substrate to be inspected.

【0014】上記課題は、請求項18に係る導通検査方
法にに依っても達成できる。この方法は、第1と第2の
端子を基板上に有するパターン線が設けられた基板の、
前記第1と第2の端子間の導通を検査する導通検査方法
であって、前記第1の端子に所定の電極を近接させて結
合容量を形成し、前記電極に所定の誘導性素子を接続
し、この誘導性素子に第1のリード線を接続し、前記第
2の端子に第2のリード線を接続することにより、前記
第1のリード線、誘導性素子、電極、結合容量、第1の
端子、パターン線、第2の端子、第2のリード線とによ
り共振回路を形成する工程と、前記第1のリード線と第
2のリード線のいずれか一方に交流成分を含む検査信号
を印加する印加工程と、前記第1のリード線と第2のリ
ード線のいずれか他方において、前記検査信号の出力を
検出する検出工程とを具備することを特徴とする。
The above object can also be achieved by the continuity inspection method according to claim 18. The method comprises the steps of: providing a substrate provided with a pattern line having first and second terminals on the substrate;
A continuity inspection method for inspecting continuity between said first and second terminals, wherein a predetermined electrode is brought close to said first terminal to form a coupling capacitor, and a predetermined inductive element is connected to said electrode. Then, by connecting a first lead wire to the inductive element and connecting a second lead wire to the second terminal, the first lead wire, the inductive element, the electrode, the coupling capacitor, Forming a resonance circuit with the first terminal, the pattern line, the second terminal, and the second lead; and an inspection signal including an AC component in one of the first lead and the second lead. And a detection step of detecting the output of the inspection signal in one of the first lead wire and the second lead wire.

【0015】また、同目的を達成するための請求項19
の、第1と第2の端子を基板上に有するパターン線が設
けられた基板の、前記第1と第2の端子間の導通を検査
する導通検査方法は、前記第1の端子に誘導性素子を介
して第1のリード線を直接接触させ、第2のリード線を
前記第2の端子と非接触方式で結合容量を有して容量結
合させることにより、前記第1のリード線、誘導性素
子、第1の端子、パターン線、第2の端子、電極、結合
容量、第2のリード線とにより共振回路を形成する工程
と、前記第1のリード線と第2のリード線のいずれか一
方に交流成分を含む検査信号を印加する印加工程と、前
記第1のリード線と第2のリード線のいずれか他方にお
いて、前記検査信号の出力を検出する検出工程とを具備
することを特徴とする。
[0015] In order to achieve the above object, a nineteenth aspect is provided.
A continuity inspection method for inspecting continuity between the first and second terminals of a substrate provided with a pattern line having first and second terminals on the substrate; The first lead wire is in direct contact with the second terminal and has a coupling capacitance in a non-contact manner with the second terminal through a device, and the second lead wire is inductively coupled to the second lead terminal. Forming a resonance circuit with the conductive element, the first terminal, the pattern wire, the second terminal, the electrode, the coupling capacitor, and the second lead; and selecting one of the first lead and the second lead. An application step of applying an inspection signal containing an AC component to one of them, and a detection step of detecting the output of the inspection signal in one of the first lead wire and the second lead wire. Features.

【0016】また、同目的を達成するための請求項20
の、第1と第2の端子を基板上に有するパターン線が設
けられた基板の、前記第1と第2の端子間の導通を検査
する導通検査方法は、第1のリード線に接続された誘導
性素子を第1の電極を介して前記第1の端子と非接触方
式で容量結合させ、第2のリード線を第2の電極を介し
て前記第2の端子と非接触方式で容量結合させることに
より、前記第1のリード線、誘導性素子、第1の電極、
結合容量、第1の端子、パターン線、第2の端子、第2
の電極、結合容量、第2のリード線とにより共振回路を
形成する工程と、前記第1のリード線と第2のリード線
のいずれか一方に交流成分を含む検査信号を印加する印
加工程と、前記第1のリード線と第2のリード線のいず
れか他方において、前記検査信号の出力を検出する検出
工程とを具備することを特徴とする。
[0016] In order to achieve the above object, a twentieth aspect is provided.
The method of inspecting continuity between the first and second terminals of a substrate provided with a pattern line having first and second terminals on the substrate may include the step of connecting to a first lead wire. The inductive element is capacitively coupled to the first terminal via a first electrode in a non-contact manner, and a second lead wire is capacitively coupled to the second terminal via a second electrode in a non-contact manner. By coupling, the first lead, the inductive element, the first electrode,
Coupling capacitance, first terminal, pattern line, second terminal, second terminal
Forming a resonance circuit with the electrodes, the coupling capacitance, and the second lead wire; and applying an inspection signal containing an AC component to one of the first lead wire and the second lead wire. A detecting step of detecting an output of the inspection signal in one of the first lead wire and the second lead wire.

【0017】結合容量のみを有する従来例と上記構成と
を比較すると、インダクタンスLが設けられていない場
合には、結合容量Cを例えば、10fF、使用周波数を10kH
zとすると、回路の出力インピーダンスダンスは、 1/(2fC)=1/(2 x 3.14 x 103 x 10-15)= 1.6 G
Ω となり、パターンの抵抗値測定は不可能に近い。周波数
fを100MHzとすると、インピーダンスは 1/(2 x 3.14 x 106 x 10-15)= 159 kΩ と下げることができるが、周波数をこのような高周波に
上げることはコスト的に見て現実的ではない。即ち、最
適な周波数を選択することが肝要である。
Comparing the conventional example having only the coupling capacitance with the above configuration, when the inductance L is not provided, the coupling capacitance C is set to, for example, 10 fF and the operating frequency is set to 10 kHz.
Assuming that z, the output impedance dance of the circuit is 1 / (2fC) = 1 / (2 × 3.14 × 10 3 × 10 -15 ) = 1.6 G
Ω, and it is almost impossible to measure the resistance of the pattern. If the frequency f is 100 MHz, the impedance can be reduced to 1 / (2 x 3.14 x 10 6 x 10 -15 ) = 159 kΩ, but raising the frequency to such a high frequency is realistic in terms of cost. is not. That is, it is important to select an optimal frequency.

【0018】そこで、特に導通検査方法に係る請求項2
4に依れば、更に、基準周波数決定工程を有し、この基
準周波数決定工程は、前記印加工程に先立って、所定の
基準基板に対して前記検査信号の周波数を変更しながら
印加することにより、前記基準基板の第1の端子と第2
の端子間のパターン線についての共振周波数を決定する
決定工程を有し、前記印加工程は、この共振周波数を検
査信号の周波数として、第1のリード線と第2のリード
線のいずれか一方に印加することを特徴とする。
Therefore, the present invention relates to a continuity inspection method.
According to (4), the method further includes a reference frequency determination step, wherein the reference frequency determination step is performed by changing the frequency of the inspection signal to a predetermined reference substrate while changing the frequency of the inspection signal prior to the application step. A first terminal and a second terminal of the reference substrate.
A determining step of determining a resonance frequency of a pattern line between terminals of the first and second lead wires, using the resonance frequency as a frequency of a test signal. It is characterized by applying.

【0019】上記周波数の変更範囲は前もって決めてお
く必要がある。特に、請求項25に依れば、前記決定工
程においては、前もって前記誘導素子の定数に基づいて
決定した標準周波数を中心にした所定範囲内で、基準基
板用の検査信号の周波数を変動させることを特徴とす
る。基準の基板と実の検査対象に基板には差違が発生
し、その差異が検出信号に見せかけの相違を生む場合が
ある。この誤差を補償するために、請求項26に係る方
法では、前記印加工程においては、前記決定工程におい
て決定された周波数を中心にした所定範囲内で、検査対
象の基板用の検査信号の周波数を変動させる
The frequency change range must be determined in advance. In particular, according to claim 25, in the determining step, the frequency of the inspection signal for the reference substrate is changed within a predetermined range around a standard frequency previously determined based on the constant of the inductive element. It is characterized by. In some cases, a difference occurs between a reference substrate and a substrate to be actually inspected, and the difference may cause an apparent difference in a detection signal. In order to compensate for this error, in the method according to claim 26, in the applying step, the frequency of the inspection signal for the substrate to be inspected is set within a predetermined range around the frequency determined in the determining step. Fluctuate

【0020】[0020]

【発明の実施の形態】第3図に、本発明の好適な実施形
態の動作原理を説明する図を示す。100は検査対象の
回路基板であり、その表面にパターン線101が布線さ
れている。パターン線101は2つの端部102,10
6を有し、原理的には、端部102,106間の長さお
よびピッチは問わない。パターン101の端部102に
はピンプローブ103が接触され(原理的には、プロー
ブ103は端部102に非接触で容量結合されていても
良い)、このプローブ103に交流成分を含む検査信号
が印加される。
FIG. 3 is a diagram illustrating the principle of operation of a preferred embodiment of the present invention. Reference numeral 100 denotes a circuit board to be inspected, on which pattern lines 101 are laid. The pattern line 101 has two ends 102, 10
6, and in principle, the length and the pitch between the ends 102 and 106 are not limited. A pin probe 103 is brought into contact with the end 102 of the pattern 101 (in principle, the probe 103 may be capacitively coupled to the end 102 without contact), and the probe 103 receives an inspection signal containing an AC component. Applied.

【0021】パターン101の端部106の近傍には、
電極107が配置される。電極107と端部106との
間には空間105が形成されて、この空間が容量Cを形
成する。電極107にシリーズにインダクタンスLが接
続され、このインダクタンスLにおける出力電圧Vをモ
ニタする。入力の検査信号の周波数fを、検査対象基板
で分布定数回路が成立しないような値f0に選んだ場合に
は、回路インピーダンスが低くなる条件は、(2)式と
同じように、 L=(1/42)×f0 2×C …(3) となるようにインダクタンスLを選択する。
In the vicinity of the end 106 of the pattern 101,
The electrode 107 is arranged. A space 105 is formed between the electrode 107 and the end 106, and this space forms the capacitance C. An inductance L is connected in series to the electrode 107, and an output voltage V at the inductance L is monitored. When the frequency f of the input inspection signal is selected to be a value f 0 at which the distributed constant circuit does not hold on the inspection target substrate, the condition for lowering the circuit impedance is as follows: The inductance L is selected such that (1/4 2 ) × f 0 2 × C (3)

【0022】インダクタンスLを、第3図のように電極
107側に設けるか、あるいは、ピンプローブ103側
に設けるかは本質的ではない。従って、第3図におい
て、インダクタンスLをピンプローブ103と交流電源
104との間に設けても良い。また、第3図において、
電極107を、交流電源側に移動させても良い。このよ
うな変形の実施形態では、第4図のように、電極107
が交流電源側に移動されている。第4図の例でも、容量
CとインダクタンスLとは直列となっているので、
(2)式あるいは(3)式がインピーダンスを下げる条
件となる。
Whether the inductance L is provided on the electrode 107 side as shown in FIG. 3 or on the pin probe 103 side is not essential. Therefore, the inductance L may be provided between the pin probe 103 and the AC power supply 104 in FIG. Also, in FIG.
The electrode 107 may be moved to the AC power supply side. In such a modified embodiment, as shown in FIG.
Has been moved to the AC power supply side. Also in the example of FIG. 4, since the capacitance C and the inductance L are in series,
Equation (2) or equation (3) is the condition for lowering the impedance.

【0023】さらなる変形の実施形態では、第5図のよ
うに、第3図の実施形態のピンプローブ側に更に電極1
08(結合容量C1)を設けるものである。電極107の
の結合容量をC2とすると、合成容量を考慮して、インダ
クタンスLを、 L=(1/42)×f0 2×[(C1C2)/(C1 + C2)] …(4) に従って選択する。合成容量(C1C2)/(C1 + C2)は個々の
容量(C1,C2)に比して減るから、第5図の実施形態で
は、第3図実施形態に比して、同じインダクタンスLを
用いる限りは、使用周波数fを上げなくてはならない
が、電極108側も高い位置決め精度が不要となる効果
が得られる。
In a further modified embodiment, as shown in FIG. 5, an electrode 1 is further provided on the pin probe side of the embodiment shown in FIG.
08 (coupling capacitance C 1 ). Assuming that the coupling capacitance of the electrode 107 is C 2 , the inductance L is calculated as follows: L = (1 / 2 ) × f 0 2 × [(C 1 C 2 ) / (C 1 + C 2) )] ... Select according to (4). Since the combined capacitance (C 1 C 2 ) / (C 1 + C 2 ) is reduced as compared with the individual capacitances (C 1 , C 2 ), the embodiment of FIG. 5 is different from the embodiment of FIG. Thus, as long as the same inductance L is used, the operating frequency f must be increased, but the effect that the electrode 108 side does not require high positioning accuracy is obtained.

【0024】尚、第4図の実施形態も、第5図の実施形
態でも、検査信号の入力側と出力信号のモニタ側をどち
らに取るかは任意である。
In both the embodiment of FIG. 4 and the embodiment of FIG. 5, the input side of the inspection signal and the monitor side of the output signal are arbitrary.

【0025】[0025]

【実施例】以下、上記実施形態を更に具現化した実施例
を詳細に説明する。この実施例は、複数の微細ピッチの
パターン線が布線された回路基板を検査する検査装置の
例である。第6図は、検査対象の回路基板200の一例
を示す。即ち、この回路基板200は、複数のパターン
線が布線されており、個々のパターン線の導通状態を検
査するのが実施例の検査装置の目的である。基板200
は、図面上で、左から右側にパターン線が布線されてお
り、基板の左側では隣り合うパターン線間のピッチはピ
ンプローブを立てることができる程度とする。また、基
板200の右側での隣り合うパターン線間のピッチは、
隣り合うパターン線の2つの電極が互いに接触しない程
度の間隔を有するものとする。
EXAMPLES Examples which further embody the above embodiment will be described in detail below. This embodiment is an example of an inspection apparatus for inspecting a circuit board on which a plurality of fine pitch pattern lines are laid. FIG. 6 shows an example of a circuit board 200 to be inspected. That is, the circuit board 200 is provided with a plurality of pattern lines, and the purpose of the inspection apparatus of the embodiment is to inspect the continuity of each pattern line. Substrate 200
In the drawing, pattern lines are laid from left to right on the drawing, and the pitch between adjacent pattern lines on the left side of the substrate is such that a pin probe can be set up. The pitch between adjacent pattern lines on the right side of the substrate 200 is
It is assumed that there is an interval such that two electrodes of adjacent pattern lines do not contact each other.

【0026】第7図は、第6図の回路基板200専用に
作成された治具300の例である。治具を専用とするの
は、検査対象の基板が千差万別であるからである。即
ち、パターン線の形状やピッチ間隔は基板毎に異なり、
そのために、ピンプローブや電極を個々のパターン線に
対して設けることができるか否かの判断は基板毎に異な
るからである。検査信号の入力側でピンプローブを設け
ることができなければ、第5図の方式を使用せざるを得
ず、電極を個々のパターン線に設けることができなけれ
ば、複数のパターン線に対して共通の電極を設ける方式
を採用せざるを得ないからである。従って、ピンプロー
ブの本数や配置位置、更に、電極の本数や配置位置も千
差万別にならざるを得ず、従って、作業の効率化の観点
から基板に専用の治具を用いる。
FIG. 7 is an example of a jig 300 created specifically for the circuit board 200 of FIG. The reason why the jig is dedicated is that the substrates to be inspected vary widely. That is, the shape and pitch interval of the pattern line differ for each substrate,
This is because the determination as to whether a pin probe or an electrode can be provided for each pattern line differs for each substrate. If the pin probe cannot be provided on the input side of the inspection signal, the method shown in FIG. 5 must be used, and if the electrodes cannot be provided on the individual pattern lines, a plurality of pattern lines must be used. This is because a method of providing a common electrode has to be adopted. Therefore, the number and arrangement positions of the pin probes and the number and arrangement positions of the electrodes are inevitably varied. Therefore, a jig dedicated to the substrate is used from the viewpoint of work efficiency.

【0027】第7図を参照して、治具300は例えばア
クリル板などで本体が構成され、検査対象の基板200
の形状に合わせて作成される。第6図の例の基板200
専用の治具300の本体には、スプリングで付勢された
複数のピンプローブ310(先端が基板を傷つけない程
度に先鋭化している)が治具300の左側に設けられて
おり、右側には、個々のパターン線用に設けられた電極
350が所定の位置が設定されている。ピンプローブ3
10や電極350の個々にはリード線が接続されてい
る。
Referring to FIG. 7, the main body of jig 300 is made of, for example, an acrylic plate or the like.
It is created according to the shape of. The substrate 200 in the example of FIG.
A plurality of pin probes 310 (tips of which are sharpened so as not to damage the substrate) are provided on the left side of the jig 300 on the main body of the dedicated jig 300, and are provided on the right side of the jig 300. A predetermined position of the electrode 350 provided for each pattern line is set. Pin probe 3
A lead wire is connected to each of the electrodes 10 and the electrodes 350.

【0028】第8図は、検査システム400の構成をブ
ロック図で示す。この検査システム400は、前述の治
具300を用いる例である。コントローラ410は、本
システムの全体的なシーケンスおよび制御手順を制御す
る。即ち、コントローラ410は、検査信号を生成する
回路430、1対Nマルチプレクサ、M対1マルチプレ
クサ、インダクタンス450と抵抗460とA/D変換
器470とを含むアダプタ480とを制御する。
FIG. 8 is a block diagram showing the configuration of the inspection system 400. This inspection system 400 is an example in which the aforementioned jig 300 is used. Controller 410 controls the overall sequence and control procedures of the system. That is, the controller 410 controls a circuit 430 for generating a test signal, a 1: N multiplexer, an M: 1 multiplexer, and an adapter 480 including an inductance 450, a resistor 460, and an A / D converter 470.

【0029】第8図に示されたシステムでは、第6図の
回路基板を対象としているので、マルチプレクサ420
は検査信号を入力して、N個のアナログスイッチに分配
する。N個のアナログスイッチは基板200のピンプロ
ーブの数だけ必要である。マルチプレクサ440はM個
(出力ピンの数に等しく、一般的には、M=Nである)
のアナログスイッチ出力のいずれか1つを選択して、ア
ダプタ48に出力する。
The system shown in FIG. 8 is intended for the circuit board shown in FIG.
Receives a test signal and distributes the signal to N analog switches. N analog switches are required for the number of pin probes on the board 200. M multiplexers 440 (equal to the number of output pins, typically M = N)
Of the analog switch outputs is selected and output to the adapter 48.

【0030】アダプタ480は、検査対象の基板200
毎に固有のインダクタンス450や抵抗460を有する
ので、取り外し可能なアダプタ構成とした。次に、第9
図,第10図を参照して本検査システムの制御手順を説
明する。この制御手順は、基準ワーク(断線などの不良
がないことが確認されているワーク)を測定することに
より、基準ワークの個々のパターン線のインピーダンス
等を測定し(第9図の制御手順)、検査対象のワークに
ついてのインピーダンスを計測して、この被検査ワーク
のインピーダンスと基準ワークのインピーダンスとを比
較することにより、不良個所(断線およびハーフショー
ト)を検出(その検出に基づく不良基板の除外)を行う
(第10図)ものである。
The adapter 480 is connected to the substrate 200 to be inspected.
Since each has an inherent inductance 450 and resistance 460, a detachable adapter configuration was adopted. Next, the ninth
A control procedure of the present inspection system will be described with reference to FIGS. In this control procedure, the impedance of each pattern line of the reference work is measured by measuring a reference work (a work confirmed to have no defect such as disconnection) (the control procedure in FIG. 9). By measuring the impedance of the work to be inspected and comparing the impedance of the work to be inspected with the impedance of the reference work, a defective portion (disconnection and half-short) is detected (excluding a defective board based on the detection). (FIG. 10).

【0031】第9図のステップS2において、基準のワ
ークをセットする。ステップS4では、この基準ワーク
に対して治具300をセットする。このセットにより、
治具に設けられた複数の電極が検査対象パターンの端部
に非接触で近接する。ステップS6では、カウンタNと
カウンタMとを1に初期化する。ステップS8では、発
信器430からの検査信号の周波数を基準周波数f0
−10%、即ち、 (1−1/10)・f0= (9/10)・f0 に設定する。ステップS10では、マルチプレクサ42
0と440とをセットして、カウンタN,Mにより選択
されたパターン線に周波数f0の検査信号を印加する。
このとき、カウンタNにより指定されたアナログスイッ
チのみがONして、他のスイッチは接地側にシャントさ
れる。また、マルチプレクサ440では、カウンタMに
より指定されたアナログスイッチのみがONして、他の
スイッチは接地側にシャントされる。これにより、N番
目のアナログスイッチがONして検査信号が値N,Mで
指定されたパターン線に印加されて、その線の出力信号
がマルチプレクサ440のM番目のアナログスイッチを
介してアダプタ480に入力される。
In step S2 of FIG. 9, a reference work is set. In step S4, the jig 300 is set on the reference work. With this set,
The plurality of electrodes provided on the jig are in non-contact proximity to the end of the pattern to be inspected. In step S6, the counter N and the counter M are initialized to one. In step S8, the frequency of the inspection signal from the transmitter 430 is set to −10% of the reference frequency f 0 , that is, (1-1 / 10) · f 0 = (9/10) · f 0 . In step S10, the multiplexer 42
0 and 440 are set, and a test signal having a frequency f 0 is applied to the pattern line selected by the counters N and M.
At this time, only the analog switch designated by the counter N is turned on, and the other switches are shunted to the ground side. In the multiplexer 440, only the analog switch designated by the counter M is turned on, and the other switches are shunted to the ground. As a result, the N-th analog switch is turned on, the inspection signal is applied to the pattern line specified by the values N and M, and the output signal of that line is sent to the adapter 480 via the M-th analog switch of the multiplexer 440. Is entered.

【0032】アダプタ480により検出されたパターン
線NMの出力信号VNMはステップS12で測定されて、
コントローラ410の所定のメモリに記憶される。ステ
ップS14では、検査信号の周波数をΔfだけ増加す
る。この増加した周波数の検査信号により、ステップS
12では出力電圧を計測する。この操作をステップS1
6で、周波数fが11/10・f0を越えるまで繰り返す。ス
テップS12乃至ステップS16を繰り返すことにより
得られた複数の測定値VNMは第11図に示すように、ピ
ーク値を示すことが予想される。このときに出力信号値
をVRN M(添え字のRは基準を表す)とし、周波数をf
RNMとし、コントローラのメモリに記憶する。ステップ
S22では、基準力信号値VRNMから当該電流経路NM
のインピーダンスZRNMを求める。
The output signal V NM of the pattern line NM detected by the adapter 480 is measured in step S12,
It is stored in a predetermined memory of the controller 410. In step S14, the frequency of the inspection signal is increased by Δf. According to the test signal of the increased frequency, step S
At 12, the output voltage is measured. This operation is performed in step S1.
At 6, the process is repeated until the frequency f exceeds 11/10 · f 0 . A plurality of measurement values V NM obtained by repeating steps S12 to S16 are expected to show peak values as shown in FIG. At this time, the output signal value is V RN M (the subscript R represents the reference), and the frequency is f
Store as RNM in the memory of the controller. In step S22, the current path NM is calculated from the reference force signal value V RNM.
Is obtained.

【0033】これらのステップS8乃至ステップS24
までの操作を繰り返すにより、任意のパターン線NMに
ついての、基準力信号値VRNMを与える基準周波数fRNM
と、その電流経路NMのインピーダンスZRNMとの組合
せを得ることができた。これらのデータは組として、メ
モリに記憶され、引数NMによりメモリから取り出し可
能である。
These steps S8 to S24
By repeating the above operations, the reference frequency f RNM for giving the reference force signal value V RNM for an arbitrary pattern line NM
And the impedance Z RNM of the current path NM. These data are stored in the memory as a set, and can be retrieved from the memory by the argument NM.

【0034】第1の制御手順により、検査対象のワーク
の測定を行う。即ち、ステップS30では検査対象ワー
クをセットする。ステップS32では治具をこのワーク
に対してセットする。ステップS34では、カウンタ
N,Mを初期化する。ステップS36では、前述のメモ
リから基準周波数fRNMと基準インピーダンスZRNMの組
合せを読み出す。ステップS38では、この基準周波数
RNMの検査信号を対象基板のNMパターン線に対して
印加する。ステップS49では、このパターン線からの
出力信号VNMを計測することにより、電流経路NMのZ
XNMを計算する。ステップS42では、このワークのイ
ンピーダンスZNMを ZNM=|ZXNMRNM| に基づいて計算する。ステップS44では、ステップS
42で計算したインピーダンスZNMが所定の閾値THNM
を越えているか否かを判断する。インピーダンスが閾値
を大きく超えているときは、その電流経路NMは不良と
判定し(ステップS46)、越えていないときは正常と
判定する。
According to the first control procedure, the work to be inspected is measured. That is, in step S30, the work to be inspected is set. In step S32, a jig is set for this work. In step S34, the counters N and M are initialized. In step S36, a combination of the reference frequency f RNM and the reference impedance Z RNM is read from the aforementioned memory. In step S38, the inspection signal of the reference frequency f RNM is applied to the NM pattern line of the target substrate. In step S49, by measuring the output signal V NM from this pattern line, the Z of the current path NM is measured.
Calculate XNM . In step S42, the impedance Z NM of the work is calculated based on Z NM = | Z XNM Z RNM | In step S44, step S
The impedance Z NM calculated at 42 is a predetermined threshold value TH NM
It is determined whether or not exceeds. If the impedance greatly exceeds the threshold value, the current path NM is determined to be defective (step S46), and if not, it is determined to be normal.

【0035】ステップS36乃至ステップS52では、
全電流経路について上記判定を行う。基板の正常/不良
の判定は、1つでも不良の電流経路が存在したならば
(これに限らないが)、その基板を不良と判定する。 〈他の実施形態〉上記実施形態では、第3図などに示す
ように、誘導素子としてのコイル(L)は、電極と回路
基板との間に形成された結合容量(C)に対して直列に
接続されていたが、第13図のように、Cに対してLを
並列に接続して、Cと接地間の電圧を測定するようにし
ても良い。この接続方法により、共振強度を上げること
ができ、第8図のシステム構成で第9図,第10図の制
御手順に実質的にそのまま採用することができる。
In steps S36 to S52,
The above determination is made for all current paths. The board is determined to be normal / defective if at least one defective current path exists (although not limited to this), the board is determined to be defective. <Other Embodiments> In the above embodiment, as shown in FIG. 3 and the like, the coil (L) as an inductive element is connected in series with the coupling capacitance (C) formed between the electrode and the circuit board. However, as shown in FIG. 13, it is also possible to connect L in parallel with C and measure the voltage between C and ground. With this connection method, the resonance intensity can be increased, and the system configuration shown in FIG. 8 can be used substantially as it is in the control procedure shown in FIGS. 9 and 10.

【0036】尚、この際に、共振強度を上げる為に、電
流検出抵抗を取り去るようにする。また、上記実施形態
と同じように、基準基板を用いて、種々の経路について
出力電圧と抵抗値の相関を予め取るようにする。 〈センサの具体例〉第5図,第6図に示したセンサの形
状は概念化したものであり、通常、センサ電極の形状は
検査対象の経路パターンの形状に合わせることが好まし
い。第14図に検査対象の回路基板500の一例を示
す。
At this time, in order to increase the resonance intensity, the current detection resistor is removed. Further, similarly to the above-described embodiment, the correlation between the output voltage and the resistance value for various paths is obtained in advance by using the reference substrate. <Specific Example of Sensor> The shape of the sensor shown in FIGS. 5 and 6 is conceptualized, and it is usually preferable that the shape of the sensor electrode conforms to the shape of the path pattern to be inspected. FIG. 14 shows an example of a circuit board 500 to be inspected.

【0037】第14図において、破線で示された501
は将来検査対象の基板に実装されるべき電子装置(LS
I等)を示す。この基板500の上には、電子装置50
1の入出力ピン(不図示)が将来接続されるべき経路パ
ターン500a,500b,500d,500eが設け
られている。第15図に、上記経路パターン500a…
の検査を行うためのセンサアッセンブリ600を示す。
即ち、第15図において、センサ電極板そのものは、一
部が切り欠かれた矩形の導電板620である。導電板6
20は接地電極板610によって囲まれている。また、
矩形形状のセンサ電極板620の内部は切り欠かれ、そ
の切り欠かれた内部に同じく接地電極板630が形成さ
れている。矩形形状のセンサ電極板620は、一部が6
40において切り欠かれ、C字状の形状を有する。切り
欠き640は、接地電極板610と630とを同じ接地
電位に保つための、電極板610と630と接続する線
路を形成する。かくして、センサ電極板620が、シー
ルドとして機能する接地電極板610と630とによっ
て挟まれていることになる。
In FIG. 14, reference numeral 501 indicated by a broken line
Is an electronic device (LS) to be mounted on the board to be inspected in the future.
I etc.). The electronic device 50 is placed on the substrate 500.
Path patterns 500a, 500b, 500d, and 500e to which one input / output pin (not shown) is to be connected in the future are provided. In FIG. 15, the route patterns 500a.
10 shows a sensor assembly 600 for performing the inspection of FIG.
That is, in FIG. 15, the sensor electrode plate itself is a rectangular conductive plate 620 with a part cut away. Conductive plate 6
Reference numeral 20 is surrounded by a ground electrode plate 610. Also,
The inside of the rectangular sensor electrode plate 620 is cut out, and the ground electrode plate 630 is formed inside the cutout. Part of the rectangular sensor electrode plate 620 is 6
It is notched at 40 and has a C-shaped shape. Notch 640 forms a line connecting electrode plates 610 and 630 to keep ground electrode plates 610 and 630 at the same ground potential. Thus, the sensor electrode plate 620 is sandwiched between the ground electrode plates 610 and 630 functioning as a shield.

【0038】コイルLは、第15図に示すように、セン
サ電極板620と出力端子線650との間にセットされ
る。上記のようなセンサアッセンブリ600は、上記検
査対象回路基板500のパターン経路500a…が設け
られた面側に接近される。第15図の例では、パターン
経路500a…は基板500の下面に設けられているの
で、センサアッセンブリ600は第15図の下側に接近
される。第15図において、700はセンサアッセンブ
リ600の基板のセンサ電極が設けられた反対側(第1
5図の例では下側)に設けられたシールド板である。こ
のシールド板700は、センサの接地電極板610と実
質的に同じ大きさを有するが、同図に示されているよう
に、一部に切り欠き730が設けられている。この切り
欠き730は、センサ電極板620のパターンに実質的
に一致させている。即ち、センサ電極板620について
は、センサと同じ面で接地電極板610と630とで挟
むことによりシールド効果を発揮させ、反対側の面で
は、上記接地電極板610,630に対応させてシール
ド板710,720を設け、センサ電極板620に対応
させてシールド板を設けないことによりS/N比を向上さ
せている。
The coil L is set between the sensor electrode plate 620 and the output terminal line 650, as shown in FIG. The above-described sensor assembly 600 is brought closer to the surface of the circuit board 500 to be inspected on which the pattern paths 500a are provided. In the example of FIG. 15, since the pattern paths 500a are provided on the lower surface of the substrate 500, the sensor assembly 600 is moved closer to the lower side of FIG. In FIG. 15, reference numeral 700 denotes an opposite side of the substrate of the sensor assembly 600 on which the sensor electrodes are provided (first side).
It is a shield plate provided on the lower side in the example of FIG. 5). The shield plate 700 has substantially the same size as the ground electrode plate 610 of the sensor, but is partially provided with a notch 730 as shown in FIG. The notch 730 substantially matches the pattern of the sensor electrode plate 620. That is, the sensor electrode plate 620 exerts a shielding effect by being sandwiched between the ground electrode plates 610 and 630 on the same surface as the sensor, and has a shield plate corresponding to the ground electrode plates 610 and 630 on the opposite surface. 710 and 720 are provided, and the S / N ratio is improved by not providing a shield plate corresponding to the sensor electrode plate 620.

【0039】尚、センサ電極板620を略矩形(若しく
はC字状形状)としたのは、第14図に示した検査対象
基板上には、経路パターン500a…の複数の端部が矩
形の辺を形成するように並んでいるためである。従っ
て、検査対象の経路パターンの端部の分布が任意の形状
を取っている場合には、その分布形状に合わせたセンサ
電極板の形状を作成する。例えば、複数の経路パターン
500a…の端部が全体で例えば三角形の各辺に沿って
分布している場合には、センサ電極板の形状を、結合容
量Cを確保できる程度の幅を有し、上記三角形の各辺に
沿った帯形状を有するものとすればよい。
The reason why the sensor electrode plate 620 is made substantially rectangular (or C-shaped) is that a plurality of ends of the path patterns 500a are rectangular sides on the substrate to be inspected shown in FIG. This is because they are arranged so as to form. Therefore, when the distribution of the end portion of the path pattern to be inspected has an arbitrary shape, the shape of the sensor electrode plate is created according to the distribution shape. For example, when the ends of the plurality of path patterns 500a are distributed along the entire sides of the triangle, for example, the shape of the sensor electrode plate has a width enough to secure the coupling capacitance C, What is necessary is just to have a strip | belt shape along each side of the said triangle.

【0040】〈検査システムの設計方法〉上記実施形態
の説明から明らかなように、本検査システムの主眼は、
共振状態を発生させて、回路全体のインピーダンスを下
げることにより出力電圧のレベルを上げることにある。
共振状態を発生させるために所定の条件が満たされるこ
とが必要であり、その条件に影響を与える要素として、 ・結合容量C(即ち、経路パターンの線幅、センサ電極
板の面積・幅、パターン−電極間距離) ・誘導定数L ・印加周波数f がある。明らかに、周波数fは電気電子的に変更が容易
であるので、上記実施形態が採用しているように、共振
点を探るのには好適である。しかしながら、結合容量C
の値は一般的に小さいので、共振状態が高い周波数で得
られる場合があるが、高い共振点は検査システム全体で
動作の不安定や信号リークをもたらすので、過度に高い
周波数fを用いるのは好ましくない。
<Design Method of Inspection System> As is clear from the description of the above embodiment, the main focus of the inspection system is as follows.
An object of the present invention is to raise the output voltage level by lowering the impedance of the entire circuit by generating a resonance state.
In order to generate a resonance state, it is necessary that a predetermined condition is satisfied. Factors affecting the condition include: coupling capacitance C (that is, the line width of the path pattern, the area / width of the sensor electrode plate, the pattern -Induction constant L-Applied frequency f. Obviously, since the frequency f can be easily changed electronically and electronically, it is suitable for finding a resonance point as employed in the above embodiment. However, the coupling capacitance C
Is generally small, so that a resonance state may be obtained at a high frequency, but since a high resonance point causes operation instability and signal leakage in the entire inspection system, it is not appropriate to use an excessively high frequency f. Not preferred.

【0041】また、結合容量Cに影響を与える検査対象
基板の経路パターンの線幅や長さは変更することが一般
的には許されないものである。そこで、提案されるべき
システムの設計方法は、 I: まず、検査対象基板の経路パターンの線幅や長
さ、さらにはセンサ電極の大きさ・面積を考慮して、結
合容量Cが50fF〜1pF程度に収まるように、センサ電極
を設計する。 II: 次に、共振周波数が、即ち、発信器の基本周波数
が5MHz〜10MHzの範囲内に収まるように、誘導素子Lの
値を決定する。実験によれば、誘導素子は、20mH乃至25
μHの範囲が好ましい。
Further, it is generally not allowed to change the line width or length of the path pattern of the inspection target substrate which affects the coupling capacitance C. Therefore, the design method of the system to be proposed is as follows: I: First, the coupling capacitance C is set to 50 fF to 1 pF in consideration of the line width and length of the path pattern of the inspection target substrate and the size and area of the sensor electrode. The sensor electrode is designed to be within the range. II: Next, the value of the inductive element L is determined so that the resonance frequency, that is, the fundamental frequency of the transmitter falls within the range of 5 MHz to 10 MHz. According to experiments, the inductive element is between 20 mH and 25
A range of μH is preferred.

【0042】以上の設計方法で設計された検査システム
は、システム全体が高周波的に安定しており、また最適
な共振点も容易に見つかるものとなる。 〈変形例〉 M-1: 上記実施形態の検査システムに対して、第1実
施形態乃至第3実施形態の検査原理のいずれをも適用可
能である。 M-2: 上記実施例では、基準ワークにより基準周波数
を求める場合には、標準周波数f0の±10%(±δf
とする)の範囲で変動させて、ピークを検出していた
が、その変動範囲δfはこれに限られるものではない。
In the inspection system designed by the above design method, the whole system is stable at high frequencies, and the optimum resonance point can be easily found. <Modifications> M-1: Any of the inspection principles of the first to third embodiments can be applied to the inspection system of the above embodiment. M-2: In the above embodiment, when the reference frequency is obtained from the reference work, ± 10% of the standard frequency f 0 (± δf
), And the peak is detected, but the variation range δf is not limited to this.

【0043】例えば、連続測定する対象の検査基板が多
岐にわたり、基準周波数の変動幅が大きいときは、ピー
ク探索のための変動幅±δfを大きくする必要がある。
従って、連続測定する複数の基板、あるいは1枚の基板
の複数のパターン線で基準周波数が大きく異なることが
予定されているときは、変動幅±δfを前もって大きく
取る必要がある。但し、変動幅±δfを大きくとること
は検査に要する時間を増加させるので、その点を考慮し
て決定する必要がある。 M-3: 上記実施形態では、複数の電流経路(パターン
線)の夫々に対して電極を設けていたが、本発明はこれ
に限定されない。特に、出力側のパターン戦艦のピッチ
が狭いときは、複数のパターン線に対して共通の電極を
設ける必要がある。これにより、電極の数が少なくする
ことができるために、治具を高精度に位置決めする必要
性が減少する。
For example, when the number of test substrates to be continuously measured is diversified and the reference frequency varies widely, it is necessary to increase the variation ± δf for searching for a peak.
Therefore, when the reference frequency is expected to be significantly different between a plurality of substrates to be continuously measured or a plurality of pattern lines of one substrate, it is necessary to increase the variation width ± δf in advance. However, increasing the variation width ± δf increases the time required for inspection, and therefore, it is necessary to determine the variation in consideration of this point. M-3: In the above embodiment, an electrode is provided for each of the plurality of current paths (pattern lines), but the present invention is not limited to this. In particular, when the pitch of the pattern battleship on the output side is narrow, it is necessary to provide a common electrode for a plurality of pattern lines. Thus, the number of electrodes can be reduced, so that the necessity of positioning the jig with high precision is reduced.

【0044】第12図は、1つの検査基板の全パターン
線を2つの電極107a,107bとにより検査する場
合の構成を示す。個々の電極に対して1つのアナログス
イッチが必要である。第12図の例では、電極107a
がカバーするパターン線の基準周波数と電極107bが
カバーするパターン線の基準周波数とが異なるために、
夫々に、インダクタンス450a,450bを設けた。
基準周波数が大きく異ならないと予想されるときには、
インダクタンスを1つに減らすことができ、1つにでき
る場合には、前記実施例と同じように、そのインダクタ
ンスを第12図と異なって、アダプタ側に移動させるこ
とができる。 M-4: インダクタンスLの個数は使用周波数fに依存
する。周波数fが高いときには、インダクタンスLの設
置位置は検査対象に基板に十分に近いことが好ましい。
従って、かかる場合には、同じ値の複数のインダクタン
スをマルチプレクサ440内においてアナログスイッチ
の全段に夫々は位置する必要がある。 M-5: 上記実施形態ならびに実施例では、共振状態を
現出させるのに、周波数fを変化させていたが、本発明
はこれに限定されず、例えば、結合容量Cまたはインダ
クタンスLを変更させても良い。
FIG. 12 shows a configuration in which all the pattern lines of one inspection board are inspected by two electrodes 107a and 107b. One analog switch is required for each electrode. In the example of FIG. 12, the electrode 107a
Is different from the reference frequency of the pattern line covered by the electrode 107b.
Each was provided with an inductance 450a, 450b.
If the reference frequencies are not expected to differ significantly,
The inductance can be reduced to one, and if it can be reduced to one, the inductance can be moved to the adapter side differently from FIG. 12, as in the previous embodiment. M-4: The number of inductances L depends on the operating frequency f. When the frequency f is high, the installation position of the inductance L is preferably sufficiently close to the substrate to be inspected.
Therefore, in such a case, a plurality of inductances having the same value need to be located at all stages of the analog switch in the multiplexer 440. M-5: In the above embodiments and examples, the frequency f was changed to make the resonance state appear. However, the present invention is not limited to this. For example, the coupling capacitance C or the inductance L was changed. May be.

【0045】例えば、インダクタンスLを変更する場合
には、複数タップのインダクタンスチップをアダプタ4
80内あるいはマルチプレクサ330内に、あるいは、
電極の近傍に直付けにより設ける。結合容量Cを変更す
る必要性は、例えば、電極の大きさがバラバラの場合
に、複数のパターン線(複数の電流経路)に対して共振
周波数を一致させるためである。 M-6: インダクタンスLの値は用いる発信器の周波数
に応じて決めるべきである。本発明では共振状態におい
てインピーダンスを測定することが本質であり、共振状
態が得られる限りでは、周波数fを変えても、結合容量
Cを変えても、インダクタンスLを変えても達成でき
る。しかしながら、周波数を上げることは、回路基板全
般において漏れ電流を増やすこととなり、測定精度が下
がるという問題を発生させる。そこで、共振周波数を上
げないで共振状態を得るためには、インダクタンスLの
値を大きくするべきである。上記実施形態では、共振周
波数を約5MHzに設定している。
For example, when changing the inductance L, the inductance chip having a plurality of taps is connected to the adapter 4.
80 or within the multiplexer 330, or
It is provided directly near the electrode. The reason why the coupling capacitance C needs to be changed is, for example, to match the resonance frequency to a plurality of pattern lines (a plurality of current paths) when the sizes of the electrodes are different. M-6: The value of the inductance L should be determined according to the frequency of the transmitter used. In the present invention, it is essential to measure the impedance in the resonance state, and as long as the resonance state can be obtained, it can be achieved by changing the frequency f, changing the coupling capacitance C, or changing the inductance L. However, increasing the frequency increases the leakage current in the entire circuit board, causing a problem that the measurement accuracy is reduced. Therefore, in order to obtain a resonance state without increasing the resonance frequency, the value of the inductance L should be increased. In the above embodiment, the resonance frequency is set to about 5 MHz.

【0046】また、共振状態を変更するために結合容量
を変更することも可能である。この場合、電極の大きさ
を変えて結合容量Cを変更することは好ましくないの
で、例えば電極が大きくて電極による結合容量C0が大
きくて共振が過大になる場合にのみ、別途、共振振幅を
避けるための減衰用コンデンサCXをC0に直列に設ける
ことも必要である。 M-7: 上記実施例では、周波数を、ステップS12乃
至ステップS16で、±10%の範囲内で変更している
間に、ピークが発見されることを前提としている。実際
には、ピークが発見できない場合がある。そこで、第9
図のフローチャートを次のように変形することを提案す
る。
It is also possible to change the coupling capacitance to change the resonance state. In this case, since it is not preferable to change the size of the coupling capacitor C by changing the electrode, for example, only when the resonance is large electrode coupling capacitance C 0 by larger electrodes becomes excessive, separately, the resonant amplitude It is also necessary to provide an attenuating capacitor C X in series with C 0 to avoid this. M-7: In the above embodiment, it is assumed that a peak is found while the frequency is changed within a range of ± 10% in steps S12 to S16. In practice, peaks may not be found. Therefore, the ninth
It is proposed to modify the flowchart in the figure as follows.

【0047】即ち、1つの変形例は、ピークを検出する
のではなく、±10%の区間内の最大値を与えた周波数
を共振点と見なして、その周波数を基準周波数とするの
である。第2の変形例は、ピーク値、即ち、極大値が発
見されなかった場合には、極大値が発見されるまで、変
動範囲を拡大するように、ステップS16を変更する。 M-8: 上記実施例の、検査対象のワークを検査する手
順(第10図)では、基準ワークを用いて得られた基準
周波数fRNMを用いていた。これは、基準ワークと実際
の検査ワークとをそれぞれ治具に装着する際に位置ずれ
が発生していないことを前提としていたからである。し
かし、実際には位置ずれをゼロとすることは困難な場合
がある。かかる場合には、位置ずれの補正を考慮しない
と、位置ずれによるインピーダンスの増加(見かけ上の
増加)をパターン線の不良によるインピーダンスの増加
と誤判断するおそれがある。そこで、次のように制御手
順を変形することを提案する。
That is, in one modified example, a frequency at which a maximum value within a range of ± 10% is given is regarded as a resonance point and the frequency is used as a reference frequency, instead of detecting a peak. In the second modification, if a peak value, that is, a maximum value is not found, step S16 is changed so as to expand the fluctuation range until a maximum value is found. M-8: In the procedure for inspecting the work to be inspected in the above embodiment (FIG. 10), the reference frequency f RNM obtained using the reference work was used. This is because it is assumed that no displacement occurs when the reference work and the actual inspection work are respectively mounted on the jig. However, it may be difficult to actually reduce the displacement to zero. In such a case, if the correction of the positional deviation is not taken into consideration, an increase in the impedance (apparent increase) due to the positional deviation may be erroneously determined as an increase in the impedance due to a defective pattern line. Therefore, it is proposed to modify the control procedure as follows.

【0048】即ち、基準ワークに対して適用されたピー
ク検出の手順を、実ワークの検査に対しても適用するの
である。具体的には、ステップS12乃至ステップS1
6に類似のステップをステップS38(第10図)に置
き換える。このとき、ステップS16のf0を、ステッ
プS36で読み出したfRNMに置き換える。換言すれ
ば、fRNMを中心にして、±10%(±10の値に限定
されないが)の範囲で変動させて、共振状態を発生させ
るピーク周波数を探索するのである。このような変更は
位置ずれに対しても有効に対処できる。 M-9: 本発明では、誘導性素子、即ち、インダクタン
スLは実際には種々の形状のものを用いても良い。しか
し、使用周波数が比較的高くなる場合には、インダクタ
ンスの取り付けには注意を払わねばならない。 M-10: 本発明では、誘導性素子、即ち、インダクタン
スLは実際には種々の形状のものを用いても良い。しか
し、使用周波数が比較的高くなる場合には、インダクタ
ンスの取り付けには注意を払わねばならない。第13図
は、インダクタンスをコイルとした場合の、そのコイル
の取り付け状態を説明する。 M-11: 検査信号は交流成分を有していれば、正弦波に
限られず、例えばパルス列、さらには単発パルスでも良
い。
That is, the procedure of peak detection applied to the reference work is also applied to the inspection of the actual work. Specifically, Steps S12 to S1
Steps similar to step 6 are replaced with step S38 (FIG. 10). At this time, f 0 in step S16 is replaced with f RNM read in step S36. In other words, the peak frequency at which the resonance state is generated is searched for by varying the range of ± 10% (not limited to ± 10) around f RNM . Such a change can effectively cope with a displacement. M-9: In the present invention, the inductive element, that is, the inductance L may actually have various shapes. However, when the operating frequency is relatively high, care must be taken in mounting the inductance. M-10: In the present invention, the inductive element, that is, the inductance L may actually have various shapes. However, if the operating frequency is relatively high, care must be taken in mounting the inductance. FIG. 13 illustrates the mounting state of the coil when the inductance is a coil. M-11: The test signal is not limited to a sine wave as long as it has an AC component, and may be, for example, a pulse train or a single pulse.

【0049】[0049]

【発明の効果】以上説明したように、本発明の回路基板
の導通検査装置および方法によれば、低い周波数での共
振状態を現出させることにより回路インピーダンスを下
げることが可能となり、その結果出力信号のSN比を向上
させて、精度の高い導通検査を行うことができる。
As described above, according to the circuit board continuity inspection apparatus and method of the present invention, it is possible to lower the circuit impedance by causing a resonance state at a low frequency to appear, and as a result, the output By improving the signal-to-noise ratio of a signal, a highly accurate continuity test can be performed.

【0050】特に、接触方式の使用を維持したまま、非
接触方式を採用することができるので、プローブの本数
を減らすことができ、コストダウンへの寄与が大きい。
また、例えば10〜100Ω程度の低い抵抗値を導通状
態として測定することができた。
In particular, since the non-contact method can be adopted while maintaining the use of the contact method, the number of probes can be reduced, which greatly contributes to cost reduction.
In addition, a low resistance value of, for example, about 10 to 100 Ω could be measured as a conductive state.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 従来例に係るコンタクト式の検査装置の原理
的構成を示す図。
FIG. 1 is a diagram showing a basic configuration of a contact-type inspection device according to a conventional example.

【図2】 従来例に係る非接触式の検査装置の原理的構
成を示す図。
FIG. 2 is a diagram showing a basic configuration of a non-contact type inspection apparatus according to a conventional example.

【図3】 本発明の実施形態にかかる検査装置の原理的
構成を示す図。
FIG. 3 is a diagram showing a basic configuration of an inspection apparatus according to the embodiment of the present invention.

【図4】 本発明の他の実施形態にかかる検査装置の原
理的構成を示す図。
FIG. 4 is a diagram showing a basic configuration of an inspection apparatus according to another embodiment of the present invention.

【図5】 本発明のさらに他の実施形態にかかる検査装
置の原理的構成を示す図。
FIG. 5 is a diagram showing a basic configuration of an inspection apparatus according to still another embodiment of the present invention.

【図6】 実施例装置に用いられる一例としての検査対
象基板の外観を示す上面図。
FIG. 6 is a top view illustrating an appearance of a substrate to be inspected as an example used in the apparatus of the embodiment.

【図7】 実施例装置に用いられる治具の外観を示す側
面図、上面図。
FIGS. 7A and 7B are a side view and a top view showing the appearance of a jig used in the apparatus of the embodiment.

【図8】 実施例装置のシステム構成を示す図。FIG. 8 is a diagram showing a system configuration of an embodiment apparatus.

【図9】 実施例装置における全体的制御手順を説明す
るフローチャート。
FIG. 9 is a flowchart illustrating an overall control procedure in the apparatus according to the embodiment.

【図10】 実施例装置の全体的制御手順を説明するフ
ローチャート。
FIG. 10 is a flowchart for explaining an overall control procedure of the embodiment apparatus.

【図11】 実施例装置におけるピーク探索動作を説明
するグラフ図。
FIG. 11 is a graph illustrating a peak search operation in the apparatus according to the embodiment.

【図12】 変形例に係る検査装置の一部構成を示すブ
ロック図。
FIG. 12 is a block diagram showing a partial configuration of an inspection device according to a modification.

【図13】 他の実施形態に従った誘導素子Lと結合容
量Cとの接続関係を示す図。
FIG. 13 is a diagram showing a connection relationship between an inductive element L and a coupling capacitor C according to another embodiment.

【図14】 検査対象の基板の具体例を示す図。FIG. 14 is a view showing a specific example of a substrate to be inspected.

【図15】 図14の基板を検査するためのセンサ電極
板の構成を示す図であって、正面図および側断面図を含
む。
15 is a diagram showing a configuration of a sensor electrode plate for inspecting the substrate of FIG. 14, including a front view and a side sectional view.

Claims (29)

【特許請求の範囲】[Claims] 【請求項1】 第1と第2の端子を基板上に有するパタ
ーン線が設けられた基板の、前記第1と第2の端子間の
導通を検査する導通検査装置において、 前記第1の端子と、非接触方式で結合容量を有して容量
結合する容量結合手段と、 この容量結合手段の容量と共振回路を形成すべく、前記
容量結合手段に接続された誘導性素子と、 この誘導性素子に接続された第1のリード線と、 第2のリード線に接続され前記第2の端子に接触するプ
ローブ手段と、 前記第1のリード線と第2のリード線のいずれか一方
に、交流成分を含む検査信号を入力する信号入力手段
と、 前記第1のリード線と第2のリード線のいずれか他方
に、前記検査信号の出力を検出する信号検出手段とを具
備することを特徴とする回路基板の導通検査装置。
1. A continuity inspection device for inspecting continuity between said first and second terminals on a substrate provided with a pattern line having first and second terminals on said substrate, wherein said first terminal A capacitive coupling means having a coupling capacitance in a non-contact manner and having a capacitive coupling; an inductive element connected to the capacitive coupling means so as to form a resonance circuit with the capacitance of the capacitive coupling means; A first lead wire connected to the element, a probe connected to the second lead wire and in contact with the second terminal; and one of the first lead wire and the second lead wire, Signal input means for inputting a test signal containing an AC component, and signal detection means for detecting an output of the test signal on one of the first lead wire and the second lead wire. Circuit board continuity inspection device.
【請求項2】 第1と第2の端子を基板上に有するパタ
ーン線が設けられた基板の、前記第1と第2の端子間の
導通を検査する導通検査装置において、 前記第1の端子に直接接触するプローブ手段と、 このプローブ手段に接続された誘導性素子と、 この誘導性素子に接続された第1のリード線と、 第2のリード線に接続され、前記第2の端子と非接触方
式で結合容量を有して容量結合する容量結合手段と、 前記第1のリード線と第2のリード線のいずれか一方
に、交流成分を含む検査信号を入力する信号入力手段
と、 前記第1のリード線と第2のリード線のいずれか他方
に、前記検査信号の出力を検出する信号検出手段とを具
備することを特徴とする回路基板の導通検査装置。
2. A continuity inspection device for inspecting continuity between said first and second terminals on a substrate provided with a pattern line having first and second terminals on said substrate, wherein said first terminal is A probe connected directly to the probe, an inductive element connected to the probe, a first lead wire connected to the inductive element, and a second terminal connected to a second lead. A capacitive coupling unit that has a coupling capacitance in a non-contact manner and capacitively couples; a signal input unit that inputs a test signal including an AC component to one of the first lead wire and the second lead wire; A continuity inspection device for a circuit board, comprising: a signal detection unit that detects an output of the inspection signal on one of the first lead wire and the second lead wire.
【請求項3】 第1と第2の端子を基板上に有するパタ
ーン線が設けられた基板の、前記第1と第2の端子間の
導通を検査する導通検査装置において、 前記第1の端子と非接触方式で結合容量を有して容量結
合する第1の容量結合手段と、 この第1の容量結合手段の容量と共振回路を形成すべ
く、前記第1の容量結合手段に接続された誘導性素子
と、 この誘導性素子に接続された第1のリード線と、 第2のリード線に接続され、前記第2の端子に非接触方
式で結合容量を有して容量結合する第2の容量結合手段
と、 前記第1のリード線と第2のリード線のいずれか一方
に、交流成分を含む検査信号を入力する信号入力手段
と、 前記第1のリード線と第2のリード線のいずれか他方
に、前記検査信号の出力を検出する信号検出手段とを具
備することを特徴とする回路基板の導通検査装置。
3. A continuity inspection device for inspecting continuity between said first and second terminals on a substrate provided with a pattern line having first and second terminals on the substrate, wherein said first terminal A first capacitive coupling unit that has a capacitive coupling in a non-contact manner with the first capacitive coupling unit, and is connected to the first capacitive coupling unit so as to form a resonance circuit with the capacitance of the first capacitive coupling unit. An inductive element, a first lead wire connected to the inductive element, and a second lead connected to the second lead and having capacitive coupling to the second terminal in a non-contact manner with a coupling capacitance. A signal input means for inputting a test signal containing an AC component to one of the first lead wire and the second lead wire; and a first lead wire and a second lead wire Signal detection means for detecting the output of the inspection signal. A continuity inspection device for a circuit board.
【請求項4】 所定距離離間された第1の端子群と第2
の端子群とが設けられた導通検査用治具であって、 前記第1の端子群の夫々または一部の第1の端部には、
導通検査用の検査信号を印加できるように、リード線が
接続され、 前記第1の端子群の夫々または一部の第2の端部には検
査対象の基板にコンタクトするための接触部が夫々設け
られ、 前記第2の端子群の夫々または一部には1つまたは複数
の誘導性素子が接続され、 前記第2の端子群の夫々または一部の第2の端部には、
前記検査対象の基板の配線パターンと非接触で結合容量
を形成するための電極が夫々設けられたことを特徴とす
る導通検査用治具。
4. A first terminal group and a second terminal group separated by a predetermined distance.
And a continuity inspection jig provided with a terminal group of the first terminal group, wherein:
A lead wire is connected so that an inspection signal for continuity inspection can be applied, and a contact portion for contacting a substrate to be inspected is provided at each of the first terminal groups or at a part of the second end thereof. One or more inductive elements are connected to each or a part of the second terminal group, and a second end of each or a part of the second terminal group is
A continuity inspection jig provided with electrodes for forming a coupling capacitance in a non-contact manner with the wiring pattern of the substrate to be inspected.
【請求項5】 前記容量結合手段は、 前記誘導性素子に接続された平板電極であって、前記第
1の端子との間で容量を形成すべく、主面が前記第1の
端子に向けられて設けられた第1の平板電極とを有する
ことを特徴とする請求項1または2に記載の回路基板の
導通検査装置。
5. The capacitive coupling means is a plate electrode connected to the inductive element, and has a main surface facing the first terminal so as to form a capacitance with the first terminal. The continuity inspection device for a circuit board according to claim 1, further comprising a first flat plate electrode provided.
【請求項6】 前記第1の容量結合手段は、 前記誘導性素子に接続された平板電極であって、前記第
1の端子との間で容量を形成すべく、主面が前記第1の
端子に向けられて設けられた第1の平板電極とを有する
ことを特徴とする請求項3に記載の回路基板の導通検査
装置。
6. The first capacitive coupling means is a plate electrode connected to the inductive element, and has a main surface formed of the first electrode so as to form a capacitance with the first terminal. 4. The circuit board continuity inspection device according to claim 3, further comprising a first plate electrode provided to face the terminal.
【請求項7】 前記第2の容量結合手段は、 前記第2の端子との間で容量を形成すべく、主面が前記
第2の端子に向けられて設けられた第2の平板電極とを
有することを特徴とする請求項3に記載の回路基板の導
通検査装置。
7. The second capacitive coupling means includes: a second plate electrode having a main surface provided to face the second terminal so as to form a capacitance between the second terminal and the second terminal. The circuit board continuity inspection device according to claim 3, comprising:
【請求項8】 前記プローブ手段は、 前記第2のリード線に接続され、前記第2の端子に直接
抵抗的に接続されると共に取り外し自在なプローブを有
することを特徴とする請求項1に記載の回路基板の導通
検査装置。
8. The apparatus according to claim 1, wherein said probe means has a probe connected to said second lead wire and directly detachably connected to said second terminal and detachable. Circuit board continuity inspection device.
【請求項9】 前記プローブ手段は、 前記第1のリード線に接続され、前記第2の端子に直接
抵抗的に接続されると共に取り外し自在なプローブを有
することを特徴とする請求項2に記載の回路基板の導通
検査装置。
9. The probe according to claim 2, wherein said probe means includes a probe connected to said first lead wire, directly connected to said second terminal in a resistive manner, and detachable. Circuit board continuity inspection device.
【請求項10】 前記検査信号は交流信号であることを
特徴とする請求項1乃至8のいずれかに記載の回路基板
の導通検査装置。
10. The circuit board continuity inspection apparatus according to claim 1, wherein the inspection signal is an AC signal.
【請求項11】 前記検査信号はパルス信号であること
を特徴とする請求項1乃至8のいずれかに記載の回路基
板の導通検査装置。
11. The circuit board continuity inspection device according to claim 1, wherein the inspection signal is a pulse signal.
【請求項12】 前記基板には複数のパターン線が敷設
され、個々のパターン線は第1の端子群と第2の端子群
とを有し、 前記第1の端子群の中から目的の前記第1の端子を選択
し、選択された前記第1の端子を前記誘導性素子に接続
するための選択手段を更に具備したことを特徴とする請
求項1乃至3のいずれかに記載の回路基板の導通検査装
置。
12. A plurality of pattern lines are laid on the substrate, each of the pattern lines has a first terminal group and a second terminal group, and the target terminal is selected from the first terminal group. 4. The circuit board according to claim 1, further comprising a selection unit for selecting a first terminal and connecting the selected first terminal to the inductive element. Continuity inspection device.
【請求項13】 前記選択手段は、複数のアナログスイ
ッチを有するマルチプレクサ回路であることを特徴とす
る請求項12に記載の回路基板の導通検査装置。
13. The circuit board continuity inspection device according to claim 12, wherein said selection means is a multiplexer circuit having a plurality of analog switches.
【請求項14】 前記マルチプレクサは、選択されなか
った端子の出力を接地するスイッチを更に有することを
特徴とする請求項13に記載の回路基板の導通検査装
置。
14. The circuit board continuity inspection apparatus according to claim 13, wherein the multiplexer further includes a switch for grounding an output of a terminal that is not selected.
【請求項15】 前記基板には複数のパターン線が敷設
され、個々のパターン線は第1の端子群と第2の端子群
とを有し、 前記第2の端子群の中から目的の前記第2の端子を選択
し、選択された前記第2の端子を前記第2のリード線に
接続するための選択手段を更に具備したことを特徴とす
る請求項1乃至3のいずれかに記載の回路基板の導通検
査装置。
15. A plurality of pattern lines are laid on the substrate, each of the pattern lines has a first terminal group and a second terminal group, and a target terminal is selected from the second terminal group. 4. The method according to claim 1, further comprising selecting means for selecting a second terminal and connecting the selected second terminal to the second lead wire. Circuit board continuity inspection device.
【請求項16】 前記選択手段は、複数のアナログスイ
ッチを有するマルチプレクサ回路であることを特徴とす
る請求項15に記載の回路基板の導通検査装置。
16. The circuit board continuity inspection apparatus according to claim 15, wherein said selection means is a multiplexer circuit having a plurality of analog switches.
【請求項17】 前記マルチプレクサは、選択されなか
った端子の出力を接地するスイッチを更に有することを
特徴とする請求項16に記載の回路基板の導通検査装
置。
17. The circuit board continuity inspection apparatus according to claim 16, wherein the multiplexer further includes a switch for grounding an output of a terminal that is not selected.
【請求項18】 第1と第2の端子を基板上に有するパ
ターン線が設けられた基板の、前記第1と第2の端子間
の導通を検査する導通検査方法において、 前記第1の端子に所定の電極を近接させて結合容量を形
成し、前記電極に所定の誘導性素子を接続し、この誘導
性素子に第1のリード線を接続し、前記第2の端子に第
2のリード線を接続することにより、前記第1のリード
線、誘導性素子、電極、結合容量、第1の端子、パター
ン線、第2の端子、第2のリード線とにより共振回路を
形成する工程と、 前記第1のリード線と第2のリード線のいずれか一方に
交流成分を含む検査信号を印加する印加工程と、 前記第1のリード線と第2のリード線のいずれか他方に
おいて、前記検査信号の出力を検出する検出工程とを具
備することを特徴とする回路基板の導通検査方法。
18. A continuity inspection method for inspecting continuity between said first and second terminals of a substrate provided with pattern lines having first and second terminals on the substrate, wherein the first terminal A predetermined capacitance is formed in the vicinity of a predetermined electrode, a predetermined inductive element is connected to the electrode, a first lead wire is connected to the inductive element, and a second lead is connected to the second terminal. Forming a resonance circuit by connecting the first lead wire, the inductive element, the electrode, the coupling capacitor, the first terminal, the pattern wire, the second terminal, and the second lead wire; An application step of applying an inspection signal containing an AC component to one of the first lead wire and the second lead wire; and the other of the first lead wire and the second lead wire, A detection step of detecting an output of the inspection signal. Circuit board continuity inspection method.
【請求項19】 第1と第2の端子を基板上に有するパ
ターン線が設けられた基板の、前記第1と第2の端子間
の導通を検査する導通検査方法において、 前記第1の端子に誘導性素子を介して第1のリード線を
直接接触させ、第2のリード線を前記第2の端子と非接
触方式で結合容量を有して容量結合させることにより、
前記第1のリード線、誘導性素子、第1の端子、パター
ン線、第2の端子、電極、結合容量、第2のリード線と
により共振回路を形成する工程と、 前記第1のリード線と第2のリード線のいずれか一方に
交流成分を含む検査信号を印加する印加工程と、 前記第1のリード線と第2のリード線のいずれか他方に
おいて、前記検査信号の出力を検出する検出工程とを具
備することを特徴とする回路基板の導通検査方法。
19. A continuity inspection method for inspecting continuity between said first and second terminals on a substrate provided with a pattern line having first and second terminals on the substrate, wherein the first terminal By directly contacting the first lead wire via an inductive element and capacitively coupling the second lead wire to the second terminal in a non-contact manner with a coupling capacitance.
Forming a resonance circuit with the first lead wire, the inductive element, the first terminal, the pattern wire, the second terminal, the electrode, the coupling capacitor, and the second lead wire; Applying an inspection signal containing an AC component to one of the first and second lead lines, and detecting the output of the inspection signal at the other of the first and second lead lines. A method for inspecting continuity of a circuit board, comprising a detecting step.
【請求項20】 第1と第2の端子を基板上に有するパ
ターン線が設けられた基板の、前記第1と第2の端子間
の導通を検査する導通検査方法において、 第1のリード線に接続された誘導性素子を第1の電極を
介して前記第1の端子と非接触方式で容量結合させ、第
2のリード線を第2の電極を介して前記第2の端子と非
接触方式で容量結合させることにより、前記第1のリー
ド線、誘導性素子、第1の電極、結合容量、第1の端
子、パターン線、第2の端子、第2の電極、結合容量、
第2のリード線とにより共振回路を形成する工程と、 前記第1のリード線と第2のリード線のいずれか一方に
交流成分を含む検査信号を印加する印加工程と、 前記第1のリード線と第2のリード線のいずれか他方に
おいて、前記検査信号の出力を検出する検出工程とを具
備することを特徴とする回路基板の導通検査方法。
20. A continuity inspection method for inspecting continuity between said first and second terminals on a substrate provided with a pattern line having first and second terminals on the substrate, wherein the first lead wire is provided. The inductive element connected to the first terminal is capacitively coupled to the first terminal via the first electrode in a non-contact manner, and the second lead wire is non-contact with the second terminal via the second electrode. The first lead wire, the inductive element, the first electrode, the coupling capacitance, the first terminal, the pattern line, the second terminal, the second electrode, the coupling capacitance,
A step of forming a resonance circuit with the second lead, an application step of applying an inspection signal containing an AC component to one of the first lead and the second lead, and a step of applying the first lead A continuity inspection method for a circuit board, comprising: a detection step of detecting an output of the inspection signal on one of the wire and the second lead wire.
【請求項21】 前記検査信号は交流信号であることを
特徴とする請求項18乃至21のいずれかに記載の回路
基板の導通検査方法。
21. The method according to claim 18, wherein the inspection signal is an AC signal.
【請求項22】 前記検査信号はパルス信号であること
を特徴とする請求項18乃至21のいずれかに記載の回
路基板の導通検査方法。
22. The continuity inspection method for a circuit board according to claim 18, wherein the inspection signal is a pulse signal.
【請求項23】 前記基板には複数のパターン線が敷設
され、個々のパターン線は第1の端子群と第2の端子群
とを有し、 前記第1の端子群の中から目的の前記第1の端子を選択
し、選択された前記第1の端子を前記誘導性素子に接続
することを特徴とする請求項18乃至20のいずれかに
記載の回路基板の導通検査方法。
23. A plurality of pattern lines are laid on the substrate, each of the pattern lines has a first terminal group and a second terminal group, and a desired one of the first terminal groups is provided. 21. The circuit board continuity inspection method according to claim 18, wherein a first terminal is selected, and the selected first terminal is connected to the inductive element.
【請求項24】 更に、基準周波数決定工程を有し、こ
の基準周波数決定工程は、前記印加工程に先立って、 所定の基準基板に対して前記検査信号の周波数を変更し
ながら印加することにより、前記基準基板の第1の端子
と第2の端子間のパターン線についての共振周波数を決
定する決定工程を有し、 前記印加工程は、 この共振周波数を検査信号の周波数として、第1のリー
ド線と第2のリード線のいずれか一方に印加することを
特徴とする請求項18乃至23のいずれかに記載の回路
基板の導通検査方法。
24. The method further comprising a reference frequency determining step, wherein the reference frequency determining step is performed by changing the frequency of the inspection signal to a predetermined reference substrate while changing the frequency of the test signal before the applying step. A determining step of determining a resonance frequency of a pattern line between a first terminal and a second terminal of the reference substrate, wherein the applying step sets a first lead wire using the resonance frequency as a frequency of an inspection signal. 24. The continuity inspection method for a circuit board according to claim 18, wherein the voltage is applied to one of the first and second lead wires.
【請求項25】 前記決定工程においては、前もって前
記誘導素子の定数に基づいて決定した標準周波数を中心
にした所定範囲内で、基準基板用の検査信号の周波数を
変動させることを特徴とする請求項18乃至24のいず
れかに記載の回路基板の導通検査方法。
25. The method as claimed in claim 25, wherein in the determining step, the frequency of the inspection signal for the reference substrate is varied within a predetermined range centered on a standard frequency previously determined based on the constant of the inductive element. Item 25. The method for inspecting continuity of a circuit board according to any one of Items 18 to 24.
【請求項26】 前記印加工程においては、前記決定工
程において決定された周波数を中心にした所定範囲内
で、検査対象の基板用の検査信号の周波数を変動させる
ことを特徴とする請求項25に記載の回路基板の導通検
査方法。
26. The method according to claim 25, wherein in the applying step, the frequency of the inspection signal for the substrate to be inspected is varied within a predetermined range centered on the frequency determined in the determining step. The method for inspecting continuity of a circuit board according to the above.
【請求項27】 検査信号の周波数を変更する手段を更
に具備することを特徴とする請求項1乃至17のいずれ
かに記載の回路基板の導通検査装置。
27. The circuit board continuity inspection apparatus according to claim 1, further comprising means for changing a frequency of the inspection signal.
【請求項28】 請求項18乃至26のいずれかに記載
の導通検査方法を実現するコンピュータプログラムを記
憶するコンピュータ可読の記録媒体。
28. A computer-readable recording medium storing a computer program for implementing the continuity inspection method according to claim 18.
【請求項29】 第1と第2の端子を基板上に有するパ
ターン線が密に設けられた基板の、前記第1と第2の端
子間の導通を検査する導通検査装置において、 前記パターン線との間の結合容量が50fF乃至1pF
の範囲内に入るような大きさを有するセンサ電極と、 前記センサ電極と並列若しくは直列に接続され、20m
H乃至25μHの範囲のいずれかの定数を有する誘導素
子と、 5MHz〜10MHzの範囲内に収まる基準周波数で発
振し、その基準周波数から所定の範囲内で変更可能な発
振器とを具備する導通検査装置。
29. A continuity inspection device for inspecting continuity between said first and second terminals of a substrate on which pattern lines having first and second terminals on a substrate are densely provided, wherein said pattern line Between 50 fF and 1 pF
A sensor electrode having a size such that it is within the range of: 20 m
A continuity inspection device comprising: an inductive element having a constant in the range of H to 25 μH; and an oscillator oscillating at a reference frequency falling within a range of 5 MHz to 10 MHz and being changeable within a predetermined range from the reference frequency. .
JP32984298A 1998-11-19 1998-11-19 Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium Expired - Fee Related JP3311698B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32984298A JP3311698B2 (en) 1998-11-19 1998-11-19 Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium
TW89109643A TWI237122B (en) 1998-11-19 2000-05-19 Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
PCT/JP2000/003204 WO2001088556A1 (en) 1998-11-19 2000-05-19 Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32984298A JP3311698B2 (en) 1998-11-19 1998-11-19 Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium
PCT/JP2000/003204 WO2001088556A1 (en) 1998-11-19 2000-05-19 Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium

Publications (2)

Publication Number Publication Date
JP2000155149A true JP2000155149A (en) 2000-06-06
JP3311698B2 JP3311698B2 (en) 2002-08-05

Family

ID=18225852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32984298A Expired - Fee Related JP3311698B2 (en) 1998-11-19 1998-11-19 Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium

Country Status (2)

Country Link
JP (1) JP3311698B2 (en)
TW (1) TWI237122B (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001194405A (en) * 2000-01-07 2001-07-19 Oht Kk Probe for inspecting substrate and inspection/method for substrate
WO2001059469A1 (en) * 2000-02-10 2001-08-16 Oht Inc. Tester and testing method, and testing unit
WO2001088556A1 (en) * 1998-11-19 2001-11-22 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
JP2002350481A (en) * 2001-05-24 2002-12-04 Oht Inc Circuit patten inspection device, circuit pattern inspection method and recording medium
JP2002365325A (en) * 2001-06-11 2002-12-18 Oht Inc Circuit pattern inspection device, circuit pattern inspection method and storage medium
WO2004051290A1 (en) * 2002-11-30 2004-06-17 Oht Inc. Circuit pattern inspection device and circuit pattern inspection method
US6825673B1 (en) 2000-05-19 2004-11-30 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
US6947853B2 (en) 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
JP2006284597A (en) * 2002-11-30 2006-10-19 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
JP2007127659A (en) * 2002-11-30 2007-05-24 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
WO2008038546A1 (en) * 2006-09-26 2008-04-03 Panasonic Corporation Semiconductor inspecting apparatus and semiconductor integrated circuit
JP2010038742A (en) * 2008-08-06 2010-02-18 Fujikura Ltd Device for inspecting circuit disconnection
JP2012208019A (en) * 2011-03-30 2012-10-25 Furukawa Electric Co Ltd:The Probe, measuring apparatus and circuit board
CN103097901A (en) * 2011-09-08 2013-05-08 日本梅克特隆株式会社 Continuity inspection apparatus and continuity inspection method
JP2017003316A (en) * 2015-06-05 2017-01-05 矢崎総業株式会社 Method and device for testing continuity
JP2017173030A (en) * 2016-03-22 2017-09-28 ヤマハファインテック株式会社 Inspection jig, injection device and inspection method
TWI613451B (en) * 2013-05-20 2018-02-01 日本電産理徳股份有限公司 Substrate inspecting jig
JP2018194373A (en) * 2017-05-15 2018-12-06 日本電産リード株式会社 Substrate inspection device, inspection jig, and substrate inspection method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474008B (en) * 2013-07-15 2015-02-21 Mpi Corp A signal path switching device and a probe card using a signal path switching device
TWI639206B (en) 2018-01-16 2018-10-21 中美矽晶製品股份有限公司 Detecting system and method for dtecting through-hole electrodes of semiconductor device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001088556A1 (en) * 1998-11-19 2001-11-22 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
JP2001194405A (en) * 2000-01-07 2001-07-19 Oht Kk Probe for inspecting substrate and inspection/method for substrate
WO2001059469A1 (en) * 2000-02-10 2001-08-16 Oht Inc. Tester and testing method, and testing unit
JP2001221824A (en) * 2000-02-10 2001-08-17 Oht Inc Inspection instrument, method and unit
US6825673B1 (en) 2000-05-19 2004-11-30 Oht Inc. Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
US6995566B2 (en) 2001-05-24 2006-02-07 Oht, Inc. Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium
JP2002350481A (en) * 2001-05-24 2002-12-04 Oht Inc Circuit patten inspection device, circuit pattern inspection method and recording medium
WO2002101398A1 (en) * 2001-05-24 2002-12-19 Oht Inc. Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium
KR100823357B1 (en) * 2001-05-24 2008-04-17 오에이치티 가부시끼가이샤 Circuit pattern inspection apparatus
JP2002365325A (en) * 2001-06-11 2002-12-18 Oht Inc Circuit pattern inspection device, circuit pattern inspection method and storage medium
US6947853B2 (en) 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
JP2006284597A (en) * 2002-11-30 2006-10-19 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
JP2004191381A (en) * 2002-11-30 2004-07-08 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
JP2007127659A (en) * 2002-11-30 2007-05-24 Oht Inc Circuit pattern inspection device and circuit pattern inspection method
WO2004051290A1 (en) * 2002-11-30 2004-06-17 Oht Inc. Circuit pattern inspection device and circuit pattern inspection method
KR101013243B1 (en) 2002-11-30 2011-02-09 오에이치티 가부시끼가이샤 Circuit pattern inspection device and circuit pattern inspection method
WO2008038546A1 (en) * 2006-09-26 2008-04-03 Panasonic Corporation Semiconductor inspecting apparatus and semiconductor integrated circuit
JP2010038742A (en) * 2008-08-06 2010-02-18 Fujikura Ltd Device for inspecting circuit disconnection
JP2012208019A (en) * 2011-03-30 2012-10-25 Furukawa Electric Co Ltd:The Probe, measuring apparatus and circuit board
CN103097901A (en) * 2011-09-08 2013-05-08 日本梅克特隆株式会社 Continuity inspection apparatus and continuity inspection method
TWI613451B (en) * 2013-05-20 2018-02-01 日本電産理徳股份有限公司 Substrate inspecting jig
JP2017003316A (en) * 2015-06-05 2017-01-05 矢崎総業株式会社 Method and device for testing continuity
JP2017173030A (en) * 2016-03-22 2017-09-28 ヤマハファインテック株式会社 Inspection jig, injection device and inspection method
JP2018194373A (en) * 2017-05-15 2018-12-06 日本電産リード株式会社 Substrate inspection device, inspection jig, and substrate inspection method

Also Published As

Publication number Publication date
TWI237122B (en) 2005-08-01
JP3311698B2 (en) 2002-08-05

Similar Documents

Publication Publication Date Title
JP3311698B2 (en) Circuit board continuity inspection device, continuity inspection method, continuity inspection jig, and recording medium
KR20020019951A (en) Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
JP3784412B2 (en) Manufacturing defect analyzer with expanded fault coverage
JP2940815B2 (en) Method and apparatus for inspecting conductive circuit board
US5696451A (en) Identification of pin-open faults by capacitive coupling
JP2006200993A (en) Circuit pattern inspection device and its method
CN101107537A (en) Inspection device, inspection method, and inspection device sensor
WO2002101398A1 (en) Circuit pattern inspection apparatus, circuit pattern inspection method, and recording medium
US6947853B2 (en) Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
WO2004057350A1 (en) Circuit pattern inspection instrument and pattern inspecting method
JP6202452B1 (en) Non-contact type substrate inspection apparatus and inspection method thereof
US7332914B2 (en) Conductor inspection apparatus and conductor inspection method
WO2001088556A1 (en) Method and apparatus for circuit board continuity test, tool for continuity test, and recording medium
JPH11153638A (en) Method and device for inspecting substrate
US6952104B2 (en) Inspection method and apparatus for testing fine pitch traces
JP2006064551A (en) Inspection apparatus, inspection method and sensor for inspection apparatus
US6337218B1 (en) Method to test devices on high performance ULSI wafers
JP2000171500A (en) Resistance-measuring device of printed wiring board and resistance measurement method using it
JPH10142271A (en) Measuring method for pattern electrostatic capacity of circuit board
KR101533187B1 (en) Circuit pattern inspection device
JP5959204B2 (en) Mounting state determination device and mounting state determination method
JP2002131365A (en) Method and device for inspection
JPH06337752A (en) Coordinate detection device
JPH08240628A (en) Method and apparatus for inspecting wiring pattern and manufacture of wiring pattern board
JP2009229467A (en) Circuit pattern inspection device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020416

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080524

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110524

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120524

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130524

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees