JP2000152095A - Image pickup device and image pickup system using the pickup device - Google Patents
Image pickup device and image pickup system using the pickup deviceInfo
- Publication number
- JP2000152095A JP2000152095A JP10328154A JP32815498A JP2000152095A JP 2000152095 A JP2000152095 A JP 2000152095A JP 10328154 A JP10328154 A JP 10328154A JP 32815498 A JP32815498 A JP 32815498A JP 2000152095 A JP2000152095 A JP 2000152095A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- reset
- horizontal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 claims description 58
- 238000001514 detection method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 230000033001 locomotion Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 abstract description 24
- 230000003287 optical effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000003321 amplification Effects 0.000 description 15
- 238000003199 nucleic acid amplification method Methods 0.000 description 15
- 238000009825 accumulation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像を処理するた
めの撮像装置及びそれを用いた撮像システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus for processing an image and an image pickup system using the same.
【0002】[0002]
【従来の技術】撮像装置の一つとして、セル単位に増幅
装置を設けた増幅型撮像装置が提案されている。この装
置は、各セルにフォトダイオードを設け、そこで検出し
た電荷をMOS構造のトランジスタで増幅するものであ
る。図18は、撮像装置の従来の構成を示す図である。
図18では例として、入射光の光電変換、蓄積、増幅を
おこなう4×3のマトリクスが示されている。ここで、
フォトダイオード70は入射光を光電変換、蓄積する素
子であり、セル・アンプ71はフォトダイオード70で
発生した光電荷のリセット、光電荷の電圧変換、および
マトリクス構成の特定セルからの信号電圧読み出しをお
こなう。マトリクス上のセルの特定は、垂直駆動部72
から水平アドレス線75へ供給される行選択信号、およ
び水平駆動部73から水平出力選択トランジスタ77へ
供給される列選択信号によりなされる。2. Description of the Related Art As one of imaging devices, an amplification type imaging device having an amplification device for each cell has been proposed. In this device, a photodiode is provided in each cell, and the charge detected there is amplified by a transistor having a MOS structure. FIG. 18 is a diagram illustrating a conventional configuration of an imaging device.
FIG. 18 shows, as an example, a 4 × 3 matrix that performs photoelectric conversion, accumulation, and amplification of incident light. here,
The photodiode 70 is an element that photoelectrically converts and accumulates incident light, and the cell amplifier 71 performs reset of the photocharge generated by the photodiode 70, voltage conversion of the photocharge, and reading of a signal voltage from a specific cell having a matrix configuration. Do it. The cells on the matrix are specified by the vertical drive unit 72
, To a horizontal address line 75, and a column selection signal supplied from a horizontal drive unit 73 to a horizontal output selection transistor 77.
【0003】セル・アンプ71は、図20のように選択
トランジスタ81、光電荷リセット・トランジスタ8
0、およびフォトダイオードに接続されその検出信号を
増幅する増幅トランジスタ82より構成される。As shown in FIG. 20, a cell amplifier 71 includes a selection transistor 81 and a photo charge reset transistor 8.
0, and an amplification transistor 82 connected to the photodiode and amplifying the detection signal.
【0004】図19は図18、20の如く構成される撮
像装置を動作させるタイミング・チャートである。先
ず、水平アドレス線75を図19のSG75(1)のよ
うにハイ・レベルにすると、このラインの垂直選択トラ
ンジスタ81がオンする。この時に読み出し線74に
は、フォトダイオード70に接続された増幅トランジス
タ82のゲートの光電荷に応じた電圧が垂直信号線74
に現れる。次いで、水平駆動部73から水平選択信号S
G77(1)を水平出力選択トランジスタに印加し信号
出力線78へ信号を出力する。同様に、SG77
(2),SG77(3)−の信号に同期した電圧信号を
1水平ライン分だけ水平信号線78から順次取り出す。
1ライン分の信号の読み出しが終わったあとでリセット
線76をハイ・レベルにするリセット信号SG76
(1)を印加し、このラインのリセット・トランジスタ
80をオンして光電荷をリセットする。FIG. 19 is a timing chart for operating the image pickup apparatus constructed as shown in FIGS. First, when the horizontal address line 75 is set to a high level as in SG75 (1) of FIG. 19, the vertical selection transistor 81 of this line is turned on. At this time, a voltage corresponding to the photocharge of the gate of the amplification transistor 82 connected to the photodiode 70 is applied to the readout line 74 at the vertical signal line 74.
Appears in Next, the horizontal selection signal S from the horizontal drive unit 73 is output.
G77 (1) is applied to the horizontal output selection transistor to output a signal to the signal output line 78. Similarly, SG77
(2) A voltage signal synchronized with the signal of SG77 (3)-is sequentially extracted from the horizontal signal line 78 for one horizontal line.
A reset signal SG76 for setting the reset line 76 to a high level after reading of a signal for one line is completed.
(1) is applied to turn on the reset transistor 80 on this line to reset the photocharge.
【0005】上記動作を、行毎に順次続けることによ
り、マトリクスのすべての信号を読み出すことができ
る。[0005] By continuing the above operation sequentially for each row, all signals of the matrix can be read.
【0006】図21は、上述した撮像装置33を用いた
撮像システムの構成例である。ここで、4はこの撮像装
置の電力供給を賄う電池の如き電源である。そして、1
はレンズである。撮像素子33は上述したように、レン
ズ1によって結像された光信号を電気信号に変換する。
5はこの電気信号を自動的に適性値に増幅するAGGア
ンプであり、6はそのアナログ信号をデジタル信号に変
換するA/D変換器である。7は画像信号の加工処理や
適当なフォーマットへの変換をおこなう信号処理部分で
ある。39はこの撮像素子の制御を司るCPUであり、
38はCPU39からの制御信号により各機能ブロック
の動作タイミングを発生するTGである。FIG. 21 shows a configuration example of an imaging system using the above-described imaging device 33. Here, reference numeral 4 denotes a power supply such as a battery that supplies power to the imaging apparatus. And 1
Is a lens. The image sensor 33 converts the optical signal formed by the lens 1 into an electric signal as described above.
Reference numeral 5 denotes an AGG amplifier that automatically amplifies the electric signal to an appropriate value, and reference numeral 6 denotes an A / D converter that converts the analog signal into a digital signal. Reference numeral 7 denotes a signal processing unit that performs processing of an image signal and conversion to an appropriate format. Reference numeral 39 denotes a CPU that controls the image sensor.
Reference numeral 38 denotes a TG that generates operation timing of each functional block according to a control signal from the CPU 39.
【0007】なお、光量は光電荷の蓄積時間とその出力
信号の平均値により定量的に求める方法が知られてい
る。A method is known in which the light quantity is quantitatively determined by the accumulation time of the photocharge and the average value of the output signal.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記に
説明した従来の撮像装置では行毎にリセット及び読み出
しが同時に行われている。そのために、同じ行に存在す
る複数の画素間でリセットを行う時期や読み出しを行う
時期をずらすようなことは出来ず、従来の撮像装置では
さまざまな面で制約を受けることになる。However, in the above-described conventional imaging apparatus, resetting and reading are performed simultaneously for each row. For this reason, it is not possible to shift the timing of resetting or the timing of reading between a plurality of pixels existing in the same row, and the conventional imaging apparatus is restricted in various aspects.
【0009】[0009]
【課題を解決するための手段】本発明は、上記に示した
課題を解決するためのもので、光電変換手段と、前記光
電変換手段をリセットするリセット手段と、前記光電変
換手段からの信号を読み出す読出手段を含む画素を複数
有した撮像装置において、前記画素毎に設けられたリセ
ット手段又は/及び読出手段を独立に制御する制御手段
を有することを特徴とする撮像装置を提供する。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and includes a photoelectric conversion means, a reset means for resetting the photoelectric conversion means, and a signal from the photoelectric conversion means. An image pickup apparatus having a plurality of pixels including readout means for reading out, comprising: a resetting means provided for each pixel and / or a control means for independently controlling the reading means.
【0010】また上記に記載の撮像装置と、前記撮像装
置に供給する電力の残量を検出する検出手段と、前記検
出手段で検出された情報に基づいて前記撮像装置内の制
御手段を制御する処理手段とを有する撮像システムを提
供する。[0010] Further, the image pickup apparatus described above, detection means for detecting a remaining amount of power supplied to the image pickup apparatus, and control means in the image pickup apparatus based on information detected by the detection means. An imaging system having processing means is provided.
【0011】また、上記の記載の撮像装置と、前記撮像
装置内の複数の前記画素のそれぞれの露光量を検出する
露光量検出手段と、前記露光量検出手段で検出された情
報に基づいて前記撮像装置内の制御手段を制御する処理
手段とを有する撮像システムを提供する。[0011] Further, the image pickup apparatus described above, an exposure amount detecting means for detecting an exposure amount of each of the plurality of pixels in the image pickup apparatus, and the information based on the information detected by the exposure amount detecting means. Provided is an imaging system having a processing unit for controlling a control unit in the imaging apparatus.
【0012】また、上記に記載の撮像装置と、撮像領域
の被写体の動きを検出する動き検出手段と、前記動検出
手段で検出された情報に基づいて前記撮像装置内の制御
手段を制御する処理手段とを有する撮像システムを提供
する。[0012] Further, the image pickup apparatus described above, a motion detecting means for detecting a motion of a subject in an image pickup area, and a process for controlling a control means in the image pickup apparatus based on information detected by the motion detecting means. And an imaging system comprising:
【0013】[0013]
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0014】(第1の実施形態)図1は、本発明の第1
の実施形態を示す撮像装置の図である。図1では例とし
て、4×3のマトリクスが示されている。ここで、フォ
トダイオード70は入射光を光電変換、蓄積する素子で
あり、セル・アンプ71はフォトダイオード70で発生
した光電荷のリセット、光電荷の電圧変換、およびマト
リクス構成の特定セルからの信号電圧読み出しをおこな
う。マトリクス上のセルの特定は、垂直駆動部72から
水平アドレス線75へ供給される行選択信号、および水
平駆動部73から水平出力選択トランジスタ77へ供給
される列選択信号によりなされる。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
It is a figure of an imaging device showing an embodiment. FIG. 1 shows a 4 × 3 matrix as an example. Here, the photodiode 70 is an element that photoelectrically converts and accumulates incident light, and the cell amplifier 71 resets the photoelectric charge generated by the photodiode 70, converts the voltage of the photoelectric charge, and outputs a signal from a specific cell in a matrix configuration. Perform voltage reading. The cells on the matrix are specified by a row selection signal supplied from the vertical driver 72 to the horizontal address line 75 and a column selection signal supplied from the horizontal driver 73 to the horizontal output selection transistor 77.
【0015】セル・アンプ71は、図20のように選択
トランジスタ81、光電荷リセット・トランジスタ8
0、およびフォトダイオードに接続されその検出信号を
増幅する増幅トランジスタ82より構成される。ここ
で、フォトダイオード70とセルアンプ71で1画素が
形成されている。本実施例では、、光電荷のリセットを
おこなう信号線76が76(1−1),76(1−2)
および76(1−3)のように複数本設けられている。The cell amplifier 71 includes a selection transistor 81 and a photo charge reset transistor 8 as shown in FIG.
0, and an amplification transistor 82 connected to the photodiode and amplifying the detection signal. Here, one pixel is formed by the photodiode 70 and the cell amplifier 71. In the present embodiment, the signal lines 76 for resetting the photocharge are 76 (1-1) and 76 (1-2).
And 76 (1-3).
【0016】図2は図1のように構成される撮像装置を
動作させるタイミング・チャートの1例である。先ず、
リセット・トランジスタリセット線76(1−1)をハ
イ・レベルにするリセット信号SG76(1−1)を印
加し、光電荷リセット・トランジスタ80をオンして光
電荷をリセットする。つぎに水平アドレス線75を図2
のSG75(1)のようにハイ・レベルにすると、この
ラインの選択トランジスタ81がオンする。この時に読
み出し線74には、フォトダイオード70に接続された
増幅トランジスタ82のゲートの光電荷に応じた電圧が
現れる。次いで、水平駆動部73から水平選択信号SG
77(1)を水平出力選択トランジスタに印加し信号出
力線78へ信号を出力する。1画素分の信号の読み出し
が終わったあとで、リセット・トランジスタリセット線
76(1−1)をハイ・レベルにするリセット信号SG
76(1−2)を印加し、次の画素の光電荷リセット・
トランジスタ80をオンして光電荷をリセットする。同
様に、上記動作を順次繰り返し、1水平ライン分の信号
を水平信号線78から順次取り出す。さらに、上記動作
を行毎に順次続けることにより、マトリクスのすべての
信号を読み出すことができる。FIG. 2 is an example of a timing chart for operating the image pickup apparatus configured as shown in FIG. First,
A reset signal SG76 (1-1) for setting the reset transistor reset line 76 (1-1) to a high level is applied, and the photocharge reset transistor 80 is turned on to reset the photocharge. Next, the horizontal address line 75 is
, The selection transistor 81 of this line is turned on. At this time, a voltage corresponding to the photocharge of the gate of the amplification transistor 82 connected to the photodiode 70 appears on the read line 74. Next, the horizontal selection signal SG is output from the horizontal drive unit 73.
77 (1) is applied to the horizontal output selection transistor to output a signal to the signal output line 78. After the reading of the signal for one pixel is completed, the reset signal SG for setting the reset transistor reset line 76 (1-1) to high level
76 (1-2) to reset the photocharge of the next pixel.
The transistor 80 is turned on to reset the photoelectric charge. Similarly, the above operation is sequentially repeated, and signals for one horizontal line are sequentially extracted from the horizontal signal line 78. Further, by continuing the above operation sequentially for each row, all signals of the matrix can be read.
【0017】上記図2に示したような動作に水平アドレ
ス線75とリセット線76(1−X)のタイミング調整
を行うことにより、1回の撮像で撮影した時間がそれぞ
れ異なる複数の画像を得ることが可能となる。By performing the timing adjustment of the horizontal address line 75 and the reset line 76 (1-X) in the operation as shown in FIG. 2 above, a plurality of images having different photographing times in one imaging are obtained. It becomes possible.
【0018】図3は図1のように構成される撮像装置を
動作させるためのタイミングチャートの別の1例であ
る。先ず、リセット・トランジスタ線76(1−1)を
ハイレベルにするリセット信号SG76(1−1)を印
加し、光電荷リセットトランジスタ80をオンして光電
荷をリセットする。次に、リセットトランジスタ線76
(1−2)をハイレベルにするリセット信号SG76
(1−2)を印加し、光電荷リセットトランジスタ80
をオンして光電荷をリセットする。このように順次リセ
ットを行い1行中すべてのリセットが終わった後に、水
平アドレス線75(1)をハイレベルにするリセット信
号SG75(1)を印加し、1水平ライン分のそれぞれ
のフォトダイオードの信号を読み出す。そして、水平駆
動部73から水平選択信号SG(1)、SG(2)・・
・と順次に水平出力選択トランジスタに印加し信号出力
線78へ順次出力する。この動作をすべての水平ライン
で繰り返し、マトリクスのすべての信号を読み出す。FIG. 3 is another example of a timing chart for operating the image pickup apparatus configured as shown in FIG. First, a reset signal SG76 (1-1) for setting the reset transistor line 76 (1-1) to a high level is applied, and the photocharge reset transistor 80 is turned on to reset the photocharge. Next, the reset transistor line 76
Reset signal SG76 for setting (1-2) to high level
(1-2) is applied, and the photoelectric charge reset transistor 80
Is turned on to reset the photocharge. In this manner, the reset is performed sequentially, and after all the resets in one row are completed, the reset signal SG75 (1) for setting the horizontal address line 75 (1) to the high level is applied, and the photodiodes of one horizontal line for each photodiode are applied. Read the signal. Then, horizontal selection signals SG (1), SG (2),.
And sequentially applied to the horizontal output selection transistor and sequentially output to the signal output line 78. This operation is repeated for all horizontal lines, and all signals of the matrix are read.
【0019】蓄積時間の開始はリセットが行われた後な
ので、上記図3に示したような1画素毎リセットの開始
時間をずらした動作を行うことにより、1画面から異な
る露光時間の信号を読み出すことが可能となる。Since the start of the accumulation time is after the reset has been performed, signals having different exposure times are read from one screen by performing an operation in which the start time of the reset for each pixel is shifted as shown in FIG. It becomes possible.
【0020】(第2の実施の形態)図4は、本発明の第
2の実施形態を示す図である。図4では例として、入射
光の光電変換、蓄積、増幅をおこなう4×3のマトリク
スが示されている。ここで、フォトダイオード70は入
射光を光電変換、蓄積する素子であり、セル・アンプ7
1はフォトダイオード70で発生した光電荷のリセッ
ト、光電荷の電圧変換、およびマトリクス構成の特定セ
ルからの信号電圧読み出しをおこなう。マトリクス上の
セルの特定は、垂直駆動部72から水平アドレス線75
へ供給される行選択信号、および水平駆動部73から水
平出力選択トランジスタ77へ供給される列選択信号に
よりなされる。(Second Embodiment) FIG. 4 is a diagram showing a second embodiment of the present invention. FIG. 4 shows, as an example, a 4 × 3 matrix that performs photoelectric conversion, accumulation, and amplification of incident light. Here, the photodiode 70 is an element that photoelectrically converts and accumulates incident light.
Reference numeral 1 performs reset of the photocharge generated in the photodiode 70, voltage conversion of the photocharge, and reading of a signal voltage from a specific cell having a matrix configuration. The cells on the matrix are specified by the vertical drive unit 72 and the horizontal address lines 75
, And a column selection signal supplied from the horizontal drive unit 73 to the horizontal output selection transistor 77.
【0021】セル・アンプ71は、図2のように選択ト
ランジスタ81、光電荷リセット・トランジスタ80、
およびフォトダイオードに接続されてその検出信号を増
幅する増幅トランジスタ82より構成される。ここで、
フォトダイオード70とセル・アンプ71で1画素が形
成されている。但し、本実施例では、水平アドレスをお
こなう信号線75が75(1−1),75(1−2)お
よび75(1−3)のように複数本設けられている。As shown in FIG. 2, the cell amplifier 71 includes a selection transistor 81, a photo charge reset transistor 80,
And an amplification transistor 82 connected to the photodiode and amplifying the detection signal. here,
One pixel is formed by the photodiode 70 and the cell amplifier 71. However, in the present embodiment, a plurality of signal lines 75 for performing a horizontal address are provided like 75 (1-1), 75 (1-2) and 75 (1-3).
【0022】図5は図4のように構成される撮像装置を
動作させるタイミング・チャートの1例である。先ず、
水平アドレス線75を図5のSG75(1−1)のよう
にハイ・レベルにすると、このラインの選択トランジス
タ81がオンする。この時に読み出し線74には、フォ
トダイオード70に接続された増幅トランジスタ82の
ゲートの光電荷に応じた電圧が現れる。次いで、水平駆
動部73から水平選択信号SG77(1)を水平出力選
択トランジスタに印加し信号出力線78へ信号を出力す
る。1画素分の信号の読み出しが終わったあとで、SG
75(1−1)をオフにした後、SG75(1−2)を
ハイ・レベルにする。次いで、水平駆動部73から水平
選択信号SG77(2)を水平出力選択トランジスタに
印加し信号出力線78へ信号を出力する。同様に、上記
動作を順次繰り返し、1水平ライン分の信号を水平信号
線78から順次取り出す。1ライン分の信号の読み出し
が終わったあとでリセット線76をハイ・レベルにする
リセット信号SG76(1)を印加し、このラインのリ
セット・トランジスタ80をオンして光電荷をリセット
する。さらに、上記動作を行毎に順次続けることによ
り、マトリクスのすべての信号を読み出すことができ
る。FIG. 5 is an example of a timing chart for operating the image pickup apparatus configured as shown in FIG. First,
When the horizontal address line 75 is set to a high level like SG75 (1-1) in FIG. 5, the selection transistor 81 on this line is turned on. At this time, a voltage corresponding to the photocharge of the gate of the amplification transistor 82 connected to the photodiode 70 appears on the read line 74. Next, the horizontal driver 73 applies the horizontal selection signal SG77 (1) to the horizontal output selection transistor and outputs a signal to the signal output line 78. After reading out the signal for one pixel, SG
After turning off 75 (1-1), SG75 (1-2) is set to high level. Next, the horizontal driver 73 applies the horizontal selection signal SG77 (2) to the horizontal output selection transistor and outputs a signal to the signal output line 78. Similarly, the above operation is sequentially repeated, and signals for one horizontal line are sequentially extracted from the horizontal signal line 78. After reading of the signal for one line is completed, a reset signal SG76 (1) for setting the reset line 76 to a high level is applied, and the reset transistor 80 of this line is turned on to reset the photocharge. Further, by continuing the above operation sequentially for each row, all signals of the matrix can be read.
【0023】蓄積時間の終了は読み出しが開始される時
なので、上記図4に示したような1画素毎の読み出し開
始時間を異ならせた動作を行うことにより、1画面から
異なる露光時間の信号を読み出すことが可能となる。Since the end of the accumulation time is the time when reading is started, by performing an operation in which the reading start time for each pixel is made different as shown in FIG. 4, signals of different exposure times are output from one screen. It becomes possible to read.
【0024】また、図4のように構成される撮像装置で
例えばSG75(1−1)を印加し、SG75(1−
2)を印加しないような動作を行うことにより、1画面
中で任意の画素からの信号を読み出すことが可能とな
る。Further, for example, an SG 75 (1-1) is applied to the image pickup apparatus configured as shown in FIG.
By performing an operation that does not apply 2), it is possible to read out a signal from an arbitrary pixel in one screen.
【0025】(第3の実施の形態)図1は、本発明の第
3の実施形態を示す撮像装置の図である。図6では例と
して、4×3のマトリクスが示されている。ここで、フ
ォトダイオード70は入射光を光電変換、蓄積する素子
であり、セル・アンプ71はフォトダイオード70で発
生した光電荷のリセット、光電荷の電圧変換、およびマ
トリクス構成の特定セルからの信号電圧読み出しをおこ
なう。マトリクス上のセルの特定は、垂直駆動部72か
ら水平アドレス線75へ供給される行選択信号、および
水平駆動部73から水平出力選択トランジスタ77へ供
給される列選択信号によりなされる。(Third Embodiment) FIG. 1 is a view of an image pickup apparatus showing a third embodiment of the present invention. FIG. 6 shows a 4 × 3 matrix as an example. Here, the photodiode 70 is an element that photoelectrically converts and accumulates incident light, and the cell amplifier 71 resets the photoelectric charge generated by the photodiode 70, converts the voltage of the photoelectric charge, and outputs a signal from a specific cell in a matrix configuration. Perform voltage reading. The cells on the matrix are specified by a row selection signal supplied from the vertical driver 72 to the horizontal address line 75 and a column selection signal supplied from the horizontal driver 73 to the horizontal output selection transistor 77.
【0026】図7のように、セル・アンプ71で、83
は、PD70で蓄積された電荷を増幅MOSトランジス
タ82のゲートを浮遊構造としたフローティング・デフ
ュージョン(以下、FDと略す)に転送する為の電位障
壁操作用転送ゲートの役割りを果たす転送MOSトラン
ジスタである。また、80は該FD70の電荷を同様の
作用により、リセットする為のリセットトランジスタで
ある。そして、ライン選択用のMOSトランジスタとし
て81が設けられている。なお、これらのMOSトラン
ジスタのゲートは、各々、PD70の電荷を転送する転
送信号線86、FDをリセットするリセット信号線7
6、および選択信号線75に接続されている。As shown in FIG. 7, the cell amplifier 71
Is a transfer MOS transistor serving as a transfer gate for operating a potential barrier for transferring the charge accumulated in the PD 70 to a floating diffusion (hereinafter abbreviated as FD) in which the gate of the amplification MOS transistor 82 has a floating structure. It is. Reference numeral 80 denotes a reset transistor for resetting the charge of the FD 70 by the same operation. And 81 is provided as a MOS transistor for line selection. The gates of these MOS transistors are connected to a transfer signal line 86 for transferring the charge of the PD 70 and a reset signal line 7 for resetting the FD, respectively.
6 and the selection signal line 75.
【0027】ここでフォトダイオード70とセル・アン
プ71で1画素が形成される。但し、本実施例では、光
電荷のリセットをおこなう信号線76が76(1−
1),76(1−2)および76(1−3)のように複
数本設けられている。Here, one pixel is formed by the photodiode 70 and the cell amplifier 71. However, in the present embodiment, the signal line 76 for resetting the photoelectric charge is connected to the signal line 76 (1-
A plurality is provided as in 1), 76 (1-2) and 76 (1-3).
【0028】図8は図6のように構成される撮像装置を
動作させるタイミング・チャートの1例である。先ず、
リセット・トランジスタリセット線76(1−1)と転
送信号線86(1−1)をハイ・レベルにするリセット
信号SG76(1−1)、転送信号SG86(1−1)
を印加し、光電荷リセット・トランジスタ80と転送ト
ランジスタ83をオンして光電荷をリセットする。つぎ
に転送信号SG86(1−1)と水平アドレス線75を
図2のSG75(1)のようにハイ・レベルにすると、
このラインの選択トランジスタ81がオンする。この時
に読み出し線74には、フォトダイオード70に接続さ
れた増幅トランジスタ82のゲート電圧の光電荷に応じ
た電圧が現れる。次いで、水平駆動部73から水平選択
信号SG77(1)を水平出力選択トランジスタに印加
し信号出力線78へ信号を出力する。1画素分の信号の
読み出しが終わったあとで、リセット・トランジスタリ
セット線76(1−2)と転送信号線86(1−2)を
ハイ・レベルにするリセット信号SG76(1−2)、
転送信号SG86(1−2)を印加し、次の画素の光電
荷リセット・トランジスタ80と転送トランジスタ83
をオンして光電荷をリセットする。同様に、上記動作を
順次繰り返し、1水平ライン分の信号を水平信号線78
から順次取り出す。さらに、上記動作を行毎に順次続け
ることにより、マトリクスのすべての信号を読み出すこ
とができる。FIG. 8 is an example of a timing chart for operating the image pickup apparatus configured as shown in FIG. First,
The reset signal SG76 (1-1) and the transfer signal SG86 (1-1) for setting the reset transistor reset line 76 (1-1) and the transfer signal line 86 (1-1) to high level
To turn on the photo charge reset transistor 80 and the transfer transistor 83 to reset the photo charge. Next, when the transfer signal SG86 (1-1) and the horizontal address line 75 are set to high level as in SG75 (1) in FIG. 2,
The selection transistor 81 on this line turns on. At this time, a voltage corresponding to the photocharge of the gate voltage of the amplification transistor 82 connected to the photodiode 70 appears on the read line 74. Next, the horizontal driver 73 applies the horizontal selection signal SG77 (1) to the horizontal output selection transistor and outputs a signal to the signal output line 78. After reading of the signal for one pixel is completed, a reset signal SG76 (1-2) for setting the reset transistor reset line 76 (1-2) and the transfer signal line 86 (1-2) to a high level,
The transfer signal SG86 (1-2) is applied, and the photocharge reset transistor 80 and the transfer transistor 83 of the next pixel are applied.
Is turned on to reset the photocharge. Similarly, the above operation is sequentially repeated, and signals for one horizontal line are transferred to the horizontal signal line 78.
Sequentially. Further, by continuing the above operation sequentially for each row, all signals of the matrix can be read.
【0029】上記図8に示したような動作に水平アドレ
ス線75、転送信号SG86(1−X)、および、リセ
ット線76(1−X)のタイミング調整を行うことによ
り、1回の撮像で時間がそれぞれ異なる複数の画像を得
ることが可能となる。By performing the timing adjustment of the horizontal address line 75, the transfer signal SG86 (1-X), and the reset line 76 (1-X) in the operation as shown in FIG. It is possible to obtain a plurality of images having different times.
【0030】図9は図6のように構成される撮像装置を
動作させるためのタイミングチャートの別の1例であ
る。先ず、リセット・トランジスタ線76(1−1)、
転送信号線86(1−1)をハイレベルにするリセット
信号SG76(1−1)、転送信号SG86(1−1)
を印加し、光電荷リセットトランジスタ80、転送トラ
ンジスタ83をオンして光電荷をリセットする。次に、
リセットトランジスタ線76(1−2)、転送信号SG
86(1−2)をハイレベルにするリセット信号SG7
6(1−2)、転送信号SG86(1−2)を印加し、
光電荷リセットトランジスタ80、転送トランジスタ8
3をオンして光電荷をリセットする。このように順次リ
セットを行い1水平ラインすべてのリセットが終わった
後に、転送信号86(1−1),86(1−2),86
(1−3)、および水平アドレス線76(1)をハイレ
ベルにする信号SG86(1−1),SG86(1−
2),SG86(1−3),および、SG75(1)を
印加し、1水平ライン分のそれぞれのフォトダイオード
の信号を読み出す。そして、水平駆動部73から水平選
択信号SG(1)、SG(2)・・・と順次に水平出力
選択トランジスタに印加し信号出力線78へ順次出力す
る。この動作をすべての水平ラインで繰り返し、マトリ
クスのすべての信号を読み出す。FIG. 9 is another example of a timing chart for operating the imaging apparatus configured as shown in FIG. First, the reset transistor line 76 (1-1),
Reset signal SG76 (1-1) for setting transfer signal line 86 (1-1) to high level, transfer signal SG86 (1-1)
To turn on the photocharge reset transistor 80 and the transfer transistor 83 to reset the photocharge. next,
Reset transistor line 76 (1-2), transfer signal SG
86 (1-2) to high level
6 (1-2), a transfer signal SG86 (1-2) is applied,
Photo charge reset transistor 80, transfer transistor 8
3 is turned on to reset the photocharge. In this way, the reset is performed sequentially, and after the reset of all the one horizontal line is completed, the transfer signals 86 (1-1), 86 (1-2), 86
(1-3), and signals SG86 (1-1) and SG86 (1-
2), SG86 (1-3) and SG75 (1) are applied, and the signal of each photodiode of one horizontal line is read. .. Are sequentially applied to the horizontal output selection transistors from the horizontal drive section 73 and are sequentially output to the signal output line 78. This operation is repeated for all horizontal lines, and all signals of the matrix are read.
【0031】蓄積時間の開始はリセットが行われた後な
ので、上記図9に示したような1画素毎リセットの開始
時間をずらした動作を行うことにより、1画面から異な
る露光時間の信号を読み出すことが可能となる。Since the start of the accumulation time is after the reset has been performed, signals having different exposure times are read from one screen by performing an operation in which the start time of the reset for each pixel is shifted as shown in FIG. It becomes possible.
【0032】(第4の実施形態)図6は、本発明の第4
の実施形態を示す図である。図では例として、入射光の
光電変換、蓄積、増幅をおこなう4×3のマトリクスが
示されている。ここで、フォトダイオード70は入射光
を光電変換、蓄積する素子であり、セル・アンプ71は
フォトダイオード70で発生した光電荷のリセット、光
電荷の電圧変換、およびマトリクス構成の特定セルから
の信号電圧読み出しをおこなう。マトリクス上のセルの
特定は、垂直駆動部72から水平アドレス線75へ供給
される行選択信号、および水平駆動部73から水平出力
選択トランジスタ77へ供給される列選択信号によりな
される。(Fourth Embodiment) FIG. 6 shows a fourth embodiment of the present invention.
It is a figure showing an embodiment. In the figure, as an example, a 4 × 3 matrix for performing photoelectric conversion, accumulation, and amplification of incident light is shown. Here, the photodiode 70 is an element that photoelectrically converts and accumulates incident light, and the cell amplifier 71 resets the photoelectric charge generated by the photodiode 70, converts the voltage of the photoelectric charge, and outputs a signal from a specific cell in a matrix configuration. Perform voltage reading. The cells on the matrix are specified by a row selection signal supplied from the vertical driver 72 to the horizontal address line 75 and a column selection signal supplied from the horizontal driver 73 to the horizontal output selection transistor 77.
【0033】図7のように、セル・アンプ71で、83
は、PD70で蓄積された電荷を増幅MOSトランジス
タ82のゲートを浮遊構造としたフローティング・デフ
ュージョン(以下、FDと略す)に転送する為の電位障
壁操作用転送ゲートの役割りを果たす転送MOSトラン
ジスタである。また、80は該FD70の電荷を同様の
作用により、リセットする為のリセットトランジスタで
ある。そして、ライン選択用のMOSトランジスタとし
て81が設けられている。なお、これらのMOSトラン
ジスタのゲートは、各々、PD70の電荷を転送する転
送信号線86、FDをリセットするリセット信号線7
6、および選択信号線75に接続されている。As shown in FIG. 7, the cell amplifier 71
Is a transfer MOS transistor serving as a transfer gate for operating a potential barrier for transferring the charge accumulated in the PD 70 to a floating diffusion (hereinafter abbreviated as FD) in which the gate of the amplification MOS transistor 82 has a floating structure. It is. Reference numeral 80 denotes a reset transistor for resetting the charge of the FD 70 by the same operation. And 81 is provided as a MOS transistor for line selection. The gates of these MOS transistors are connected to a transfer signal line 86 for transferring the charge of the PD 70 and a reset signal line 7 for resetting the FD, respectively.
6 and the selection signal line 75.
【0034】ここでフォトダイオード70とセルアンプ
71で1画素が形成されている。但し、本実施例では、
水平アドレスをおこなう信号線75が75(1−1),
75(1−2)および75(1−3)のように複数本設
けられている。Here, one pixel is formed by the photodiode 70 and the cell amplifier 71. However, in this embodiment,
The signal line 75 for performing the horizontal address is 75 (1-1),
A plurality is provided like 75 (1-2) and 75 (1-3).
【0035】図11は図10のように構成される撮像装
置を動作させるタイミング・チャートの1例である。先
ず、水平アドレス線75,転送信号線86を図11のS
G75(1−1),SG86(1)のようにハイ・レベ
ルにすると、選択トランジスタ81,転送トランジスタ
83がオンする。この時に読み出し線74には、フォト
ダイオード70に接続された増幅トランジスタ82のゲ
ート電圧の光電荷に応じた電圧が現れる。次いで、水平
駆動部73から水平選択信号SG77(1)を水平出力
選択トランジスタに印加し信号出力線78へ信号を出力
する。1画素分の信号の読み出しが終わったあとで、S
G75(1−1)をオフにした後、SG75(1−
2),SG86(1−2)をハイ・レベルにする。次い
で、水平駆動部73から水平選択信号SG77(2)を
水平出力選択トランジスタに印加し信号出力線78へ信
号を出力する。同様に、上記動作を順次繰り返し、1水
平ライン分の信号を水平信号線78から順次取り出す。
1ライン分の信号の読み出しが終わったあとでリセット
線76,転送信号線86をハイ・レベルにするリセット
信号SG76(1),転送信号SG86(1−1),S
G86(1−2),SG86(1−3)を印加し、この
ラインのリセット・トランジスタ80,転送トランジス
タ83をオンして光電荷をリセットする。さらに、上記
動作を行毎に順次続けることにより、マトリクスのすべ
ての信号を読み出すことができる。FIG. 11 is an example of a timing chart for operating the image pickup apparatus configured as shown in FIG. First, the horizontal address line 75 and the transfer signal line 86 are connected to S in FIG.
When a high level is set as in G75 (1-1) and SG86 (1), the selection transistor 81 and the transfer transistor 83 are turned on. At this time, a voltage corresponding to the photocharge of the gate voltage of the amplification transistor 82 connected to the photodiode 70 appears on the read line 74. Next, the horizontal driver 73 applies the horizontal selection signal SG77 (1) to the horizontal output selection transistor and outputs a signal to the signal output line 78. After reading out the signal for one pixel, S
After turning off the G75 (1-1), the SG75 (1-
2), SG86 (1-2) is set to high level. Next, the horizontal driver 73 applies the horizontal selection signal SG77 (2) to the horizontal output selection transistor and outputs a signal to the signal output line 78. Similarly, the above operation is sequentially repeated, and signals for one horizontal line are sequentially extracted from the horizontal signal line 78.
The reset signal SG76 (1), the transfer signal SG86 (1-1), and the reset signal SG86, which set the reset line 76 and the transfer signal line 86 to high level after reading of the signal for one line is completed.
G86 (1-2) and SG86 (1-3) are applied to turn on the reset transistor 80 and transfer transistor 83 on this line to reset the photocharge. Further, by continuing the above operation sequentially for each row, all signals of the matrix can be read.
【0036】蓄積時間の終了は読み出しが開始される後
なので、上記図10に示したような1画素毎の読み出し
開始時間を異ならせた動作を行うことにより、1画面か
ら異なる露光時間の信号を読み出すことが可能となる。Since the end of the accumulation time is after the start of the readout, by performing the operation in which the readout start time for each pixel is made different as shown in FIG. 10, signals of different exposure times are output from one screen. It becomes possible to read.
【0037】また、図10のように構成される撮像装置
で例えばSG75(1−1),SG86(1−1を印加
し、SG75(1−2),SG86(1−2)を印加し
ないような動作を行うことにより、1画面中で任意の画
素からの信号を読み出すことが可能となる。In the image pickup apparatus configured as shown in FIG. 10, for example, SG75 (1-1) and SG86 (1-1) are applied, and SG75 (1-2) and SG86 (1-2) are not applied. By performing such an operation, it is possible to read out a signal from an arbitrary pixel in one screen.
【0038】実施形態3又は4においては1水平ライン
で共通の転送信号線にして、IDによる識別選択信号又
はIDによる時系列信号によって1水平ライン中の転送
トランジスタ83を個々に独立に制御するようにしても
よい。In the third or fourth embodiment, one horizontal line is used as a common transfer signal line, and the transfer transistors 83 in one horizontal line are individually and independently controlled by an ID selection signal or an ID time series signal. It may be.
【0039】また、実施形態1〜4で、1水平ライン中
のリセットトランジスタ80、選択トランジスタ81は
それぞれ複数のリセット信号線、水平アドレス線によっ
て個々に独立に制御されているが、1水平ラインでそれ
ぞれ共通のリセット信号線、選択信号線にして、IDに
よる識別選択信号又はIDによる時系列信号によって1
水平ライン中のリセットトランジスタ80、選択トラン
ジスタ81を個々に独立に制御するようにしてもよい。In the first to fourth embodiments, the reset transistor 80 and the selection transistor 81 in one horizontal line are individually controlled by a plurality of reset signal lines and horizontal address lines, respectively. A common reset signal line and a selection signal line are used, respectively, and an identification selection signal by ID or a time-series signal by ID
The reset transistor 80 and the selection transistor 81 in the horizontal line may be controlled individually and independently.
【0040】また、実施形態1又は2で用いた撮像装置
及び実施形態3又は4で用いた撮像装置では、リセット
トランジスタ80、選択トランジスタ81のいずれか1
方が画素毎に独立に制御されているが、1つの撮像装置
内にリセットトランジスタ80、選択トランジスタ81
の両方ともに画素毎に独立に制御できるように、1水平
ラインのリセットトランジスタ80、選択トランジスタ
81を制御するための複数のリセット信号線、水平アド
レス線を設けても良い。またIDによる識別選択信号又
はIDによる時系列信号によって1水平ライン中のリセ
ットトランジスタ80、選択トランジスタ81を個々に
独立に制御するようにしてもよい。Further, in the imaging device used in the first or second embodiment and the imaging device used in the third or fourth embodiment, any one of the reset transistor 80 and the selection transistor 81 is used.
Is independently controlled for each pixel, but the reset transistor 80 and the selection transistor 81 are provided in one imaging device.
A plurality of reset signal lines and horizontal address lines for controlling one horizontal line of the reset transistor 80 and the selection transistor 81 may be provided so that both can be independently controlled for each pixel. Further, the reset transistor 80 and the selection transistor 81 in one horizontal line may be individually and individually controlled by an identification selection signal by ID or a time-series signal by ID.
【0041】上記説明したように、画素毎にリセットト
ランジスタ80、選択トランジスタ81の両方を制御で
きるようにすることによって、例えば画素毎の露光量を
変化させること等がさらに正確に行える。As described above, by controlling both the reset transistor 80 and the selection transistor 81 for each pixel, it is possible to more accurately change, for example, the exposure amount for each pixel.
【0042】また、上記実施形態1〜4の撮像装置内の
画素は図6又は図20に示した構成に限るものではな
く、フォトダイオードをリセットするための手段と、フ
ォトダイオードの信号を読み出すための手段を持つ画素
であればよい。Further, the pixels in the image pickup apparatus of the first to fourth embodiments are not limited to the structure shown in FIG. 6 or FIG. 20, but means for resetting the photodiode and reading the signal of the photodiode. Any pixel having the means described above may be used.
【0043】また、上記実施形態1〜4においては、リ
セットトランジスタがリセット手段に、選択トランジス
タが読出手段に、垂直駆動部が制御手段にそれぞれ相当
している。In the first to fourth embodiments, the reset transistor corresponds to the reset unit, the selection transistor corresponds to the read unit, and the vertical drive unit corresponds to the control unit.
【0044】(実施形態5)本実施形態では、上記実施
形態1〜4で説明した撮像装置を消費電力の軽減の目的
のための用途に用いた撮像装置について説明する。(Embodiment 5) In this embodiment, an image pickup apparatus using the image pickup apparatus described in Embodiments 1 to 4 for the purpose of reducing power consumption will be described.
【0045】図12は、上述した上記実施形態1、2又
は3、4で用いた撮像装置53を用いた撮像システムの
構成例である。ここで、4はこの撮像システムの電力供
給を賄う電池の如き電源である。そして、1はレンズで
ある。撮像装置33は上述したように、レンズによって
結像された光信号を電気信号に変換する。5は電気信号
を自動的に適正値に増幅するAGCアンプであり、6は
そのアナログ信号をデジタル信号に変換するA/D変換
器である。7は画像信号の加工処理や適当なフォーマッ
トへの変換をおこなう信号処理部分である。59はこの
撮像システムの制御を司るCPUであり、58はCPU
39からの制御信号により各機能ブロックの動作タイミ
ングを発生するTG(タイミングジェネレータ)であ
る。本実施例では省電力モード信号を受けて、図13に
示す58内の垂直読み出しプログラマブルタイミング制
御部21、水平読み出しプログラマブルタイミング制御
部20およびリセットプログラマブル制御部23に光量
に応じたタイミングを上記のように設定する。これによ
り電力残量が少ないときには、なるべくセルアンプ71
の動作回数を減らすことで電力消費を抑える。すなわ
ち、露光の間隔を長く設定しており、各MOSの動作周
波数を下げている。消費電力これは、CV2f×個数に
比例して増加するためである。FIG. 12 shows an example of the configuration of an imaging system using the imaging device 53 used in the first, second, third, or fourth embodiment. Here, reference numeral 4 denotes a power supply such as a battery that supplies power to the imaging system. 1 is a lens. As described above, the imaging device 33 converts the optical signal formed by the lens into an electric signal. Reference numeral 5 denotes an AGC amplifier that automatically amplifies an electric signal to an appropriate value, and reference numeral 6 denotes an A / D converter that converts an analog signal into a digital signal. Reference numeral 7 denotes a signal processing unit that performs processing of an image signal and conversion to an appropriate format. 59 is a CPU for controlling the imaging system, and 58 is a CPU
A TG (timing generator) for generating operation timing of each functional block in accordance with a control signal from 39. In this embodiment, in response to the power saving mode signal, the vertical readout programmable timing control unit 21, the horizontal readout programmable timing control unit 20, and the reset programmable control unit 23 in 58 shown in FIG. Set to. As a result, when the remaining power is small, the cell amplifier 71 is preferably used.
Power consumption by reducing the number of times of operation. That is, the exposure interval is set long, and the operating frequency of each MOS is reduced. This is because the power consumption increases in proportion to the number of CV 2 fx.
【0046】図14は、電力残量を検出するための1例
である電力残量検出装置の構成を示すものである。ここ
で101、102は抵抗であり、該撮像素子の電力供給
信号線SIG101から電流を受け電圧を発生する。省
電力モードSIG100は、この電圧と基準としての電
圧102をコンパレータ103により比較して得る。こ
れらの検出にはA/D変換を併用した方法他が知られて
おり、特に方法に制約を受けるものではない。また、プ
ログラマブルなタイミング発生に関しては、垂直読み出
しプログラマブルタイミング制御部21では、図15に
示す如き構成をとる。111は基準クロックであり、1
09、110はCPU59からの設定を受け基準クロッ
ク111を計測する。そして、水平アドレス線75に所
望の信号を水平アドレス・タイミング部107から出力
する。図示はしないが、リセットプログラマブル制御部
および23水平読み出しプログラマブルタイミング制御
部20に関しても同様な構成をとる。実施形態5におい
ては、電力残量検出装置が検出手段に、CPU及びTG
が処理手段に相当している。FIG. 14 shows a configuration of a remaining power detection device as an example for detecting the remaining power. Here, reference numerals 101 and 102 denote resistors which receive a current from a power supply signal line SIG101 of the image sensor and generate a voltage. In the power saving mode SIG100, the comparator 103 compares the voltage with the voltage 102 as a reference. For such detection, a method using A / D conversion and the like are known, and the method is not particularly limited. As for the programmable timing generation, the vertical read programmable timing control section 21 has a configuration as shown in FIG. 111 is a reference clock, and 1
09 and 110 measure the reference clock 111 in response to the setting from the CPU 59. Then, a desired signal is output from the horizontal address timing section 107 to the horizontal address line 75. Although not shown, the reset programmable control unit and the 23 horizontal readout programmable timing control unit 20 have the same configuration. In the fifth embodiment, the remaining power detection device includes a CPU and a TG
Corresponds to the processing means.
【0047】(実施形態6)本実施形態では、上記の実
施形態1,2又は3,4で用いた撮像装置を画素毎の露光
量制御に用いた撮像システムについて説明する。(Embodiment 6) In this embodiment, an imaging system will be described in which the imaging device used in the above-described Embodiment 1, 2, or 3, or 4 is used for controlling the exposure amount for each pixel.
【0048】図16は、上述した1,2又は3,4で用いた
撮像装置53を用いた撮像システムの構成例である。ここ
で、1はレンズ、54は撮像装置からの信号から画素毎の
露光量を検出する露光量検出部、59は露光量検出部から
の情報に基づいて画素毎の露光時間を制御するように、
動作タイミングを発生させるためのTG58へ制御信号を送
るCPUである。このようなシステム構成にすることによ
り、露光量の多い部分の画素(明るい部分の光を受像)
では、露光時間を短くし、露光量の多い部分の画素(暗
い部分の光を受像)では露光時間を長くするように制御
することにより、被写体に明るい部分と暗い部分がある
場合で、どちらの部分も鮮明に撮像したい場合に有効と
なる。実施形態6においては、露光量検出部が露光量検
出手段に、CPU及びTGが処理手段に相当している。FIG. 16 shows an example of the configuration of an image pickup system using the image pickup device 53 used in the above-mentioned 1, 2 or 3, 4. Here, 1 is a lens, 54 is an exposure detector that detects the exposure of each pixel from a signal from the imaging device, and 59 is such that the exposure time of each pixel is controlled based on information from the exposure detector. ,
This is a CPU that sends a control signal to the TG 58 for generating operation timing. By adopting such a system configuration, pixels in a portion with a large amount of exposure (a light in a bright portion is received)
Then, by controlling the exposure time to be shorter and the exposure time to be longer for the pixels in the higher exposure amount (the light in the darker part is received), the subject has both brighter and darker parts. This is effective when a clear image of a part is desired. In the sixth embodiment, the exposure detector corresponds to the exposure detector, and the CPU and TG correspond to the processor.
【0049】(実施形態7)本実施形態では、上記の実
施形態1,2又は3,4で用いた撮像装置を画素毎の読み
出し制御に用いた撮像システムについて説明する。(Embodiment 7) In this embodiment, an imaging system in which the imaging device used in the first, second, third, or fourth embodiment is used for readout control for each pixel will be described.
【0050】図17は、上述した1,2又は3,4で用い
た撮像装置53を用いた撮像システムの構成例である。こ
こで、1はレンズ、55は撮像装置53からの1フレ−ム前
の信号と1フレ−ム後の信号を受け取りどの部分が変化
しているか(動いているか)を検出する動き検出部であ
り、59は動き検出部からの情報に基づいて動きがあった
部分の画素の信号を読み出すように、動作タイミングを
発生させるためのTG58へ制御信号を送るCPUである。こ
のようなシステム構成にすることにより、動画像を送信
する場合に、動きがあった部分のみ送信することがで
き、送信情報量の圧縮となるとともに、消費電力の軽減
にもつながる。実施形態7においては、動き検出部が動
き検出手段に、CPU及びTGが処理手段に相当する。FIG. 17 shows an example of the configuration of an image pickup system using the image pickup device 53 used in the above 1, 2 or 3, 4. Here, reference numeral 1 denotes a lens, and 55 denotes a motion detecting unit which receives a signal one frame before and a signal after one frame from the imaging device 53 and detects which part is changing (moving). Reference numeral 59 denotes a CPU which sends a control signal to the TG 58 for generating an operation timing so as to read out a signal of a pixel in a portion where movement has occurred based on information from the motion detection unit. With such a system configuration, when transmitting a moving image, it is possible to transmit only a portion where a motion has occurred, which reduces the amount of transmission information and also reduces power consumption. In the seventh embodiment, the motion detector corresponds to the motion detector, and the CPU and TG correspond to the processor.
【0051】[0051]
【発明の効果】以上のように、本発明の撮像装置ではさ
まざまな用途に向けて使用することが可能となる。As described above, the imaging apparatus of the present invention can be used for various applications.
【図1】実施形態1で説明した撮像装置の図である。FIG. 1 is a diagram of an imaging device described in a first embodiment.
【図2】実施形態1で説明した撮像装置を駆動させるた
めのタイミングチャ−トである。FIG. 2 is a timing chart for driving the imaging apparatus described in the first embodiment.
【図3】実施形態1で説明した撮像装置を駆動させるた
めのタイミングチャ−トである。FIG. 3 is a timing chart for driving the imaging apparatus described in the first embodiment.
【図4】実施形態2で説明した撮像装置の図である。FIG. 4 is a diagram of the imaging device described in the second embodiment.
【図5】実施形態2で説明した撮像装置を駆動させるた
めのタイミングチャ−トである。FIG. 5 is a timing chart for driving the imaging apparatus described in the second embodiment.
【図6】実施形態3で説明した撮像装置の図である。FIG. 6 is a diagram of the imaging device described in the third embodiment.
【図7】セルアンプの構成を示す図である。FIG. 7 is a diagram showing a configuration of a cell amplifier.
【図8】実施形態3で説明した撮像装置を駆動させるた
めのタイミングチャ−トである。FIG. 8 is a timing chart for driving the imaging device described in the third embodiment.
【図9】実施形態3で説明した撮像装置を駆動させるた
めのタイミングチャ−トである。FIG. 9 is a timing chart for driving the imaging apparatus described in the third embodiment.
【図10】実施形態4で説明した撮像装置の図である。FIG. 10 is a diagram of the imaging device described in the fourth embodiment.
【図11】実施形態4で説明した撮像装置を駆動させる
ためのタイミングチャ−トである。FIG. 11 is a timing chart for driving the imaging apparatus described in the fourth embodiment.
【図12】実施形態5で説明した撮像システムの図であ
る。FIG. 12 is a diagram of the imaging system described in the fifth embodiment.
【図13】撮像システム内のTGを説明するための図であ
る。FIG. 13 is a diagram for explaining a TG in the imaging system.
【図14】電源残量検出部の構成図である。FIG. 14 is a configuration diagram of a power remaining amount detection unit.
【図15】撮像システム内のTGを説明するための図であ
る。FIG. 15 is a diagram for explaining a TG in the imaging system.
【図16】実施形態6で説明した撮像システムの図であ
る。FIG. 16 is a diagram of the imaging system described in the sixth embodiment.
【図17】実施形態7で説明した撮像システムの図であ
る。FIG. 17 is a diagram of the imaging system described in the seventh embodiment.
【図18】従来の撮像装置を示す図である。FIG. 18 is a diagram illustrating a conventional imaging device.
【図19】従来の撮像装置を駆動させるためのタイミン
グチャ−トである。FIG. 19 is a timing chart for driving a conventional imaging device.
【図20】セルアンプの構成を示す図である。FIG. 20 is a diagram showing a configuration of a cell amplifier.
【図21】従来の撮像システムの図である。FIG. 21 is a diagram of a conventional imaging system.
1 レンズ 4 電源 5 AGC 6 A/D 7 映像信号処理部 8 フレーム・メモリ 20 水平読み出しプログラマブル・タイミング制御部 21 垂直プログラマブル・タイミング制御部 22 リセット・プログラマブル・タイミング制御部 24 A/D変換タイミング制御部 33 撮像装置 38 TG 39 CPU 40 水平読み出しタイミング制御部 41 垂直タイミング制御部 43 リセット・タイミング制御部 44 A/D変換タイミング制御部 54 露光量検出部 55 動き検出部 58 TG 59 CPU 70 光電変換素子 71 セルアンプ 72 垂直駆動部 73 水平駆動部 74 読み出し信号線 75 水平アドレス線 76 リセット線 77 水平出力選択装置 78 信号出力線 80 リセット・トランジスタ 81 選択トランジスタ 82 読み出しトランジスタ 83 転送トランジスタ 86 転送信号線 101 抵抗 102 抵抗 103 コンパレーター 107 水平アドレス・タイミング制御信号 108 リセット・タイミング制御部 109 プログラマブル分周期 110 プログラマブル分周期 111 基本クロック SG75 水平アドレス信号 SG76 リセット信号 SG77 水平読み出し選択信号 SG101 電力信号線 SG102 電力検出基準電圧信号 Reference Signs List 1 lens 4 power supply 5 AGC 6 A / D 7 video signal processing unit 8 frame memory 20 horizontal readout programmable timing control unit 21 vertical programmable timing control unit 22 reset programmable timing control unit 24 A / D conversion timing control unit 33 imaging device 38 TG 39 CPU 40 horizontal read timing control unit 41 vertical timing control unit 43 reset / timing control unit 44 A / D conversion timing control unit 54 exposure amount detection unit 55 motion detection unit 58 TG 59 CPU 70 photoelectric conversion element 71 Cell amplifier 72 Vertical drive unit 73 Horizontal drive unit 74 Readout signal line 75 Horizontal address line 76 Reset line 77 Horizontal output selection device 78 Signal output line 80 Reset transistor 81 Selection transistor 82 Readout Transistor 83 transfer transistor 86 transfer signal line 101 resistor 102 resistor 103 comparator 107 horizontal address / timing control signal 108 reset / timing control unit 109 programmable division period 110 programmable division period 111 basic clock SG75 horizontal address signal SG76 reset signal SG77 horizontal read selection Signal SG101 Power signal line SG102 Power detection reference voltage signal
Claims (9)
セットするリセット手段と、前記光電変換手段からの信
号を読み出す読出手段を含む画素を複数有した撮像装置
において、 前記画素毎に設けられたリセット手段又は/及び読出手
段を独立に制御する制御手段を有することを特徴とする
撮像装置。1. An imaging apparatus having a plurality of pixels including a photoelectric conversion unit, a reset unit for resetting the photoelectric conversion unit, and a reading unit for reading a signal from the photoelectric conversion unit, wherein the imaging device is provided for each of the pixels. An imaging apparatus comprising: a control unit that independently controls a reset unit and / or a read unit.
画素毎に設けられたリセット手段又は/及び読出手段の
それぞれに選択的に制御信号を出力することを特徴とす
る。2. The method according to claim 1, wherein the control unit selectively outputs a control signal to each of a reset unit and / or a read unit provided for each of the pixels.
画素毎に設けられたリセット手段又は/及び読出手段の
それぞれに信号線が接続されて任意の信号線に制御信号
を出力することを特徴とする。3. The control unit according to claim 2, wherein the control unit is connected to a signal line to each of a reset unit and / or a read unit provided for each of the pixels, and outputs a control signal to an arbitrary signal line. And
画素毎に設けられたリセット手段又は/及び読出手段の
いずれかを選択するための識別情報を有することを特徴
とする。4. The method according to claim 3, wherein the control signal has identification information for selecting one of reset means and / or read means provided for each pixel.
記載の撮像装置と、前記撮像装置に供給する電力の残量
を検出する検出手段と、前記検出手段で検出された情報
に基づいて前記撮像装置内の制御手段を制御する処理手
段とを有する撮像システム。5. The imaging apparatus according to claim 1, a detection unit configured to detect a remaining amount of power supplied to the imaging apparatus, and information detected by the detection unit. A processing unit for controlling a control unit in the imaging apparatus based on the processing unit.
記載の撮像装置と、前記撮像装置内の複数の前記画素の
それぞれの露光量を検出する露光量検出手段と、前記露
光量検出手段で検出された情報に基づいて前記撮像装置
内の制御手段を制御する処理手段とを有する撮像システ
ム。6. An image pickup apparatus according to claim 1, an exposure amount detecting unit for detecting an exposure amount of each of the plurality of pixels in the image pickup apparatus, and the exposure amount. A processing unit for controlling a control unit in the imaging device based on the information detected by the detection unit.
量の多い画素の露光時間を短くし、露光量の少ない画素
の露光時間を長くするように制御することを特徴とす
る。7. The apparatus according to claim 6, wherein said processing means controls to shorten the exposure time of a pixel having a large exposure amount and to increase the exposure time of a pixel having a small exposure amount.
記載の撮像装置と、撮像領域の被写体の動きを検出する
動き検出手段と、前記動検出手段で検出された情報に基
づいて前記撮像装置内の制御手段を制御する処理手段と
を有する撮像システム。8. An image pickup apparatus according to claim 1, a motion detection unit for detecting a motion of a subject in an image pickup area, and information based on information detected by the motion detection unit. An imaging system comprising: a processing unit that controls a control unit in the imaging device.
が検出された画素の信号を読み出すように制御すること
を特徴とする。9. The apparatus according to claim 8, wherein said processing means controls to read out a signal of a pixel in which a motion is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32815498A JP4365912B2 (en) | 1998-11-18 | 1998-11-18 | Imaging apparatus and imaging system using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32815498A JP4365912B2 (en) | 1998-11-18 | 1998-11-18 | Imaging apparatus and imaging system using the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000152095A true JP2000152095A (en) | 2000-05-30 |
JP2000152095A5 JP2000152095A5 (en) | 2007-04-19 |
JP4365912B2 JP4365912B2 (en) | 2009-11-18 |
Family
ID=18207098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32815498A Expired - Fee Related JP4365912B2 (en) | 1998-11-18 | 1998-11-18 | Imaging apparatus and imaging system using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4365912B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060994A (en) * | 2001-08-10 | 2003-02-28 | Canon Inc | Image pickup device and camera system |
JP2003244397A (en) * | 2002-02-21 | 2003-08-29 | Seiko Instruments Inc | Image sensor |
WO2005013608A1 (en) * | 2003-07-30 | 2005-02-10 | The University Of Tokyo | Two-dimensional macro-cell control image sensor, imaging element, and imaging method |
WO2014069394A1 (en) * | 2012-10-30 | 2014-05-08 | 株式会社島津製作所 | Linear image sensor and driving method therefor |
WO2015174169A1 (en) * | 2014-05-13 | 2015-11-19 | 浜松ホトニクス株式会社 | Solid-state imaging device |
WO2018074064A1 (en) * | 2016-10-17 | 2018-04-26 | ソニー株式会社 | Image processing device, image processing method, and imaging device |
JP2019092155A (en) * | 2017-11-16 | 2019-06-13 | ザ・ボーイング・カンパニーThe Boeing Company | Frameless random-access image sensing |
-
1998
- 1998-11-18 JP JP32815498A patent/JP4365912B2/en not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060994A (en) * | 2001-08-10 | 2003-02-28 | Canon Inc | Image pickup device and camera system |
JP4738667B2 (en) * | 2001-08-10 | 2011-08-03 | キヤノン株式会社 | Imaging device |
JP2003244397A (en) * | 2002-02-21 | 2003-08-29 | Seiko Instruments Inc | Image sensor |
WO2005013608A1 (en) * | 2003-07-30 | 2005-02-10 | The University Of Tokyo | Two-dimensional macro-cell control image sensor, imaging element, and imaging method |
WO2014069394A1 (en) * | 2012-10-30 | 2014-05-08 | 株式会社島津製作所 | Linear image sensor and driving method therefor |
JPWO2014069394A1 (en) * | 2012-10-30 | 2016-09-08 | 株式会社島津製作所 | Linear image sensor and driving method thereof |
JP2015216594A (en) * | 2014-05-13 | 2015-12-03 | 浜松ホトニクス株式会社 | Solid state image pickup device |
WO2015174169A1 (en) * | 2014-05-13 | 2015-11-19 | 浜松ホトニクス株式会社 | Solid-state imaging device |
US9883124B2 (en) | 2014-05-13 | 2018-01-30 | Hamamatsu Photonics K.K. | Solid-state imaging device |
WO2018074064A1 (en) * | 2016-10-17 | 2018-04-26 | ソニー株式会社 | Image processing device, image processing method, and imaging device |
JPWO2018074064A1 (en) * | 2016-10-17 | 2019-08-15 | ソニー株式会社 | Image processing apparatus, image processing method, and imaging apparatus |
US10750136B2 (en) | 2016-10-17 | 2020-08-18 | Sony Corporation | Image processing apparatus, image processing method, and image pickup device |
JP7070423B2 (en) | 2016-10-17 | 2022-05-18 | ソニーグループ株式会社 | Image processing device and image processing method and image pickup device |
JP2019092155A (en) * | 2017-11-16 | 2019-06-13 | ザ・ボーイング・カンパニーThe Boeing Company | Frameless random-access image sensing |
JP7405505B2 (en) | 2017-11-16 | 2023-12-26 | ザ・ボーイング・カンパニー | Frameless random access image sensing |
Also Published As
Publication number | Publication date |
---|---|
JP4365912B2 (en) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11743595B2 (en) | Method and apparatus providing pixel array having automatic light control pixels and image capture pixels | |
US8026961B2 (en) | Solid-state image pickup apparatus having effective and non-effective pixel portions, and driving method therefor | |
US7733401B2 (en) | Image capturing apparatus | |
JP2004523184A (en) | Efficient dark current subtraction in image sensors | |
WO2008069015A1 (en) | Solid-state imaging device, solid-state imaging device drive method, and imaging device | |
JPS6032488A (en) | Image pickup device | |
JP5105843B2 (en) | Imaging apparatus and determination method | |
JP2007329658A (en) | Imaging apparatus and driving method therefor | |
JP2008209734A (en) | Focus detecting device | |
JP4164790B2 (en) | Active pixel sensor system and active pixel detection method | |
JP4300635B2 (en) | Solid-state imaging device | |
JP2021044623A (en) | Imaging apparatus and control method for the same | |
JP2000152095A (en) | Image pickup device and image pickup system using the pickup device | |
US20070085922A1 (en) | Imaging device | |
JP4019409B2 (en) | Solid-state image sensor | |
JP3988208B2 (en) | Solid-state imaging device and imaging method thereof | |
JP5067843B2 (en) | Imaging device | |
JP2001054019A (en) | Image pickup device | |
EP0712236B1 (en) | Timing signal generator for a solid state imaging device having an electronic shutter | |
JP2003309770A (en) | Solid-state image pickup device | |
JP2610450B2 (en) | Focus detection method | |
JP4401566B2 (en) | Solid-state imaging device and system | |
JP3218801B2 (en) | Defect detection device for solid-state imaging device, defect correction device using the same, and camera | |
JPH06319086A (en) | Defect detecting device for solid-state image pickup element and defect correcting circuit using the detecting device | |
JP2000188722A (en) | Method for detecting image signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |