JP2000150582A - Manufacturing apparatus of semiconductor device - Google Patents

Manufacturing apparatus of semiconductor device

Info

Publication number
JP2000150582A
JP2000150582A JP10320495A JP32049598A JP2000150582A JP 2000150582 A JP2000150582 A JP 2000150582A JP 10320495 A JP10320495 A JP 10320495A JP 32049598 A JP32049598 A JP 32049598A JP 2000150582 A JP2000150582 A JP 2000150582A
Authority
JP
Japan
Prior art keywords
lead
chip
holding
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10320495A
Other languages
Japanese (ja)
Inventor
Hisashi Funakoshi
久士 船越
Tadahisa Inui
忠久 乾
Yoshiyuki Arai
良之 新井
Koji Nose
幸之 野世
Keiichi Fujimoto
敬一 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10320495A priority Critical patent/JP2000150582A/en
Publication of JP2000150582A publication Critical patent/JP2000150582A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

PROBLEM TO BE SOLVED: To easily change a gap between a semiconductor chip and a lead in a manufacturing apparatus of a LOC-type semiconductor device. SOLUTION: A manufacturing apparatus of a LOC-type semiconductor device has an assembly stage 20 for fixing a semiconductor chip 11 to a lead 12 having an inner lead 12a extending on the main surface of the semiconductor chip 11 with an adhesive 13. The assembly stage 20 is constituted by a chip holding part 21A for holding the semiconductor chip 11 on its bottom surface, a lead holding part 22A arranged at the side of the chip holding part 21A and holding the lead 12 with a spacing 14 between the main surface of the semiconductor chip 11 and the lead 12, and a spacing adjusting part 23 made of plural thin plates 23a removably placed on the holding surface of the lead holding part 22A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップの主
面と該主面上に延びるインナーリードとを互いに接着す
ることにより、リードが半導体チップを保持するLOC
(リード・オン・チップ)構造を有する半導体装置の製
造装置に関し、特に、半導体チップとリードとの間隔が
調整可能な半導体装置の製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a LOC in which a semiconductor chip is held by bonding a main surface of a semiconductor chip and inner leads extending on the main surface to each other.
The present invention relates to an apparatus for manufacturing a semiconductor device having a (lead-on-chip) structure, and more particularly, to an apparatus for manufacturing a semiconductor device capable of adjusting an interval between a semiconductor chip and a lead.

【0002】[0002]

【従来の技術】近年、主としてメモリチップなどに代表
される半導体チップのパッケージング技術として、リー
ドフレームのインナーリード部が半導体チップの主面上
にまで延び、該インナーリード部と半導体チップの主面
とを接着して半導体チップを保持する、いわゆる、LO
C技術が開発されている。従来のLOC型半導体装置
は、半導体チップの主面とインナーリード部の一部分と
を絶縁テープを介在させて接着することにより固着して
いるが、半導体チップとインナーリード部とを接着材で
固着するLOC型半導体装置も開発されている。
2. Description of the Related Art In recent years, as a packaging technique for a semiconductor chip typified by a memory chip or the like, an inner lead portion of a lead frame extends over a main surface of the semiconductor chip, and the inner lead portion and a main surface of the semiconductor chip. So called LO that holds the semiconductor chip by bonding
C technology has been developed. In the conventional LOC type semiconductor device, the main surface of the semiconductor chip and a part of the inner lead portion are fixed by bonding with an insulating tape interposed therebetween, but the semiconductor chip and the inner lead portion are fixed with an adhesive. LOC semiconductor devices have also been developed.

【0003】以下、従来のLOC型半導体装置の製造装
置を用いた製造方法について図面を参照しながら説明す
る。図4(a)及び(b)はLOC型半導体装置であっ
て、(a)は平面構成を示し、(b)は(a)のIV−IV
線における断面構成を示している。図4(a)に示すよ
うに、本半導体装置は、半導体チップ101と該半導体
チップ101の主面上に接着されたリードフレーム10
2とを備えている。リードフレーム102は、半導体チ
ップ101の主面上に延びる複数のインナーリード部1
02aを有し、インナーリード部102aにおける半導
体チップ101の主面上の周縁部と対向する位置には選
択的に接着材103が塗布されて保持部102bを形成
している。なお、ここでは説明の都合上、半導体チップ
101とインナーリード部102aとを電気的に接続す
る金属細線、及び半導体チップ101とインナーリード
部102aを一体に封止する封止用樹脂材を省略してい
る。
Hereinafter, a manufacturing method using a conventional LOC type semiconductor device manufacturing apparatus will be described with reference to the drawings. 4A and 4B show a LOC semiconductor device, in which FIG. 4A shows a planar configuration, and FIG. 4B shows a IV-IV of FIG.
The cross-sectional configuration along the line is shown. As shown in FIG. 4A, the semiconductor device includes a semiconductor chip 101 and a lead frame 10 bonded on a main surface of the semiconductor chip 101.
2 is provided. The lead frame 102 includes a plurality of inner lead portions 1 extending on the main surface of the semiconductor chip 101.
The adhesive 103 is selectively applied to a position of the inner lead portion 102a facing the peripheral portion on the main surface of the semiconductor chip 101 to form the holding portion 102b. Here, for convenience of explanation, a thin metal wire for electrically connecting the semiconductor chip 101 and the inner lead portion 102a and a sealing resin material for integrally sealing the semiconductor chip 101 and the inner lead portion 102a are omitted. ing.

【0004】以下、前記のように構成された半導体装置
の製造装置及び製造方法を図面に基づいて説明する。図
5〜図7は従来の半導体装置の製造方法の工程順の断面
構成であって、図5はチップ接着(ダイスボンド)工程
を示し、図6はワイヤボンド工程を示し、図7は樹脂封
止工程を示している。
Hereinafter, a manufacturing apparatus and a manufacturing method of a semiconductor device configured as described above will be described with reference to the drawings. 5 to 7 are cross-sectional views in the order of steps of a conventional method for manufacturing a semiconductor device. FIG. 5 shows a chip bonding (die bonding) step, FIG. 6 shows a wire bonding step, and FIG. The stop process is shown.

【0005】まず、チップ接着工程において、図5
(a)に示すように、半導体チップ101を真空取り付
け可能な固定ステージ104上に載置する。ここでは、
半導体チップ101が位置ずれを起こさないように半導
体チップの裏面を真空吸着して固定する。固定ステージ
104の上面にはリードフレーム102の位置を規制す
るピン104aが設けられている。
First, in the chip bonding step, FIG.
As shown in (a), the semiconductor chip 101 is placed on a fixed stage 104 that can be vacuum-mounted. here,
The back surface of the semiconductor chip is fixed by vacuum suction so that the semiconductor chip 101 does not shift. Pins 104 a for regulating the position of the lead frame 102 are provided on the upper surface of the fixed stage 104.

【0006】次に、図5(b)に示すように、半導体チ
ップの主面上におけるインナーリード部102aの保持
部102bと対向する位置に接着材塗布用ノズル105
を合わせ、該接着材塗布用ノズル105から接着材10
3を塗布する。
Next, as shown in FIG. 5B, the nozzle 105 for applying the adhesive is placed on the main surface of the semiconductor chip at a position facing the holding portion 102b of the inner lead portion 102a.
And the adhesive 10 from the adhesive applying nozzle 105.
3 is applied.

【0007】次に、図5(c)に示すように、接着材1
03が塗布された半導体チップ101とリードフレーム
102との位置合わせを行ない、続いて、リードフレー
ム102が半導体チップ101を保持するように、イン
ナーリード部102aの保持部102bと半導体チップ
101とを接着する。
[0007] Next, as shown in FIG.
The semiconductor chip 101 coated with the “03” is aligned with the lead frame 102, and then the holding portion 102 b of the inner lead portion 102 a and the semiconductor chip 101 are bonded so that the lead frame 102 holds the semiconductor chip 101. I do.

【0008】次に、図5(d)に示すように、半導体チ
ップ101を保持したリードフレーム102を硬化炉ス
テージ106に載置し、その後、所定時間の加熱処理を
行なって接着材103を硬化させる。ここで、半導体チ
ップ101とインナーリード部102aとの間隔が決定
される。
Next, as shown in FIG. 5D, the lead frame 102 holding the semiconductor chip 101 is placed on a curing furnace stage 106, and thereafter, a heat treatment is performed for a predetermined time to cure the adhesive 103. Let it. Here, the distance between the semiconductor chip 101 and the inner lead portion 102a is determined.

【0009】次に、ワイヤボンド工程において、図6
(a)に示すように、リードフレーム102に保持され
た半導体チップ101をヒーターブロック107上に真
空吸着して固定する。
Next, in the wire bonding step, FIG.
As shown in (a), the semiconductor chip 101 held by the lead frame 102 is fixed on the heater block 107 by vacuum suction.

【0010】次に、図6(b)に示すように、リードフ
レーム102を支持する第1のクランパ108Aとイン
ナーリード部102aを支持する第2のクランパ108
Bとを用いてリードフレーム102をヒーターブロック
107に圧着することにより、インナーリード部102
aを半導体チップ101の主面上に接触させる。その
後、ワイヤボンダ用のキャピラリ109を用いて金属細
線110を形成し、形成した金属細線110を用いてイ
ンナーリード部102aと半導体チップ101上の端子
101aとを接続する。
Next, as shown in FIG. 6B, a first clamper 108A for supporting the lead frame 102 and a second clamper 108 for supporting the inner lead portion 102a.
B, the lead frame 102 is pressed against the heater block 107 so that the inner lead portion 102
a is brought into contact with the main surface of the semiconductor chip 101. Thereafter, a thin metal wire 110 is formed by using a capillary 109 for a wire bonder, and the inner lead portion 102a is connected to the terminal 101a on the semiconductor chip 101 by using the formed thin metal wire 110.

【0011】次に、図6(c)に示すように、第1のク
ランパ108A及び第2のクランパ108Bを取り除く
と、インナーリード部102aが元の状態に戻り、図6
(d)に示すように、インナーリード部102aと半導
体チップ101とが金属細線110により電気的に接続
される。
Next, as shown in FIG. 6 (c), when the first clamper 108A and the second clamper 108B are removed, the inner lead portion 102a returns to the original state, and FIG.
As shown in (d), the inner lead portion 102a and the semiconductor chip 101 are electrically connected by the thin metal wires 110.

【0012】次に、樹脂封止工程において、図7(a)
に示すように、リードフレーム102に保持された半導
体チップ101をゲート口111aを有する樹脂封止用
の金型111の内側に載置した後、図7(b)に示すよ
うに、金型111のゲート口111aから封止用樹脂材
112を注入すると図7(c)の状態となる。
Next, in the resin sealing step, FIG.
As shown in FIG. 7B, after placing the semiconductor chip 101 held by the lead frame 102 inside a resin sealing mold 111 having a gate port 111a, as shown in FIG. 7 (c) when the sealing resin material 112 is injected from the gate port 111a of FIG.

【0013】次に、図7(d)に示すように、金型11
1から取り出すと、半導体チップ101とインナーリー
ド102aの保持部102bとが接着材103により固
着され且つ周囲を封止用樹脂材112により封止された
LOC型半導体装置を得る。
Next, as shown in FIG.
When the semiconductor chip 101 is taken out from the semiconductor device 101, the LOC semiconductor device in which the semiconductor chip 101 and the holding portion 102b of the inner lead 102a are fixed by the adhesive 103 and the periphery is sealed by the sealing resin material 112 is obtained.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、前記従
来のLOC型半導体装置の製造装置は、半導体チップ1
01とリードフレーム102との間隔が、図5に示す固
定ステージ104で規制されるため、製造時にこの間隔
を変更する場合には、所定の間隔を得られる固定ステー
ジ104を新たに用意しなければならないという問題が
ある。
However, the above-mentioned conventional LOC type semiconductor device manufacturing apparatus employs a semiconductor chip 1
Since the distance between the lead frame 01 and the lead frame 102 is regulated by the fixed stage 104 shown in FIG. 5, if this distance is changed at the time of manufacturing, the fixed stage 104 capable of obtaining the predetermined distance must be newly prepared. There is a problem that it does not.

【0015】本発明は前記従来の問題を解決し、LOC
型半導体装置の製造装置において、半導体チップとリー
ドフレームとの間隔を容易に変更できるようにすること
を目的とする。
[0015] The present invention solves the above-mentioned conventional problem and provides a LOC.
An object of the present invention is to make it possible to easily change the distance between a semiconductor chip and a lead frame in an apparatus for manufacturing a semiconductor device.

【0016】[0016]

【課題を解決するための手段】前記の目的を達成する
め、本発明は、リードに半導体チップを固着させる組立
ステージに、半導体チップとリードとの間隔を調整する
間隔調整手段を有する構成とする。
In order to achieve the above-mentioned object, the present invention has a construction in which an assembly stage for fixing a semiconductor chip to a lead has a spacing adjusting means for adjusting a spacing between the semiconductor chip and the lead.

【0017】具体的に、本発明に係る半導体装置の製造
装置は、半導体チップと、該半導体チップの主面上に延
びるように設けられ、半導体チップを保持するリードと
を有する半導体装置の製造装置を対象とし、半導体チッ
プをその下面において保持するチップ保持部と、チップ
保持部の側方に設けられ、リードをチップ保持部に保持
されている半導体チップの主面と間隔をおくように保持
するリード保持部と、チップ保持部に保持されている半
導体チップとリード保持部に保持されているリードとの
間隔を調整する間隔調整手段とを有する組立ステージを
備えている。
More specifically, an apparatus for manufacturing a semiconductor device according to the present invention is an apparatus for manufacturing a semiconductor device having a semiconductor chip and a lead provided on the main surface of the semiconductor chip and holding the semiconductor chip. A chip holding portion for holding a semiconductor chip on a lower surface thereof, and a lead provided on a side of the chip holding portion for holding a lead at a distance from a main surface of the semiconductor chip held by the chip holding portion. An assembly stage having a lead holding section and an interval adjusting means for adjusting an interval between a semiconductor chip held by the chip holding section and a lead held by the lead holding section is provided.

【0018】本発明の半導体装置の製造装置によると、
組立ステージが、半導体チップを保持するチップ保持部
と、リードを保持するリード保持部と、チップ保持部に
保持されている半導体チップ及びリード保持部に保持さ
れているリードの間隔を調整する間隔調整手段とを有し
ているため、半導体装置を製造する際に、製造対象の半
導体チップとリードとの間隔が変更されるような場合で
あっても、間隔調整手段により、半導体チップとリード
との間隔を容易に調整できる。
According to the semiconductor device manufacturing apparatus of the present invention,
An assembly stage that adjusts an interval between a chip holding unit that holds a semiconductor chip, a lead holding unit that holds a lead, and a semiconductor chip held by the chip holding unit and a lead held by the lead holding unit; Means, when the semiconductor device is manufactured, even when the distance between the semiconductor chip to be manufactured and the lead is changed, the distance adjusting means can be used to adjust the distance between the semiconductor chip and the lead. The spacing can be easily adjusted.

【0019】本発明の半導体装置の製造装置において、
間隔調整手段がリード保持部におけるリードを保持する
保持面の上に着脱可能に載置される複数の薄板からなる
ことが好ましい。
In the apparatus for manufacturing a semiconductor device according to the present invention,
It is preferable that the interval adjusting means is composed of a plurality of thin plates removably mounted on a holding surface of the lead holding portion for holding the leads.

【0020】本発明の半導体装置の製造装置において、
間隔調整手段が、下部が装置本体に回転自在に保持され
ていると共に上部がチップ保持部に螺合しており、チッ
プ保持部を装置本体に対して上下動させるねじ部材であ
ることが好ましい。
In the apparatus for manufacturing a semiconductor device according to the present invention,
It is preferable that the gap adjusting means is a screw member whose lower part is rotatably held by the apparatus main body and whose upper part is screwed to the chip holding part, and which moves the chip holding part up and down with respect to the apparatus main body.

【0021】本発明の半導体装置の製造装置において、
間隔調整手段がチップ保持部と該チップ保持部をその下
面において保持する装置本体との間に着脱可能に挿入さ
れる複数の薄板からなることが好ましい。
In the semiconductor device manufacturing apparatus of the present invention,
It is preferable that the gap adjusting means is composed of a plurality of thin plates which are detachably inserted between the chip holding portion and the device main body holding the chip holding portion on its lower surface.

【0022】[0022]

【発明の実施の形態】(第1の実施形態)本発明の第1
の実施形態について図面を参照しながら説明する。
(First Embodiment) A first embodiment of the present invention.
An embodiment will be described with reference to the drawings.

【0023】図1は本発明の第1の実施形態に係るLO
C型半導体装置の製造装置の断面構成を示している。図
1に示すように、20は、ダイスボンド工程における、
半導体チップ11と、該半導体チップ11の主面上に延
びるインナーリード12aを有するリード12とを、光
又は熱硬化性の樹脂剤からなる接着材13により固着す
るための組立ステージである。本実施形態においては、
リード12は、インナーリード12aと該インナーリー
ド12aの外側に延びるアウターリードとにより構成さ
れているとする。
FIG. 1 shows an LO according to a first embodiment of the present invention.
1 shows a cross-sectional configuration of a manufacturing apparatus for a C-type semiconductor device. As shown in FIG. 1, reference numeral 20 denotes a die bonding process.
This is an assembly stage for fixing the semiconductor chip 11 and the lead 12 having the inner lead 12a extending on the main surface of the semiconductor chip 11 with an adhesive 13 made of a light or thermosetting resin. In the present embodiment,
It is assumed that the lead 12 includes an inner lead 12a and an outer lead extending outside the inner lead 12a.

【0024】本実施形態に係る組立ステージ20は、半
導体チップ11を該半導体チップ11の下面で保持する
チップ保持部21Aと、該チップ保持部21Aの側部に
設けられ、リード12を半導体チップ11の主面と間隔
14をおくように保持するリード保持部22Aと、該リ
ード保持部22Aにおけるリード12を保持する保持面
の上に設けられた間隔調整部23とから構成されてい
る。
The assembling stage 20 according to the present embodiment includes a chip holding portion 21A for holding the semiconductor chip 11 on the lower surface of the semiconductor chip 11, and a side portion of the chip holding portion 21A. A lead holding portion 22A that holds the lead 14 at a distance 14 from the main surface thereof, and a spacing adjusting portion 23 that is provided on the holding surface of the lead holding portion 22A that holds the lead 12.

【0025】間隔調整部23は、それぞれの板厚が1μ
m〜100μm程度で且つリード保持部22Aの保持面
の上に着脱可能に載置される複数の薄板23aと、リー
ド保持部22Aの上部に設けられた穴部に挿入すること
により各薄板23aを支持する支持棒23bとから構成
されている。
The interval adjusting section 23 has a thickness of 1 μm.
A plurality of thin plates 23a having a size of about m to 100 μm and removably mounted on the holding surface of the lead holding unit 22A, and each thin plate 23a is inserted into a hole provided in an upper part of the lead holding unit 22A to thereby separate each thin plate 23a. And a supporting rod 23b for supporting.

【0026】チップ保持部21Aには、上下に貫通し、
半導体チップ11の下面を真空吸着するための第1の真
空吸着孔20aが設けられ、リード保持部22A及び各
間隔調整板23には、上下に貫通し、リード12の下面
を真空吸着するための第2の真空吸着孔20bが設けら
れている。
The chip holder 21A penetrates up and down,
A first vacuum suction hole 20a for vacuum-suctioning the lower surface of the semiconductor chip 11 is provided. The first vacuum-suction hole 20a penetrates vertically through the lead holding portion 22A and each of the gap adjusting plates 23 to vacuum-suction the lower surface of the lead 12. A second vacuum suction hole 20b is provided.

【0027】通常、半導体チップ11とリード12との
間隔14は、50μm〜200μm程度が多く、本実施
形態においては、リード保持部22Aとリード12との
間に、半導体チップ11とリード12との間隔14を調
整できる複数の薄板23aからなる間隔調整部23を設
けているため、あらかじめ、所定厚の薄板23aを複数
枚用意しておき、所望の間隔14が得られるように、薄
板23aを間隔調整部23に追加したり間隔調整部23
から除去したりすることにより、該間隔14を容易に変
更することができる。さらに、間隔調整部23に厚さが
異なる薄板23aを積むと、微調整も容易となる。
Usually, the space 14 between the semiconductor chip 11 and the lead 12 is often about 50 μm to 200 μm. In the present embodiment, the distance between the semiconductor chip 11 and the lead 12 is between the lead holding portion 22 A and the lead 12. Since the interval adjuster 23 composed of a plurality of thin plates 23a capable of adjusting the interval 14 is provided, a plurality of thin plates 23a having a predetermined thickness are prepared in advance, and the intervals of the thin plates 23a are adjusted so that a desired interval 14 is obtained. Addition to the adjustment unit 23 or interval adjustment unit 23
, The spacing 14 can be easily changed. Further, when thin plates 23a having different thicknesses are stacked on the gap adjusting unit 23, fine adjustment is facilitated.

【0028】なお、支持棒23aは、間隔調整部23の
上面から突出しなければよく、従って、一の部材でも複
数の部材でもよい。また、複数の部材からなる場合に
は、各薄板23aと一体に形成されていてもよい。
It is sufficient that the support bar 23a does not protrude from the upper surface of the gap adjusting section 23, and therefore, it may be a single member or a plurality of members. In the case where it is composed of a plurality of members, it may be formed integrally with each thin plate 23a.

【0029】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0030】図2は本発明の第2の実施形態に係るLO
C型半導体装置の製造装置の断面構成を示している。図
2において、図1に示す構成部材と同一の構成部材には
同一の符号を付すことにより説明を省略する。
FIG. 2 shows an LO according to a second embodiment of the present invention.
1 shows a cross-sectional configuration of a manufacturing apparatus for a C-type semiconductor device. In FIG. 2, the same components as those shown in FIG.

【0031】図2に示すように、本実施形態に係る組立
ステージ20は、装置本体の一部としての支持台24
と、該支持台24上に載置され、半導体チップ12をそ
の下面で保持するチップ保持部21Bと、下部が支持台
24に回転自在に支持されていると共に上部がチップ保
持部21Bに螺合し、該チップ保持部21Bを支持台2
4に対して上下動させる間隔調整手段としてのねじ部材
25と、支持台24上で且つチップ保持部21Bの側方
に設けられ、リード12を半導体チップ11の主面と間
隔14をおくように保持するリード保持部22Bとから
構成されている。
As shown in FIG. 2, the assembling stage 20 according to the present embodiment includes a support base 24 as a part of the apparatus main body.
A chip holder 21B placed on the support 24 and holding the semiconductor chip 12 on its lower surface, and a lower part rotatably supported by the support 24 and an upper part screwed into the chip holder 21B. Then, the chip holding portion 21B is
A screw member 25 as an interval adjusting means for moving up and down with respect to 4, and provided on the support base 24 and beside the chip holding portion 21 </ b> B so that the lead 12 is spaced from the main surface of the semiconductor chip 11 by an interval 14. And a lead holding portion 22B for holding.

【0032】このように、本実施形態によると、LOC
型半導体装置を製造する際に、半導体チップ11とリー
ド12との間隔14を変更する必要が生じた場合には、
ねじ部材25を回転させることにより、該間隔14を容
易に且つ無段階に調整することができる。
As described above, according to the present embodiment, LOC
When it is necessary to change the interval 14 between the semiconductor chip 11 and the lead 12 when manufacturing the semiconductor device,
By rotating the screw member 25, the interval 14 can be easily and steplessly adjusted.

【0033】なお、本実施形態においては、ねじ部材2
5が支持台24上に支持される構成としたが、ねじ部材
25が支持台24を上下に貫通するように螺合していて
もよい。
In this embodiment, the screw member 2
5 is supported on the support 24, but the screw member 25 may be screwed so as to penetrate the support 24 up and down.

【0034】(第3の実施形態)以下、本発明の第3の
実施形態について図面を参照しながら説明する。
(Third Embodiment) Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

【0035】図3は本発明の第3の実施形態に係るLO
C型半導体装置の製造装置の断面構成を示している。図
3において、図1に示す構成部材と同一の構成部材には
同一の符号を付すことにより説明を省略する。
FIG. 3 shows an LO according to a third embodiment of the present invention.
1 shows a cross-sectional configuration of a manufacturing apparatus for a C-type semiconductor device. In FIG. 3, the same components as those shown in FIG.

【0036】図3に示すように、本実施形態に係る組立
ステージ20は、支持台24と、該支持台24上に載置
され、半導体チップ12をその下面で保持するチップ保
持部21Cと、支持台24とチップ保持部21Cと間に
着脱可能に挿入された複数の薄板26aからなる間隔調
整部26と、支持台24上で且つチップ保持部21Cの
側方に設けられ、リード12を半導体チップ11の主面
と間隔14をおくように保持するリード保持部22Cと
から構成されている。
As shown in FIG. 3, the assembly stage 20 according to the present embodiment includes a support 24, a chip holder 21C mounted on the support 24, and holding the semiconductor chip 12 on its lower surface. An interval adjusting unit 26 composed of a plurality of thin plates 26a detachably inserted between the support 24 and the chip holder 21C, and a lead 12 provided on the support 24 and beside the chip holder 21C, and the lead 12 It is composed of a main surface of the chip 11 and a lead holding portion 22C which holds the chip 11 at an interval.

【0037】このように、間隔調整部26は、支持台2
4とチップ保持部21Cと間に着脱可能に挿入された複
数の薄板26aからなるため、あらかじめ、各板厚が1
μm〜100μm程度の薄板26aを複数枚用意してお
き、半導体チップ11とリード12との間隔14を変更
する必要が生じた場合には、所望の間隔14が得られる
ように、薄板26aを間隔調整部26に追加挿入したり
間隔調整部26から除去することにより、該間隔14を
容易に調整することができる。また、厚さが異なる薄板
26aを積むと、微調整も容易となる。
As described above, the interval adjusting section 26 is provided on the support base 2.
4 and a plurality of thin plates 26a which are removably inserted between the chip holder 21C and each of the thin plates 26a.
A plurality of thin plates 26a of about 100 μm to 100 μm are prepared, and when it is necessary to change the interval 14 between the semiconductor chip 11 and the lead 12, the thin plates 26a are separated so that a desired interval 14 is obtained. The space 14 can be easily adjusted by additionally inserting it into the adjusting unit 26 or removing it from the space adjusting unit 26. Further, when the thin plates 26a having different thicknesses are stacked, fine adjustment becomes easy.

【0038】その上、本実施形態は、間隔調整部26が
チップ保持部22Cの1箇所にのみ設けられているた
め、第1の実施形態よりも簡単に調整できると共に、第
2の実施形態のねじ部材25よりも所望の間隔を得やす
く且つ精度が良くなる。
In addition, in the present embodiment, since the interval adjusting section 26 is provided only at one position of the chip holding section 22C, it can be adjusted more easily than in the first embodiment, and the second embodiment can be adjusted. It is easier to obtain a desired interval than the screw member 25 and the accuracy is improved.

【0039】[0039]

【発明の効果】本発明の半導体装置の製造装置による
と、半導体装置を製造する際の組立ステージに、半導体
チップとリードとの間隔を調整できる間隔調整手段を有
しているため、製造対象の半導体チップとリードとの間
隔が変更された場合であっても、間隔調整手段により、
半導体チップとリードとの間隔を容易に調整できるた
め、製造に要する工数を削減できる。
According to the semiconductor device manufacturing apparatus of the present invention, the assembly stage for manufacturing the semiconductor device has the interval adjusting means for adjusting the interval between the semiconductor chip and the lead. Even when the distance between the semiconductor chip and the lead is changed, the distance adjusting means
Since the distance between the semiconductor chip and the lead can be easily adjusted, the number of steps required for manufacturing can be reduced.

【0040】本発明の半導体装置の製造装置において、
間隔調整手段がリード保持部におけるリードを保持する
保持面の上に着脱可能に載置される複数の薄板からなる
と、薄板を追加したり除去したりして薄板の枚数を増減
することにより、リード保持部が半導体チップに対して
実質的に上下することになるため、半導体チップとリー
ドとの間隔を確実に変更できる。
In the semiconductor device manufacturing apparatus of the present invention,
When the interval adjusting means is composed of a plurality of thin plates removably mounted on a holding surface for holding the lead in the lead holding unit, the number of thin plates is increased or decreased by adding or removing thin plates, thereby increasing the number of thin plates. Since the holding portion is substantially moved up and down with respect to the semiconductor chip, the distance between the semiconductor chip and the lead can be reliably changed.

【0041】本発明の半導体装置の製造装置において、
間隔調整手段が、下部が装置本体に回転自在に保持され
ていると共に上部がチップ保持部に螺合しており、チッ
プ保持部を装置本体に対して上下動させるねじ部材であ
ると、ねじ部材を回転させることにより、チップ保持部
がリードに対して上下するため、半導体チップとリード
との間隔を確実に変更できる。
In the semiconductor device manufacturing apparatus of the present invention,
A thread adjusting member having a lower portion rotatably held by the apparatus main body and an upper portion screwed to the chip holding portion, and the tip adjusting portion being vertically moved with respect to the device main body; By rotating, the chip holder moves up and down with respect to the lead, so that the distance between the semiconductor chip and the lead can be reliably changed.

【0042】本発明の半導体装置の製造装置において、
間隔調整手段がチップ保持部と該チップ保持部をその下
面において保持する装置本体との間に着脱可能に挿入さ
れる複数の薄板からなると、薄板を追加挿入したり除去
したりして薄板の枚数を増減することにより、チップ保
持部がリードに対して上下するため、半導体チップとリ
ードとの間隔を確実に変更できる。
In the apparatus for manufacturing a semiconductor device according to the present invention,
When the interval adjusting means is composed of a plurality of thin plates detachably inserted between the chip holding portion and the apparatus body holding the chip holding portion on the lower surface, the number of thin plates is increased by additionally inserting or removing the thin plates. By increasing or decreasing the distance, the chip holder moves up and down with respect to the lead, so that the distance between the semiconductor chip and the lead can be reliably changed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係るLOC型半導体
装置の製造装置を示す構成断面図である。
FIG. 1 is a sectional view showing a configuration of an apparatus for manufacturing a LOC semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施形態に係るLOC型半導体
装置の製造装置を示す構成断面図である。
FIG. 2 is a configuration sectional view showing an apparatus for manufacturing a LOC semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第3の実施形態に係るLOC型半導体
装置の製造装置を示す構成断面図である。
FIG. 3 is a sectional view showing a configuration of an apparatus for manufacturing a LOC semiconductor device according to a third embodiment of the present invention.

【図4】(a)及び(b)は従来の半導体装置を示し、
(a)は平面図であり、(b)は(a)のIV−IV線にお
ける構成断面図である。
FIGS. 4A and 4B show a conventional semiconductor device,
(A) is a plan view, and (b) is a cross-sectional view taken along line IV-IV of (a).

【図5】従来の半導体装置の製造方法のチップ接着工程
を示す工程順の構成断面図である。
FIG. 5 is a cross-sectional configuration view illustrating a step of a chip bonding step in a conventional method of manufacturing a semiconductor device.

【図6】従来の半導体装置の製造方法のワイヤボンド工
程を示す工程順の構成断面図である。
FIG. 6 is a cross-sectional configuration view illustrating a wire bonding step of a conventional method of manufacturing a semiconductor device in a process order.

【図7】従来の半導体装置の製造方法の樹脂封止工程を
示す工程順の構成断面図である。
FIG. 7 is a cross-sectional view of a process sequence showing a resin sealing process of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 半導体チップ 12 リード 12a インナーリード 13 接着材 14 半導体チップとリードとの間隔 20 組立ステージ 20a 第1の真空吸着孔 20b 第2の真空吸着孔 21A チップ保持部 22A リード保持部 23 間隔調整部 23a 薄板 23b 支持棒 21B チップ保持部 22B リード保持部 24 支持台(装置本体) 25 ねじ部材 21C チップ保持部 22C リード保持部 26 間隔調整部 DESCRIPTION OF SYMBOLS 11 Semiconductor chip 12 Lead 12a Inner lead 13 Adhesive material 14 Distance between semiconductor chip and lead 20 Assembly stage 20a First vacuum suction hole 20b Second vacuum suction hole 21A Chip holder 22A Lead holder 23 Interval adjuster 23a Thin plate 23b support rod 21B chip holding part 22B lead holding part 24 support base (apparatus main body) 25 screw member 21C chip holding part 22C lead holding part 26 interval adjusting part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 良之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 野世 幸之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 藤本 敬一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F044 AA01 GG03 GG08 5F067 AA01 AB02 BB19 BE10 CC03 CC07  ──────────────────────────────────────────────────の Continuing on the front page (72) Yoshiyuki Arai, 1006 Kazuma Kadoma, Kadoma, Osaka Prefecture Inside Matsushita Electric Industrial Co., Ltd. (72) Yukiyuki Nose 1006 Kadoma, Kazuma, Kadoma, Osaka Pref. (72) Inventor Keiichi Fujimoto 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.F-term (reference) 5F044 AA01 GG03 GG08 5F067 AA01 AB02 BB19 BE10 CC03 CC07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、該半導体チップの主面
上に延びるように設けられ、前記半導体チップを保持す
るリードとを有する半導体装置の製造装置であって、 前記半導体チップをその下面において保持するチップ保
持部と、 前記チップ保持部の側方に設けられ、前記リードを前記
チップ保持部に保持されている半導体チップの主面と間
隔をおくように保持するリード保持部と、 前記チップ保持部に保持されている半導体チップと前記
リード保持部に保持されているリードとの間隔を調整す
る間隔調整手段とを有する組立ステージを備えているこ
とを特徴とする半導体装置の製造装置。
1. An apparatus for manufacturing a semiconductor device comprising: a semiconductor chip; and a lead provided to extend on a main surface of the semiconductor chip and holding the semiconductor chip, wherein the semiconductor chip is held on a lower surface thereof. A chip holding unit provided on a side of the chip holding unit, the lead holding unit holding the lead at an interval from a main surface of a semiconductor chip held by the chip holding unit; An apparatus for manufacturing a semiconductor device, comprising: an assembly stage having an interval adjusting means for adjusting an interval between a semiconductor chip held by a unit and a lead held by the lead holding unit.
【請求項2】 前記間隔調整手段は、前記リード保持部
におけるリードを保持する保持面の上に着脱可能に載置
される複数の薄板からなることを特徴とする請求項1に
記載の半導体装置の製造装置。
2. The semiconductor device according to claim 1, wherein said gap adjusting means comprises a plurality of thin plates removably mounted on a holding surface of said lead holding portion for holding a lead. Manufacturing equipment.
【請求項3】 前記間隔調整手段は、下部が装置本体に
回転自在に保持されていると共に上部が前記チップ保持
部に螺合しており、前記チップ保持部を前記装置本体に
対して上下動させるねじ部材であることを特徴とする請
求項1に記載の半導体装置の製造装置。
3. The distance adjusting means has a lower part rotatably held by the apparatus main body and an upper part screwed into the chip holding part, and moves the chip holding part up and down with respect to the apparatus main body. 2. The semiconductor device manufacturing apparatus according to claim 1, wherein the semiconductor device is a screw member.
【請求項4】 前記間隔調整手段は、前記チップ保持部
と該チップ保持部をその下面において保持する装置本体
との間に着脱可能に挿入される複数の薄板からなること
を特徴とする請求項1に記載の半導体装置の製造装置。
4. The apparatus according to claim 1, wherein said gap adjusting means comprises a plurality of thin plates removably inserted between said chip holding portion and an apparatus body holding said chip holding portion on a lower surface thereof. 2. The apparatus for manufacturing a semiconductor device according to 1.
JP10320495A 1998-11-11 1998-11-11 Manufacturing apparatus of semiconductor device Pending JP2000150582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10320495A JP2000150582A (en) 1998-11-11 1998-11-11 Manufacturing apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10320495A JP2000150582A (en) 1998-11-11 1998-11-11 Manufacturing apparatus of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000150582A true JP2000150582A (en) 2000-05-30

Family

ID=18122097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10320495A Pending JP2000150582A (en) 1998-11-11 1998-11-11 Manufacturing apparatus of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000150582A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030075A1 (en) * 2002-09-26 2004-04-08 Renesas Technology Corp. Method for manufacturing semiconductor device
WO2009120857A2 (en) * 2008-03-26 2009-10-01 Texas Instruments Incorporated Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
CN103579189A (en) * 2012-07-23 2014-02-12 英飞凌科技股份有限公司 Chip package and a method for manufacturing a chip package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030075A1 (en) * 2002-09-26 2004-04-08 Renesas Technology Corp. Method for manufacturing semiconductor device
US7572674B2 (en) 2002-09-26 2009-08-11 Renesas Technology Corp. Method for manufacturing semiconductor device
WO2009120857A2 (en) * 2008-03-26 2009-10-01 Texas Instruments Incorporated Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
WO2009120857A3 (en) * 2008-03-26 2009-11-12 Texas Instruments Incorporated Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
US8008131B2 (en) 2008-03-26 2011-08-30 Texas Instruments Incorporated Semiconductor chip package assembly method and apparatus for countering leadfinger deformation
CN103579189A (en) * 2012-07-23 2014-02-12 英飞凌科技股份有限公司 Chip package and a method for manufacturing a chip package

Similar Documents

Publication Publication Date Title
US5454905A (en) Method for manufacturing fine pitch lead frame
US3724068A (en) Semiconductor chip packaging apparatus and method
JP2972096B2 (en) Resin-sealed semiconductor device
JP2581748B2 (en) Lead wire bonding apparatus and method
JPS624351A (en) Manufacture of semiconductor carrier
JPS616833A (en) Manufacture of material to be loaded
JP2000150582A (en) Manufacturing apparatus of semiconductor device
JP2001308146A (en) Apparatus for installing semiconductor chip on chip carrier
JP2867954B2 (en) Manufacturing method of chip type semiconductor device
US20020182774A1 (en) Die-attach method and assemblies using film and epoxy bonds
JP3226035B2 (en) Electronic component positioning lead bending device and bending method
JPH0539630Y2 (en)
JP2816084B2 (en) Solder coating method, semiconductor device manufacturing method, and squeegee
JP2759523B2 (en) Method for manufacturing semiconductor device
JPS60200546A (en) Semiconductor device
JP2000252235A (en) Semiconductor and manufacture thereof
JP2770566B2 (en) Bonding head for thermocompression bonding
US20140239473A1 (en) Wire bonding assembly and method
JPH0888293A (en) Semiconductor mounting device and mounting method for semiconductor device using the same
JPH11289146A (en) Compound wiring material and production thereof
JP2000216172A (en) Manufacturing apparatus of semiconductor device
JPH02102553A (en) Integrated circuit device
JPS58125878A (en) Fixing substrate for light-emitting element
JPS6327029A (en) Manufacture of resin-sealed semiconductor device
JPH06177316A (en) Lead frame for tab mounting and its mounting method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060330

A131 Notification of reasons for refusal

Effective date: 20060404

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060801