JP2000150482A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP2000150482A
JP2000150482A JP32257198A JP32257198A JP2000150482A JP 2000150482 A JP2000150482 A JP 2000150482A JP 32257198 A JP32257198 A JP 32257198A JP 32257198 A JP32257198 A JP 32257198A JP 2000150482 A JP2000150482 A JP 2000150482A
Authority
JP
Japan
Prior art keywords
frequency
etching
wiring
frequency power
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32257198A
Other languages
Japanese (ja)
Inventor
Tetsuya Yamane
徹也 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32257198A priority Critical patent/JP2000150482A/en
Publication of JP2000150482A publication Critical patent/JP2000150482A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring pattern excellent in form stability by applying a high-frequency in two steps to a laminated body of Al and Ti group material formed on a base material to suppress plasma damages. SOLUTION: At an etching device 20, an etching gas is guided into a reactive chamber 21 as shown by an allow A, and the etching gas is made into a plasma by the microwave introduced through a waveguide. With the high frequency applied in two steps by a high-frequency power source 27, a semiconductor wafer 28 on an application electrode 25 is etched. The high-frequency power source 27 uses such high-frequency power source with high frequency as excellent in form controllability and such high-frequency power source with low frequency suppressing electron shading effect. By applying high-frequency in two steps, a required amount of remaining resist is obtained. So, only by changing applies frequency, plasma damage is suppressed for a wiring pattern excellent in form stability.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はドライエッチング方
法に関する。より詳しくは、半導体製造プロセスにおい
て塩素ガスを含有するエッチングガスを用いたプラズマ
エッチング方法に関するものである。
[0001] The present invention relates to a dry etching method. More specifically, the present invention relates to a plasma etching method using an etching gas containing a chlorine gas in a semiconductor manufacturing process.

【0002】[0002]

【従来の技術】半導体製造プロセスにおいて、アルミニ
ウム(Al)系材料の配線パターンがエッチングにより
ウェーハ上に形成される。このような配線パターン形成
のためにECR(Electron Cycrotron Resonance)放電
を利用したプラズマエッチング装置が用いられている。
2. Description of the Related Art In a semiconductor manufacturing process, a wiring pattern of an aluminum (Al) -based material is formed on a wafer by etching. In order to form such a wiring pattern, a plasma etching apparatus using an ECR (Electron Cycrotron Resonance) discharge is used.

【0003】図5は従来のドライエッチング方法による
Al系配線パターン形成の工程説明図である。(A)に
示すように、シリコン基板あるいはその上に形成した下
層配線等の下地(図示しない)上に例えばCVD法によ
り層間膜11が形成される。この層間膜11は例えばS
iO2 等の絶縁酸化膜あるいはBPSGやPSG等のシ
リケートガラス材で形成される。この層間膜11上にチ
タン(Ti)膜12およびチタンナイトライド(Ti
N)膜13が例えばスパッタ法により形成され、さらに
その上にアルミニウム(Al)またはその合金からなる
Al膜14が例えばスパッタ法により形成され、これら
の積層体によりAl配線層15を形成する。このTiお
よびTiNは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク16を例えばリソグラフィ
ー法によりパターニングして形成する。
FIG. 5 is an explanatory view of a process of forming an Al-based wiring pattern by a conventional dry etching method. As shown in FIG. 1A, an interlayer film 11 is formed on a silicon substrate or a base (not shown) such as a lower wiring formed thereon by, for example, a CVD method. This interlayer film 11 is made of, for example, S
It is formed of an insulating oxide film such as iO 2 or a silicate glass material such as BPSG or PSG. A titanium (Ti) film 12 and a titanium nitride (Ti)
An N) film 13 is formed by, for example, a sputtering method, and an Al film 14 made of aluminum (Al) or an alloy thereof is formed thereon by, for example, a sputtering method, and an Al wiring layer 15 is formed by a laminate of these. The Ti and TiN are used for reducing the resistance of the wiring and improving the adhesion to the interlayer film. After that, in order to form a wiring pattern, a resist mask 16 is formed by patterning, for example, by a lithography method.

【0004】このレジストマスク16を介して、(B)
に示すように、配線層15をエッチングして配線パター
ン17を形成する。この場合、Al配線層15をエッチ
ングした後オーバーエッチングされる。このようなエッ
チングは、例えば塩素ガスをエッチングガスとしてEC
R放電を利用し、高周波電源より高周波を印加するプラ
ズマエッチングにより行われる。この場合、高周波電源
の周波数は例えば一定の2MHzとして、一定周波数の
高周波がウェーハに印加されていた。
[0004] Through this resist mask 16, (B)
As shown in FIG. 7, the wiring layer 15 is etched to form a wiring pattern 17. In this case, overetching is performed after the Al wiring layer 15 is etched. Such etching can be performed, for example, by using chlorine gas as an etching gas.
This is performed by plasma etching using a R discharge and applying a high frequency from a high frequency power supply. In this case, the frequency of the high-frequency power source is, for example, 2 MHz, and a high frequency of a constant frequency is applied to the wafer.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、金属膜
であるTi膜12、TiN膜13およびAl膜14をE
CR放電を利用したプラズマエッチングによりドライエ
ッチング処理した場合、高周波電源の周波数がパターニ
ング条件に応じた適正値より高いと、電子シェーディン
グ効果やマイクロローディング効果によりプラズマダメ
ージが発生してAl配線層とコンタクトホールを介して
接続されているゲートを破壊する要因となる。また、こ
の電子シェーディング効果やマイクロローディング効果
は特に配線スペースが小さくなるに従い顕著であり、サ
イドエッチング等のAl配線の形状異常を発生させる要
因ともなり、半導体装置の信頼性を低下させる。また、
このようなプラズマダメージが発生するということは、
これを見越してデザインルール上での配線スペースの緩
和を考慮する必要を生じさせ、結果的に半導体装置の製
造方法に制約を加えることになる。
However, the Ti film 12, TiN film 13 and Al film 14, which are metal films, are not
When dry etching is performed by plasma etching using CR discharge, if the frequency of the high-frequency power supply is higher than an appropriate value according to the patterning conditions, plasma damage occurs due to an electron shading effect or a microloading effect, and the Al wiring layer and the contact hole are damaged. The gate may be destroyed through the gate. Further, the electron shading effect and the microloading effect become more remarkable as the wiring space becomes smaller, and may cause abnormalities in the shape of the Al wiring such as side etching, which lowers the reliability of the semiconductor device. Also,
The occurrence of such plasma damage
In anticipation of this, it becomes necessary to consider the mitigation of the wiring space on the design rule, and as a result, the method of manufacturing the semiconductor device is restricted.

【0006】図6(A)(B)は、このような電子シェ
ーディング効果およびマイクロローディング効果の説明
図である。電子シェーディング効果は、電子とイオンの
運動状態の違いにより発生する。電子は絶縁物パターン
側壁に衝突するのに対し、イオンはほとんど垂直に入射
するので、その側壁は負にチャージアップする。この負
電荷は、電子にとって障壁として働く電場を形成する。
したがって、垂直に小さい速度成分しかもっていないよ
うな電子は、この電場によって減速され、さらに跳ね返
されて、パターン内部に入れなくなる。よって、イオン
だけが入射されることになり、密パターンの回路に対し
ダメージが生じることになる。
FIGS. 6A and 6B are explanatory diagrams of such an electronic shading effect and a microloading effect. The electron shading effect occurs due to the difference in the motion state between electrons and ions. Electrons collide with the insulator pattern side wall, while ions are almost vertically incident, so that the side wall charges up negatively. This negative charge forms an electric field that acts as a barrier for the electrons.
Therefore, electrons having only a small velocity component in the vertical direction are decelerated by this electric field, are further bounced off, and cannot enter the pattern. Therefore, only the ions are incident, and the circuit having the dense pattern is damaged.

【0007】マイクロローディング効果は、エッチング
レートの粗密依存性によって発生する。エッチング中に
広いパターンにおいてはエッチングが完了しても、狭い
パターン部分にはまだアルミ材が残っている状態が存在
する。この狭いパターンのアルミ材がエッチングされる
までの間、ダメージ電流が酸化膜に流れ込んで回路にダ
メージを生じさせる。
[0007] The microloading effect occurs due to the dependence of the etching rate on the density. Even if etching is completed in a wide pattern during etching, there is a state in which aluminum material still remains in a narrow pattern portion. Until the aluminum material having the narrow pattern is etched, a damage current flows into the oxide film to cause damage to the circuit.

【0008】このような点に対処するために、高周波電
源の周波数を低くすることが考えられる。しかし、高周
波電源の周波数を低くすると、図7に示すように、レジ
ストのエッチングレートが速くなり、エッチング後のレ
ジスト残量を確保できなくなる。この理由は、周波数が
低い程イオンエネルギーとしては高くなるので、Alと
レジストの選択比が低くなるためである。
To cope with such a point, it is conceivable to lower the frequency of the high-frequency power supply. However, when the frequency of the high-frequency power supply is reduced, as shown in FIG. 7, the etching rate of the resist increases, and it becomes impossible to secure the remaining resist amount after the etching. The reason for this is that the lower the frequency is, the higher the ion energy is, and the lower the selectivity between Al and the resist is.

【0009】本発明は上記の点を考慮したものであっ
て、Ti系およびAl系材料の積層体をプラズマエッチ
ングする際に、従来の半導体製造プロセスを大きく変更
することなく、しかもプラズマダメージが少なく、安定
したレジスト残量を維持しつつ、Al配線パターンを形
成することができるドライエッチング方法の提供を目的
とする。
The present invention has been made in view of the above points, and does not significantly change the conventional semiconductor manufacturing process and reduces plasma damage when plasma-etching a laminate of Ti-based and Al-based materials. Another object of the present invention is to provide a dry etching method capable of forming an Al wiring pattern while maintaining a stable remaining amount of resist.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、塩素ガスを含有するエッチングガスを
用い、下地上に形成したAl系およびTi系材料の積層
体に対し、高周波電源から高周波を印加してプラズマエ
ッチングするドライエッチング方法において、前記積層
体に対し高周波を2ステップで印加することを特徴とす
るドライエッチング方法を提供する。
In order to achieve the above object, according to the present invention, an etching gas containing chlorine gas is used to apply a high frequency power supply to a laminate of Al-based and Ti-based materials formed on a base. A dry etching method for applying a high frequency to perform plasma etching, wherein a high frequency is applied to the laminate in two steps.

【0011】この構成によれば、高周波電源の周波数を
2段階に変化させてエッチングすることにより、エッチ
ング状態に応じて、形状制御性に優れた周波数の高い高
周波電源と、電子シェーディング効果を抑制する周波数
の低い高周波電源を用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れたAl配線パターンが得られ
る。
According to this configuration, by etching while changing the frequency of the high-frequency power supply in two stages, a high-frequency power supply with excellent frequency control and a high frequency control according to the etching state, and suppressing the electronic shading effect. A high-frequency power source having a low frequency can be used, and by simply changing the applied frequency using a conventional device, plasma damage can be suppressed and an Al wiring pattern having excellent shape stability can be obtained.

【0012】好ましい構成例では、前記2ステップは、
前記積層体をエッチングするステップと、下地に対して
オーバーエッチングするステップであることを特徴とし
ている。
In a preferred configuration example, the two steps include:
The method is characterized by a step of etching the laminate and a step of over-etching the base.

【0013】この構成によれば、Al配線部分をエッチ
ングする際にはプラズマ放電安定性とAl/レジストの
選択比を高くして形状制御性に優れた周波数の高い高周
波が印加され、電子シェーディング効果によるプラズマ
ダメージが発生するオーバーエッチングの際には、周波
数の低い高周波が印加される。
According to this structure, when etching the Al wiring portion, a high frequency having a high frequency excellent in shape controllability by increasing the plasma discharge stability and the selectivity of Al / resist is applied, and the electron shading effect is obtained. At the time of over-etching in which plasma damage occurs, a high frequency having a low frequency is applied.

【0014】さらに好ましい構成例では、ECR放電を
利用してプラズマエッチングすることを特徴としてい
る。
A further preferred configuration is characterized in that plasma etching is performed using ECR discharge.

【0015】この構成によれば、ECR型プラズマエッ
チング装置を用いて高周波電源の周波数を2段階に変化
させることにより、ダメージを防止し、高精度のパター
ン形成が達成される。
According to this configuration, by changing the frequency of the high frequency power supply in two steps using the ECR type plasma etching apparatus, damage can be prevented and high precision pattern formation can be achieved.

【0016】[0016]

【発明の実施の形態】図1は本発明に係るドライエッチ
ング方法によるAl系配線パターン形成の工程説明図で
ある。(A)に示すように、シリコン基板あるいはその
上に形成した下層配線等の下地(図示しない)上に例え
ばCVD法により層間膜1が形成される。この層間膜1
は例えばSiO2 等の絶縁酸化膜あるいはBPSGやP
SG等のシリケートガラス材で形成される。この層間膜
1上にチタン(Ti)膜2およびチタンナイトライド
(TiN)膜3が例えばスパッタ法により形成され、さ
らにその上にアルミニウム(Al)またはその合金から
なるAl膜4が例えばスパッタ法により形成され、これ
らの積層体によりAl配線層5を形成する。このTiお
よびTiNは配線の低抵抗化および層間膜に対する密着
性向上のためのものである。その後、配線パターンを形
成するためにレジストマスク6を例えばリソグラフィー
法によりパターニングして形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is an explanatory view of a process for forming an Al-based wiring pattern by a dry etching method according to the present invention. As shown in FIG. 1A, an interlayer film 1 is formed on a silicon substrate or a base (not shown) such as a lower wiring formed thereon by, for example, a CVD method. This interlayer film 1
Is an insulating oxide film such as SiO 2 or BPSG or P
It is formed of a silicate glass material such as SG. A titanium (Ti) film 2 and a titanium nitride (TiN) film 3 are formed on the interlayer film 1 by, for example, a sputtering method, and an Al film 4 made of aluminum (Al) or an alloy thereof is further formed thereon by, for example, a sputtering method. Then, an Al wiring layer 5 is formed from these laminates. The Ti and TiN are used for reducing the resistance of the wiring and improving the adhesion to the interlayer film. Thereafter, in order to form a wiring pattern, a resist mask 6 is formed by patterning, for example, by a lithography method.

【0017】このレジストマスク6を介して、(B)に
示すように、配線層5をエッチングして配線パターン7
を形成する。この場合、Al配線層5をエッチングした
後オーバーエッチングされる。このようなエッチング
は、例えば塩素ガスをエッチングガスとしてECR放電
を利用し、高周波電源より高周波を印加するプラズマエ
ッチングにより行われる。本実施形態の場合、Al配線
層5のエッチングは、周波数2MHzの高周波を印加
し、オーバーエッチングは、周波数400KHzまたは
800KHzの高周波を印加して、2ステップの周波数
印加によりエッチングを行っている。
As shown in FIG. 1B, the wiring layer 5 is etched through the resist mask 6 to form a wiring pattern 7.
To form In this case, overetching is performed after the Al wiring layer 5 is etched. Such etching is performed by plasma etching using, for example, an ECR discharge with chlorine gas as an etching gas and applying a high frequency from a high frequency power supply. In the case of the present embodiment, etching of the Al wiring layer 5 is performed by applying a high frequency of 2 MHz, and over-etching is performed by applying a high frequency of 400 KHz or 800 KHz and applying a two-step frequency.

【0018】図2は、本発明に係るドライエッチング方
法を実施するためのECR型プラズマエッチング装置の
構成図である。このエッチング装置20は、反応室21
と、この反応室21にマイクロ波電源23からマイクロ
波を供給する導波管22と、磁界を与えるためのソレノ
イドコイル24とを備える。反応室21内に印加電極2
5および接地電極26が設けられる。印加電極25には
高周波電源27が接続される。この印加電極25上に、
前述の図1に示したエッチングすべき積層体が形成され
た半導体ウェーハ28が搭載される。
FIG. 2 is a block diagram of an ECR type plasma etching apparatus for performing the dry etching method according to the present invention. The etching apparatus 20 includes a reaction chamber 21
And a waveguide 22 for supplying a microwave from a microwave power supply 23 to the reaction chamber 21 and a solenoid coil 24 for applying a magnetic field. Application electrode 2 in reaction chamber 21
5 and a ground electrode 26 are provided. A high frequency power supply 27 is connected to the application electrode 25. On this application electrode 25,
The semiconductor wafer 28 on which the laminate to be etched shown in FIG. 1 is formed is mounted.

【0019】このような構成のエッチング装置20にお
いて、反応室21に矢印Aのようにエッチングガスを導
入し、このエッチングガスを導波管22により導かれた
マイクロ波によってプラズマ化し、高周波電源27によ
り前述の図1で説明したように、2ステップで高周波を
印加しながら、印加電極25上の半導体ウェーハ28を
エッチングする。
In the etching apparatus 20 having such a structure, an etching gas is introduced into the reaction chamber 21 as shown by an arrow A, and the etching gas is turned into plasma by the microwave guided by the waveguide 22, As described above with reference to FIG. 1, the semiconductor wafer 28 on the application electrode 25 is etched while applying a high frequency in two steps.

【0020】[0020]

【実施例】本発明のさらに具体的な実施例について以下
に説明する。Al配線加工時のプラズマダメージの高周
波電源の周波数依存性をQbd測定により評価するため
に、図3に示すような半導体装置評価試験用のサンプル
30を作製した。図3(A)は平面図、(B)は断面図
である。
EXAMPLE A more specific example of the present invention will be described below. In order to evaluate the frequency dependence of the high frequency power supply of the plasma damage at the time of processing the Al wiring by Qbd measurement, a sample 30 for a semiconductor device evaluation test as shown in FIG. 3 was manufactured. 3A is a plan view, and FIG. 3B is a cross-sectional view.

【0021】このサンプル30は、多数の櫛歯状端子3
1の一端部を連結するAl配線32をエッチングにより
パターン加工したものである。Al配線32はコンタク
トホール34を介して下地の電極等と接続される。この
Al配線32の幅aは2μm、端子31間の間隔bは1
μm、全端子31間の幅cは750μmで端子31の数
は250本として形成した。
This sample 30 has a large number of comb-shaped terminals 3
1 is obtained by patterning an Al wiring 32 connecting one end of the wiring 1 by etching. The Al wiring 32 is connected to an underlying electrode and the like via a contact hole 34. The width a of the Al wiring 32 is 2 μm, and the interval b between the terminals 31 is 1
μm, the width c between all the terminals 31 was 750 μm, and the number of the terminals 31 was 250.

【0022】このサンプル30の作製フローについて述
べると、まずSi基板35上に素子分離領域を形成する
ためのLOCOS膜36を拡散により厚さ400nmと
なるように形成する。次に、厚さ9nmのゲート酸化膜
37を拡散により形成する。次に、厚さ400nmのポ
リシリコン層をCVDにより形成する。このポリシリコ
ン層をドライエッチング処理して電極38を形成する。
The flow of manufacturing the sample 30 will be described. First, a LOCOS film 36 for forming an element isolation region is formed on a Si substrate 35 to have a thickness of 400 nm by diffusion. Next, a gate oxide film 37 having a thickness of 9 nm is formed by diffusion. Next, a polysilicon layer having a thickness of 400 nm is formed by CVD. The polysilicon layer is dry-etched to form an electrode 38.

【0023】次に、BPSG(Boron-doped Phospho Si
licate Glass)からなる層間膜39をCVDにより形成
する。次に、この層間膜39にコンタクトホール34を
ドライエッチングにより形成する。次に、Al配線32
を端子31とともにスパッタにより形成する。このAl
配線32および端子31は、Ti(30nm)/TiN
(70nm)/Al−Si(700nm)の積層体であ
る。このサンプル30のQbd評価のためのストレス電
流は100mA/cm2 である。
Next, BPSG (Boron-doped Phospho Si
An interlayer film 39 made of a glass (licate glass) is formed by CVD. Next, a contact hole 34 is formed in the interlayer film 39 by dry etching. Next, the Al wiring 32
Is formed together with the terminals 31 by sputtering. This Al
The wiring 32 and the terminal 31 are made of Ti (30 nm) / TiN
(70 nm) / Al-Si (700 nm). The stress current for Qbd evaluation of this sample 30 is 100 mA / cm 2 .

【0024】このようなサンプル30を、前述の図2の
ECR型プラズマエッチング装置にセットして、以下の
表1および表2の条件でエッチングした。
The sample 30 was set in the ECR type plasma etching apparatus shown in FIG. 2 and was etched under the conditions shown in Tables 1 and 2.

【0025】[0025]

【表1】(1)Al配線加工エッチング条件 反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:2MHz (2)オーバーエッチング条件 反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:800KHzTABLE 1 (1) Al wiring processing etching conditions Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power supply frequency: 2MHz (2) over-etching condition Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power frequency: 800 KHz

【0026】[0026]

【表2】(1)Al配線加工エッチング条件 反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:2MHz (2)オーバーエッチング条件 反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:400KHz この結果、Qbd特性は非常に良好な結果となり、プラ
ズマダメージは確認できなかった。図4は、エッチング
不良の発生状態のグラフであり、横軸は時間、縦軸は累
積不良率を示す。このようなグラフに基づいてQbd特
性が評価される。
TABLE 2 (1) Al wiring processing etching conditions Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power supply frequency: 2MHz (2) over-etching condition Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power frequency: 400 KHz result, Qbd characteristic becomes very good results, plasma damage could not be confirmed. FIG. 4 is a graph of the state of occurrence of the etching failure. The horizontal axis represents time, and the vertical axis represents the cumulative failure rate. The Qbd characteristic is evaluated based on such a graph.

【0027】比較例として、高周波電源の周波数をAl
配線加工時およびオーバーエッチング時ともに同じ2M
Hzで高周波を印加し、それ以外の条件は上記表1およ
び表2の条件と同じにしてサンプルをエッチングした。
この結果、Qbd特性は非常に悪く、プラズマダメージ
があることがわかった。
As a comparative example, the frequency of the high frequency power
Same 2M for both wiring processing and over-etching
A high frequency was applied at Hz, and the sample was etched under the same conditions as those in Tables 1 and 2 above.
As a result, it was found that the Qbd characteristics were very poor and there was plasma damage.

【0028】さらに、以下の表3から表7までの条件で
サンプルに対しエッチングを行った。この場合は、レジ
ストのエッチングレートの高周波電源の周波数依存性と
Al配線をエッチングした後の肩部のレジスト残量を評
価した。このレジスト残量評価サンプルは、図1(A)
に示すサンプルを用い、Ti膜2の膜厚は30nm、T
iN膜3の膜厚は70nm、Al膜4の膜厚は600n
m、レジストマスク6の膜厚は0.8μmで作製した。
Al配線層5のエッチングは、Tiがエッチングされる
までのステップと、オーバーエッチングステップの2ス
テップで行った。オーバーエッチングステップは、Al
配線膜厚に対して50%の時間で行った。エッチング条
件は以下の表3から表7までに示すとおりであり、エッ
チング処理後SEM(走査型電子顕微鏡)によりレジス
ト残量を観察した。
Further, the samples were etched under the conditions shown in Tables 3 to 7 below. In this case, the dependence of the etching rate of the resist on the frequency of the high-frequency power supply and the remaining amount of the resist on the shoulder after the Al wiring was etched were evaluated. This resist remaining amount evaluation sample is shown in FIG.
The thickness of the Ti film 2 is 30 nm,
The thickness of the iN film 3 is 70 nm, and the thickness of the Al film 4 is 600 n.
m, the thickness of the resist mask 6 was 0.8 μm.
The etching of the Al wiring layer 5 was performed in two steps: a step until the Ti was etched, and an over-etching step. The over-etch step is Al
The test was performed for 50% of the wiring film thickness. The etching conditions are as shown in Tables 3 to 7 below, and the remaining amount of the resist was observed by SEM (scanning electron microscope) after the etching treatment.

【0029】[0029]

【表3】反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:2MHzTABLE 3 Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power frequency: 2MHz

【0030】[0030]

【表4】反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:800KHzTABLE 4 Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power frequency: 800 KHz

【0031】[0031]

【表5】反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm 高周波電源周波数:400KHzTABLE 5 Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm RF power frequency: 400 KHz

【0032】[0032]

【表6】反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm Al配線エッチングステップ高周波電源周波数:2MH
z オーバーエッチングステップ高周波電源周波数:800
KHz
[Table 6] Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm Al wiring etching step RF power frequency: 2 MH
z Over-etching step high frequency power supply frequency: 800
KHz

【0033】[0033]

【表7】反応室内圧力:8mTorr 印加RFパワー:50W エッチングガス:BCl3/90sccm+Cl2/60sccm Al配線エッチングステップ高周波電源周波数:2MH
z オーバーエッチングステップ高周波電源周波数:400
KHz 以上の結果、高周波電源の周波数として2MHzの単一
周波数で行ったときと比較すると、図8に示すように、
800KHzまたは400KHzの単一周波数でエッチ
ングを行うと、必要とされるレジスト残量の指標となる
残量スペック値300nm以上(図の矢印A)を確保で
きないが、周波数を変えてエッチングを2ステップ化す
ることにより、残量スペック300nmの膜厚を得るこ
とができた。
TABLE 7 Reaction chamber pressure: 8 mTorr applied RF power: 50 W etching gas: BCl 3 / 90sccm + Cl 2 / 60sccm Al wiring etching step RF power frequency: 2 MH
z Over-etching step high frequency power supply frequency: 400
As a result, as shown in FIG. 8, as compared with the case where the frequency of the high-frequency power supply is performed at a single frequency of 2 MHz, as shown in FIG.
When etching is performed at a single frequency of 800 KHz or 400 KHz, a remaining amount specification value of 300 nm or more (arrow A in the figure) as an index of a required remaining amount of resist cannot be secured. However, the etching is performed in two steps by changing the frequency. As a result, a film thickness with a remaining amount specification of 300 nm could be obtained.

【0034】[0034]

【発明の効果】以上説明したように、本発明では、塩素
系エッチングガスを用いたプラズマエッチング方法にお
いて、高周波電源の周波数を2段階に変化させてエッチ
ングすることにより、エッチング状態に応じて、レジス
ト選択比が高く形状制御性に優れた周波数の高い高周波
電源と、電子シェーディング効果によるプラズマダメー
ジを抑制する周波数の低い高周波電源の2つの周波数で
2ステップに分けて用いることができ、従来の装置を用
いて、印加周波数を変えるだけで、プラズマダメージを
抑制し、形状安定性の優れた配線パターンが得られる。
As described above, according to the present invention, in a plasma etching method using a chlorine-based etching gas, etching is performed by changing the frequency of a high-frequency power supply in two stages. A high frequency power supply having a high selection ratio and a high frequency having excellent shape controllability and a high frequency power supply having a low frequency for suppressing plasma damage due to the electron shading effect can be used in two steps at two frequencies. By simply changing the applied frequency, it is possible to suppress the plasma damage and obtain a wiring pattern having excellent shape stability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係るエッチング方法の
工程説明図。
FIG. 1 is a process explanatory view of an etching method according to an embodiment of the present invention.

【図2】 本発明方法を実施するためのドライエッチン
グ装置の構成図。
FIG. 2 is a configuration diagram of a dry etching apparatus for performing the method of the present invention.

【図3】 Qbd評価サンプルの構成図。FIG. 3 is a configuration diagram of a Qbd evaluation sample.

【図4】 Qbd評価のグラフ。FIG. 4 is a graph of Qbd evaluation.

【図5】 従来のドライエッチング方法の工程説明図。FIG. 5 is a process explanatory view of a conventional dry etching method.

【図6】 電子シェーディング効果とマイクロローディ
ング効果の説明図。
FIG. 6 is an explanatory diagram of an electronic shading effect and a microloading effect.

【図7】 高周波電源の周波数とエッチングレートの関
係を示すグラフ。
FIG. 7 is a graph showing a relationship between a frequency of a high-frequency power supply and an etching rate.

【図8】 高周波電源の周波数とレジスト残量の関係を
示すグラフ。
FIG. 8 is a graph showing the relationship between the frequency of a high-frequency power supply and the remaining amount of resist.

【符号の説明】[Explanation of symbols]

1:Si基板、2:Ti膜、3:TiN膜、4:Al
膜、5:Al配線層、6:レジストマスク、7:配線パ
ターン。
1: Si substrate, 2: Ti film, 3: TiN film, 4: Al
Film, 5: Al wiring layer, 6: resist mask, 7: wiring pattern.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】塩素ガスを含有するエッチングガスを用
い、 下地上に形成したAl系およびTi系材料の積層体に対
し、 高周波電源から高周波を印加してプラズマエッチングす
るドライエッチング方法において、 前記積層体に対し高周波を2ステップで印加することを
特徴とするドライエッチング方法。
1. A dry etching method for performing plasma etching by applying a high frequency from a high frequency power supply to a laminated body of Al-based and Ti-based materials formed on an underground using an etching gas containing chlorine gas. A dry etching method, wherein a high frequency is applied to the body in two steps.
【請求項2】前記2ステップは、前記積層体をエッチン
グするステップと、下地に対してオーバーエッチングす
るステップであることを特徴とする請求項1に記載のド
ライエッチング方法。
2. The dry etching method according to claim 1, wherein the two steps are a step of etching the laminate and a step of over-etching a base.
【請求項3】ECR放電を利用してプラズマエッチング
することを特徴とする請求項1に記載のドライエッチン
グ方法。
3. The dry etching method according to claim 1, wherein plasma etching is performed using an ECR discharge.
JP32257198A 1998-11-12 1998-11-12 Dry etching method Pending JP2000150482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32257198A JP2000150482A (en) 1998-11-12 1998-11-12 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32257198A JP2000150482A (en) 1998-11-12 1998-11-12 Dry etching method

Publications (1)

Publication Number Publication Date
JP2000150482A true JP2000150482A (en) 2000-05-30

Family

ID=18145179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32257198A Pending JP2000150482A (en) 1998-11-12 1998-11-12 Dry etching method

Country Status (1)

Country Link
JP (1) JP2000150482A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021689A (en) * 2000-09-16 2002-03-22 박종섭 Method for forming metal line
JP2011258873A (en) * 2010-06-11 2011-12-22 Fujifilm Corp Dry etching device and dry etching method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021689A (en) * 2000-09-16 2002-03-22 박종섭 Method for forming metal line
JP2011258873A (en) * 2010-06-11 2011-12-22 Fujifilm Corp Dry etching device and dry etching method

Similar Documents

Publication Publication Date Title
JP4454148B2 (en) Improved oxide layer etching method
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US5180689A (en) Tapered opening sidewall with multi-step etching process
US5203957A (en) Contact sidewall tapering with argon sputtering
US6372637B2 (en) Method for making semiconductor devices having gradual slope contacts
JP3213803B2 (en) Method for forming slope contact hole in semiconductor using high-density plasma etching equipment
TW511163B (en) Manufacturing method of semiconductor device
JP4451934B2 (en) Method and integrated circuit for etching a conductive layer
KR20080006457A (en) Plasma etching method and computer-readable storage medium
JPH03204928A (en) Formation of contact hole
US6656850B2 (en) Method for in-situ removal of side walls in MOM capacitor formation
KR970001203B1 (en) Etching method of polysilicon film
KR940000750B1 (en) Semiconductor device and manufacturing method thereof
JPH1041508A (en) Semiconductor device and its manufacture
JP2004500696A (en) Self-aligned contacts for semiconductor devices
JP2000150482A (en) Dry etching method
JP4577328B2 (en) Manufacturing method of semiconductor device
US6399497B2 (en) Semiconductor manufacturing process and semiconductor device
KR20020017764A (en) Method for making capacitor
JP2715877B2 (en) Method for manufacturing semiconductor device
KR100520140B1 (en) Method for forming capacitor of semiconductor device
JP3312996B2 (en) Etching method
KR20000042408A (en) Method of forming contact hole of semiconductor device
WO2009066997A2 (en) Contact etch for ams products
JPH0774148A (en) Dry etching method