JP2000138338A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2000138338A JP2000138338A JP30878298A JP30878298A JP2000138338A JP 2000138338 A JP2000138338 A JP 2000138338A JP 30878298 A JP30878298 A JP 30878298A JP 30878298 A JP30878298 A JP 30878298A JP 2000138338 A JP2000138338 A JP 2000138338A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- terminals
- row
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、計算装置、制御機
器、スイッチング機器等に用いられる、半導体チップが
装備された半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device equipped with a semiconductor chip for use in a computer, a control device, a switching device, and the like.
【０００２】[0002]
【従来の技術】半導体パッケージは、複数個の半導体チ
ップがリードフレームに搭載され、そのリードフレーム
の不要個所が切断され端子が形成され、樹脂によって封
入され仕上げられる。この半導体パッケージは、上記の
端子がリードフレーム面に対して直角に近い一定角度に
曲げられ、プリント配線基板の孔に差し込まれることに
より、回路に組み込まれる。半導体チップが封入された
各種パッケージは、それ自体まとまった一定の機能を有
し、個々のパッケージごとに商品価値があり、個々のパ
ッケージ単位で流通し取り引きされる。2. Description of the Related Art In a semiconductor package, a plurality of semiconductor chips are mounted on a lead frame. Unnecessary portions of the lead frame are cut to form terminals. This semiconductor package is incorporated into a circuit by bending the above-mentioned terminals at a certain angle close to a right angle with respect to the lead frame surface and inserting the terminals into holes of a printed wiring board. Various packages in which semiconductor chips are encapsulated have a certain function as a whole, and each package has a commercial value, and is distributed and traded in package units.
【０００３】半導体チップがリードフレームに搭載さ
れ、樹脂１０２によって封入された従来の半導体装置１
１０の平面図を図９に示す。この半導体装置１１０はス
イッチング素子に用いられるもので、図９における半導
体装置の中央より下側に大電流用のパワーチップが搭載
され、中央より上側にそれらを制御する制御用チップが
搭載され、樹脂１０２によって封入されている。それぞ
れのチップはすべて図示されていない。図９において、
端子１１２は、端子１１１よりも大電流が流れるので、
その幅が広く設定されている。リードフレーム１０１の
一部をなしている端子１１１、１１２は、半導体チップ
がリードフレームに搭載され、不要部分が切断され、樹
脂１０２により封入された後、折り曲げられ、プリント
配線基板１２０に差し込まれ、回路に組み込まれる。A conventional semiconductor device 1 in which a semiconductor chip is mounted on a lead frame and sealed with a resin 102
FIG. 9 shows a plan view of No. 10. The semiconductor device 110 is used for a switching element. A power chip for a large current is mounted below the center of the semiconductor device in FIG. 9, a control chip for controlling them is mounted above the center, and a resin 102. All the chips are not shown. In FIG.
Since a larger current flows through the terminal 112 than the terminal 111,
Its width is set wide. The terminals 111 and 112, which form part of the lead frame 101, are mounted after the semiconductor chip is mounted on the lead frame, unnecessary portions are cut off, sealed with the resin 102, bent, and inserted into the printed wiring board 120, Built into the circuit.
【０００４】スイッチング素子に用いられる半導体装置
のブロック図の１例を図１０に示す。この半導体装置に
は、大電流をスイッチングするためのＩＧＢＴ(Insulat
ed Gate Bipolar Transistor) やＦＷＤ(Fly Wheel Dio
de) といったパワーチップと、そのパワーチップを制御
するためのＬＶＩＣ(Low Voltage Integrated Circuit)
やＨＶＩＣ(High Voltage Integrated Circuit) といっ
た集積回路チップが搭載されている。図１０におけるパ
ワーチップから引き出された右側の端子には図９におけ
る端子１１２が対応し、図１０における制御用チップか
ら引き出された左側の端子には図９における端子１１１
が対応する。FIG. 10 shows an example of a block diagram of a semiconductor device used for a switching element. This semiconductor device has an IGBT (Insulat) for switching a large current.
ed Gate Bipolar Transistor) or FWD (Fly Wheel Dio
de) and an LVIC (Low Voltage Integrated Circuit) for controlling the power chip
And an integrated circuit chip such as an HVIC (High Voltage Integrated Circuit). The terminal 112 in FIG. 9 corresponds to the right terminal drawn from the power chip in FIG. 10, and the terminal 111 in FIG. 9 corresponds to the left terminal drawn from the control chip in FIG.
Corresponds.
【０００５】図９に示した従来の半導体装置１１０の側
面図を図１１ に示す。図１１において、端子１１１お
よび１１２は、ともにリードフレーム１０１の面に対し
て直角からわずかに広い鈍角を形成しているが、プリン
ト配線基板１２０に実際に挿入された状態では直角に折
り曲げられた形状となり、端子の復元しようとする弾性
力によりプリント配線基板の孔の側壁方向に付勢され、
孔から簡単に抜け落ちないように作用する。プリント配
線基板１２０は、半導体装置１１０に対する位置関係を
示すために付加的に図示されている。FIG. 11 is a side view of the conventional semiconductor device 110 shown in FIG. In FIG. 11, both terminals 111 and 112 form an obtuse angle that is slightly wider than a right angle with respect to the surface of lead frame 101, but are bent at a right angle when actually inserted into printed wiring board 120. It is urged in the direction of the side wall of the hole of the printed wiring board by the elastic force of the terminal to restore,
It works so that it does not easily fall out of the hole. The printed wiring board 120 is additionally illustrated to show a positional relationship with the semiconductor device 110.
【０００６】この半導体装置１１０は、プリント配線基
板１２０に差し込まれる前に、端子を半田浴槽にディッ
プされ、端子に微量の半田を付着した状態とされ、プリ
ント配線基板に差し込まれた後に半田付けされる。In this semiconductor device 110, before being inserted into the printed wiring board 120, the terminals are dipped in a solder bath, a small amount of solder is adhered to the terminals, and the terminals are soldered after being inserted into the printed wiring board. You.
【０００７】[0007]
【発明が解決しようとする課題】従来の上記半導体装置
１１０においては、リードフレームの切断個所のばらつ
きや端子の曲げ位置のばらつき等のために、図１１に模
式的に示すように、半導体装置１１０がプリント配線基
板に傾いて差し込まれる事態を招来する場合がある。こ
のような半導体装置のプリント配線基板への傾いた差し
込みは、冷却気体の流れの停滞個所の発生、接触不良に
起因する誤動作の原因となる。また、無駄な空間を生じ
装置の小型化への障害ともなる。したがって、半導体装
置の傾きは、出来るだけ小さくし、たとえ傾きを生じた
としても、実質上、上記の問題のない範囲に抑制しなけ
ればならない。In the conventional semiconductor device 110, as shown schematically in FIG. 11, due to variations in the cutting positions of the lead frame and variations in the bending positions of the terminals, May be inserted into the printed wiring board at an angle. Such an inclined insertion of the semiconductor device into the printed wiring board causes a stagnant portion of the flow of the cooling gas and causes a malfunction due to poor contact. In addition, a wasteful space is generated, which is an obstacle to miniaturization of the apparatus. Therefore, the inclination of the semiconductor device must be reduced as much as possible, and even if the inclination occurs, it must be suppressed to a range that does not substantially cause the above problem.
【０００８】図１１は、異種端子列の間の差し込み深さ
の差に起因する半導体装置１１０の傾きが示されている
が、端子列に沿う方向に傾く場合および異種端子列間の
傾きと端子列に沿う方向の傾きとが重畳する場合も多
い。FIG. 11 shows the inclination of the semiconductor device 110 due to the difference in the insertion depth between the different types of terminal rows. In many cases, the inclination in the direction along the row overlaps.
【０００９】図１１に示す上記の半導体装置の傾きの例
は、傾きの原因が明確に特定されない場合を示したが、
傾きの原因が明確に特定される場合がある。図１２に
は、図９に示した半導体装置の正面図が示されている。
この図１２に示す半導体装置２１０の端子２１１、２１
２はすべて、差し込み深さを揃えるために、先端から同
じ長さ位置に幅が不連続に変化する段差部が設けられて
いる。手前の幅の広い端子２１２はパワーチップに接続
され、奥に位置する幅の狭い端子２１１はパワーチップ
の制御用のチップに接続されている。Ａ部の端子２１２
およびＢ部の端子２１１の拡大図を、図１3 （ａ）およ
び図１3 （ｂ）に、それぞれ示す。これらの端子２１
１、２１２は、先端部２１１ａ、２１２ａから段差部２
１１ｃ、２１２ｃにかけてプリント配線基板の孔に差し
込まれる。The above example of the inclination of the semiconductor device shown in FIG. 11 shows a case where the cause of the inclination is not clearly specified.
The cause of the tilt may be clearly identified. FIG. 12 is a front view of the semiconductor device shown in FIG.
Terminals 211 and 21 of semiconductor device 210 shown in FIG.
In all cases 2, in order to make the insertion depth uniform, a step portion whose width changes discontinuously at the same length position from the tip is provided. The wide terminal 212 on the front side is connected to the power chip, and the narrow terminal 211 located on the back is connected to the chip for controlling the power chip. A terminal 212
13 (a) and 13 (b) show enlarged views of the terminal 211 of the section B and FIG. These terminals 21
Reference numerals 1 and 212 denote stepped portions 2 from tip portions 211a and 212a.
11c and 212c are inserted into the holes of the printed wiring board.
【００１０】幅の広い端子２１２は、根元部２１２ｂの
幅が端子２１１の根元部２１１ｂの幅よりも広く、その
先端部２１２ａも根元部に比例して端子２１１の先端部
２１１ａよりも幅が広い。さらに、端子２１２の段差部
２１２ｃの根元側の幅から先端部２１２ａを差し引いた
肩幅も、端子２１１の段差部２１１ｃの根元側の幅から
先端部２１１ａの幅を差し引いた肩幅より広くなってい
る。The wide terminal 212 has a base 212b wider than the base 211b of the terminal 211, and a front end 212a thereof is also wider than the front end 211a of the terminal 211 in proportion to the base. . Further, the shoulder width obtained by subtracting the tip 212a from the width of the step portion 212c of the terminal 212 at the base side is wider than the shoulder width obtained by subtracting the width of the tip portion 211a from the base width of the step portion 211c of the terminal 211.
【００１１】このため、半田ディップによって幅広端子
２１２の段差部２１２ｃに形成される半田フィレット２
１６は、幅の狭い端子２１１の段差部２１１ｃに形成さ
れる半田フィレット２１５よりも大きくなり、したがっ
て、図１３（ａ）および（ｂ）に示すように、上記端子
のプリント配線基板への差し込み深さに深浅のばらつき
を生じる。その結果、半導体装置２１０はプリント配線
基板２２０に傾いて装着される。このような半導体装置
の傾きは、やはり冷却気体の流れの停滞個所の発生や接
触不良に起因する誤動作等の原因となる。また、無駄な
空間を生じ装置の小型化への障害ともなる。Therefore, the solder fillet 2 formed on the step 212c of the wide terminal 212 by the solder dip
16 is larger than the solder fillet 215 formed on the step portion 211c of the narrow terminal 211, and therefore, as shown in FIGS. 13A and 13B, the depth of insertion of the terminal into the printed wiring board is reduced. This causes a variation in depth. As a result, the semiconductor device 210 is mounted on the printed wiring board 220 at an angle. Such an inclination of the semiconductor device also causes a stagnation portion of the flow of the cooling gas and a malfunction due to poor contact. In addition, a wasteful space is generated, which is an obstacle to miniaturization of the apparatus.
【００１２】そこで、本発明の目的は、プリント配線基
板に差し込まれた半導体装置の傾きを実質上問題の無い
範囲に抑制することが可能な半導体装置を提供すること
にある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device capable of suppressing the inclination of a semiconductor device inserted into a printed wiring board within a range having substantially no problem.
【００１３】[0013]
【課題を解決するための手段】第１の局面の本発明に係
る半導体装置は、半導体チップがリードフレーム面に搭
載され、絶縁性樹脂により封入され、パッケージとして
形成された半導体装置であって、その先端がリードフレ
ーム面から一定高さに揃えられ、端子列を形成して並ぶ
複数の端子を備え、端子列の一端近傍に位置する１つの
端子である第１端子およびその端子列の他端近傍に位置
する１つの端子である第２端子が、ともに先端から同一
長さの位置に幅が不連続に変化する段差部を有してい
る。According to a first aspect of the present invention, there is provided a semiconductor device having a semiconductor chip mounted on a lead frame surface, sealed with an insulating resin, and formed as a package. A plurality of terminals arranged at a predetermined height from the surface of the lead frame to form a terminal row, the first terminal being one terminal located near one end of the terminal row, and the other end of the terminal row; The second terminal, which is one terminal located in the vicinity, has a step portion whose width changes discontinuously at a position of the same length from the tip.
【００１４】端子列の両端近傍の端子が、先端から一定
長さの位置に段差を有することにより、端子の差し込み
深さ位置の同じばらつきであっても、両端近傍に位置す
ることにより、半導体装置の列間の傾きおよび列に沿っ
た傾きの両方を最小に抑えることが可能となる。Since the terminals near both ends of the terminal row have a step at a position of a fixed length from the tip, even if the insertion depth positions of the terminals have the same variation, the terminals are located near both ends, so that the semiconductor device can be formed. Both the inclination between columns and the inclination along columns can be minimized.
【００１５】なお、上記の「端近傍」とは、端子列の
「端近傍」に位置する段差部付の端子を備えた半導体装
置がプリント配線基板に差し込まれたときの半導体装置
の傾きが、段差部付の端子が端子列の端にのみ設けられ
た半導体装置がプリント配線基板に差し込まれたときの
傾きとほぼ同程度に抑制される端の位置範囲をいう。The term "near the end" means that the inclination of the semiconductor device when the semiconductor device provided with the stepped terminal located near the end of the terminal row is inserted into the printed wiring board. This refers to the position range of the end where the inclination provided when the semiconductor device in which the terminal with the step portion is provided only at the end of the terminal row is inserted into the printed wiring board is suppressed to substantially the same degree.
【００１６】上記第１の局面の半導体装置では、第１端
子が端子列の一端側の端に位置する端子であり、かつ、
第２端子がその端子列の他端側の端に位置する端子であ
ることが望ましい。In the semiconductor device according to the first aspect, the first terminal is a terminal located at one end of the terminal row, and
It is desirable that the second terminal is a terminal located at the other end of the terminal row.
【００１７】両端に段差部を有する端子を備えることに
より、端子の差し込み深さ位置の同じばらつきであって
も、両端に位置することにより、半導体装置の列間の傾
きおよび列に沿った傾きの両方を最小に抑えることが可
能となる。また、列の両端の位置は、製造工程におい
て、列の中央部の端子も含む場合に比較して、半田浴槽
等で端子の周囲の浴環境が同様になる場合が多く、ばら
つき自体も小さくなる効果も得られる。さらに、列の両
端の位置は監視カメラ等による監視上も異常の発見が容
易であり、大きなばらつきを排除することが可能とな
る。By providing terminals having step portions at both ends, even if the insertion depth positions of the terminals are the same, even if the terminal positions are located at both ends, the inclination between the rows of semiconductor devices and the inclination along the rows can be reduced. Both can be kept to a minimum. In addition, in the manufacturing process, the bath environment around the terminals in the solder bath or the like is often the same as in the case where the terminals at the center of the line are also included in the manufacturing process, and the variation itself is small. The effect is also obtained. Further, it is easy to find an abnormality in the positions at both ends of the row even by monitoring with a monitoring camera or the like, and it is possible to eliminate a large variation.
【００１８】上記の作用により、配線や機器の小型化に
不都合を生じることなく、半導体装置の傾きを最小に抑
えることが可能となる。With the above operation, the inclination of the semiconductor device can be suppressed to a minimum without causing inconvenience in downsizing the wiring and equipment.
【００１９】上記の第１の局面の本発明に係る半導体装
置において、段差を列の両端のみに限定しないことが重
要な場合には、第１端子および第２端子のうち少なくと
も１つが、端子列の端以外に位置する端子であることが
望ましい。In the semiconductor device according to the first aspect of the present invention, when it is important that the step is not limited to only both ends of the column, at least one of the first terminal and the second terminal is connected to the terminal column. It is desirable that the terminal be located at a position other than the end.
【００２０】段差部を有する端子のうち少なくとも１つ
の端子が、端以外の端近傍に位置しても、上記の列の両
端のみに段差を設けた半導体装置と比較して、実質上差
異がない程度まで傾きを減少させることが可能である。
なお、上記の効果を確保するためには、段差部を設けた
端子は、端から内側に一定位置までの範囲に設定し、中
央部に近い位置に段差部を有する端子を位置させないこ
とが望ましい。Even if at least one of the terminals having a step portion is located near an end other than the end, there is substantially no difference as compared with a semiconductor device having a step only at both ends of the above-mentioned row. It is possible to reduce the tilt to a degree.
In order to secure the above effect, it is desirable that the terminal provided with the step is set in a range from the end to the inside to a certain position, and the terminal having the step is not located near the center. .
【００２１】上記の端子密度を高めることが重要な場合
には、第１の局面の半導体装置は、その端子は帯状であ
り、段差部はその帯状の端子の一方の側部に形成され、
その段差部が端子列の両端のそれぞれの端において、端
子列に沿う方向で外側に面するように配置されているこ
とが望ましい。When it is important to increase the terminal density, the semiconductor device according to the first aspect has a band-like terminal, and a step portion is formed on one side of the band-like terminal.
It is desirable that the step portion is disposed at each of both ends of the terminal row so as to face outward in a direction along the terminal row.
【００２２】その段差部を端子列の外側に面するように
配置することにより、根元部も先端部と同じ端子間距離
を有することとなる。その結果、先端部の位置が等間隔
に配置されていることを前提にしたプリント配線基板お
よび半導体装置では、端子間の耐圧を確保したうえで端
子密度を向上させることができ、本発明に係る半導体装
置の小型化が可能となる。By arranging the step so as to face the outside of the terminal row, the root has the same distance between terminals as the tip. As a result, in the printed wiring board and the semiconductor device on the assumption that the positions of the tips are arranged at equal intervals, it is possible to improve the terminal density while securing the withstand voltage between the terminals, and according to the present invention. The size of the semiconductor device can be reduced.
【００２３】上記の第１の局面における一連の半導体装
置は、ある一定目的の半導体装置である場合には、端子
列は、１種類の端子からなる１列の端子列とすることが
好ましい。In the case where the series of semiconductor devices in the first aspect described above is a semiconductor device for a certain purpose, it is preferable that the terminal row be one row of terminals composed of one type of terminal.
【００２４】１列の端子列を有する半導体装置におい
て、両端近傍の端子に段差部を設けることにより、列に
沿った半導体装置の傾きを最小に抑制することが可能と
なる。なお、半導体装置の端子の種類分けに段差部の有
無は影響しない。したがって、第１の種類の端子に段差
部を設けてあっても、その端子は第１の種類の端子であ
る。In a semiconductor device having one terminal row, by providing a step portion at terminals near both ends, it is possible to minimize the inclination of the semiconductor device along the row. Note that the presence or absence of the step does not affect the classification of the terminals of the semiconductor device. Therefore, even if a step portion is provided in the first type terminal, the terminal is the first type terminal.
【００２５】また、上記の第１の局面における一連の半
導体装置が、他の一定目的の半導体装置である場合に
は、上記のパッケージの相対向する辺の一方の辺の側に
第１の種類の端子によって形成される第１の端子列が、
前記第１の種類の端子よりも根元部の幅が広い第２の種
類の端子によって形成される第２の端子列が設けられる
ことが好ましい。In the case where the series of semiconductor devices in the first aspect is another semiconductor device for a certain purpose, the first type is provided on one of the opposite sides of the package. The first terminal row formed by the terminals of
It is preferable that a second terminal row formed by a second type of terminal having a wider base portion than the first type of terminal is provided.
【００２６】上記の２列の端子列においても、半導体装
置の端子列に沿った傾きのみならず、異種端子間の傾き
も、両端近傍の端子の周囲の半田浴がほぼ同じになるこ
と、監視が容易であること等のために抑制することが可
能となる。In the above two terminal rows, not only the inclination along the terminal row of the semiconductor device but also the inclination between the different kinds of terminals, the solder baths around the terminals near both ends are almost the same. Can be suppressed due to the ease of the operation.
【００２７】第２の局面における本発明に係る半導体装
置では、半導体チップがリードフレーム面に搭載され、
絶縁性樹脂により封入され、パッケージとして形成され
た半導体装置であって、第１の種類の端子によって形成
される第１の端子列と、第１の種類の端子よりも根元部
の幅が広い第２の種類の端子によって形成される第２の
端子列とを備え、第１および第２の種類の端子は、その
先端がリードフレーム面から一定高さに揃えられ、かつ
その先端から同一長さの位置に幅が不連続に変化する段
差部を有しており、第２の種類の端子における先端に最
も近い段差部の根元側の幅と先端部の幅との差である肩
幅が、第１の種類の端子の肩幅とほぼ同じである。In the semiconductor device according to the second aspect of the present invention, the semiconductor chip is mounted on the lead frame surface,
What is claimed is: 1. A semiconductor device encapsulated in an insulating resin and formed as a package, comprising: a first terminal row formed by a first type of terminal; and a first terminal having a wider base portion than the first type of terminal. A second terminal row formed by two types of terminals, wherein the first and second types of terminals have their tips aligned at a certain height from the lead frame surface and have the same length from the tips. Has a stepped portion whose width changes discontinuously, and the shoulder width, which is the difference between the width of the root side of the stepped portion closest to the tip of the second type of terminal and the width of the tip, is It is almost the same as the shoulder width of one type of terminal.
【００２８】第１の端子および第２の端子がともにその
先端から一定長さの位置に段差部を有し、根元部の幅が
広い第２の端子は、段差部の根元側の幅と先端部の幅と
の差である肩幅が、根元部の幅が狭い第１の端子の肩幅
とほぼ同じである構成とすることにより、半田ディップ
により形成される半田フィレットの大きさの不揃いに起
因する半導体装置の傾きを排除することが可能となる。Each of the first terminal and the second terminal has a step portion at a fixed length from the tip thereof, and the second terminal having a wide root portion has a width on the root side of the step portion and a tip portion. The shoulder width, which is the difference from the width of the portion, is substantially the same as the shoulder width of the first terminal having a narrow base portion, which results in irregularities in the size of the solder fillet formed by the solder dip. It is possible to eliminate the inclination of the semiconductor device.
【００２９】肩幅を合わせたために生じる上記のの段差
部と根元部との幅の差は、段差部から根元部にかけてテ
ーパをつけるか、もう一つ根元部に近い側に段差部を設
けて、大電流が流れることにそなえた根元部の広い幅に
合わせる。テーパと段差部の両方を設けて幅を合わせて
もよい。The difference in width between the step portion and the root portion caused by adjusting the shoulder width can be obtained by tapering from the step portion to the root portion or by providing another step portion on the side closer to the root portion, Adjust to the wide width of the base for large current flow. The width may be adjusted by providing both a taper and a step portion.
【００３０】第３の局面における本発明に係る半導体装
置では、半導体チップがリードフレーム面に搭載され、
絶縁性樹脂により封入され、パッケージとして形成され
た半導体装置であって、第１の種類の端子によって形成
される第１の端子列と、第１の種類の端子よりも根元部
の幅が広い第２の種類の端子によって形成される第２の
端子列とを備え、第１および第２の種類の端子は、その
先端がリードフレーム面から一定高さに揃えられ、第１
および第２のそれぞれの端子列の一端近傍に位置する１
つの端子である第１端子およびその端子列の他端近傍に
位置する１つの端子である第２端子は、ともにその先端
から同一長さの位置に幅が不連続に変化する段差部を有
し、その段差部を有する端子のうち、第２の種類の端子
における先端に最も近い段差部の根元側の幅と先端部の
幅との差である肩幅が、第１の種類の端子の前記肩幅と
ほぼ同じである。In the semiconductor device according to the third aspect of the present invention, the semiconductor chip is mounted on the lead frame surface,
What is claimed is: 1. A semiconductor device encapsulated in an insulating resin and formed as a package, comprising: a first terminal row formed by a first type of terminal; and a first terminal having a wider base portion than the first type of terminal. A second terminal row formed by two types of terminals, wherein the first and second types of terminals have their tips aligned at a certain height from the lead frame surface, and
And one located near one end of each of the second terminal rows.
The first terminal, which is one terminal, and the second terminal, which is one terminal located near the other end of the terminal row, both have a step portion whose width changes discontinuously from the tip to the position of the same length. Of the terminal having the step portion, the shoulder width, which is the difference between the width of the step portion closest to the tip of the second type terminal and the width of the tip portion, is the shoulder width of the first type terminal. Is almost the same as
【００３１】上記の半田フィレット不揃い対策をした半
導体装置においても、端子列の両端近傍にその半田フィ
レット不揃い対策をした端子を配置し、他の端子には段
差を設けないこととすることにより、半田フィレットの
大きさ不揃いを排除したうえで、端子の折り曲げ位置の
ばらつき等から生じる端子列に沿った傾きおよび端子列
間の傾きを抑制することが可能になる。In the above-described semiconductor device in which the solder fillets are not aligned, the terminals for which the solder fillets are not aligned are arranged near both ends of the terminal row, and the other terminals are not provided with steps. After eliminating irregularities in the size of the fillets, it is possible to suppress the inclination along the terminal rows and the inclination between the terminal rows due to variations in the bending positions of the terminals.
【００３２】上記の第３の局面の半導体装置において
も、第１端子が端子列の一端側の端に位置する端子であ
り、かつ、第２端子が他端側の端に位置する端子である
ことが望ましい。Also in the semiconductor device according to the third aspect, the first terminal is a terminal located at one end of the terminal row, and the second terminal is a terminal located at the other end. It is desirable.
【００３３】両端に半田フィレットばらつき対策を講じ
た段差部を有する端子を備えることにより、半田フィレ
ットの大きさのばらつきを排除したうえで、端子の折り
曲げ位置のばらつきがあっても、段差部を有する端子が
両端に位置することにより、半導体装置の列間の傾きお
よび列に沿った傾きの両方を最小に抑えることが可能と
なる。また、列の両端の位置は、製造工程において、列
の中央部の端子も含む場合に比較して、半田浴槽等で端
子の周囲の浴環境が同様になる場合が多く、ばらつき自
体も小さくなる効果も得られる。さらに、列の両端の位
置は監視カメラ等による監視上も異常の発見が容易であ
り、大きなばらつきを排除することが可能となる。By providing a terminal having a stepped portion at both ends for which solder fillet variation measures are taken, it is possible to eliminate a variation in the size of the solder fillet and to provide a stepped portion even if there is a variation in the bending position of the terminal. By arranging the terminals at both ends, it is possible to minimize both the inclination between the columns of the semiconductor device and the inclination along the columns. In addition, in the manufacturing process, the bath environment around the terminals in the solder bath or the like is often the same as in the case where the terminals at the center of the line are also included in the manufacturing process, and the variation itself is small. The effect is also obtained. Further, it is easy to find an abnormality in the positions at both ends of the row even by monitoring with a monitoring camera or the like, and it is possible to eliminate a large variation.
【００３４】上記の作用により、配線や機器の小型化に
不都合を生じることなく、半導体装置の傾きを最小に抑
えることが可能となる。With the above operation, it is possible to minimize the inclination of the semiconductor device without inconvenience in downsizing the wiring and equipment.
【００３５】上記の第3 の局面の半導体装置において、
第１端子および第２端子のうち少なくとも１つが、端子
列の端以外に位置する端子であってもよい。In the semiconductor device according to the third aspect,
At least one of the first terminal and the second terminal may be a terminal located at an end other than the end of the terminal row.
【００３６】段差部を有する端子のうち少なくとも１つ
の端子が、端以外の位置に位置しても、上記の列の両端
のみに段差を設けた半導体装置と比較して、実質上差異
がない程度まで傾きを減少させることが可能である。な
お、上記の効果を確保するためには、段差部を設けた端
子は、端から内側に一定位置までの範囲に設定し、中央
部に近い位置に段差部を有する端子を位置させないこと
が望ましい。Even if at least one of the terminals having a step portion is located at a position other than the end, there is substantially no difference as compared with a semiconductor device having a step only at both ends of the row. It is possible to reduce the slope up to. In order to secure the above effect, it is desirable that the terminal provided with the step is set in a range from the end to the inside to a certain position, and the terminal having the step is not located near the center. .
【００３７】第３の局面における半導体装置において、
端子密度を確保することが重視される場合には、第１お
よび第２の種類の端子は帯状であり、段差部はその帯状
の端子の一方の側部に形成され、その段差部が端子列の
両端のそれぞれの端において、第１および第２の端子列
の列に沿う方向で外側に面するように配置されているこ
とが望ましい。In the semiconductor device according to the third aspect,
When it is important to secure the terminal density, the first and second types of terminals are band-shaped, the step portion is formed on one side of the band-shaped terminal, and the step portion is formed of a terminal row. Are desirably arranged so as to face outward in a direction along the rows of the first and second terminal rows.
【００３８】その段差部を端子列の外側に面するように
配置することにより、根元部も先端部と同じ端子間距離
を有することとなる。その結果、先端部の位置が等間隔
に配置されていることを前提にしたプリント配線基板お
よび半導体装置では、端子間の耐圧を確保したうえで端
子密度を向上させることができ、本発明に係る半導体装
置の小型化が可能となる。By arranging the step portion so as to face the outside of the terminal row, the root portion has the same distance between terminals as the tip portion. As a result, in the printed wiring board and the semiconductor device on the assumption that the positions of the tips are arranged at equal intervals, it is possible to improve the terminal density while securing the withstand voltage between the terminals, and according to the present invention. The size of the semiconductor device can be reduced.
【００３９】[0039]
【発明の実施の形態】以下に、図面を用いて本発明の実
施の形態について説明する。 （実施の形態１）本発明の実施の形態１における半導体
装置１０の平面図を図１に示す。図２は同半導体装置の
背面図、図３は同正面図、また図４は同側面図である。Embodiments of the present invention will be described below with reference to the drawings. Embodiment 1 FIG. 1 shows a plan view of a semiconductor device 10 according to Embodiment 1 of the present invention. 2 is a rear view of the semiconductor device, FIG. 3 is a front view thereof, and FIG. 4 is a side view thereof.
【００４０】幅の広い端子１２はパワーチップに接続さ
れ、幅の狭い端子１１はパワーチップの制御用チップに
接続されている。上記の２種類の端子の列の両端の端子
３１、３２には段差部３１ｃ、３２ｃが設けられてお
り、その他の端子には段差部は設けられていない。段差
部が設けられた、２種類の端子とも、その段差部は１つ
の肩のみを有する段差であり、その１つの肩は各端子列
の外に面して配置されている。また、この段差部は、段
差部の付いた各端子とも、共通に先端から同じ長さ位置
に付けられている。The wide terminal 12 is connected to a power chip, and the narrow terminal 11 is connected to a control chip of the power chip. Steps 31c and 32c are provided at the terminals 31 and 32 at both ends of the two types of terminals, and no step is provided at the other terminals. In each of the two types of terminals provided with a stepped portion, the stepped portion is a stepped portion having only one shoulder, and the one shoulder is arranged facing out of each terminal row. In addition, this step portion is commonly provided at the same length from the front end with each terminal having the step portion.
【００４１】半導体装置１０のプリント配線基板２０へ
の差し込み深さを揃える段差部付き端子を各端子列の両
端に配置することによって、端子の折り曲げ位置のばら
つき等に起因する差し込み深さを決める位置に生じるば
らつきの影響を最小限に抑制することでき、半導体装置
の傾きを最小にすることが可能となる。すなわち、図４
に示すように、プリント配線基板２０に半導体装置１０
が傾きが最小限に抑制されて装着される構成が得られ
る。図４において、プリント配線基板２０は半導体装置
１０に対する位置関係を示すために付加的に図示されて
いる。By arranging, at both ends of each of the terminal rows, terminals having steps to make the insertion depth of the semiconductor device 10 into the printed wiring board 20 uniform, the position for determining the insertion depth due to variations in the bending positions of the terminals and the like. Of the semiconductor device can be minimized, and the inclination of the semiconductor device can be minimized. That is, FIG.
As shown in FIG.
Can be mounted with a minimum inclination. In FIG. 4, the printed wiring board 20 is additionally illustrated to show a positional relationship with the semiconductor device 10.
【００４２】半導体装置の傾きが抑制される理由は、差
し込み深さ位置の同じばらつきがあっても、段差部を設
けた端子間の間隔を大きくすれば、傾きを小さくできる
ためである。その他の理由としては、製造工程中にばら
つき防止のために監視カメラ等で監視する場合、端子が
各端子列の両端の端子に限定され、監視がしやすいこと
が挙げられる。また、そのような監視とは関係なく、端
の部分は、製造中、端子列中央部の端子を含む場合に比
較して、全端子の周囲が半田浴等に浸されているとき同
じような類似した環境に置かれるのでばらつき自体が小
さくなることからの寄与も得られる。The reason why the inclination of the semiconductor device is suppressed is that even if the insertion depth position has the same variation, the inclination can be reduced by increasing the interval between the terminals provided with the step portions. Another reason is that when monitoring with a monitoring camera or the like in order to prevent variations during the manufacturing process, the terminals are limited to terminals at both ends of each terminal row, and monitoring is easy. Irrespective of such monitoring, the end portions are similar during production, when all terminals are immersed in a solder bath, etc. Since it is placed in a similar environment, it is possible to obtain a contribution that the variation itself is reduced.
【００４３】また、その段差部を端子列の外側に面する
ように配置することにより、根元部も先端部と同じ端子
間距離を有することとなる。その結果、先端部の位置が
等間隔に配置されていることを前提にしたプリント配線
基板および半導体装置では、端子間の耐圧を確保したう
えで端子密度を向上させることができ、本発明に係る半
導体装置の小型化が可能となる。By arranging the step portion so as to face the outside of the terminal row, the root portion has the same distance between terminals as the tip portion. As a result, in the printed wiring board and the semiconductor device on the assumption that the positions of the tips are arranged at equal intervals, it is possible to improve the terminal density while securing the withstand voltage between the terminals, and according to the present invention. The size of the semiconductor device can be reduced.
【００４４】この端子列の両端への段差部付き端子の配
置が、半導体装置の傾きを抑制するうえでは最も効果的
であるが、両端のうちの少なくとも１つが端以外の位置
の端近傍であれば、実質的に両端にのみ段差部付の端子
を設けた場合と、半導体装置の傾きはほぼ同等となる。The arrangement of the terminals with steps at both ends of the terminal row is the most effective in suppressing the inclination of the semiconductor device. However, if at least one of both ends is near the end other than the end. For example, the inclination of the semiconductor device is substantially equal to the case where the terminal having the step portion is provided substantially only at both ends.
【００４５】端子３１の先端部３１ａと段差部３１ｃの
根元側の幅との差である肩幅、および端子３２の先端部
３２ａと段差部３２ｃの根元側の幅との差である肩幅
は、半田ディップで形成される半田フィレットを同じ大
きさに揃えるために、ほぼ同一にする。広いほうの肩幅
を狭いほうの肩幅に合致させると、幅の広い端子の段差
部の根元側の幅は縮小される。したがって、段差部３２
ｃの根元側からテーパをつけて根元部にかけて幅を広げ
るか、さらに根元側に段差部をもう一つ付けて幅を広げ
る。また、テーパと段差部の両方を設けてもよい。The shoulder width, which is the difference between the tip 31a of the terminal 31 and the width of the step 31c at the root side, and the shoulder width, which is the difference between the tip 32a of the terminal 32 and the width of the step 32c at the root, are as follows. In order to make the solder fillets formed by the dips the same size, they are made almost the same. When the wide shoulder width is matched with the narrow shoulder width, the width at the base of the step portion of the wide terminal is reduced. Therefore, the step 32
Either taper from the base side of c and increase the width toward the base, or add another step to the base side to increase the width. Further, both the taper and the step portion may be provided.
【００４６】肩幅を揃えて、上記のように根元部の広い
幅に合わせることにより、半田フィレットの大きさを同
じにしたうえで、パワーチップに接続する端子に大電流
を流すことが可能となる。By adjusting the width of the shoulder and the width of the base as described above, it is possible to make the size of the solder fillet the same and to flow a large current to the terminal connected to the power chip. .
【００４７】上記の実施の形態１は、パッケージの相対
向する辺の一方の辺の側に第１の種類の端子によって形
成される第１の端子列が、他方の辺の側に第２の種類の
端子によって形成される第２の端子列が設けられる場合
である。この他に、上記の第１の端子列と第２の端子列
とがパッケージの相対向する辺の一方の辺の側に設けら
れ、他方の辺の側には第３の種類の端子によって形成さ
れる第３の端子列が設けられたものでもよい。この場
合、第１の端子列の端子の折り曲げ位置と、第２の端子
列の端子の折り曲げ位置とは相違し、リードフレーム面
からの先端部高さはともに同じである。したがって、折
り曲げる前は、第１の端子列の端子長さと第２の端子列
の端子長さは異なっている。In the first embodiment, the first terminal row formed by the first type of terminal is provided on one of the opposite sides of the package, and the second terminal row is provided on the other side of the package. This is a case where a second terminal row formed by different types of terminals is provided. In addition, the first terminal row and the second terminal row are provided on one of the opposite sides of the package, and the other side is formed by a third type of terminal. A third terminal row may be provided. In this case, the bent positions of the terminals of the first terminal row are different from the bent positions of the terminals of the second terminal row, and the heights of the tips from the lead frame surface are the same. Therefore, before bending, the terminal length of the first terminal row is different from the terminal length of the second terminal row.
【００４８】このような、３つの端子列がパッケージの
相対向する２辺に設けられる場合も、上記第１の局面の
本発明に係る半導体装置の範囲に含まれる。その場合、
端子列の端の位置は、当該３つの端子列のそれぞれの端
の位置をさす。The case where such three terminal rows are provided on two opposing sides of the package is also included in the scope of the semiconductor device according to the first aspect of the present invention. In that case,
The position of the end of the terminal row indicates the position of each end of the three terminal rows.
【００４９】さらに、その他に、四角板状のパッケージ
の場合で、四角の各辺の側に端子列を１つずつ設ける場
合も上記第１の局面の本発明に係る半導体装置の範囲に
含まれる。すなわち、第１の辺に第１の端子列が、第２
の辺に第２の端子列が、第３の辺に第３の端子列が、第
４の辺に第４の端子列が設けられた場合も、上記第１の
局面の本発明に係る半導体装置の範囲に含まれる。この
場合、端子列の端の位置は、当該４つの端子列のそれぞ
れの端の位置をさす。 （実施の形態２）本発明の実施の形態２の半導体装置の
正面図を図５に示す。また、図８は同装置の側面図であ
る。図５に認められる通り、実施の形態２では、全ての
端子に段差が設けられている。ただし、図６（ａ）およ
び（ｂ）の端子の拡大図に示すように、パワーチップに
接続している端子６２は段差部６２ｃの肩幅が、制御用
チップに接続している端子６１の段差部６１ｃの肩幅と
同じ程度に縮小され、半田フィレットの大きさが両者の
間で大きく相違しないようにされている。端子６２にお
いて、縮小された段差部６２ｃは根元部６２ｂへとテー
パをつけて広げ、さらにそれに加えて小さな段差をつけ
て幅を広げている。また、他の構造として、図７に示す
ように、樹脂に封入された奥の根元部分にもう一段の大
きな段差部をつけて根元６２ｂの幅に広げてもよい。Furthermore, in the case of a rectangular plate-shaped package, the case where one terminal row is provided on each side of the square is also included in the scope of the semiconductor device according to the first aspect of the present invention. . That is, the first terminal row is provided on the first side and the second terminal row is provided on the second side.
The semiconductor device according to the first aspect of the present invention is also provided when the second terminal row is provided on the third side, the third terminal row is provided on the third side, and the fourth terminal row is provided on the fourth side. Included in the range of equipment. In this case, the position of the end of the terminal row indicates the position of each end of the four terminal rows. (Second Embodiment) FIG. 5 is a front view of a semiconductor device according to a second embodiment of the present invention. FIG. 8 is a side view of the same device. As can be seen in FIG. 5, in the second embodiment, all terminals are provided with steps. However, as shown in the enlarged views of the terminals in FIGS. 6A and 6B, the terminal 62 connected to the power chip has a shoulder 62c of the stepped portion 62c, and the step width of the terminal 61 connected to the control chip. The size is reduced to the same extent as the shoulder width of the portion 61c, so that the size of the solder fillet does not greatly differ between the two. In the terminal 62, the reduced step portion 62 c is tapered and expanded toward the root portion 62 b, and further, the width is widened by adding a small step. Further, as another structure, as shown in FIG. 7, another large step portion may be provided at the deep root portion sealed in the resin so as to expand to the width of the root 62b.
【００５０】なお、上記の半田フィレットの大きさを揃
える対策をとることにより半田フィレットの大きさが両
方の種類の端子で同じになり、端子の折り曲げ位置のば
らつき等の他の製造要因による大きなばらつきがなけれ
ば、本発明に係る半導体装置６０は、プリント配線基板
７０に、図８に模式的に示すように傾きなしに装着され
る。図８に示すプリント配線基板７０は半導体装置６０
に対する位置関係を示すために付加的に図示されてい
る。It should be noted that by taking the above-mentioned countermeasures for equalizing the size of the solder fillet, the size of the solder fillet becomes the same for both types of terminals, and large variations due to other manufacturing factors such as variations in the bending positions of the terminals. If there is no, the semiconductor device 60 according to the present invention is mounted on the printed wiring board 70 without inclination as schematically shown in FIG. The printed wiring board 70 shown in FIG.
Are additionally shown to show the positional relationship with respect to.
【００５１】なお、図５に示すように、全ての端子に半
田フィレットの大きさを揃えるような段差部を設けた
が、各端子列の両端の端子のみを半田フィレットの大き
さを揃える段差部付きの端子として、他の端子には段差
部を設けなくてもよい。この構成により、各端子列の両
端の端子の半田フィレットの大きさを同じにすることに
より、半田フィレットに起因する傾きを解消したうえ
で、折り曲げ位置のばらつき等の他の製造要因に起因す
る端子列に沿った傾きと端子列間の傾きとを最小に抑制
することが可能となる。半導体装置の端子列間での傾き
が抑制されるのは、半田フィレットの大きさが揃うこと
の他に、上記したように製造中の監視のし易さ等の理由
に基づく。上記の段差部を設けた両端の端子のうちの少
なくとも１つは、両端以外の位置の両端近傍の端子であ
ってもよい。ただし、両端のみの位置に段差部を有する
端子を設けた場合と、実質的に同程度の半導体装置の傾
きとなる端近傍の範囲とするのがよい。As shown in FIG. 5, all the terminals are provided with steps to make the sizes of the solder fillets uniform. However, only the terminals at both ends of each terminal row are made to have the steps to make the size of the solder fillets uniform. The stepped portion may not be provided on the other terminals as the attached terminals. With this configuration, by equalizing the size of the solder fillets of the terminals at both ends of each terminal row, the tilt caused by the solder fillets is eliminated, and the terminals caused by other manufacturing factors such as variation in the bending position. It is possible to minimize the inclination along the row and the inclination between the terminal rows. The reason why the inclination between the terminal rows of the semiconductor device is suppressed is based not only on the uniformity of the size of the solder fillet but also on the ease of monitoring during manufacturing as described above. At least one of the terminals at both ends provided with the step portion may be a terminal near both ends at a position other than both ends. However, it is preferable to set the range near the end where the inclination of the semiconductor device is substantially the same as the case where the terminal having the step portion is provided only at both ends.
【００５２】また、両端の端子のみに半田フィレット対
策付きの段差部を設ける場合、段差部を端子の片側のみ
に付けて、その段差部を外側に向けることにより、先端
部の位置が等間隔に配置されていることを前提にしたプ
リント配線基板および半導体装置では、端子間の耐圧を
確保したうえで端子密度を向上させることができる。そ
の結果、半導体装置の小型化を達成することが可能とな
る。When a stepped portion with solder fillet countermeasures is provided only at the terminals at both ends, the stepped portion is attached to only one side of the terminal, and the stepped portion is directed outward, so that the positions of the tips are equally spaced. In the printed wiring board and the semiconductor device on the premise that they are arranged, it is possible to improve the terminal density while securing the withstand voltage between the terminals. As a result, downsizing of the semiconductor device can be achieved.
【００５３】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された実施の形態は、あ
くまで例示であって、本発明の範囲はこれら実施の形態
に限定されるものではない。本発明の範囲は、特許請求
の範囲の記載によって示され、さらに特許請求の範囲と
均等の意味および範囲内でのすべての変更を含むことが
意図されている。Although the embodiments of the present invention have been described above, the embodiments disclosed above are merely examples, and the scope of the present invention is not limited to these embodiments. Absent. The scope of the present invention is indicated by the description of the claims, and is intended to include meanings equivalent to the claims and all modifications within the scope.
【００５４】[0054]
【発明の効果】本発明により、プリント配線基板に半導
体装置を傾きなしに取り付けることが可能となり、誤動
作や基板間短絡等を防止することが可能となり、より小
型化された半導体装置の提供を可能とする。According to the present invention, it is possible to mount a semiconductor device on a printed wiring board without tilting, it is possible to prevent malfunction, short circuit between substrates, etc., and to provide a more miniaturized semiconductor device. And
【図１】 実施の形態１の半導体装置の平面図である。FIG. 1 is a plan view of a semiconductor device according to a first embodiment;
【図２】 図１に示す半導体装置の背面図である。FIG. 2 is a rear view of the semiconductor device shown in FIG. 1;
【図３】 図１に示す半導体装置の正面図である。FIG. 3 is a front view of the semiconductor device shown in FIG. 1;
【図４】 図１に示す半導体装置の側面図である。FIG. 4 is a side view of the semiconductor device shown in FIG. 1;
【図５】 実施の形態２の半導体装置の正面図である。FIG. 5 is a front view of the semiconductor device according to the second embodiment;
【図６】 図５に示す半導体装置の端子の拡大図であ
る。6 is an enlarged view of a terminal of the semiconductor device shown in FIG.
【図７】 実施の形態２の半導体装置の他の端子の拡大
図である。FIG. 7 is an enlarged view of another terminal of the semiconductor device according to the second embodiment;
【図８】 図５に示す半導体装置の側面図である。8 is a side view of the semiconductor device shown in FIG.
【図９】 従来の半導体装置の平面図である。FIG. 9 is a plan view of a conventional semiconductor device.
【図１０】 従来の半導体装置のブロック図である。FIG. 10 is a block diagram of a conventional semiconductor device.
【図１１】 図９に示す従来の半導体装置の側面図であ
る。FIG. 11 is a side view of the conventional semiconductor device shown in FIG.
【図１２】 他の従来の半導体装置の正面図である。FIG. 12 is a front view of another conventional semiconductor device.
【図１３】 図１２の従来の半導体装置の端子の拡大図
である。FIG. 13 is an enlarged view of a terminal of the conventional semiconductor device of FIG.
１，５１ リードフレーム、 ２，５２ 樹脂、
１０，６０ 半導体装置、 １１，１２，３１，３
２，６１，６２ 端子、 １１ａ，１２ａ，３１ａ，
３２ａ，６１ａ，６２ａ 端子の先端部、 １１ｂ，
１２ｂ，３１ｂ，３２ｂ，６１ｂ，６２ｂ 端子の根元
部、 １１ｃ，１２ｃ，３１ｃ，３２ｃ，６１ｃ，６
２ｃ 端子の段差部、 ２０，７０ プリント配線基
板、２１５，２１６ 半田フィレット。1,51 lead frame, 2,52 resin,
10,60 semiconductor device, 11,12,31,3
2, 61, 62 terminals, 11a, 12a, 31a,
32a, 61a, 62a, the tip of the terminal, 11b,
12b, 31b, 32b, 61b, 62b Root portions of terminals, 11c, 12c, 31c, 32c, 61c, 6
2c Terminal step, 20, 70 Printed wiring board, 215, 216 Solder fillet.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川藤 寿 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩上 徹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F067 AA01 AA13 BC02 BC04 CD01 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor, Hisashi Kawafuji 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Toru Iwagami 2-3-2, Marunouchi, Chiyoda-ku, Tokyo 3 Rishi Electric Co., Ltd. F-term (reference) 5F067 AA01 AA13 BC02 BC04 CD01
Claims (8)
され、絶縁性樹脂により封入され、パッケージとして形
成された半導体装置であって、 その先端が前記リードフレーム面から一定高さに揃えら
れ、端子列を形成して並ぶ複数の端子を備え、 前記端子列の一端近傍に位置する１つの端子である第１
端子および前記端子列の他端近傍に位置する１つの端子
である第２端子が、ともに前記先端から同一長さの位置
に幅が不連続に変化する段差部を有している半導体装
置。1. A semiconductor device in which a semiconductor chip is mounted on a lead frame surface, sealed with an insulating resin, and formed as a package. And a plurality of terminals arranged side by side, wherein the first terminal is one terminal located near one end of the terminal row.
A semiconductor device in which a terminal and a second terminal, which is one terminal located near the other end of the terminal row, both have a step portion whose width changes discontinuously from the front end to a position of the same length.
の端に位置する端子であり、かつ、前記第２端子が前記
端子列の前記他端側の端に位置する端子である、請求項
１に記載の半導体装置。2. The terminal according to claim 1, wherein the first terminal is a terminal located at the one end of the terminal row, and the second terminal is a terminal located at the other end of the terminal row. The semiconductor device according to claim 1.
の帯状の端子の一方の側部に形成され、その段差部が前
記端子列の両端のそれぞれの端において、前記端子列に
沿う方向で外側に面するように配置されている、請求項
２に記載の半導体装置。3. The terminal is band-shaped, and the step is formed on one side of the band-shaped terminal, and the step is formed at each end of both ends of the terminal row in a direction along the terminal row. The semiconductor device according to claim 2, wherein the semiconductor device is disposed so as to face outward.
辺の側に第１の種類の端子によって形成される第１の端
子列が、他方の辺の側に前記第１の種類の端子よりも根
元部の幅が広い第２の種類の端子によって形成される第
２の端子列が設けられた、請求項１〜３のいずれかに記
載の半導体装置。4. A first terminal row formed by terminals of a first type on one side of the opposite sides of the package, and a terminal row of the first type on the other side. 4. The semiconductor device according to claim 1, further comprising a second terminal row formed by a second type of terminal having a wide base portion. 5.
され、絶縁性樹脂により封入され、パッケージとして形
成された半導体装置であって、 第１の種類の端子によって形成される第１の端子列と、 前記第１の種類の端子よりも根元部の幅が広い第２の種
類の端子によって形成される第２の端子列とを備え、 前記第１および第２の種類の端子は、その先端が前記リ
ードフレーム面から一定高さに揃えられ、かつその先端
から同一長さの位置に幅が不連続に変化する段差部を有
しており、 前記第２の種類の端子における先端に最も近い段差部の
根元側の幅と先端部の幅との差である肩幅が、前記第１
の種類の端子の前記肩幅とほぼ同じである半導体装置。5. A semiconductor device in which a semiconductor chip is mounted on a lead frame surface, sealed with an insulating resin, and formed as a package, comprising: a first terminal row formed by a first type of terminal; A second terminal row formed by a second type of terminal having a base portion wider than the first type of terminal, wherein the first and second types of terminals have the tip A step portion whose height is adjusted to a constant height from the lead frame surface and whose width changes discontinuously at a position of the same length from the tip, and a step portion closest to the tip of the second type of terminal; The shoulder width, which is the difference between the width of the base side and the width of the tip, is the first width.
Semiconductor device which is substantially the same as the shoulder width of the terminal of the type.
され、絶縁性樹脂により封入され、パッケージとして形
成された半導体装置であって、 第１の種類の端子によって形成される第１の端子列と、 前記第１の種類の端子よりも根元部の幅が広い第２の種
類の端子によって形成される第２の端子列とを備え、 前記第１および第２の種類の端子は、その先端が前記リ
ードフレーム面から一定高さに揃えられ、 前記第１および第２のそれぞれの端子列の一端近傍に位
置する１つの端子である第１端子および前記端子列の他
端近傍に位置する１つの端子である第２端子は、ともに
その先端から同一長さの位置に幅が不連続に変化する段
差部を有し、 その段差部を有する端子のうち、前記第２の種類の端子
における先端に最も近い段差部の根元側の幅と先端部の
幅との差である肩幅が、前記第１の種類の端子の前記肩
幅とほぼ同じである半導体装置。6. A semiconductor device in which a semiconductor chip is mounted on a lead frame surface, sealed with an insulating resin, and formed as a package, comprising: a first terminal row formed by a first type of terminal; A second terminal row formed by a second type of terminal having a base portion wider than the first type of terminal, wherein the first and second types of terminals have the tip A first terminal, which is one terminal located near one end of each of the first and second terminal rows, and one terminal located near the other end of the terminal row, which is aligned at a fixed height from the lead frame surface; The second terminal has a step portion in which the width changes discontinuously at the same length from the front end thereof. Of the terminals having the step portion, the terminal at the front end of the second type terminal is the most common. Close to the base of the step Shoulder is the difference between the width of the tip portion and the semiconductor device is substantially the same as the shoulder width of the first type of terminal.
の端に位置する端子であり、かつ、前記第２端子が前記
他端側の端に位置する端子である、請求項６に記載の半
導体装置。7. The terminal according to claim 6, wherein the first terminal is a terminal located at the one end of the terminal row, and the second terminal is a terminal located at the other end. 13. The semiconductor device according to claim 1.
であり、前記段差部はその帯状の端子の一方の側部に形
成され、その段差部が前記端子列の両端のそれぞれの端
において、前記第１および第２の端子列に沿う方向で外
側に面するように配置されている、請求項７に記載の半
導体装置。8. The first and second types of terminals are band-shaped, and the step portion is formed on one side of the band-shaped terminal, and the step portion is formed at each end of both ends of the terminal row. 9. The semiconductor device according to claim 7, wherein the semiconductor device is disposed so as to face outward in a direction along the first and second terminal rows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30878298A JP3693509B2 (en) | 1998-10-29 | 1998-10-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30878298A JP3693509B2 (en) | 1998-10-29 | 1998-10-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138338A true JP2000138338A (en) | 2000-05-16 |
| JP3693509B2 JP3693509B2 (en) | 2005-09-07 |
Family
ID=17985248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30878298A Expired - Lifetime JP3693509B2 (en) | 1998-10-29 | 1998-10-29 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3693509B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019114640A (en) * | 2017-12-22 | 2019-07-11 | 三菱電機株式会社 | Semiconductor module |
-
1998
- 1998-10-29 JP JP30878298A patent/JP3693509B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019114640A (en) * | 2017-12-22 | 2019-07-11 | 三菱電機株式会社 | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3693509B2 (en) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3972062A (en) | Mounting assemblies for a plurality of transistor integrated circuit chips | |
| US20050248927A1 (en) | Electronic component with shielding case and method of manufacturing the same | |
| JPS6231836B2 (en) | ||
| CN101569081B (en) | Motor controller | |
| US10064315B2 (en) | High heat-dissipation circuit board assembly system and power supply including the same | |
| JPS63129652A (en) | Semiconductor device | |
| KR20010029445A (en) | Rf power package with a dual ground | |
| JP2000349353A (en) | Peltier module and module for optical communication equipped with the same | |
| JP2000138338A (en) | Semiconductor device | |
| JP2002026195A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| EP1722414A2 (en) | Improved reliability and improved frequency response package for extremely high power density transistors | |
| JP2914409B2 (en) | Semiconductor element | |
| CN215644454U (en) | Power module and electronic device | |
| JPH08167669A (en) | Semiconductor element | |
| JP2006520102A (en) | Semiconductor device, semiconductor body, and manufacturing method thereof | |
| KR880000314Y1 (en) | Terminal for high power transistor | |
| KR100239687B1 (en) | Ultra-thin memory module | |
| JPH04243187A (en) | Printed circuit board | |
| KR920002981Y1 (en) | Heat sink for i.c. device | |
| JP2003298266A (en) | Power supply | |
| JP2003152369A (en) | Radiation structure of electronic component | |
| JP2002237558A (en) | Semiconductor device for power and body mounted with the same | |
| KR200243271Y1 (en) | Bga-lcd package | |
| JP2001144401A (en) | Controlling device | |
| JPH01238099A (en) | Hybrid integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050509 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |