JP2000134944A - 位相同期ループ、デジタルパルス幅変調電力制御装置 - Google Patents

位相同期ループ、デジタルパルス幅変調電力制御装置

Info

Publication number
JP2000134944A
JP2000134944A JP10334875A JP33487598A JP2000134944A JP 2000134944 A JP2000134944 A JP 2000134944A JP 10334875 A JP10334875 A JP 10334875A JP 33487598 A JP33487598 A JP 33487598A JP 2000134944 A JP2000134944 A JP 2000134944A
Authority
JP
Japan
Prior art keywords
clocks
data
section
digital
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10334875A
Other languages
English (en)
Inventor
Takeshi Fujita
猛 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP10334875A priority Critical patent/JP2000134944A/ja
Publication of JP2000134944A publication Critical patent/JP2000134944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 デジタルデータをアナログ化することなくデ
ジタル信号のまま増幅せしむる位相同期ループ（ＰＬ
Ｌ）、デジタルパルス幅変調（ＰＷＭ）電力制御装置を
提供する。 【解決手段】 デジタルデータからワードクロックを抽
出しＰＬＬ回路により、フルビットクロックを生成し、
ワードクロック１変換周期内にビットクロックをカウン
トしプリセットデジダルデータと比較することで要した
時間がパルス幅変調（ＰＷＭ）出力となるよう設定し
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ディジタルオー
ディオ、音響探査、モータードライブ、電源装置等の出
力制御装置に関するものである。
【０００２】
【従来の技術】従来からこの種のものとしては、ヨーロ
ッパＴＡＣＴ社製「Ｍｉｌｌｅｎｎｉｕｍ」、アメリカ
Ａｐｏｇｅｅ社「ＤＤＸ」等が知られている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来か
らのデジタルＰＷＭ装置では、ビットの分解能の向上の
ためノイズシェーピング、デシメーションフィルター
等、信号処理にＤＳＰ等使用し、そのプログラミングに
長大な時間を費やしていた。
【０００４】
【課題を解決するための手段】かかる課題を達成するた
めに、請求項１に記載の発明はビットの分解能向上のた
めのＤＳＰ等は使用せずプログラミングの必要もなくし
た。すなわちＰＬＬにより分解能の高いビットクロック
を生成しワードクロックとＰＣＭデータを比較カウント
することによりデジタルＲＷＭが得られるよう設定した
デジタル電力制御装置としたことを特徴とする。
【０００５】
【作用】本装置において、入力されたデジタルデータは
デジタルのまま出力制御されるもので入力データの劣化
がおきにくい。すなわち入力デジタルデータをアナログ
の波形に変換したるのち増幅出力するという、従来の方
式のようなプロセスは必要なく回路構成が単純化され高
効率が計れる。
【０００６】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１は、この発明の実施の形態を示す。ＰＣＭデ
ジタルデータａはデジタルレシーバ部１に入力されワー
ドクロックｂを抽出する。ワードクロックｂはＰＬＬ部
２においてビットクロックｃ（フルビットクロック）を
生成する。一方比較カウンター部５にプリセットされた
デジタルデータａは、フルビットデータを生成されたビ
ットクロックｃによりカウントされ、数量比較がなさ
れ、プリセットデジタルデータａとフルビットデータの
数の差がカウント出力ｄにされる。すなわち、入力され
たデジタルデータａに比例した出力データｄが得られ
る。またデジタルデータ制御部４と出力制御部７は、出
力電力設定部（可変）６により制御信号ｅにて一般的に
扱いやすいレベルで使用可能である。また、従来からの
アナログ信号も扱えるようＡ／Ｄコンバーター部３とデ
ジタル入力を切り替えスイッチｆにより選択可能として
いる。
【０００７】
【発明の効果】本発明は、以上の説明にあるように、Ｐ
ＣＭデータの分解能の制約の範囲内で同等の動作をす
る。よって入力デジタルデータと比例関係にあり入力と
同一出力が得られ確実な再現性を有する。また、先にも
延べたが、回路構成が単純なため集積回路に適する特徴
も有する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る位相同期ループ（Ｐ
ＬＬ）、デジタルパルス幅変調（ＰＷＭ）電力制御装置
の全体図である。
【符号の説明】
１ デジタルレシーバ部 ２ ＰＬＬ部 ３ Ａ／Ｄコンバータ部 ４ デジタルデータ制御部 ５ 比較カウンター部 ６ 出力電力設定部（可変） ７ 出力制御部 ａ ＰＣＭデジタルデータ ｂ ワードクロック信号 ｃ フルビットクロック信号 ｄ カウント差出力信号 ｅ 出力制御信号 ｆ ＰＣＭデジタルデータ切替スイッチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 デジタルデータ（ＰＣＭ信号）の基本ク
    ロック（ワードクロック）を基に、位相同期ループ（Ｐ
    ＬＬ）にてクロック（ビットクロック）を再生成し、こ
    れを比較用プリセットカウンターとビットの数をカウン
    トすることによってパルス幅変調が得られることを特徴
    とする電力制御装置。
JP10334875A 1998-10-21 1998-10-21 位相同期ループ、デジタルパルス幅変調電力制御装置 Pending JP2000134944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10334875A JP2000134944A (ja) 1998-10-21 1998-10-21 位相同期ループ、デジタルパルス幅変調電力制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10334875A JP2000134944A (ja) 1998-10-21 1998-10-21 位相同期ループ、デジタルパルス幅変調電力制御装置

Publications (1)

Publication Number Publication Date
JP2000134944A true JP2000134944A (ja) 2000-05-12

Family

ID=18282207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10334875A Pending JP2000134944A (ja) 1998-10-21 1998-10-21 位相同期ループ、デジタルパルス幅変調電力制御装置

Country Status (1)

Country Link
JP (1) JP2000134944A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118647A (ja) * 2007-11-07 2009-05-28 Seiko Epson Corp Ｐｗｍ制御回路及びこれを備えた電動機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118647A (ja) * 2007-11-07 2009-05-28 Seiko Epson Corp Ｐｗｍ制御回路及びこれを備えた電動機
US8633780B2 (en) 2007-11-07 2014-01-21 Seiko Epson Corporation PWM control circuit and motor equipped with the same

Similar Documents

Publication Publication Date Title
US6107876A (en) Digital input switching audio power amplifier
US6498531B1 (en) Digital class-D audio amplifier
US6429737B1 (en) Method and apparatus for multi-channel digital amplification
GB2449591A (en) A noise-shaped pulse shuffler for a double-sided pulse-width modulator
US5959501A (en) Class D amplifier with scaled clock and related methods
KR20010006057A (ko) 줄어든 클럭요구를 갖는 디급 증폭기 및 관련방법
US6724249B1 (en) Multi-level class-D amplifier by means of 3 physical levels
JP2003283338A (ja) Ｄａコンバータ
Sandler Digital-to-analogue conversion using pulse width modulation
JPH06506091A (ja) ディジタル／アナログ信号変換方法および装置
JP2004032501A (ja) デジタル信号変換装置及び方法
EP2124331B1 (en) Amplification circuit for driving a diffuser
US6522278B1 (en) Digital-to-analog converter with power up/down transient suppression and automatic rate switching
JP2000134944A (ja) 位相同期ループ、デジタルパルス幅変調電力制御装置
JP2008306234A (ja) パルス幅変調回路、パルス幅変調方法、パラメトリックスピーカ、及びパルス幅変調制御プログラム
US6462690B1 (en) Circuit systems and methods for multirate digital-to-analog amplifier systems
JPH0629757A (ja) Ｄ級増幅器
JP3103908B2 (ja) デジタル／アナログ変換回路
JPH0555924A (ja) ミユーテイング装置
JPH026031B2 (ja)
JP2000232345A (ja) デジタルパルス幅変調電力制御装置
KR19980028843A (ko) 디지탈/펄스 폭 변조(pwm)신호 변환기
JPH07135469A (ja) Ｄ／ａ変換器
RU2273948C2 (ru) Способ усиления цифровых сигналов и цифровой усилитель (варианты)
JPH05113794A (ja) 音声合成装置