JP2000132538A - フィルタ演算装置 - Google Patents
フィルタ演算装置Info
- Publication number
- JP2000132538A JP2000132538A JP30514798A JP30514798A JP2000132538A JP 2000132538 A JP2000132538 A JP 2000132538A JP 30514798 A JP30514798 A JP 30514798A JP 30514798 A JP30514798 A JP 30514798A JP 2000132538 A JP2000132538 A JP 2000132538A
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- address
- input data
- multipliers
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 正規化誤差，丸め誤差に起因する直流分の変
動を防止することができ、妨害のない品位のよい映像と
することができるフィルタ演算装置を提供する。 【解決手段】 乗算器３２，３３は入力データに係数Ｃ
ｎ，Ｄｎを乗算し、加算器３４は乗算器３２，３３の出
力を加算する。直流検出回路４によって入力データが直
流分であるか否かを検出する。固定アドレス発生器５１
は固定アドレスを発生する。入力データが直流分であれ
ば、選択器５２は入力されたアドレスを固定アドレスに
切り換えて出力する。係数記憶部２はそのアドレスの係
数Ｃｎ，Ｄｎを発生し、乗算器３２，３３に入力する。
動を防止することができ、妨害のない品位のよい映像と
することができるフィルタ演算装置を提供する。 【解決手段】 乗算器３２，３３は入力データに係数Ｃ
ｎ，Ｄｎを乗算し、加算器３４は乗算器３２，３３の出
力を加算する。直流検出回路４によって入力データが直
流分であるか否かを検出する。固定アドレス発生器５１
は固定アドレスを発生する。入力データが直流分であれ
ば、選択器５２は入力されたアドレスを固定アドレスに
切り換えて出力する。係数記憶部２はそのアドレスの係
数Ｃｎ，Ｄｎを発生し、乗算器３２，３３に入力する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像を拡大縮小す
る際に用いられるフィルタ演算装置に関する。
る際に用いられるフィルタ演算装置に関する。
【０００２】
【従来の技術】近年になって、テレビジョン受像機や投
射型表示装置（プロジェクタ装置）においては、複数の
画像を１つの画面内に表示する多画面表示を行ったり、
画像の一部を拡大して表示する等、画像表示方法が多様
化している。また、テレビジョン信号のみならず、パー
ソナルコンピュータ信号（パソコン信号）も表示するよ
うになってきた。さらに、陰極線管を用いたディスプレ
イ装置に加え、プラズマディスプレイ装置（ＰＤＰ）や
液晶表示装置（ＬＣＤ）のような非ラスタ型の表示パネ
ルを用いたマトリクス型表示装置も登場している。
射型表示装置（プロジェクタ装置）においては、複数の
画像を１つの画面内に表示する多画面表示を行ったり、
画像の一部を拡大して表示する等、画像表示方法が多様
化している。また、テレビジョン信号のみならず、パー
ソナルコンピュータ信号（パソコン信号）も表示するよ
うになってきた。さらに、陰極線管を用いたディスプレ
イ装置に加え、プラズマディスプレイ装置（ＰＤＰ）や
液晶表示装置（ＬＣＤ）のような非ラスタ型の表示パネ
ルを用いたマトリクス型表示装置も登場している。
【０００３】このような画像表示方法及び入力映像フォ
ーマットの多様化や画像表示装置の多様化等に伴って、
テレビジョン画像あるいはコンピュータ画像を、ハード
ウェアを用いたデジタル信号処理によって拡大縮小する
画像拡大縮小装置が必須の構成要素となっている。画像
拡大縮小装置は、デジタル信号処理装置であるフィルタ
演算装置によって画像を拡大縮小する。
ーマットの多様化や画像表示装置の多様化等に伴って、
テレビジョン画像あるいはコンピュータ画像を、ハード
ウェアを用いたデジタル信号処理によって拡大縮小する
画像拡大縮小装置が必須の構成要素となっている。画像
拡大縮小装置は、デジタル信号処理装置であるフィルタ
演算装置によって画像を拡大縮小する。
【０００４】図２は従来のフィルタ演算装置の一例を示
すブロック図である。この図２の例では、フィルタ演算
装置のタップ数を２としている。図２において、アドレ
ス発生器１には、フィルタ演算の開始位置、即ち、画像
を拡大もしくは縮小する際の先頭位置を示す開始信号が
入力される。アドレス発生器１は、その開始信号を基に
してアドレスを発生し、係数記憶部２に入力する。
すブロック図である。この図２の例では、フィルタ演算
装置のタップ数を２としている。図２において、アドレ
ス発生器１には、フィルタ演算の開始位置、即ち、画像
を拡大もしくは縮小する際の先頭位置を示す開始信号が
入力される。アドレス発生器１は、その開始信号を基に
してアドレスを発生し、係数記憶部２に入力する。
【０００５】係数記憶部２は、複数の係数組を記憶する
ものであり、リード・オンリ・メモリ（ＲＯＭ）やラン
ダム・アクセス・メモリ（ＲＡＭ）より構成される。こ
こでは、係数記憶部２をＲＡＭよって構成した場合を示
している。係数記憶部２には、係数記憶部２に記憶する
係数データと、この係数データを書き込むアドレスを指
定する書き込みアドレスと、係数データを書き込むこと
を許可する書き込み制御信号（書き込みイネーブル信
号）が入力される。係数記憶部２に係数データが書き込
まれた後、アドレス発生器１よりアドレスが入力される
と、係数記憶部２はそのアドレスで指定された係数デー
タを発生し、フィルタ部３に入力する。この例では、フ
ィルタ演算装置のタップ数が２であるので、係数記憶部
２は係数Ｃｎと係数Ｄｎの２つの係数を発生する。
ものであり、リード・オンリ・メモリ（ＲＯＭ）やラン
ダム・アクセス・メモリ（ＲＡＭ）より構成される。こ
こでは、係数記憶部２をＲＡＭよって構成した場合を示
している。係数記憶部２には、係数記憶部２に記憶する
係数データと、この係数データを書き込むアドレスを指
定する書き込みアドレスと、係数データを書き込むこと
を許可する書き込み制御信号（書き込みイネーブル信
号）が入力される。係数記憶部２に係数データが書き込
まれた後、アドレス発生器１よりアドレスが入力される
と、係数記憶部２はそのアドレスで指定された係数デー
タを発生し、フィルタ部３に入力する。この例では、フ
ィルタ演算装置のタップ数が２であるので、係数記憶部
２は係数Ｃｎと係数Ｄｎの２つの係数を発生する。
【０００６】フィルタ部３には、フィルタ演算の対象と
されている映像信号が入力データとして入力される。フ
ィルタ部３は、係数記憶部２より入力された２つの係数
Ｃｎ，Ｄｎを用い、入力された映像信号をフィルタ演算
して出力する。フィルタ部３の具体的構成及び動作は、
後述する。
されている映像信号が入力データとして入力される。フ
ィルタ部３は、係数記憶部２より入力された２つの係数
Ｃｎ，Ｄｎを用い、入力された映像信号をフィルタ演算
して出力する。フィルタ部３の具体的構成及び動作は、
後述する。
【０００７】ここで、図３を用いて、フィルタ演算装置
による補間演算の動作について説明する。図３におい
て、（Ａ）は入力映像信号（以下、入力データ）を示し
ており、（Ｂ）は出力映像信号（以下、出力データ）を
示している。入力データは、画素Ａ０，Ａ１，Ａ２，Ａ
３，Ａ４，Ａ５…よりなり、出力データは、Ｂ１，Ｂ
２，Ｂ３，Ｂ４，Ｂ５，Ｂ６…よりなる。図３（Ａ）に
おけるｘは、入力データの画素より補間して得る出力デ
ータの画素までの距離（位相）を示している。
による補間演算の動作について説明する。図３におい
て、（Ａ）は入力映像信号（以下、入力データ）を示し
ており、（Ｂ）は出力映像信号（以下、出力データ）を
示している。入力データは、画素Ａ０，Ａ１，Ａ２，Ａ
３，Ａ４，Ａ５…よりなり、出力データは、Ｂ１，Ｂ
２，Ｂ３，Ｂ４，Ｂ５，Ｂ６…よりなる。図３（Ａ）に
おけるｘは、入力データの画素より補間して得る出力デ
ータの画素までの距離（位相）を示している。
【０００８】出力データは、Ｂ１，Ｂ２，Ｂ３，Ｂ４，
Ｂ５…は、以下の演算によって得られる。 Ｂ1＝Ａ０×Ｃ１＋Ａ１×Ｄ１，Ｂ2＝Ａ１×Ｃ２＋Ａ２
×Ｄ２，Ｂ３＝Ａ２×Ｃ３＋Ａ３×Ｄ３，Ｂ４＝Ａ３×
Ｃ４＋Ａ４×Ｄ４，Ｂ５＝Ａ４×Ｃ５＋Ａ５×Ｄ５…
（これを（１）式と呼ぶ） Ｃ１，Ｃ２，Ｃ３…は係数記憶部２が発生する係数Ｃｎ
であり、Ｄ１，Ｄ２，Ｄ３…は係数記憶部２が発生する
係数Ｄｎである。
Ｂ５…は、以下の演算によって得られる。 Ｂ1＝Ａ０×Ｃ１＋Ａ１×Ｄ１，Ｂ2＝Ａ１×Ｃ２＋Ａ２
×Ｄ２，Ｂ３＝Ａ２×Ｃ３＋Ａ３×Ｄ３，Ｂ４＝Ａ３×
Ｃ４＋Ａ４×Ｄ４，Ｂ５＝Ａ４×Ｃ５＋Ａ５×Ｄ５…
（これを（１）式と呼ぶ） Ｃ１，Ｃ２，Ｃ３…は係数記憶部２が発生する係数Ｃｎ
であり、Ｄ１，Ｄ２，Ｄ３…は係数記憶部２が発生する
係数Ｄｎである。
【０００９】係数Ｃｎ，Ｄｎは画素の補間位置と大きな
相関関係があり、入力データの画素３周期で出力データ
の画素４周期を生成する場合、係数Ｃｎ，Ｄｎは位置情
報として次のように表される。 （Ｃ１,Ｄ１）＝（１，０），（Ｃ２,Ｄ２）＝（０．２
５，０．７５），（Ｃ３,Ｄ３）＝（０．５，０．
５），（Ｃ４,Ｄ４）＝（０．７５，０．２５），（Ｃ
５,Ｄ５）＝（０，１）…（これを（２）式と呼ぶ）
相関関係があり、入力データの画素３周期で出力データ
の画素４周期を生成する場合、係数Ｃｎ，Ｄｎは位置情
報として次のように表される。 （Ｃ１,Ｄ１）＝（１，０），（Ｃ２,Ｄ２）＝（０．２
５，０．７５），（Ｃ３,Ｄ３）＝（０．５，０．
５），（Ｃ４,Ｄ４）＝（０．７５，０．２５），（Ｃ
５,Ｄ５）＝（０，１）…（これを（２）式と呼ぶ）
【００１０】この（２）式より、実際の係数Ｃｎ，Ｄｎ
を得る手法は種々あるが、最も簡易な例として直線補間
法がある。直線補間法では、位置情報をフィルタ係数と
するものであり、入力データの画素から出力データの画
素までの距離ｘによって重み付けすると、次のようにな
る。 （Ｃ１,Ｄ１）＝（０，１），（Ｃ２,Ｄ２）＝（０．７
５，０．２５），（Ｃ３,Ｄ３）＝（０．５，０．
５），（Ｃ４,Ｄ４）＝（０．２５，０．７５），（Ｃ
５,Ｄ５）＝（１，０）…（これを（３）式と呼ぶ）
を得る手法は種々あるが、最も簡易な例として直線補間
法がある。直線補間法では、位置情報をフィルタ係数と
するものであり、入力データの画素から出力データの画
素までの距離ｘによって重み付けすると、次のようにな
る。 （Ｃ１,Ｄ１）＝（０，１），（Ｃ２,Ｄ２）＝（０．７
５，０．２５），（Ｃ３,Ｄ３）＝（０．５，０．
５），（Ｃ４,Ｄ４）＝（０．２５，０．７５），（Ｃ
５,Ｄ５）＝（１，０）…（これを（３）式と呼ぶ）
【００１１】以上の（１）式と（３）式によって、出力
データを得ることができる。図４は、係数記憶部２に記
憶する係数Ｃｎ，Ｄｎの例である。上記の例では、簡略
化のため、入力データの画素３周期で出力データの画素
４周期を生成する場合について示したが、実際には、画
素の間隔をさらに細かく細分化して係数を決定する。図
４の例では、入力データの画素間隔を３２分割した場合
の係数Ｃｎ，Ｄｎを示している。補間画素を生成すべき
出力データの位置情報をアドレスとして与えることによ
って、フィルタ演算に必要な係数Ｃｎ，Ｄｎを発生する
ことができる。このとき、係数Ｃｎ，Ｄｎは正規化して
おく必要があり、Ｃｎ＋Ｄｎは必ず１としなければなら
ない。これは、Ｃｎ＋Ｄｎが１でないと、フィルタ演算
の結果に直流分の変動を生じ、出力映像に妨害が発生す
るからである。
データを得ることができる。図４は、係数記憶部２に記
憶する係数Ｃｎ，Ｄｎの例である。上記の例では、簡略
化のため、入力データの画素３周期で出力データの画素
４周期を生成する場合について示したが、実際には、画
素の間隔をさらに細かく細分化して係数を決定する。図
４の例では、入力データの画素間隔を３２分割した場合
の係数Ｃｎ，Ｄｎを示している。補間画素を生成すべき
出力データの位置情報をアドレスとして与えることによ
って、フィルタ演算に必要な係数Ｃｎ，Ｄｎを発生する
ことができる。このとき、係数Ｃｎ，Ｄｎは正規化して
おく必要があり、Ｃｎ＋Ｄｎは必ず１としなければなら
ない。これは、Ｃｎ＋Ｄｎが１でないと、フィルタ演算
の結果に直流分の変動を生じ、出力映像に妨害が発生す
るからである。
【００１２】図２中のフィルタ部３は、図５に示すよう
に構成される。図５において、入力データはＤフリップ
フロップ（以下、ＤＦＦ）３１及び乗算器３２に入力さ
れる。ＤＦＦ３１は入力データを１画素分遅延し、乗算
器３３に入力する。入力データをＡｎ（ｎ＝０，１，２
…）とすると、ＤＦＦ３１の出力はＡ（ｎ＋１）とな
る。乗算器３２は入力データＡｎと係数Ｃｎとを乗算
し、信号Ｍ１を出力する。乗算器３３は入力データＡ
（ｎ＋１）と係数Ｄｎとを乗算し、信号Ｍ２を出力す
る。加算器３４は信号Ｍ１と信号Ｍ２とを加算し、信号
Ｍ３を出力する。この信号Ｍ３がフィルタ演算装置の出
力データである。
に構成される。図５において、入力データはＤフリップ
フロップ（以下、ＤＦＦ）３１及び乗算器３２に入力さ
れる。ＤＦＦ３１は入力データを１画素分遅延し、乗算
器３３に入力する。入力データをＡｎ（ｎ＝０，１，２
…）とすると、ＤＦＦ３１の出力はＡ（ｎ＋１）とな
る。乗算器３２は入力データＡｎと係数Ｃｎとを乗算
し、信号Ｍ１を出力する。乗算器３３は入力データＡ
（ｎ＋１）と係数Ｄｎとを乗算し、信号Ｍ２を出力す
る。加算器３４は信号Ｍ１と信号Ｍ２とを加算し、信号
Ｍ３を出力する。この信号Ｍ３がフィルタ演算装置の出
力データである。
【００１３】
【発明が解決しようとする課題】従来のフィルタ演算装
置においては、フィルタ係数を正規化しているにもかか
わらず、直流分が変動してしまうという問題点がある。
デジタル信号処理装置であるフィルタ演算装置では、フ
ィルタ係数や映像信号のデータは有限語長であり、高々
８ビットである。従来のフィルタ演算装置に入力データ
として直流データ、即ち、一定の振幅値の信号を連続し
て入力した場合には、図４で説明したように、補間すべ
き位置に応じて変化するフィルタ係数を用いて演算した
結果、元の直流値を正確に再現することができない。
置においては、フィルタ係数を正規化しているにもかか
わらず、直流分が変動してしまうという問題点がある。
デジタル信号処理装置であるフィルタ演算装置では、フ
ィルタ係数や映像信号のデータは有限語長であり、高々
８ビットである。従来のフィルタ演算装置に入力データ
として直流データ、即ち、一定の振幅値の信号を連続し
て入力した場合には、図４で説明したように、補間すべ
き位置に応じて変化するフィルタ係数を用いて演算した
結果、元の直流値を正確に再現することができない。
【００１４】上記の例では、係数Ｃｎ，Ｄｎが（０．
５，０．５）の場合には誤差は発生しないが、（１／
３，２／３）のような値を有限語長で表現すると、余り
が生じる。この場合、Ｃｎ＋Ｄｎが１となるように正規
化しても、結局は、フィルタ部３を構成する乗算器３
２，３３や加算器３４における演算処理で誤差が発生し
てしまう。フィルタ部３にて誤差を解消するよう、有限
語長の丸めを行うことも考えられるが、そのような乗算
器３２，３３や加算器３４を構成するのは困難である。
５，０．５）の場合には誤差は発生しないが、（１／
３，２／３）のような値を有限語長で表現すると、余り
が生じる。この場合、Ｃｎ＋Ｄｎが１となるように正規
化しても、結局は、フィルタ部３を構成する乗算器３
２，３３や加算器３４における演算処理で誤差が発生し
てしまう。フィルタ部３にて誤差を解消するよう、有限
語長の丸めを行うことも考えられるが、そのような乗算
器３２，３３や加算器３４を構成するのは困難である。
【００１５】上記の例では、２タップであるが、通常は
４タップや６タップであり、この場合に使用されるｓｉ
ｎ（ｘ）／ｘで表現される補間関数を用いると、フィル
タ係数の正規化や演算処理における丸め処理はさらに複
雑化してしまう。従って、フィルタ係数や映像信号のデ
ータが有限語長であるがために発生する正規化誤差，丸
め誤差に起因する直流分の変動を解消することは極めて
困難であった。直流分が変動すると、映像信号を水平方
向にフィルタリングした場合には縦線の妨害が生じ、映
像信号を垂直方向にフィルタリングした場合には横線の
妨害が生じ、映像の品位を著しく損ねてしまう。
４タップや６タップであり、この場合に使用されるｓｉ
ｎ（ｘ）／ｘで表現される補間関数を用いると、フィル
タ係数の正規化や演算処理における丸め処理はさらに複
雑化してしまう。従って、フィルタ係数や映像信号のデ
ータが有限語長であるがために発生する正規化誤差，丸
め誤差に起因する直流分の変動を解消することは極めて
困難であった。直流分が変動すると、映像信号を水平方
向にフィルタリングした場合には縦線の妨害が生じ、映
像信号を垂直方向にフィルタリングした場合には横線の
妨害が生じ、映像の品位を著しく損ねてしまう。
【００１６】本発明はこのような問題点に鑑みなされた
ものであり、正規化誤差，丸め誤差に起因する直流分の
変動を防止することができ、もって、妨害のない品位の
よい映像とすることができるフィルタ演算装置を提供す
ることを目的とする。
ものであり、正規化誤差，丸め誤差に起因する直流分の
変動を防止することができ、もって、妨害のない品位の
よい映像とすることができるフィルタ演算装置を提供す
ることを目的とする。
【００１７】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力データに所定の係数
を乗じて出力する複数の乗算器（３２，３３）と、この
複数の乗算器の出力を加算して出力する加算器（３４）
とを備えるフィルタ演算装置において、前記入力データ
が直流分であることを検出する直流検出手段（４）と、
前記直流検出手段によって前記入力データが直流分であ
ることが検出されたら、前記乗算器に入力する係数を一
定化する一定化手段（５）とを備えて構成したことを特
徴とするフィルタ演算装置を提供するものである。
の技術の課題を解決するため、入力データに所定の係数
を乗じて出力する複数の乗算器（３２，３３）と、この
複数の乗算器の出力を加算して出力する加算器（３４）
とを備えるフィルタ演算装置において、前記入力データ
が直流分であることを検出する直流検出手段（４）と、
前記直流検出手段によって前記入力データが直流分であ
ることが検出されたら、前記乗算器に入力する係数を一
定化する一定化手段（５）とを備えて構成したことを特
徴とするフィルタ演算装置を提供するものである。
【００１８】
【発明の実施の形態】以下、本発明のフィルタ演算装置
について、添付図面を参照して説明する。図１は本発明
のフィルタ演算装置の一実施例を示すブロック図であ
る。なお、図１において、図２，図５と同一部分には同
一符号が付してある。
について、添付図面を参照して説明する。図１は本発明
のフィルタ演算装置の一実施例を示すブロック図であ
る。なお、図１において、図２，図５と同一部分には同
一符号が付してある。
【００１９】図１において、入力データはＤフリップフ
ロップ（以下、ＤＦＦ）３１及び乗算器３２に入力され
る。ＤＦＦ３１は入力データを１画素分遅延し、乗算器
３３に入力する。入力データをＡｎ（ｎ＝０，１，２
…）とすると、ＤＦＦ３１の出力はＡ（ｎ＋１）とな
る。乗算器３２は入力データＡｎと係数Ｃｎとを乗算
し、信号Ｍ１を出力する。乗算器３３は入力データＡ
（ｎ＋１）と係数Ｄｎとを乗算し、信号Ｍ２を出力す
る。加算器３４は信号Ｍ１と信号Ｍ２とを加算し、信号
Ｍ３を出力する。この信号Ｍ３がフィルタ演算装置の出
力データとなる。ＤＦＦ３１と乗算器３２，３３と加算
器３４がフィルタ部３を構成している。
ロップ（以下、ＤＦＦ）３１及び乗算器３２に入力され
る。ＤＦＦ３１は入力データを１画素分遅延し、乗算器
３３に入力する。入力データをＡｎ（ｎ＝０，１，２
…）とすると、ＤＦＦ３１の出力はＡ（ｎ＋１）とな
る。乗算器３２は入力データＡｎと係数Ｃｎとを乗算
し、信号Ｍ１を出力する。乗算器３３は入力データＡ
（ｎ＋１）と係数Ｄｎとを乗算し、信号Ｍ２を出力す
る。加算器３４は信号Ｍ１と信号Ｍ２とを加算し、信号
Ｍ３を出力する。この信号Ｍ３がフィルタ演算装置の出
力データとなる。ＤＦＦ３１と乗算器３２，３３と加算
器３４がフィルタ部３を構成している。
【００２０】入力データＡｎは、最大値検出器４１及び
最小値検出器４２にも入力される。ＤＦＦ３１より出力
されたデータＡ（ｎ＋１）も、最大値検出器４１及び最
小値検出器４２に入力される。最大値検出器４１は入力
されたデータの同時点における最大値を検出し、最小値
検出器４２は入力されたデータの同時点における最小値
を検出する。この例では、簡略化のため、フィルタ演算
装置（フィルタ部３）のタップ数を２としているので、
データＡｎとデータＡ（ｎ＋１）との大小関係を見れば
よく、最大値検出器４１及び最小値検出器４２は特には
必要ないが、上述のように、通常は、タップ数は４もし
くは６であるので、最大値検出器４１及び最小値検出器
４２が必要となる。
最小値検出器４２にも入力される。ＤＦＦ３１より出力
されたデータＡ（ｎ＋１）も、最大値検出器４１及び最
小値検出器４２に入力される。最大値検出器４１は入力
されたデータの同時点における最大値を検出し、最小値
検出器４２は入力されたデータの同時点における最小値
を検出する。この例では、簡略化のため、フィルタ演算
装置（フィルタ部３）のタップ数を２としているので、
データＡｎとデータＡ（ｎ＋１）との大小関係を見れば
よく、最大値検出器４１及び最小値検出器４２は特には
必要ないが、上述のように、通常は、タップ数は４もし
くは６であるので、最大値検出器４１及び最小値検出器
４２が必要となる。
【００２１】フィルタ演算装置のタップ数は特に限定さ
れることはなく、２以上（複数）であればよい。タップ
数が増えれば、フィルタ係数を乗算する乗算器や遅延器
であるＤＦＦも増える。最大値検出器４１は、フィルタ
演算装置を構成する乗算器に入力する同時点のデータよ
り最大値を検出するものであり、最小値検出器４２はフ
ィルタ演算装置を構成する乗算器に入力する同時点のデ
ータより最小値を検出するものである。最大値検出器４
１が検出した最大値Ｍａｘと最小値検出器４２が検出し
た最小値Ｍｉｎは、減算器４３に入力される。
れることはなく、２以上（複数）であればよい。タップ
数が増えれば、フィルタ係数を乗算する乗算器や遅延器
であるＤＦＦも増える。最大値検出器４１は、フィルタ
演算装置を構成する乗算器に入力する同時点のデータよ
り最大値を検出するものであり、最小値検出器４２はフ
ィルタ演算装置を構成する乗算器に入力する同時点のデ
ータより最小値を検出するものである。最大値検出器４
１が検出した最大値Ｍａｘと最小値検出器４２が検出し
た最小値Ｍｉｎは、減算器４３に入力される。
【００２２】減算器４３は最大値Ｍａｘと最小値Ｍｉｎ
との差分を生成し、絶対値回路４４に入力する。絶対値
回路４４は減算器４３の出力の絶対値ＡＢＳをとり、比
較器４５に入力する。最大値Ｍａｘと最小値Ｍｉｎとの
差分の絶対値ＡＢＳが０であれば、データＡｎとデータ
Ａ（ｎ＋１）とは同じ値である。即ち、これは直流分で
あることを意味する。０を超えれば、直流分ではないと
いうことになる。実際には、ノイズ等の影響を考慮し
て、最大値Ｍａｘと最小値Ｍｉｎとの差分の絶対値ＡＢ
Ｓが所定の値よりも小さければ直流分であると判断す
る。
との差分を生成し、絶対値回路４４に入力する。絶対値
回路４４は減算器４３の出力の絶対値ＡＢＳをとり、比
較器４５に入力する。最大値Ｍａｘと最小値Ｍｉｎとの
差分の絶対値ＡＢＳが０であれば、データＡｎとデータ
Ａ（ｎ＋１）とは同じ値である。即ち、これは直流分で
あることを意味する。０を超えれば、直流分ではないと
いうことになる。実際には、ノイズ等の影響を考慮し
て、最大値Ｍａｘと最小値Ｍｉｎとの差分の絶対値ＡＢ
Ｓが所定の値よりも小さければ直流分であると判断す
る。
【００２３】比較器４５には、設定値発生器４６より設
定値Ｋが入力される。比較器４５は、入力された絶対値
ＡＢＳと設定値Ｋとを比較し、比較結果を選択器５２に
入力する。設定値Ｋは固定値であってもよく、外部より
適宜可変するよう構成してもよい。また、設定値Ｋを比
較器４５に保持させるようにしてもよい。比較器４５
は、例えば、ＡＢＳ＞Ｋのときハイレベルの制御信号を
発生し、ＡＢＳ≦Ｋのときローレベルの制御信号を発生
する構成とすればよい。以上の説明より分かるように、
最大値検出器４１，最小値検出器４２，減算器４３，絶
対値回路４４，比較器４５，設定値発生器４６は、入力
データが直流分であることを検出する直流検出回路４と
して動作している。
定値Ｋが入力される。比較器４５は、入力された絶対値
ＡＢＳと設定値Ｋとを比較し、比較結果を選択器５２に
入力する。設定値Ｋは固定値であってもよく、外部より
適宜可変するよう構成してもよい。また、設定値Ｋを比
較器４５に保持させるようにしてもよい。比較器４５
は、例えば、ＡＢＳ＞Ｋのときハイレベルの制御信号を
発生し、ＡＢＳ≦Ｋのときローレベルの制御信号を発生
する構成とすればよい。以上の説明より分かるように、
最大値検出器４１，最小値検出器４２，減算器４３，絶
対値回路４４，比較器４５，設定値発生器４６は、入力
データが直流分であることを検出する直流検出回路４と
して動作している。
【００２４】選択器５２には、図２に示すアドレス発生
器１からのアドレスと、固定アドレス発生器５１によっ
て発生した固定アドレスとが入力される。アドレス発生
器１からのアドレスは、補間すべき位置に応じて図４の
０〜３１で切り換わるものである。固定アドレス発生器
５１が発生する固定アドレスは、図４の０〜３１におけ
るいずれかのアドレスである。この固定アドレスは、特
に限定されることはないが、例えば、図４の例では誤差
が発生しないアドレス０がよい。アドレス０では、係数
Ｃｎが０、係数Ｄｎが１であるので、係数Ｃｎ，Ｄｎの
正規化が発生せず、また、フィルタ部３の演算処理にお
いても丸め誤差が一切発生しない。勿論、他のアドレス
でもよい。
器１からのアドレスと、固定アドレス発生器５１によっ
て発生した固定アドレスとが入力される。アドレス発生
器１からのアドレスは、補間すべき位置に応じて図４の
０〜３１で切り換わるものである。固定アドレス発生器
５１が発生する固定アドレスは、図４の０〜３１におけ
るいずれかのアドレスである。この固定アドレスは、特
に限定されることはないが、例えば、図４の例では誤差
が発生しないアドレス０がよい。アドレス０では、係数
Ｃｎが０、係数Ｄｎが１であるので、係数Ｃｎ，Ｄｎの
正規化が発生せず、また、フィルタ部３の演算処理にお
いても丸め誤差が一切発生しない。勿論、他のアドレス
でもよい。
【００２５】選択器５２は、直流分でないと判断された
場合、即ち、ＡＢＳ＞Ｋであれば、アドレス発生器１か
らのアドレスを選択してそのまま出力し、直流分である
と判断された場合、即ち、ＡＢＳ≦Ｋであれば、アドレ
ス発生器１からのアドレスの代わりに固定アドレス発生
器５１が発生する固定アドレスを選択して、アドレスを
すげ替える。選択器５２より出力されたアドレスはＲＡ
Ｍよりなる係数記憶部２に入力される。ここでは、係数
記憶部２に入力する係数データ，書き込みアドレス，書
き込み制御信号の図示を省略している。係数記憶部２と
してＲＯＭを用いてもよい。なお、係数記憶部２が記憶
する係数の組は図４に限定されることはなく、アドレス
も０〜３１に限定されることはない。係数記憶部２は、
複数のアドレスに対応させて複数の係数の組を記憶する
ものであればよい。
場合、即ち、ＡＢＳ＞Ｋであれば、アドレス発生器１か
らのアドレスを選択してそのまま出力し、直流分である
と判断された場合、即ち、ＡＢＳ≦Ｋであれば、アドレ
ス発生器１からのアドレスの代わりに固定アドレス発生
器５１が発生する固定アドレスを選択して、アドレスを
すげ替える。選択器５２より出力されたアドレスはＲＡ
Ｍよりなる係数記憶部２に入力される。ここでは、係数
記憶部２に入力する係数データ，書き込みアドレス，書
き込み制御信号の図示を省略している。係数記憶部２と
してＲＯＭを用いてもよい。なお、係数記憶部２が記憶
する係数の組は図４に限定されることはなく、アドレス
も０〜３１に限定されることはない。係数記憶部２は、
複数のアドレスに対応させて複数の係数の組を記憶する
ものであればよい。
【００２６】係数記憶部２は、入力されたアドレスに応
じて、係数Ｃｎと係数Ｄｎを発生する。係数Ｃｎ，Ｄｎ
は乗算器３２，３３に入力される。直流分でなければ、
補間すべき位置に応じて係数記憶部２のアドレスが切り
換わるので、係数Ｃｎ，Ｄｎも切り換わり、従来通りの
フィルタ演算が行われる。なお、直流分でなければ、正
規化誤差や丸め誤差は認知できない。直流分であれば、
アドレスは固定されるので、係数Ｃｎ，Ｄｎも固定さ
れ、一定の値が出力され続けることになる。
じて、係数Ｃｎと係数Ｄｎを発生する。係数Ｃｎ，Ｄｎ
は乗算器３２，３３に入力される。直流分でなければ、
補間すべき位置に応じて係数記憶部２のアドレスが切り
換わるので、係数Ｃｎ，Ｄｎも切り換わり、従来通りの
フィルタ演算が行われる。なお、直流分でなければ、正
規化誤差や丸め誤差は認知できない。直流分であれば、
アドレスは固定されるので、係数Ｃｎ，Ｄｎも固定さ
れ、一定の値が出力され続けることになる。
【００２７】このように、本発明のフィルタ演算装置で
は、直流分であると判断されたときに、係数Ｃｎ，Ｄｎ
を変化させず、固定することに特徴がある。直流分であ
れば、フィルタ演算装置によるフィルタリングの作用は
及ばない。従って、どのような係数Ｃｎ，Ｄｎを用いて
フィルタ演算を行っても問題ない。但し、従来のよう
に、係数Ｃｎ，Ｄｎを変化させてしまうと、正規化誤差
や丸め誤差の変動によって妨害が発生し、映像の品位を
損ねてしまう。これに対し、本発明のフィルタ演算装置
では、直流分のとき係数Ｃｎ，Ｄｎは変化せず一定値で
あるので、正規化誤差や丸め誤差は変動しない。よっ
て、妨害が発生して、映像の品位を損ねてしまうことは
ない。
は、直流分であると判断されたときに、係数Ｃｎ，Ｄｎ
を変化させず、固定することに特徴がある。直流分であ
れば、フィルタ演算装置によるフィルタリングの作用は
及ばない。従って、どのような係数Ｃｎ，Ｄｎを用いて
フィルタ演算を行っても問題ない。但し、従来のよう
に、係数Ｃｎ，Ｄｎを変化させてしまうと、正規化誤差
や丸め誤差の変動によって妨害が発生し、映像の品位を
損ねてしまう。これに対し、本発明のフィルタ演算装置
では、直流分のとき係数Ｃｎ，Ｄｎは変化せず一定値で
あるので、正規化誤差や丸め誤差は変動しない。よっ
て、妨害が発生して、映像の品位を損ねてしまうことは
ない。
【００２８】固定アドレス発生器５１及び選択器５２
は、入力データが直流分であると判断されたときに、乗
算器３２，３３に入力する係数Ｃｎ，Ｄｎを変化させ
ず、一定化する係数一定化回路５として動作しているこ
とが分かる。本実施例では、アドレスを固定することに
よって係数Ｃｎ，Ｄｎを固定するよう構成したが、入力
データが直流分であると判断されたときに、係数Ｃｎ，
Ｄｎそのものを正規化して、ある値にすげ替えるよう構
成することもできる。但し、このようにすると、タップ
数が増えて選択回路が新たに必要となったり、ＲＡＭや
ＲＯＭの係数記憶部２を用いず、係数Ｃｎ，Ｄｎを直接
発生する場合にも、係数Ｃｎ，Ｄｎそのものをすげ替え
る構成が必要となり、回路及び制御が複雑化する。従っ
て、本実施例のように、アドレスを固定することによっ
て係数Ｃｎ，Ｄｎを固定する構成は、好ましい実施形態
である。
は、入力データが直流分であると判断されたときに、乗
算器３２，３３に入力する係数Ｃｎ，Ｄｎを変化させ
ず、一定化する係数一定化回路５として動作しているこ
とが分かる。本実施例では、アドレスを固定することに
よって係数Ｃｎ，Ｄｎを固定するよう構成したが、入力
データが直流分であると判断されたときに、係数Ｃｎ，
Ｄｎそのものを正規化して、ある値にすげ替えるよう構
成することもできる。但し、このようにすると、タップ
数が増えて選択回路が新たに必要となったり、ＲＡＭや
ＲＯＭの係数記憶部２を用いず、係数Ｃｎ，Ｄｎを直接
発生する場合にも、係数Ｃｎ，Ｄｎそのものをすげ替え
る構成が必要となり、回路及び制御が複雑化する。従っ
て、本実施例のように、アドレスを固定することによっ
て係数Ｃｎ，Ｄｎを固定する構成は、好ましい実施形態
である。
【００２９】本発明は、以上説明した本実施例に限定さ
れることはなく、本発明の要旨を逸脱しない範囲におい
て種々変更可能である。本実施例では、フィルタ演算装
置を拡大縮小装置に用いた例を示したが、他の用途に用
いてもよい。
れることはなく、本発明の要旨を逸脱しない範囲におい
て種々変更可能である。本実施例では、フィルタ演算装
置を拡大縮小装置に用いた例を示したが、他の用途に用
いてもよい。
【００３０】
【発明の効果】以上詳細に説明したように、本発明のフ
ィルタ演算装置は、入力データが直流分であることを検
出する直流検出手段と、この直流検出手段によって入力
データが直流分であることが検出されたら、乗算器に入
力する係数を一定化する一定化手段とを備えて構成した
ので、正規化誤差，丸め誤差に起因する直流分の変動を
防止することができ、もって、妨害のない品位のよい映
像とすることができる。
ィルタ演算装置は、入力データが直流分であることを検
出する直流検出手段と、この直流検出手段によって入力
データが直流分であることが検出されたら、乗算器に入
力する係数を一定化する一定化手段とを備えて構成した
ので、正規化誤差，丸め誤差に起因する直流分の変動を
防止することができ、もって、妨害のない品位のよい映
像とすることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来例を示すブロック図である。
【図３】フィルタ演算装置による補間演算の動作を説明
するための図である。
するための図である。
【図４】図１，図２中の係数記憶部２に記憶するフィル
タ係数の例を示す図である。
タ係数の例を示す図である。
【図５】図２中のフィルタ部３の具体的構成を示すブロ
ック図である。
ック図である。
１ アドレス発生器 ２ 係数記憶部 ３ フィルタ部 ４ 直流検出回路（直流検出手段） ５ 係数一定化回路（一定化手段） ４１ 最大値検出器 ４２ 最小値検出器 ４３ 減算器 ４４ 絶対値回路 ４５ 比較器 ４６ 設定値発生器 ５１ 固定アドレス発生器 ５２ 選択器
Claims (3)
- 【請求項１】入力データに所定の係数を乗じて出力する
複数の乗算器と、この複数の乗算器の出力を加算して出
力する加算器とを備えるフィルタ演算装置において、 前記入力データが直流分であることを検出する直流検出
手段と、 前記直流検出手段によって前記入力データが直流分であ
ることが検出されたら、前記乗算器に入力する係数を一
定化する一定化手段とを設けて構成したことを特徴とす
るフィルタ演算装置。 - 【請求項２】前記直流検出手段は、 前記複数の乗算器に入力する同時点の入力データの中よ
り最大値を検出する最大値検出器と、 前記複数の乗算器に入力する同時点の係数の中より最小
値を検出する最小値検出器と、 前記最大値検出器の出力と前記最小値検出器の出力との
差分をとる減算器と、 前記減算器の出力の絶対値をとる絶対値回路と、 前記絶対値回路の出力と所定の設定値とを比較し、前記
絶対値回路の出力が前記設定値より小さいとき直流分で
あるとする制御信号を発生する比較器とよりなることを
特徴とする請求項１記載のフィルタ演算装置。 - 【請求項３】前記複数の乗算器に入力する係数を複数の
アドレスに対応させて記憶する係数記憶部と、この係数
記憶部より読み出す係数のアドレスを発生するアドレス
発生器とをさらに備え、 前記一定化手段は、前記アドレス発生器が発生するアド
レスを固定アドレスにすげ替える手段であることを特徴
とする請求項１または２に記載のフィルタ演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30514798A JP3629981B2 (ja) | 1998-10-27 | 1998-10-27 | フィルタ演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30514798A JP3629981B2 (ja) | 1998-10-27 | 1998-10-27 | フィルタ演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000132538A true JP2000132538A (ja) | 2000-05-12 |
| JP3629981B2 JP3629981B2 (ja) | 2005-03-16 |
Family
ID=17941650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30514798A Expired - Fee Related JP3629981B2 (ja) | 1998-10-27 | 1998-10-27 | フィルタ演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629981B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339724A (ja) * | 2000-05-30 | 2001-12-07 | Sony Corp | 画像符号化装置および方法、並びに記録媒体 |
-
1998
- 1998-10-27 JP JP30514798A patent/JP3629981B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001339724A (ja) * | 2000-05-30 | 2001-12-07 | Sony Corp | 画像符号化装置および方法、並びに記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629981B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070081743A1 (en) | Image interpolation apparatus and method thereof | |
| JP2000148128A (ja) | 画像拡大処理回路 | |
| JPH1042204A (ja) | 映像信号処理装置 | |
| JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| US7023443B2 (en) | Memory management apparatus and method for preventing image tearing in video reproducing system | |
| KR970019572A (ko) | 고화질을 위한 보간방법 및 장치 | |
| JP3629981B2 (ja) | フィルタ演算装置 | |
| US6008854A (en) | Reduced video signal processing circuit | |
| JP5207732B2 (ja) | 表示装置 | |
| TWI288393B (en) | Signal processing apparatus and image output apparatus | |
| JP4316217B2 (ja) | 画像処理装置 | |
| JP2010010778A (ja) | 映像処理装置及び映像処理装置の制御方法 | |
| US20050122434A1 (en) | Apparatus and method for determining image region | |
| JP4334160B2 (ja) | 子画面表示用の映像信号処理回路 | |
| JP2721387B2 (ja) | ビデオ信号処理回路 | |
| US5786802A (en) | Circuit and method for vertically expanding a display image | |
| JP2010039150A (ja) | 画像表示装置 | |
| JP3392624B2 (ja) | 垂直ズーム回路 | |
| JP2008187320A (ja) | 画像表示装置、画像表示方法および制御プログラム | |
| JP2000020014A (ja) | 画像表示装置 | |
| US6339452B1 (en) | Image display device and image displaying method | |
| US20070222799A1 (en) | Method and apparatus for image upscaling | |
| JP2000137802A (ja) | フィルタ演算装置 | |
| JP3527603B2 (ja) | テレビ受像機のためのディジタル信号処理回路 | |
| US20070217711A1 (en) | Image scaling method and related apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |