JP2000125563A - 巻線アセンブリ - Google Patents
巻線アセンブリInfo
- Publication number
- JP2000125563A JP2000125563A JP10283754A JP28375498A JP2000125563A JP 2000125563 A JP2000125563 A JP 2000125563A JP 10283754 A JP10283754 A JP 10283754A JP 28375498 A JP28375498 A JP 28375498A JP 2000125563 A JP2000125563 A JP 2000125563A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- chip
- transformer
- directly connected
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電子素子チップを変圧器又はインダクタ上に
併合して体積を効果的に縮小させることができるチップ
付巻線を提供する。 【解決手段】 変圧器の二次巻線１４６の端部を接続線
１４０により整流素子チップ１３８に直接接続すると共
に、インダクタコイル１３０の端部を半田部１３６を介
して整流素子チップ１３８に直接接続し、半田部の数を
削減して、電流が供給された時に不要な電力消費を減少
させる。
併合して体積を効果的に縮小させることができるチップ
付巻線を提供する。 【解決手段】 変圧器の二次巻線１４６の端部を接続線
１４０により整流素子チップ１３８に直接接続すると共
に、インダクタコイル１３０の端部を半田部１３６を介
して整流素子チップ１３８に直接接続し、半田部の数を
削減して、電流が供給された時に不要な電力消費を減少
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ付巻線に関
し、特に、スイッチング電源（switching powersuppl
y：ＳＰＳ）において、パッケージ技術により電子素子
チップを変圧器の二次巻線又はインダクタコイル上に直
接接続し、接続部を削減することにより省電力化及び小
型化を達成するチップ付巻線に関するものである。
し、特に、スイッチング電源（switching powersuppl
y：ＳＰＳ）において、パッケージ技術により電子素子
チップを変圧器の二次巻線又はインダクタコイル上に直
接接続し、接続部を削減することにより省電力化及び小
型化を達成するチップ付巻線に関するものである。
【０００２】
【従来の技術】従来から高出力スイッチング電源の内部
で各電子素子を接続する技術が多く開発され、改善が行
われている。このうち、周知の方法として、ディスクリ
ート部品を良好な熱特性を有する金属基板上に半田付け
すると共に、各ディスクリート部品の端子を回路板の上
面に半田付けして素子間を接続する技術が知られてい
る。このようにすると、回路板は素子と素子との相互接
続及び熱処理の両方の目的を達成することができ、効果
的な歩留まり及び合理的なコストをもたらしていた。し
かしながら、より良い効率及び封止密度を達成すること
ができず、今後の課題となっている。
で各電子素子を接続する技術が多く開発され、改善が行
われている。このうち、周知の方法として、ディスクリ
ート部品を良好な熱特性を有する金属基板上に半田付け
すると共に、各ディスクリート部品の端子を回路板の上
面に半田付けして素子間を接続する技術が知られてい
る。このようにすると、回路板は素子と素子との相互接
続及び熱処理の両方の目的を達成することができ、効果
的な歩留まり及び合理的なコストをもたらしていた。し
かしながら、より良い効率及び封止密度を達成すること
ができず、今後の課題となっている。
【０００３】
【発明が解決しようとする課題】この高出力スイッチン
グ電源は、工業的な需要に応じるため、より大きな出力
を提供するとともに、より小さい体積にすることが要望
されている。すなわち、より小さいパッケージ内におい
て、より大きなパワーとより良い効率を提供することが
要望されている。
グ電源は、工業的な需要に応じるため、より大きな出力
を提供するとともに、より小さい体積にすることが要望
されている。すなわち、より小さいパッケージ内におい
て、より大きなパワーとより良い効率を提供することが
要望されている。
【０００４】図１は、ＳＰＳによく用いられる電流を倍
にするハーフブリッジ形コンバータであり、これを参照
して以下に説明する。ここでは、金属酸化物半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）及びダイオードを整
流素子として使用している。変圧器の二次巻線３０は、
誘導電流をインダクタコイル３２、３４へ出力し、その
電流が整流素子２６、２８により整流され、直流電流
（＋Ｖ0、−Ｖ0）が出力される。図２に示す回路は、整
流素子の配置が異なる点を除き、図１に示す回路と同様
に構成されている。
にするハーフブリッジ形コンバータであり、これを参照
して以下に説明する。ここでは、金属酸化物半導体電界
効果トランジスタ（ＭＯＳＦＥＴ）及びダイオードを整
流素子として使用している。変圧器の二次巻線３０は、
誘導電流をインダクタコイル３２、３４へ出力し、その
電流が整流素子２６、２８により整流され、直流電流
（＋Ｖ0、−Ｖ0）が出力される。図２に示す回路は、整
流素子の配置が異なる点を除き、図１に示す回路と同様
に構成されている。
【０００５】また、図３に示される回路は、フォワード
形コンバータであり、ＭＯＳＦＥＴ及びダイオードが整
流素子として使用されている。そして、変圧器の二次巻
線１０は、誘導電流をインダクタコイル１２へ出力し、
その電流が整流素子１４、１６により整流され、直流電
流（＋Ｖ0、−Ｖ0）が出力される。図４に示す回路は、
整流素子の配置が異なる点を除き、図３に示す回路と同
様に構成されている。
形コンバータであり、ＭＯＳＦＥＴ及びダイオードが整
流素子として使用されている。そして、変圧器の二次巻
線１０は、誘導電流をインダクタコイル１２へ出力し、
その電流が整流素子１４、１６により整流され、直流電
流（＋Ｖ0、−Ｖ0）が出力される。図４に示す回路は、
整流素子の配置が異なる点を除き、図３に示す回路と同
様に構成されている。
【０００６】また、図５は、パッケージングされたＭＯ
ＳＦＥＴの構成を示す斜視図である。このパッケージ型
の整流素子は、業界で広く使用されている。図におい
て、ＭＯＳＦＥＴチップ１５２は、銅板１７０上に半田
付けされ、そのソース及びゲートは、接続線１６０、１
６２により接続端子１５８、１５４に接続され、ドレイ
ンは、ＭＯＳＦＥＴの背面にある接続端子１５６に直接
接続され、これらをさらにエポキシ樹脂１６４により封
止している。
ＳＦＥＴの構成を示す斜視図である。このパッケージ型
の整流素子は、業界で広く使用されている。図におい
て、ＭＯＳＦＥＴチップ１５２は、銅板１７０上に半田
付けされ、そのソース及びゲートは、接続線１６０、１
６２により接続端子１５８、１５４に接続され、ドレイ
ンは、ＭＯＳＦＥＴの背面にある接続端子１５６に直接
接続され、これらをさらにエポキシ樹脂１６４により封
止している。
【０００７】また、図４に示す回路は、図３に示す回路
を変形したものであり、図８は、従来の二次巻線、整流
素子（ＭＯＳＦＥＴ）チップ及びインダクタコイルをカ
スケード接続した回路の側面図である。図４に示す変圧
器の二次巻線１９、整流素子１８及びインダクタコイル
２０をカスケード接続する場合、対応する図８に示すよ
うに、二次巻線１２２を回路板の第１の銅線１２４上に
半田付けし、さらに、ＭＯＳＦＥＴチップ１１２のソー
ス端子１１６を第１の銅線１２４上に半田付けし、二次
巻線１９と整流素子１８とをカスケード接続することが
必要である。さらに、ＭＯＳＦＥＴの銅板１０８を第２
の銅線１０４に半田付けすると共に、インダクタコイル
１００を第２の銅線１０４に半田付けすることにより、
整流素子１８とインダクタコイル２０とがカスケード接
続される。また、ＭＯＳＦＥＴの内部には、ＭＯＳＦＥ
Ｔチップ１１２と銅板１０８とを接続する半田部１０８
が設けられている。
を変形したものであり、図８は、従来の二次巻線、整流
素子（ＭＯＳＦＥＴ）チップ及びインダクタコイルをカ
スケード接続した回路の側面図である。図４に示す変圧
器の二次巻線１９、整流素子１８及びインダクタコイル
２０をカスケード接続する場合、対応する図８に示すよ
うに、二次巻線１２２を回路板の第１の銅線１２４上に
半田付けし、さらに、ＭＯＳＦＥＴチップ１１２のソー
ス端子１１６を第１の銅線１２４上に半田付けし、二次
巻線１９と整流素子１８とをカスケード接続することが
必要である。さらに、ＭＯＳＦＥＴの銅板１０８を第２
の銅線１０４に半田付けすると共に、インダクタコイル
１００を第２の銅線１０４に半田付けすることにより、
整流素子１８とインダクタコイル２０とがカスケード接
続される。また、ＭＯＳＦＥＴの内部には、ＭＯＳＦＥ
Ｔチップ１１２と銅板１０８とを接続する半田部１０８
が設けられている。
【０００８】このように、図８及び図４から、従来の方
法では、二次巻線１９、整流素子１８及びインダクタコ
イル２０をカスケード接続するために、５個の半田部１
０２、１０６、１１０、１１８、１２０を用いなければ
ならないことがわかる。このように、半田付けする部分
が多いと、電流がこれらの半田部に流れるとき、多くの
電力が消耗されることになり、不要な電力の消費が発生
することになる。
法では、二次巻線１９、整流素子１８及びインダクタコ
イル２０をカスケード接続するために、５個の半田部１
０２、１０６、１１０、１１８、１２０を用いなければ
ならないことがわかる。このように、半田付けする部分
が多いと、電流がこれらの半田部に流れるとき、多くの
電力が消耗されることになり、不要な電力の消費が発生
することになる。
【０００９】周知のように、Ｐ＝Ｉ2×Ｒの関係から、
定電流（Ｉ）の下、抵抗値（Ｒ）が大きければ大きいほ
ど、消耗される電力（Ｐ）が大きくなることがわかる。
このことから、下記の計算式を用いて、各半田部の抵抗
値の大きさを求め、より高精度に概算することができ
る。
定電流（Ｉ）の下、抵抗値（Ｒ）が大きければ大きいほ
ど、消耗される電力（Ｐ）が大きくなることがわかる。
このことから、下記の計算式を用いて、各半田部の抵抗
値の大きさを求め、より高精度に概算することができ
る。
【００１０】二次巻線１００、インダクタコイル１２
２、第１及び第２の銅線１２４、１０４の抵抗を無視し
て、各半田部の抵抗値のみを求める。半田部の長さ及び
幅をそれぞれａ、ｂ、半田部の底部における面が比較的
上部における面より大きいことにより生ずる接触角度を
θ、抵抗率ρ、半田部の厚さ（高さ）をｄとすると、以
下の式により、各半田部の抵抗値を求めることができ
る。
２、第１及び第２の銅線１２４、１０４の抵抗を無視し
て、各半田部の抵抗値のみを求める。半田部の長さ及び
幅をそれぞれａ、ｂ、半田部の底部における面が比較的
上部における面より大きいことにより生ずる接触角度を
θ、抵抗率ρ、半田部の厚さ（高さ）をｄとすると、以
下の式により、各半田部の抵抗値を求めることができ
る。
【００１１】
【数１】
【００１２】式（１）より、下記の表１に示されるよう
に、各半田部の抵抗値が求められる。
に、各半田部の抵抗値が求められる。
【００１３】
【表１】
【００１４】次に、接続線及び銅板の抵抗値を以下の式
（２）により求めることができる。
（２）により求めることができる。
【００１５】
【数２】
【００１６】ここで、式中、Ｌは長さ、Ａは面積であ
る。式（２）により、表２に示されるように、銅板１０
８、接続線１１４及び端子１１６等の導体の抵抗値を求
めることができる。
る。式（２）により、表２に示されるように、銅板１０
８、接続線１１４及び端子１１６等の導体の抵抗値を求
めることができる。
【００１７】
【表２】
【００１８】これらの各抵抗値の総和が８７４．３５μ
Ωとなり、各半田部に起因する抵抗値は、かなりの部分
を占めており、現実的には看過できないことがわかる。
Ωとなり、各半田部に起因する抵抗値は、かなりの部分
を占めており、現実的には看過できないことがわかる。
【００１９】そして、スイッチング電源の入出力が大き
くなるにつれて、能動素子及び受動素子の影響は別とし
て、配線及び接続部を含むすべての導体を高密度の電流
が流れるために、相対的に電力の浪費が益々大きくなっ
てくる。従って、接続部の抵抗の回路全体に対する影響
は、かなり大きくなり、今後の重要な課題となってい
る。
くなるにつれて、能動素子及び受動素子の影響は別とし
て、配線及び接続部を含むすべての導体を高密度の電流
が流れるために、相対的に電力の浪費が益々大きくなっ
てくる。従って、接続部の抵抗の回路全体に対する影響
は、かなり大きくなり、今後の重要な課題となってい
る。
【００２０】また、パッキング密度は、素子のサイズに
より決定されることが多く、高出力のスイッチング電源
の場合、多くの整流素子が効率を向上するために並列に
並べられ、これらの整流素子の間の接続配線が封止空間
の大部分を占めているため、従来のスイッチング電源の
体積を効率的に縮小できない要因となっている。
より決定されることが多く、高出力のスイッチング電源
の場合、多くの整流素子が効率を向上するために並列に
並べられ、これらの整流素子の間の接続配線が封止空間
の大部分を占めているため、従来のスイッチング電源の
体積を効率的に縮小できない要因となっている。
【００２１】本発明は、上記の従来の欠点に鑑みて創作
されたものであり、その主たる目的は、電子素子チップ
を変圧器又はインダクタ上に併合して体積を効果的に縮
小させることができるチップ付巻線を提供することであ
る。
されたものであり、その主たる目的は、電子素子チップ
を変圧器又はインダクタ上に併合して体積を効果的に縮
小させることができるチップ付巻線を提供することであ
る。
【００２２】本発明の他の目的は、電子素子チップを巻
線上に併合させることにより接続部の個数を削減して省
電力を達成することができるチップ付巻線を提供するこ
とである。
線上に併合させることにより接続部の個数を削減して省
電力を達成することができるチップ付巻線を提供するこ
とである。
【００２３】
【課題を解決するための手段】上記目的を達成するた
め、本発明のチップ付巻線は、電流が供給された時に不
要な電力消費を減少させるチップ付巻線であって、少な
くとも、電流を供給されるための巻線と、一端が前記巻
線に直接接続され、電流が前記巻線に供給された時に前
記巻線から電流を直接供給され、不要な電力消費を減少
する電子素子チップとを備える。
め、本発明のチップ付巻線は、電流が供給された時に不
要な電力消費を減少させるチップ付巻線であって、少な
くとも、電流を供給されるための巻線と、一端が前記巻
線に直接接続され、電流が前記巻線に供給された時に前
記巻線から電流を直接供給され、不要な電力消費を減少
する電子素子チップとを備える。
【００２４】本発明のチップ付巻線において、前記巻線
は、変圧器の二次巻線であり、前記変圧器は、前記二次
巻線にカップリングされる一次巻線をさらに備えること
が好ましい。
は、変圧器の二次巻線であり、前記変圧器は、前記二次
巻線にカップリングされる一次巻線をさらに備えること
が好ましい。
【００２５】また、本発明のチップ付巻線において、前
記二次巻線は、供給された電流を１個又は２個のインダ
クタに出力し、前記インダクタは、ニッケル、金、及び
半田からなる群から選択される一つの層により被覆され
ているメタルストリップであることが好ましい。
記二次巻線は、供給された電流を１個又は２個のインダ
クタに出力し、前記インダクタは、ニッケル、金、及び
半田からなる群から選択される一つの層により被覆され
ているメタルストリップであることが好ましい。
【００２６】また、本発明のチップ付巻線において、前
記インダクタは、前記変圧器と分離又は一体にされた素
子であり、前記電子素子チップに直接接続されているこ
とが好ましい。
記インダクタは、前記変圧器と分離又は一体にされた素
子であり、前記電子素子チップに直接接続されているこ
とが好ましい。
【００２７】また、本発明のチップ付巻線において、前
記二次巻線は、供給された電流を２個のインダクタに出
力し、前記２個のインダクタの各々は、前記変圧器と分
離又は一体にされた素子であり、前記インダクタが前記
変圧器に一体にされた場合、前記電子素子チップは、前
記２個のインダクタのうちの一つに直接接続され、ま
た、他の電子素子チップが備えられている場合、前記他
の電子素子チップは、前記２個のインダクタの他の一つ
に直接接続されることが好ましい。
記二次巻線は、供給された電流を２個のインダクタに出
力し、前記２個のインダクタの各々は、前記変圧器と分
離又は一体にされた素子であり、前記インダクタが前記
変圧器に一体にされた場合、前記電子素子チップは、前
記２個のインダクタのうちの一つに直接接続され、ま
た、他の電子素子チップが備えられている場合、前記他
の電子素子チップは、前記２個のインダクタの他の一つ
に直接接続されることが好ましい。
【００２８】また、本発明のチップ付巻線において、前
記電子素子チップは、整流素子チップであることが好ま
しく、前記整流素子チップは、一方向導通型のダイオー
ドチップであり、前記ダイオードチップのアノード端又
はカソード端は、前記巻線に直接接続されることが好ま
しい。
記電子素子チップは、整流素子チップであることが好ま
しく、前記整流素子チップは、一方向導通型のダイオー
ドチップであり、前記ダイオードチップのアノード端又
はカソード端は、前記巻線に直接接続されることが好ま
しい。
【００２９】また、前記整流素子チップは、二方向導通
型のＭＯＳＦＥＴチップであり、前記ＭＯＳＦＥＴチッ
プのソース端又はドレイン端は、前記巻線に直接接続さ
れることが好ましい。
型のＭＯＳＦＥＴチップであり、前記ＭＯＳＦＥＴチッ
プのソース端又はドレイン端は、前記巻線に直接接続さ
れることが好ましい。
【００３０】また、本発明のチップ付巻線において、前
記電子素子チップは、接続線又は半田付けにより前記巻
線に直接接続されることが好ましい。
記電子素子チップは、接続線又は半田付けにより前記巻
線に直接接続されることが好ましい。
【００３１】また、本発明のチップ付巻線において、前
記巻線に直接接続された他の電子素子チップをさらに備
え、前記巻線は、インダクタコイルであることが好まし
い。
記巻線に直接接続された他の電子素子チップをさらに備
え、前記巻線は、インダクタコイルであることが好まし
い。
【００３２】また、本発明のチップ付巻線において、前
記巻線に直接接続された他の電子素子チップをさらに備
え、前記巻線は、ニッケル、金、及び半田からなる群か
ら選択される一つの層により被覆されているメタルスト
リップであることが好ましい。
記巻線に直接接続された他の電子素子チップをさらに備
え、前記巻線は、ニッケル、金、及び半田からなる群か
ら選択される一つの層により被覆されているメタルスト
リップであることが好ましい。
【００３３】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施の形態のチップ付巻線について説明する。図１
は、スイッチング電源によく用いられる電流を倍にする
ハーフブリッジ形コンバータの構成を示す回路図であ
り、図６は、本発明の一実施の形態の整流素子チップと
巻線とを併合したチップ付巻線の構成を示す分解斜視図
である。
の一実施の形態のチップ付巻線について説明する。図１
は、スイッチング電源によく用いられる電流を倍にする
ハーフブリッジ形コンバータの構成を示す回路図であ
り、図６は、本発明の一実施の形態の整流素子チップと
巻線とを併合したチップ付巻線の構成を示す分解斜視図
である。
【００３４】図６に示すチップ付巻線は、図１に示す変
圧器の二次巻線及びインダクタコイル（inductor windi
ng）に対応している。図６において、電磁コア８０、８
２及び巻線（winding）８８により変圧器の二次巻線３
０が形成される。同様に、電磁コア８６、９２及び巻線
９６によりインダクタコイル３２が形成され、電磁コア
８４、９０及び巻線９４によりインダクタコイル３４が
形成される。整流素子チップ１５０、１５２は、変圧器
及びインダクタコイル上に直接接続され、図１に示す整
流素子２６、２８のように電気的に接続される。ここ
で、例えば、巻線８８、９４、９６として、ニッケル、
金、及び半田からなる群から選択される一つにより被覆
されているメタルストリップ（metal strip）が用いら
れ、整流素子チップ１５０、１５２としては、ＭＯＳＦ
ＥＴチップ及び／又はダイオードチップが用いられる。
圧器の二次巻線及びインダクタコイル（inductor windi
ng）に対応している。図６において、電磁コア８０、８
２及び巻線（winding）８８により変圧器の二次巻線３
０が形成される。同様に、電磁コア８６、９２及び巻線
９６によりインダクタコイル３２が形成され、電磁コア
８４、９０及び巻線９４によりインダクタコイル３４が
形成される。整流素子チップ１５０、１５２は、変圧器
及びインダクタコイル上に直接接続され、図１に示す整
流素子２６、２８のように電気的に接続される。ここ
で、例えば、巻線８８、９４、９６として、ニッケル、
金、及び半田からなる群から選択される一つにより被覆
されているメタルストリップ（metal strip）が用いら
れ、整流素子チップ１５０、１５２としては、ＭＯＳＦ
ＥＴチップ及び／又はダイオードチップが用いられる。
【００３５】次に、図３は、スイッチング電源によく用
いられるフォワード形コンバータを示す図であり、図７
は、本発明の他の実施の形態の整流素子チップと巻線と
を併合したチップ付巻線の構成を示す分解斜視図であ
る。図７において、電磁コア４０、４２及び巻線４８に
より変圧器の二次巻線１０が形成される。同様に、電磁
コア４４、４６及び巻線５０によりインダクタコイル１
２が形成される。２個の整流素子チップ５２、５４は、
変圧器及びインダクタコイル上に直接接続され、図３に
示す整流素子１４、１６のように電気的に接続される。
ここで、例えば、巻線４８、５０として、ニッケル、
金、及び半田からなる群から選択される一つにより被覆
されているメタルストリップが用いられ、整流素子チッ
プ５２、５４としては、ＭＯＳＦＥＴチップ及び／又は
ダイオードチップが用いられる。
いられるフォワード形コンバータを示す図であり、図７
は、本発明の他の実施の形態の整流素子チップと巻線と
を併合したチップ付巻線の構成を示す分解斜視図であ
る。図７において、電磁コア４０、４２及び巻線４８に
より変圧器の二次巻線１０が形成される。同様に、電磁
コア４４、４６及び巻線５０によりインダクタコイル１
２が形成される。２個の整流素子チップ５２、５４は、
変圧器及びインダクタコイル上に直接接続され、図３に
示す整流素子１４、１６のように電気的に接続される。
ここで、例えば、巻線４８、５０として、ニッケル、
金、及び半田からなる群から選択される一つにより被覆
されているメタルストリップが用いられ、整流素子チッ
プ５２、５４としては、ＭＯＳＦＥＴチップ及び／又は
ダイオードチップが用いられる。
【００３６】図９は、本発明の巻線、整流素子チップ及
びインダクタコイルを併合した好適な実施の形態を示す
側面図であり、図８は、巻線、整流素子チップ及びイン
ダクタコイルをカスケード接続した従来例を示す側面図
である。
びインダクタコイルを併合した好適な実施の形態を示す
側面図であり、図８は、巻線、整流素子チップ及びイン
ダクタコイルをカスケード接続した従来例を示す側面図
である。
【００３７】図８及び図９を比較すると、本発明の実施
の形態における半田部が従来例に比べて大幅に減少され
ていることがわかる。図９において、変圧器の二次巻線
１４６の端部は、接続線１４０を介して整流素子チップ
１３８と接続され、これをインダクタコイル１３０の端
部に一体になるように半田付けされ、図４において、二
次巻線１９と整流素子１８とインダクタコイル２０とを
カスケード接続したのと同様に接続される。その他、半
田部１３２は、インダクタコイル１３０と銅線１３４と
を一体に接続するためのものであり、半田部１４２は、
変圧器の二次巻線１４６と銅線１４４とを一体に接続す
るためのものであり、これらの接続により素子の放熱を
向上し、効率を向上させることができる。
の形態における半田部が従来例に比べて大幅に減少され
ていることがわかる。図９において、変圧器の二次巻線
１４６の端部は、接続線１４０を介して整流素子チップ
１３８と接続され、これをインダクタコイル１３０の端
部に一体になるように半田付けされ、図４において、二
次巻線１９と整流素子１８とインダクタコイル２０とを
カスケード接続したのと同様に接続される。その他、半
田部１３２は、インダクタコイル１３０と銅線１３４と
を一体に接続するためのものであり、半田部１４２は、
変圧器の二次巻線１４６と銅線１４４とを一体に接続す
るためのものであり、これらの接続により素子の放熱を
向上し、効率を向上させることができる。
【００３８】このように、図９と図８とを比較した結
果、本発明のカスケード接続法によれば、半田部１３６
が１個で足りるのに対し、従来のカスケード接続法で
は、５個の半田部を必要とする。従って、本発明による
チップ付巻線は、電力の消耗を減少すると共に、巻線が
一体に併合されているため、体積を減少することができ
る。
果、本発明のカスケード接続法によれば、半田部１３６
が１個で足りるのに対し、従来のカスケード接続法で
は、５個の半田部を必要とする。従って、本発明による
チップ付巻線は、電力の消耗を減少すると共に、巻線が
一体に併合されているため、体積を減少することができ
る。
【００３９】また、電流が流れる導体は、半田部１３６
及び接続線１４０のみであり、上記の式（１）、式
（２）から抵抗値を求めることができ、表３に示すよう
になる。両者の総抵抗値は、６９９．８８μΩであり、
電源が１００Ａの負荷電流を供給したとすると、従来の
場合に比べて、電力の損失を１．７４Ｗ減少させること
ができる。
及び接続線１４０のみであり、上記の式（１）、式
（２）から抵抗値を求めることができ、表３に示すよう
になる。両者の総抵抗値は、６９９．８８μΩであり、
電源が１００Ａの負荷電流を供給したとすると、従来の
場合に比べて、電力の損失を１．７４Ｗ減少させること
ができる。
【００４０】
【表３】
【００４１】
【発明の効果】本発明のチップ付巻線は、巻線と電子素
子チップとを新規に結合することにより、半田部の個数
を大幅に削減することができると共に、電力の不要な消
費を回避することができる。
子チップとを新規に結合することにより、半田部の個数
を大幅に削減することができると共に、電力の不要な消
費を回避することができる。
【図１】スイッチング電源によく用いられる電流を倍に
するハーフブリッジ形コンバータの構成を示す回路図で
ある。
するハーフブリッジ形コンバータの構成を示す回路図で
ある。
【図２】スイッチング電源によく用いられる電流を倍に
する他のハーフブリッジ形コンバータの構成を示す回路
図である。
する他のハーフブリッジ形コンバータの構成を示す回路
図である。
【図３】スイッチング電源によく用いられるフォワード
形コンバータの構成を示す回路図である。
形コンバータの構成を示す回路図である。
【図４】スイッチング電源によく用いられる他のフォワ
ード形コンバータの構成を示す回路図である。
ード形コンバータの構成を示す回路図である。
【図５】従来のパッケージングされたＭＯＳＦＥＴの構
成を示す斜視図である。
成を示す斜視図である。
【図６】本発明の整流素子チップと巻線とを併合した好
適な一実施の形態を示す分解斜視図である。
適な一実施の形態を示す分解斜視図である。
【図７】本発明の整流素子チップと巻線とを併合した好
適な他の実施の形態を示す分解斜視図である。
適な他の実施の形態を示す分解斜視図である。
【図８】巻線、整流素子チップ及びインダクタコイルを
カスケード接続した従来例を示す側面図である。
カスケード接続した従来例を示す側面図である。
【図９】本発明の巻線、整流素子チップ及びインダクタ
コイルをカスケード接続した好適な実施の形態を示す側
面図である。
コイルをカスケード接続した好適な実施の形態を示す側
面図である。
１４、１６、１８、２６、２８ 整流素子 １０、１９、３０、１４６ 二次巻線 １２、２０、３２、３４、１３０ インダクタコイル ４０、４２、４４、４６、８０、８２、８４、８６、９
０、９２ 電磁コア ４８、５０、８８、９４、９６ 巻線 ５２、５４、１３８、１５０、１５２ 整流素子チップ １３２、１３６、１４２ 半田部 １４０ 接続線 １３４、１４４ 銅線
０、９２ 電磁コア ４８、５０、８８、９４、９６ 巻線 ５２、５４、１３８、１５０、１５２ 整流素子チップ １３２、１３６、１４２ 半田部 １４０ 接続線 １３４、１４４ 銅線
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月２７日（２０００．１．２
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 巻線アセンブリ
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、巻線アセンブリに
関し、特に、大容量のスイッチング電源（ｓｗｉｔｃｈ
ｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｙ：ＳＰＳ）におい
て、パッケージ技術により電子素子チップを変圧器の二
次巻線またはインダクタ巻線上に直接固定し、接続部及
び接続線等の導体の個数を削減することにより、省電力
化及び小型化を達成する巻線アセンブリに関するもので
ある。
関し、特に、大容量のスイッチング電源（ｓｗｉｔｃｈ
ｉｎｇ ｐｏｗｅｒ ｓｕｐｐｌｙ：ＳＰＳ）におい
て、パッケージ技術により電子素子チップを変圧器の二
次巻線またはインダクタ巻線上に直接固定し、接続部及
び接続線等の導体の個数を削減することにより、省電力
化及び小型化を達成する巻線アセンブリに関するもので
ある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】
【課題を解決するための手段】上記目的は、以下に掲げ
る本発明の各々により達成される。発明１の電力信号を
生成するための大容量スイッチング電源に用いられる巻
線アセンブリは、第１及び第２導電性部材と、パッケー
ジなしの電子素子チップとを備えている。第１及び第２
導電性部材は、平板状の巻線に形成され、電力信号が通
過する。パッケージなしの電子素子チップは、第１導電
性部材及び第２導電性部材と別体に形成され、第１導電
性部材に直接固定されており、第２導電性部材にワイヤ
ーボンディングによって固定され、電力信号が通過す
る。
る本発明の各々により達成される。発明１の電力信号を
生成するための大容量スイッチング電源に用いられる巻
線アセンブリは、第１及び第２導電性部材と、パッケー
ジなしの電子素子チップとを備えている。第１及び第２
導電性部材は、平板状の巻線に形成され、電力信号が通
過する。パッケージなしの電子素子チップは、第１導電
性部材及び第２導電性部材と別体に形成され、第１導電
性部材に直接固定されており、第２導電性部材にワイヤ
ーボンディングによって固定され、電力信号が通過す
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】発明２の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材は変圧器
の２次側巻線であり、第２導電性部材はインダクタのコ
イルであり、パッケージなしの電子素子チップは変圧器
の２次側巻線に直接固定されており、整流回路として動
作する。
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材は変圧器
の２次側巻線であり、第２導電性部材はインダクタのコ
イルであり、パッケージなしの電子素子チップは変圧器
の２次側巻線に直接固定されており、整流回路として動
作する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】発明３の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材はインダ
クタのコイルであり、第２導電性部材は変圧器の２次側
巻線であり、パッケージなしの電子素子チップはインダ
クタのコイルの一端に直接固定され、整流回路として動
作する。
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材はインダ
クタのコイルであり、第２導電性部材は変圧器の２次側
巻線であり、パッケージなしの電子素子チップはインダ
クタのコイルの一端に直接固定され、整流回路として動
作する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】発明４の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、パッケージなしの電子素
子は、半田付けによって第１導電性部材に直接固定され
ている。
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、パッケージなしの電子素
子は、半田付けによって第１導電性部材に直接固定され
ている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】発明５の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
４の巻線アセンブリにおいて、パッケージなしの電子素
子チップは一方向性のダイオードチップであり、アノー
ドまたはカソードが半田付けによって第１導電性部材に
直接固定される。
スイッチング電源に用いられる巻線アセンブリは、発明
４の巻線アセンブリにおいて、パッケージなしの電子素
子チップは一方向性のダイオードチップであり、アノー
ドまたはカソードが半田付けによって第１導電性部材に
直接固定される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】発明６の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
４の巻線アセンブリにおいて、パッケージなしの電子素
子チップは双方向性のＭＯＳＦＥＴチップであり、ソー
ス電極またはドレイン電極が半田付けによって第１導電
性部材に直接固定されている。
スイッチング電源に用いられる巻線アセンブリは、発明
４の巻線アセンブリにおいて、パッケージなしの電子素
子チップは双方向性のＭＯＳＦＥＴチップであり、ソー
ス電極またはドレイン電極が半田付けによって第１導電
性部材に直接固定されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】発明７の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材は第２導
電性部材と別体であるか、または、第２導電性部材と結
合している。
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材は第２導
電性部材と別体であるか、または、第２導電性部材と結
合している。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】発明８の電力信号を生成するための大容量
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材または第
２導電性部材は、めっきによってニッケル、金、半田の
いずれかで表面を覆われた金属ストリップで形成されて
いる。
スイッチング電源に用いられる巻線アセンブリは、発明
１の巻線アセンブリにおいて、第１導電性部材または第
２導電性部材は、めっきによってニッケル、金、半田の
いずれかで表面を覆われた金属ストリップで形成されて
いる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】
【発明の効果】本発明の巻線アセンブリは、パッケージ
なしの電子素子チップを平板状に形成された巻線に直接
固定することにより、接続部の個数及び接続導体を大幅
に削減することができ、大容量スイッチング電源の小型
化が図れる。また、接続部の個数及び接続導体を大幅に
削減することによって、接触抵抗及び接続導体における
消費電力を低減し、大容量スイッチング電源の省電力化
を図ることができる。
なしの電子素子チップを平板状に形成された巻線に直接
固定することにより、接続部の個数及び接続導体を大幅
に削減することができ、大容量スイッチング電源の小型
化が図れる。また、接続部の個数及び接続導体を大幅に
削減することによって、接触抵抗及び接続導体における
消費電力を低減し、大容量スイッチング電源の省電力化
を図ることができる。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H006 AA01 AA05 BB00 CA02 CB03 CB07 CC02 HA84 5H730 AA02 AA14 AA15 BB23 BB26 EE08 EE10 EE13 EE19 FG05 ZZ05 ZZ12 ZZ15
Claims (10)
- 【請求項１】 電流が供給された時に不要な電力消費を
減少させるチップ付巻線であって、少なくとも、 電流を供給されるための巻線と、 一端が前記巻線に直接接続され、電流が前記巻線に供給
された時に前記巻線から電流を直接供給され、不要な電
力消費を減少する電子素子チップとを備えるチップ付巻
線。 - 【請求項２】 前記巻線は、変圧器の二次巻線であり、
前記変圧器は、前記二次巻線にカップリングされる一次
巻線をさらに備える請求項１記載のチップ付巻線。 - 【請求項３】 前記二次巻線は、供給された電流をイン
ダクタに出力し、前記インダクタは、ニッケル、金、及
び半田からなる群から選択される一つにより被覆されて
いるメタルストリップである請求項２記載のチップ付巻
線。 - 【請求項４】 前記インダクタは、前記変圧器と分離又
は一体にされた素子であり、前記電子素子チップに直接
接続されている請求項３記載のチップ付巻線。 - 【請求項５】 前記二次巻線は、供給された電流を２個
のインダクタに出力し、前記２個のインダクタの各々
は、前記変圧器と分離又は一体にされた素子であり、 前記インダクタが前記変圧器と一体にされた場合、前記
電子素子チップは、前記２個のインダクタのうちの一つ
に直接接続され、 また、他の電子素子チップが備えられている場合、前記
他の電子素子チップは、前記２個のインダクタの他の一
つに直接接続される請求項２記載のチップ付巻線。 - 【請求項６】 前記電子素子チップは、整流素子チップ
である請求項１記載のチップ付巻線。 - 【請求項７】 前記整流素子チップは、一方向導通型の
ダイオードチップであり、前記ダイオードチップのアノ
ード端又はカソード端は、前記巻線に直接接続される請
求項６記載のチップ付巻線。 - 【請求項８】 前記整流素子チップは、二方向導通型の
ＭＯＳＦＥＴチップであり、前記ＭＯＳＦＥＴチップの
ソース端又はドレイン端は、前記巻線に直接接続される
請求項６記載のチップ付巻線。 - 【請求項９】 前記電子素子チップは、接続線又は半田
付けにより前記巻線に直接接続される請求項１記載のチ
ップ付巻線。 - 【請求項１０】 前記巻線に直接接続された他の電子素
子チップをさらに備え、前記巻線は、インダクタコイル
である請求項１記載のチップ付巻線。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB981034985A CN1162877C (zh) | 1998-08-06 | 1998-08-06 | 带管芯的绕组 |
| JP28375498A JP3309214B2 (ja) | 1998-08-06 | 1998-10-06 | 巻線アセンブリ |
| GB9902861A GB2340314A (en) | 1998-08-06 | 1999-02-09 | Semiconductor device directly connected to the conductor of an inductive arrangement |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB981034985A CN1162877C (zh) | 1998-08-06 | 1998-08-06 | 带管芯的绕组 |
| JP28375498A JP3309214B2 (ja) | 1998-08-06 | 1998-10-06 | 巻線アセンブリ |
| GB9902861A GB2340314A (en) | 1998-08-06 | 1999-02-09 | Semiconductor device directly connected to the conductor of an inductive arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000125563A true JP2000125563A (ja) | 2000-04-28 |
| JP3309214B2 JP3309214B2 (ja) | 2002-07-29 |
Family
ID=66448270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28375498A Expired - Fee Related JP3309214B2 (ja) | 1998-08-06 | 1998-10-06 | 巻線アセンブリ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3309214B2 (ja) |
| CN (1) | CN1162877C (ja) |
| GB (1) | GB2340314A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135320A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | コイルセット、スイッチング電源装置およびコイルセットの製造方法 |
| JP2009212141A (ja) * | 2008-02-29 | 2009-09-17 | Denso Corp | 電源トランス及びインダクタンス部品 |
| JP2009218530A (ja) * | 2008-03-13 | 2009-09-24 | Panasonic Corp | 多連インダクタ及びその製造方法 |
| EP2056439A3 (en) * | 2007-10-30 | 2017-11-29 | TDK Corporation | Switching power supply unit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2398181A (en) * | 2003-02-04 | 2004-08-11 | Transparent Engineering Ltd | Nonplanar lead-frame; mounting magnetic components and a circuit board; lead-frame and heat sink |
| JP4662033B2 (ja) * | 2005-03-31 | 2011-03-30 | Ｔｄｋ株式会社 | Ｄｃ−ｄｃコンバータ |
| JP4735469B2 (ja) * | 2005-08-31 | 2011-07-27 | Ｔｄｋ株式会社 | スイッチング電源装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4509109A (en) * | 1982-09-13 | 1985-04-02 | Hansen Thomas C | Electronically controlled coil assembly |
| US4635179A (en) * | 1985-10-25 | 1987-01-06 | Eldec Corporation | Transformer rectifier |
| US4864486A (en) * | 1988-07-29 | 1989-09-05 | International Business Machines Corporation | Plank and frame transformer |
| US4914561A (en) * | 1989-02-03 | 1990-04-03 | Eldec Corporation | Dual transformer device for power converters |
| US5642276A (en) * | 1995-02-08 | 1997-06-24 | Lucent Technologies Inc. | High frequency surface mount transformer-diode power module |
-
1998
- 1998-08-06 CN CNB981034985A patent/CN1162877C/zh not_active Expired - Fee Related
- 1998-10-06 JP JP28375498A patent/JP3309214B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-09 GB GB9902861A patent/GB2340314A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2056439A3 (en) * | 2007-10-30 | 2017-11-29 | TDK Corporation | Switching power supply unit |
| JP2009135320A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | コイルセット、スイッチング電源装置およびコイルセットの製造方法 |
| JP2009212141A (ja) * | 2008-02-29 | 2009-09-17 | Denso Corp | 電源トランス及びインダクタンス部品 |
| JP2009218530A (ja) * | 2008-03-13 | 2009-09-24 | Panasonic Corp | 多連インダクタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1162877C (zh) | 2004-08-18 |
| JP3309214B2 (ja) | 2002-07-29 |
| GB9902861D0 (en) | 1999-03-31 |
| GB2340314A (en) | 2000-02-16 |
| CN1244717A (zh) | 2000-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW558816B (en) | Manufacturing method of semiconductor device and semiconductor device | |
| US8362867B2 (en) | Multi-turn inductors | |
| TWI282656B (en) | A small power supply apparatus capable of increasing heat sink and preventing over current load | |
| JP7119842B2 (ja) | Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置 | |
| US6970367B2 (en) | Switching power supply | |
| US11503710B2 (en) | Power module | |
| EP2056439B1 (en) | Switching power supply unit | |
| US8760872B2 (en) | DC-DC converter vertically integrated with load inductor structured as heat sink | |
| US5659462A (en) | Encapsulated, integrated power magnetic device and method of manufacture therefor | |
| JP2001085248A (ja) | トランス | |
| JP4558407B2 (ja) | スイッチング電源装置 | |
| JP2019514216A (ja) | ロバストな低インダクタンスパワーモジュールパッケージ | |
| JP3309214B2 (ja) | 巻線アセンブリ | |
| US6597593B1 (en) | Powering IC chips using AC signals | |
| US5986912A (en) | Compact assembly configuration and process for reducing lead wire connections and solder joints | |
| US11145629B2 (en) | Semiconductor device and power conversion device | |
| JP7199557B2 (ja) | 低ａｃ損失およびインピーダンス均衡化インターフェースを備えた統合型変圧器 | |
| US9768099B1 (en) | IC package with integrated inductor | |
| US11770916B2 (en) | Apparatus for an inductor disposed in a band for method of heat dispersion | |
| US11439016B2 (en) | Power converter module | |
| US11252820B1 (en) | Power converter module | |
| US11791249B2 (en) | Thermally enhanced isolated power converter package | |
| JPS63194573A (ja) | 電源トランス | |
| TW409372B (en) | Co-packaged MOS-gated device and control integrated circuit | |
| CN118117850A (zh) | 一种多芯片并联的功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |