JP2000124745A - Amplifier circuit and hybrid integrated circuit device mounted with the circuit - Google Patents

Amplifier circuit and hybrid integrated circuit device mounted with the circuit

Info

Publication number
JP2000124745A
JP2000124745A JP10298442A JP29844298A JP2000124745A JP 2000124745 A JP2000124745 A JP 2000124745A JP 10298442 A JP10298442 A JP 10298442A JP 29844298 A JP29844298 A JP 29844298A JP 2000124745 A JP2000124745 A JP 2000124745A
Authority
JP
Japan
Prior art keywords
transistor
limiting
resistor
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10298442A
Other languages
Japanese (ja)
Other versions
JP3475094B2 (en
Inventor
Takefumi Suzuki
丈史 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP29844298A priority Critical patent/JP3475094B2/en
Publication of JP2000124745A publication Critical patent/JP2000124745A/en
Application granted granted Critical
Publication of JP3475094B2 publication Critical patent/JP3475094B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the destruction of Darlington connected elements in a push-pull circuit for constituting the current amplifier circuit of a stereo or the like. SOLUTION: In this amplifier circuit, upon connecting a temperature compensation resistor Rth between the base of a first limit transistor TR5 and the base of a second limit transistor TR6, at the positive signals, a second limit resistor R7 is serially connected to the temperature compensation resistor Rth, and the second limit resistance remains as residual resistance even when the temperature compensation resistance becomes extremely small and a state where limitation does not function is suppressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、オーディオ機器に
用いて好適な増幅回路に関するものであり、特に過負荷
(過電流)時のパワートランジスタの保護を実現するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifying circuit suitable for use in audio equipment, and more particularly to protection of a power transistor during overload (overcurrent).

【0002】[0002]

【従来の技術】一般に、トランジスタで成るアンプ、特
にプッシュプル回路で成る電流増幅回路は、アンプが故
障すると高価なスピーカまで破壊することがあり、一般
には、 ・出力が短絡したときにパワートランジスタを保護する
回路 ・出力にDC電圧が現れたとき、アンプとスピーカを切
り離す回路 を備えている。
2. Description of the Related Art Generally, an amplifier composed of a transistor, particularly a current amplifying circuit composed of a push-pull circuit, can break even an expensive speaker when the amplifier fails. Circuit to protect ・ Equipped with a circuit to disconnect amplifier and speaker when DC voltage appears at output.

【0003】特に、誤って出力を短絡すると、パワート
ランジスタの負荷はエミッタ抵抗(0.3Ω程度)だけ
となり、負荷線が立ち上がり、ASO(安全動作領域)
の外にはみ出し、この状態で信号が入ると、非常に大き
な出力電流が流れ、瞬間的にパワートランジスタが破壊
される。
In particular, if the output is erroneously short-circuited, the load on the power transistor becomes only the emitter resistance (about 0.3Ω), the load line rises, and the ASO (safe operation area)
When a signal enters in this state, a very large output current flows, and the power transistor is instantaneously destroyed.

【0004】そこでパワートランジスタのエミッタ電流
を検出し、エミッタ電流が一定限度を超えないように一
般に設計する。
Therefore, the emitter current of the power transistor is detected, and the power transistor is generally designed so that the emitter current does not exceed a certain limit.

【0005】図4は、TR1とTR2、TR3とTR4
がダーリントン接続されたプッシュプル回路構成となっ
ている。
FIG. 4 shows TR1 and TR2, and TR3 and TR4.
Has a push-pull circuit configuration with Darlington connection.

【0006】この回路は、パワートランジスタTR2の
エミッタ電流IEがエミッタ抵抗REに流れ、ここで発
生する電圧をR12とR13で分圧し、R13に発生す
る電圧をTR5のベース−エミッタ間に加えている。つ
まりエミッタ電流IEが増加すると、R13に発生する
電圧が上昇し、TR5がONし、TR1の流入電流を抑
制し、エミッタ電流IEを抑制している。
In this circuit, the emitter current IE of the power transistor TR2 flows through the emitter resistor RE, the voltage generated here is divided by R12 and R13, and the voltage generated at R13 is applied between the base and the emitter of TR5. . That is, when the emitter current IE increases, the voltage generated at R13 rises, TR5 is turned on, the inflow current of TR1 is suppressed, and the emitter current IE is suppressed.

【0007】この回路で、負荷Zが短絡すると、コレク
タ電流ICは、図6のA線に沿って流れ、保護ラインC
の設定電流で制限され、ASOを越えないように制限さ
れる。従って、安全性が高められている。しかし保護ラ
インCは、通常動作時の負荷線Bと交差するため、太線
部分、つまり最大出力が取り出せない問題があり、図5
の回路が考え出されている。これは、R12とR13の
交点と接地ラインとの間に抵抗R14を設けたものであ
る。R14をつなぐことで、R13に流れる電流の一部
がR14に流れ、TR5のON動作をしにくくしてい
る。つまりTR5の保護動作が効きにくくなっている。
この時の保護ラインが図6の改良後の保護ラインDであ
る。従って、前述した最大出力が取り出せる回路となっ
ている。
In this circuit, when the load Z is short-circuited, the collector current IC flows along the line A in FIG.
And the current is limited so as not to exceed ASO. Therefore, safety is enhanced. However, since the protection line C intersects with the load line B in the normal operation, there is a problem that the thick line portion, that is, the maximum output cannot be taken out.
Circuit has been devised. This is provided with a resistor R14 between the intersection of R12 and R13 and the ground line. By connecting R14, a part of the current flowing to R13 flows to R14, making it difficult to turn on TR5. That is, the protection operation of TR5 is hardly effective.
The protection line at this time is the protection line D after the improvement in FIG. Therefore, the circuit can extract the maximum output described above.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、図5の
ような回路を熱伝導性の優れた同一基板上に、例えばA
l、Cu等の金属基板に実装すると、出力トランジスタ
が大電流を駆動するため発熱し、この金属基板自身が温
度上昇する。そして基板に実装されたTR5、TR6も
温度上昇する。
However, a circuit such as that shown in FIG.
When mounted on a metal substrate such as l, Cu, etc., the output transistor drives a large current and generates heat, and the metal substrate itself rises in temperature. Then, the temperatures of TR5 and TR6 mounted on the substrate also rise.

【0009】ところが、トランジスタは、VBEの負の温
度特性を持っているので、温度上昇すると、より小さな
VBEでTR5のリミット動作がかかってしまい、通常動
作で温度上昇した時、増幅回路が動作制限を大きく受け
てしまい、出力低下の問題が発生した。
However, since the transistor has a negative temperature characteristic of VBE, when the temperature rises, the TR5 limit operation is performed with a smaller VBE, and when the temperature rises in the normal operation, the amplifier circuit restricts the operation. And the output was reduced.

【0010】[0010]

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、第1に、第1の制限抵抗と並列に接続さ
れた負の温度特性を有する第1の温度補償抵抗と、第2
の制限抵抗と並列に接続された負の温度特性を有する第
2の温度補償抵抗とを有する事で解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and firstly, a first temperature compensating resistor having a negative temperature characteristic and connected in parallel with a first limiting resistor. , Second
And a second temperature compensating resistor having a negative temperature characteristic and connected in parallel with each other.

【0011】温度が上がると温度補償抵抗は、抵抗値が
小さくなるため、トランジスタのベース−エミッタ間の
バイアス電圧が小さくなり、リミット動作を抑制するこ
とができる。
When the temperature rises, the resistance value of the temperature compensation resistor decreases, so that the bias voltage between the base and the emitter of the transistor decreases, and the limit operation can be suppressed.

【0012】第2に、第1の制限トランジスタのベース
と前記第2の制限トランジスタのベースとの間に接続さ
れた温度補償抵抗とを有する事で解決するものである。
Second, the problem is solved by having a temperature compensation resistor connected between the base of the first limiting transistor and the base of the second limiting transistor.

【0013】第1の手段で、温度が上昇し、温度補償抵
抗が極端に下がると、本来、保護回路が働くべき過電流
動作時に、リミットがかからない問題がある。
If the temperature rises and the temperature compensating resistance drops extremely in the first means, there is a problem that the limit is not applied at the time of an overcurrent operation in which the protection circuit should operate.

【0014】しかし温度補償抵抗を制限トランジスタの
ベース間に接続すると、正の信号の時、温度補償抵抗に
第2の制限抵抗が直列接続される構成になり、温度補償
抵抗が極端に小さくなっても第2の制限抵抗が残留抵抗
として残り、前述したリミットが働かない状態を抑制す
る事ができる。
However, when the temperature compensation resistor is connected between the bases of the limiting transistors, the second limiting resistor is connected in series to the temperature compensating resistor when the signal is positive, and the temperature compensating resistor becomes extremely small. Also, it is possible to suppress the state in which the second limiting resistance remains as a residual resistance and the above-mentioned limit does not work.

【0015】第3に温度補償抵抗として、サーミスタを
採用することで解決するものである。
Third, the problem is solved by using a thermistor as the temperature compensation resistor.

【0016】従って、増幅回路を熱伝導性の優れた基板
に実装しも、前記温度補償抵抗により保護が良好に働く
ようになる。
Therefore, even when the amplifier circuit is mounted on a substrate having excellent thermal conductivity, the protection works well by the temperature compensation resistor.

【0017】[0017]

【発明の実施の形態】まず本発明の第1の実施の形態と
して図3を参照して説明する。本回路は、電流増幅を行
うプッシュプル接続の増幅回路である。複合トランジス
タS1、S2、トランジスタTR5およびTR6は、電
圧制御型のパワーMOS、IGBTでも良いが、ここで
はPNPトランジスタとNPNトランジスタで構成した
もので説明してゆく。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a first embodiment of the present invention will be described with reference to FIG. This circuit is a push-pull connection amplification circuit that performs current amplification. The composite transistors S1 and S2 and the transistors TR5 and TR6 may be voltage-controlled power MOSs or IGBTs, but here, the description will be made assuming that they are composed of a PNP transistor and an NPN transistor.

【0018】まず第1の複合トランジスタS1は、NP
N型のトランジスタTR1とTR2がダーリントン接続
されたもので構成されて、第2のトランジスタS2は、
PNP型のトランジスタTR3とトランジスタTR4が
ダーリントン接続されたもので構成されている。
First, the first composite transistor S1 is NP
The N-type transistors TR1 and TR2 are configured by Darlington connection, and the second transistor S2 is
The transistor TR3 and the transistor TR4 of the PNP type are configured by Darlington connection.

【0019】第1の複合トランジスタS1の電流流出側
(図ではTR2のエミッタ側)と第2の複合トランジス
タS2の電流流入側(図ではTR3のエミッタ側)に
は、抵抗R2、R3が直列接続されている。
Resistors R2 and R3 are connected in series between the current outflow side (emitter side of TR2 in the figure) of the first composite transistor S1 and the current inflow side (emitter side of TR3 in the figure) of the second composite transistor S2. Have been.

【0020】また第1の複合トランジスタS1の電流流
入側(コレクタ側)には、電源+Vccが、第2の複合
トランジスタS2の電流流出側には、電源−Vccが接
続され、第1の複合トランジスタS1の電流流出側は、
点Cから第1の抵抗R4を介して第1の制限トランジス
タTR5の制御電極(ここではベース電極)に接続され
ている。また第2の複合トランジスタS2の電流流入側
(エミッタ側)は、点dから第2の抵抗R6を介して第
2の制限トランジスタTR6の制御電極(ここではベー
ス電極)に接続されている。更に第1の制限トランジス
タTR5の電流流出側(ここではエミッタ電極)と第2
の制限トランジスタTR6の電流流入側(ここではエミ
ッタ電極)は、共通接続されている。この共通接続部分
の点aと第1の電流制限抵抗R2と第2の電流制限抵抗
R3の中点bは、配線により接続されている。そして第
1の制限トランジスタTR5の制御電極と前記配線との
間に第1の制限抵抗R5が接続され、第2の制限トラン
ジスタTR6の制御電極と前記配線との間に第2の制限
抵抗R7が接続されている。更には、第1の制限トラン
ジスタの電流流入側(ここではコレクタ電極)は、ダイ
オードD1を介して+側の入力ラインに接続されてい
る。同様に第2の制限トランジスタの電流流出側(ここ
ではコレクタ電極)は、ダイオードD2を介して−側の
入力ラインに接続されている。抵抗R10、R11は、
複合トランジスタの制御電極に接続されているが、省略
することもできる。また第1および第2のの制限トラン
ジスタTR5、TR6のベース−コレクタ間には、位相
補正用コンデンサが接続されている。またTR2とTR
4の各ベース−エミッタ間には、抵抗R1a、R1bが
接続され、点eとアース接地されている点fとの間に
は、抵抗R8が、点gと点fとの間にはR9が接続され
ている。更には、点bには負荷Z(ここではスピーカ
ー)が接続されている。更には、本発明の特徴である、
負の温度特性を有する温度補償抵抗Rtha、Rthbが、制
限トランジスタの制御電極と前記配線(点aまたは点
b)に接続されている。
The power supply + Vcc is connected to the current inflow side (collector side) of the first composite transistor S1, and the power supply -Vcc is connected to the current outflow side of the second composite transistor S2. The current outflow side of S1 is
The point C is connected to a control electrode (here, a base electrode) of the first limiting transistor TR5 via a first resistor R4. The current inflow side (emitter side) of the second composite transistor S2 is connected to the control electrode (here, the base electrode) of the second limiting transistor TR6 from the point d via the second resistor R6. Further, the current outflow side (here, the emitter electrode) of the first limiting transistor TR5 and the second
Are connected in common to the current inflow side (here, the emitter electrode) of the limiting transistor TR6. The point a of the common connection portion and the middle point b of the first current limiting resistor R2 and the second current limiting resistor R3 are connected by wiring. Then, a first limiting resistor R5 is connected between the control electrode of the first limiting transistor TR5 and the wiring, and a second limiting resistor R7 is connected between the control electrode of the second limiting transistor TR6 and the wiring. It is connected. Further, the current inflow side (here, the collector electrode) of the first limiting transistor is connected to the + side input line via the diode D1. Similarly, a current outflow side (here, a collector electrode) of the second limiting transistor is connected to a negative input line via a diode D2. The resistors R10 and R11 are
Although connected to the control electrode of the composite transistor, it may be omitted. A phase correcting capacitor is connected between the base and the collector of the first and second limiting transistors TR5 and TR6. TR2 and TR
4, the resistors R1a and R1b are connected between the base and the emitter. It is connected. Further, a load Z (here, a speaker) is connected to the point b. Furthermore, a feature of the present invention,
Temperature compensation resistors Rtha and Rthb having negative temperature characteristics are connected to the control electrode of the limiting transistor and the wiring (point a or point b).

【0021】電圧増幅された正の信号がXに入ると、第
1の複合トランジスタがこの正の信号に応じて電流を増
幅し、点bを介して負荷Zにその電流が流入する。また
電圧増幅された負の信号がYに入ると、第2の複合トラ
ンジスタがこの信号に応じて増幅し、負荷Zから−Vc
cに電流を流す。本回路を熱伝導性の優れた基板、例え
ば銅、鉄またはAlの基板に実装すると、複合トランジ
スタS1、S2には大電流が流れるため、基板は熱を持
ち、第1の制限トランジスタTR5、第2の制限トラン
ジスタTR6も、この熱のために温度上昇する。
When the voltage-amplified positive signal enters X, the first composite transistor amplifies the current according to the positive signal, and the current flows into the load Z via the point b. When the voltage-amplified negative signal enters Y, the second composite transistor amplifies the signal in accordance with the signal, and causes the load Z to output -Vc
Apply current to c. When this circuit is mounted on a substrate having excellent thermal conductivity, for example, a substrate made of copper, iron or Al, a large current flows through the composite transistors S1 and S2, so that the substrate has heat and the first limiting transistor TR5 and the The temperature of the second limiting transistor TR6 also rises due to this heat.

【0022】このため、図4、図5では、この制限トラ
ンジスタTR5、TR6は、温度上昇すると、より小さ
なVBEで導通してしまい、つまりリミットしなくても良
い動作時で電流制限され、出力TRの電流を制限してし
まう。
Therefore, in FIGS. 4 and 5, when the temperature rises, the limiting transistors TR5 and TR6 conduct at a smaller VBE, that is, the limiting transistors TR5 and TR6 are current-limited at the time of operation that does not need to be limited, and the output TR Current limit.

【0023】しかし、図3では、常温では、Rtha、Rt
hbの抵抗値は、R5、R7よりも非常に大きいため、R
5//Rtha≒R5、R7//Rthb≒R7で、図4と同
様に、制限抵抗R5、R7でそのリミッタ値が決まる。
しかし、温度が上がり、例えば100度程度温度上昇す
ると、温度補償抵抗Rtha,Rthbは、その抵抗値が1/
100程度に小さくなるため、リミッタ値を決める(R
5//Rtha)/(R4+R5//Rtha)を常温より小
さくでき、温度上昇によるリミッタ動作を防止できる。
However, in FIG. 3, at room temperature, Rtha, Rt
Since the resistance value of hb is much larger than R5 and R7,
When 5 // Rtha ≒ R5 and R7 // Rthb ≒ R7, the limiter values are determined by the limiting resistors R5 and R7, as in FIG.
However, when the temperature rises, for example, by about 100 degrees, the temperature compensation resistors Rtha and Rthb have resistance values of 1 /
The limiter value is determined (R
5 // Rtha) / (R4 + R5 // Rtha) can be made lower than room temperature, and a limiter operation due to temperature rise can be prevented.

【0024】しかし、例えば、温度補償抵抗Rthとして
サーミスタを採用すると、その抵抗値は、温度上昇とと
もに指数関数的に小さくなる。つまり基板が更に高温な
状態(例えば125度以上)になると、極端にRthは、
小さくなり、リミッタ値を決める比が小さくなりすぎ、
今度はリミット動作をしたいのに、リミットがかからな
い場合が発生する。
However, for example, when a thermistor is used as the temperature compensation resistor Rth, the resistance value decreases exponentially with the temperature rise. In other words, when the substrate is in a higher temperature state (for example, 125 degrees or more), Rth extremely increases.
The ratio that determines the limiter value is too small,
This time, there is a case where the limit operation is desired but the limit is not applied.

【0025】この問題点を解決したものが、図1であ
る。図3と異なる点は、点e、g間に温度補償抵抗Rt
hを一本だけ接続した点にある。正の信号動作時だけ見
た場合の第1の抵抗R4、第1の制限抵抗R5および第
2の制限抵抗R7の等価回路を、図2に示す。
FIG. 1 shows a solution to this problem. The difference from FIG. 3 is that the temperature compensation resistor Rt is provided between the points e and g.
The point is that only one h is connected. FIG. 2 shows an equivalent circuit of the first resistor R4, the first limiting resistor R5, and the second limiting resistor R7 when viewed only during a positive signal operation.

【0026】図でも示すように、温度補償抵抗Rthの
下端を点gに接続すると、R5と直列接続のRth、R
7が並列に接続された構造となる。
As shown in the figure, when the lower end of the temperature compensation resistor Rth is connected to the point g, Rth and Rth connected in series with R5 are connected.
7 are connected in parallel.

【0027】つまりR4、R5//(Rth+R7)の
分圧抵抗となり、温度補償抵抗Rthが高温状態で仮に
ゼロと成っても、第2の制限抵抗R7が残る。つまりR
4、R5//R7の分圧抵抗となる。つまり前述したよ
うに、リミット動作がかからなくなる場合でも、図1で
は、第2の制限抵抗R7が残り、第1の制限抵抗R5
に、電流を流す方向に働くので、リミット動作がかから
なくなるのを防止することができる。
That is, the voltage dividing resistors are R4 and R5 // (Rth + R7). Even if the temperature compensating resistor Rth becomes zero at a high temperature, the second limiting resistor R7 remains. That is, R
4, a voltage dividing resistor of R5 // R7. That is, as described above, even if the limit operation is not performed, in FIG. 1, the second limiting resistor R7 remains and the first limiting resistor R5
In addition, since the operation is performed in the direction in which the current flows, it is possible to prevent the limit operation from being stopped.

【0028】更に温度が上昇した場合には、制限トラン
ジスタのVBE温度特性によりリミッタ動作が働くので、
温度保護回路として出力を制限する。
If the temperature further rises, the limiter operates due to the VBE temperature characteristic of the limiting transistor.
Limit the output as a temperature protection circuit.

【0029】また今までのリミット動作は、第1の制限
トランジスタTR5で説明したが、第2の制限トランジ
スタTR6でも同様であるので、その説明は省略する。
Although the limit operation has been described with reference to the first limiting transistor TR5, the same applies to the second limiting transistor TR6, and a description thereof will be omitted.

【0030】前述したように、本回路は、特に金属基板
に実装される場合に有効である。金属基板としては、
銅、鉄、Al等が考えられ、一般には、その表面に絶縁
性樹脂が被覆され、この上に銅箔パターンが形成され
る。そしてこの銅パターン上に回路素子が実装され、回
路が実現される。
As described above, the present circuit is particularly effective when mounted on a metal substrate. As a metal substrate,
Copper, iron, Al, and the like are conceivable. Generally, the surface is coated with an insulating resin, and a copper foil pattern is formed thereon. Then, circuit elements are mounted on the copper pattern, and a circuit is realized.

【0031】また実施例では、複合素子の発熱で基板温
度が上昇すると説明したが、この基板を実装する実装体
が何らかの原因で温度が上がっても、同様な効果を発生
する。
In the embodiment, the substrate temperature is increased due to the heat generated by the composite element. However, the same effect is obtained even if the temperature of the mounting body on which the substrate is mounted rises for some reason.

【0032】またセラミック基板に於いて、熱伝導性の
優れたもの、例えばアルミナ基板等でも同様な効果を生
じる。
The same effect can be obtained with a ceramic substrate having excellent thermal conductivity, for example, an alumina substrate.

【0033】[0033]

【発明の効果】以上の説明からも明らかなように、第1
の制限抵抗と並列に接続された負の温度特性を有する第
1の温度補償抵抗と、第2の制限抵抗と並列に接続され
た負の温度特性を有する第2の温度補償抵抗とを有する
と、温度が上がるに従い温度補償抵抗は、抵抗値が小さ
くなるため、制限トランジスタのベース−エミッタ間の
温度特性に合わせたバイアス補正ができるので、温度上
昇によるリミット誤動作を抑制することができる。
As is clear from the above description, the first
A first temperature compensating resistor having a negative temperature characteristic connected in parallel with the first limiting resistor, and a second temperature compensating resistor having a negative temperature characteristic connected in parallel with the second limiting resistor. Since the resistance value of the temperature compensating resistor decreases as the temperature rises, bias correction can be performed in accordance with the temperature characteristics between the base and the emitter of the limiting transistor. Therefore, limit malfunction due to temperature rise can be suppressed.

【0034】また、第1の制限トランジスタのベースと
前記第2の制限トランジスタのベースとの間に接続され
た温度補償抵抗とを有すると、温度補償抵抗に第2の制
限抵抗が直列接続される構成になり、温度補償抵抗が極
端に小さくなっても第2の制限抵抗が残留抵抗として残
り、リミットが働かない状態を抑制する事ができる。
Further, when a temperature compensating resistor is connected between the base of the first limiting transistor and the base of the second limiting transistor, the second limiting resistor is connected in series to the temperature compensating resistor. With this configuration, even when the temperature compensation resistance becomes extremely small, the second limiting resistance remains as a residual resistance, and the state where the limit does not work can be suppressed.

【0035】従って、増幅回路を熱伝導性の優れた基板
に実装しても、前記温度補償抵抗を使ってより正確な保
護が働くようになる。、
Therefore, even if the amplifier circuit is mounted on a substrate having excellent thermal conductivity, more accurate protection can be provided by using the temperature compensation resistor. ,

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を説明する回路図である。FIG. 1 is a circuit diagram illustrating an embodiment of the present invention.

【図2】図1の動作を説明する等価回路図である。FIG. 2 is an equivalent circuit diagram illustrating the operation of FIG.

【図3】本発明の実施の形態を説明する回路図である。FIG. 3 is a circuit diagram illustrating an embodiment of the present invention.

【図4】従来の増幅回路を説明する回路図である。FIG. 4 is a circuit diagram illustrating a conventional amplifier circuit.

【図5】従来の増幅回路を説明する回路図である。FIG. 5 is a circuit diagram illustrating a conventional amplifier circuit.

【図6】増幅回路の保護動作を説明する図である。FIG. 6 is a diagram illustrating a protection operation of the amplifier circuit.

【符号の説明】[Explanation of symbols]

S1 第1の複合トランジスタ S2 第2の複合トランジスタ R2 第1の電流制限抵抗 R3 第2の電流制限抵抗 R4 第1の抵抗 R6 第2の抵抗 TR5 第1の制限トランジスタ TR6 第2の制限トランジスタ R5 第1の制限抵抗 R7 第2の制限抵抗 S1 first composite transistor S2 second composite transistor R2 first current limiting resistor R3 second current limiting resistor R4 first resistor R6 second resistor TR5 first limiting transistor TR6 second limiting transistor R5 1st limiting resistor R7 2nd limiting resistor

フロントページの続き Fターム(参考) 5G013 AA16 BA01 CA02 CA10 CA18 5J090 AA02 AA18 AA41 AA51 CA02 CA57 CA89 CN02 CN03 FA08 FA10 FA18 FN06 FN10 HA08 HA19 HA25 HA29 HA39 HA43 HN07 HN11 HN15 HN20 KA12 KA17 KA20 KA28 KA48 KA62 MA06 MA13 MA20 MA24 MN01 NN06 NN13 SA05 TA01 TA02 5J091 AA02 AA18 AA41 AA51 CA02 CA57 CA89 FA08 FA10 FA17 FA18 FP05 GP01 GP02 HA08 HA19 HA25 HA29 HA39 HA43 KA12 KA17 KA20 KA28 KA48 KA62 MA06 MA13 MA20 MA24 SA05 TA01 TA02 UW09 Continued on the front page F term (reference) 5G013 AA16 BA01 CA02 CA10 CA18 5J090 AA02 AA18 AA41 AA51 CA02 CA57 CA89 CN02 CN03 FA08 FA10 FA18 FN06 FN10 HA08 HA19 HA25 HA29 HA39 HA43 HN07 HN11 HN15 HN20 KA12 MA20 KA17 MN01 NN06 NN13 SA05 TA01 TA02 5J091 AA02 AA18 AA41 AA51 CA02 CA57 CA89 FA08 FA10 FA17 FA18 FP05 GP01 GP02 HA08 HA19 HA25 HA29 HA39 HA43 KA12 KA17 KA20 KA28 KA48 KA62 MA06 MA13 MA20 MA24 SA09 TA01 U02

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 プッシュプル回路を構成し、出力電流を
流出する第1の複合トランジスタと、 前記プッシュプル回路を構成し、出力電流を流入する第
2の複合トランジスタと、 前記第1の複合トランジスタの電流流出側と前記第2の
複合トランジスタの電流流入側間に直列接続された第1
の電流検出抵抗および第2の電流検出抵抗と、 前記電流流出側が第1の抵抗を介してベースに接続さ
れ、前記第1の複合トランジスタの制御電極をコントロ
ールする第1の制限トランジスタと、 前記電流流入側が第2の抵抗を介してベースに接続さ
れ、前記第2の複合トランジスタの制御電極をコントロ
ールする第2の制限トランジスタと、 前記第1の制限トランジスタの電流流出側と前記第2の
制限トランジスタの電流流入側との間に位置する第1の
中点と前記第1の電流制限抵抗と前記第2の電流制限抵
抗との間に位置する第2の中点とを接続する配線と、 前記第1の制限トランジスタのベースと前記配線との間
に接続された第1の制限抵抗と、 前記第2の制限トランジスタのベースと前記配線との間
に接続された第2の制限抵抗と、 前記第1の制限抵抗と並列に接続された負の温度特性を
有する第1の温度補償抵抗と、 前記第2の制限抵抗と並列に接続された負の温度特性を
有する第2の温度補償抵抗とを有する事を特徴とした増
幅回路。
1. A first composite transistor forming a push-pull circuit and flowing out an output current; a second composite transistor forming the push-pull circuit and flowing in an output current; and the first composite transistor Connected in series between the current outgoing side of the second composite transistor and the current inflow side of the second composite transistor.
A current detection resistor and a second current detection resistor, a first limiting transistor having the current outflow side connected to a base via a first resistor, and controlling a control electrode of the first composite transistor; An inflow side connected to a base via a second resistor, a second limiting transistor controlling a control electrode of the second composite transistor, a current outflow side of the first limiting transistor, and the second limiting transistor A wiring connecting a first midpoint located between the first current limiting resistor and a second midpoint located between the first current limiting resistor and the second current limiting resistor; A first limiting resistor connected between the base of the first limiting transistor and the wiring, a second limiting resistor connected between the base of the second limiting transistor and the wiring, A first temperature compensating resistor having a negative temperature characteristic connected in parallel with the first limiting resistor; and a second temperature compensating resistor having a negative temperature characteristic connected in parallel with the second limiting resistor. An amplification circuit characterized by having:
【請求項2】 プッシュプル回路を構成し、出力電流を
流出する第1の複合トランジスタと、 前記プッシュプル回路を構成し、出力電流を流入する第
2の複合トランジスタと、 前記第1の複合トランジスタの電流流出側と前記第2の
複合トランジスタの電流流入側との間に直列接続された
第1の電流検出抵抗および第2の電流検出抵抗と、 前記電流流出側が第1の抵抗を介してベースに接続さ
れ、前記第1の複合トランジスタの制御電極をコントロ
ールする第1の制限トランジスタと、 前記電流流入側が第2の抵抗を介してベースに接続さ
れ、前記第2の複合トランジスタの制御電極をコントロ
ールする第2の制限トランジスタと、 前記第1の制限トランジスタの電流流出側と前記第2の
制限トランジスタの電流流入側との間に位置する第1の
中点と前記第1の電流制限抵抗と前記第2の電流制限抵
抗との間に位置する第2の中点とを接続する配線と、 前記第1の制限トランジスタのベースと前記配線との間
に接続された第1の制限抵抗と、 前記第2の制限トランジスタのベースと前記配線との間
に接続された第2の制限抵抗と、 前記第1の制限トランジスタのベースと前記第2の制限
トランジスタのベースとの間に接続された温度補償抵抗
とを有する事を特徴とした増幅回路。
2. A first composite transistor forming a push-pull circuit and flowing out an output current; a second composite transistor forming the push-pull circuit and flowing in an output current; and the first composite transistor A first current detecting resistor and a second current detecting resistor connected in series between a current outgoing side of the second composite transistor and a current inflow side of the second composite transistor; And a first limiting transistor for controlling a control electrode of the first composite transistor; and a current inflow side connected to a base via a second resistor to control a control electrode of the second composite transistor. A second limiting transistor, and a second limiting transistor located between a current outflow side of the first limiting transistor and a current inflow side of the second limiting transistor. And a wiring connecting a middle point of the first limiting transistor and a second middle point located between the first current limiting resistor and the second current limiting resistor; A first limiting resistor connected therebetween; a second limiting resistor connected between the base of the second limiting transistor and the wiring; a base of the first limiting transistor and the second An amplifier circuit having a temperature compensation resistor connected between the limiting transistor and a base of the limiting transistor.
【請求項3】 前記温度補償抵抗は、サーミスタより成
る請求項1または請求項2記載の増幅回路。
3. The amplifier circuit according to claim 1, wherein said temperature compensating resistor comprises a thermistor.
【請求項4】 前記増幅回路を熱伝導性の優れた基板に
実装した請求項1、請求項2または請求項3記載の混成
集積回路装置。
4. The hybrid integrated circuit device according to claim 1, wherein said amplifier circuit is mounted on a substrate having excellent thermal conductivity.
JP29844298A 1998-10-20 1998-10-20 Amplifying circuit and hybrid integrated circuit device mounting the same Expired - Lifetime JP3475094B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29844298A JP3475094B2 (en) 1998-10-20 1998-10-20 Amplifying circuit and hybrid integrated circuit device mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29844298A JP3475094B2 (en) 1998-10-20 1998-10-20 Amplifying circuit and hybrid integrated circuit device mounting the same

Publications (2)

Publication Number Publication Date
JP2000124745A true JP2000124745A (en) 2000-04-28
JP3475094B2 JP3475094B2 (en) 2003-12-08

Family

ID=17859772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29844298A Expired - Lifetime JP3475094B2 (en) 1998-10-20 1998-10-20 Amplifying circuit and hybrid integrated circuit device mounting the same

Country Status (1)

Country Link
JP (1) JP3475094B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855603B1 (en) 2009-06-29 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature compensated self-bias darlington pair amplifier
WO2017208307A1 (en) * 2016-05-30 2017-12-07 ヤマハ株式会社 Protection circuit for power amplifier, power amplifier, and loudspeaker unit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855603B1 (en) 2009-06-29 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature compensated self-bias darlington pair amplifier
WO2017208307A1 (en) * 2016-05-30 2017-12-07 ヤマハ株式会社 Protection circuit for power amplifier, power amplifier, and loudspeaker unit
CN109314494A (en) * 2016-05-30 2019-02-05 雅马哈株式会社 Protection circuit, power amplifier and the loudspeaker unit of power amplifier
CN109314494B (en) * 2016-05-30 2022-02-25 雅马哈株式会社 Protection circuit for power amplifier, and speaker unit

Also Published As

Publication number Publication date
JP3475094B2 (en) 2003-12-08

Similar Documents

Publication Publication Date Title
JPS582607B2 (en) temperature detection circuit
US4821000A (en) Audio output amplifier
JP2000124745A (en) Amplifier circuit and hybrid integrated circuit device mounted with the circuit
JP4121200B2 (en) Speaker protection circuit in BTL power amplifier
JPH06103805B2 (en) Circuit device for preventing overheating of bridge output stage
US4287390A (en) Power amplifier apparatus having over-current protection function
JP4284102B2 (en) Push-pull power amplifier circuit for sound
JP4483010B2 (en) Power amplifier protection circuit
JP3860089B2 (en) DC stabilized power supply circuit
JP2845065B2 (en) Operational amplifier
JPH04295222A (en) Stabilized power supply circuit
JPH09222929A (en) Ic having overvoltage detecting circuit
JPS5834965B2 (en) Transistor Zoufuku Cairo
JP2004072325A (en) Operational amplifier
JPH0644173Y2 (en) Power amplifier circuit
JP2609567B2 (en) Power transistor protection device
JPH0669732A (en) Power amplifier circuit
JP2781312B2 (en) Compensated heat detector
JPH0119284B2 (en)
JPH04282907A (en) Current limit circuit
JPS63124721A (en) Overvoltage protecting circuit
JPS6119536Y2 (en)
JP2004088675A (en) Overload protection circuit for digital audio amplifier
JPH0818349A (en) Protective circuit for amplifier against heat
JPH0119285B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9